


计算机组成与设计 课程实验报告

学号：202000130143	姓名： 郑凯饶	班级：2020 级 1 班
实验题目： 基本逻辑门逻辑实验		
实验学时：2	实验日期： 3.4	
实验目的： 1. 掌握 TTL 常用逻辑门输入与输出的逻辑关系； 2. 熟悉 TTL 中、小规模继承电路的外型、管脚和使用方法。		
实验软件和硬件环境：		
软件环境： QuartusII 软件		
硬件环境： 1. 实验室台式机 2. 计算机组成与设计实验箱		
实验原理和方法：		
1. 二输入四异或门（74LS86）		
$Y = A \oplus B = A\bar{B} + \bar{A}B$		
2. 三态门（TRI）		
正逻辑 $Y = A$ C为高时输出截止		
3. 四位二进制计数器 （74LS161）		



CO 为进位输出端。

功能表：


输 入									输 出					说 明
$\overline{CR}$	$\overline{LD}$	$CT_P$	$CT_T$	CP	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>	Q <sub>3</sub>	Q <sub>2</sub>	Q <sub>1</sub>	Q <sub>0</sub>	CO	
0	x	x	x	x	x	x	x	x	0	0	0	0	0	异步清零
1	0	x	x	↑	d <sub>3</sub>	d <sub>2</sub>	d <sub>1</sub>	d <sub>0</sub>	d <sub>3</sub>	d <sub>2</sub>	d <sub>1</sub>	d <sub>0</sub>		CO=CT <sub>T</sub> Q <sub>3</sub> Q <sub>2</sub> Q <sub>1</sub> Q <sub>0</sub>
1	1	1	1	↑	x	x	x	x	计数					CO=Q <sub>3</sub> Q <sub>2</sub> Q <sub>1</sub> Q <sub>0</sub>
1	1	0	x	x	x	x	x	x						CO=CT <sub>T</sub> Q <sub>3</sub> Q <sub>2</sub> Q <sub>1</sub> Q <sub>0</sub>
1	1	x	0	x	x	x	x	x	保持				0	

实验步骤：

1. 测试 74LS86

连接原理图：






编译，引脚分配，烧录，测试。


## 2. 测试三态门

连接原理图：




## 3. 测试 74LS161

连接原理图：



引脚分配：

Node Name	Direction	Location	I/O Bank	VREF Group	Filter Location	I/O Standard	Reserved	Current Strength	Slew Rate	Differential Pair
in_A	Input	PIN_34	2	B2_N0	PIN_34	2.5 V (default)		8mA (default)		
in_B	Input	PIN_75	5	B5_N0	PIN_75	2.5 V (default)		8mA (default)		
in_C	Input	PIN_67	4	B4_N0	PIN_67	2.5 V (default)		8mA (default)		
in_CLK	Input	PIN_52	3	B3_N0	PIN_52	2.5 V (default)		8mA (default)		
in_CO	Output	PIN_77	5	B5_N0	PIN_77	2.5 V (default)		8mA (default)	2 (default)	
in_D	Input	PIN_66	4	B4_N0	PIN_66	2.5 V (default)		8mA (default)		
in_ENP	Input	PIN_55	4	B4_N0	PIN_55	2.5 V (default)		8mA (default)		
in_ENT	Input	PIN_64	4	B4_N0	PIN_64	2.5 V (default)		8mA (default)		
in_LDN	Input	PIN_84	5	B5_N0	PIN_84	2.5 V (default)		8mA (default)		
out_QA	Output	PIN_60	4	B4_N0	PIN_60	2.5 V (default)		8mA (default)	2 (default)	
out_QB	Output	PIN_65	4	B4_N0	PIN_55	2.5 V (default)		8mA (default)	2 (default)	
out_QC	Output	PIN_70	4	B4_N0	PIN_70	2.5 V (default)		8mA (default)	2 (default)	
out_QD	Output	PIN_74	5	B5_N0	PIN_74	2.5 V (default)		8mA (default)	2 (default)	
<<new node>>										



成功测试清零、预置数、保持和同步等功能。

结论分析与体会：

一开始我们没有注意到实验手册后附有元件引脚图，上网搜索资料存在许多版本差异，花了很多时间推究。这次实验回忆了 QuartusII 软件的使用方法，希望可以熟练使用仿真。

