山东大学___________学院

计算机组成与设计 课程实验报告

学号: 202000130143 | 姓名: 郑凯饶 | 班级: 2020 级 1 班

实验题目:

七段译码设计

实验目的:

熟悉 Quartus 2 的设计流程全过程, 学习计数器的设计和硬件测试。掌握原理图的设计方法。

实验软件和硬件环境:

软件环境:

Quartus|| 软件

硬件环境:

- 1. 实验室台式机
- 2. 计算机组成与设计实验箱

实验原理和方法:

整体译码设计:

2、实验原理: 4位计数器连接7段译码,多数码管进行显示控制。实验框图如图6所示。





图 6 原理图示意图

其中, CNT4B 采用 74161 计数器芯片实现, DECL7S 采用 7448 (共阳)设计。

这次实验不需要我们自行设计数码管的译码逻辑电路而是直接使用 7448 数码管译码模块。


7448 内部结构:



通过一系列与非结构实现译码,我们也可以通过真值表卡诺图化简的方式进行译码模块的设计。


实验步骤:

连接电路原理图:




引脚分配:

本次实验使用的是平台的模式 6,对应模式 6 的电路结构进行引脚分配。



测试、调试:



0->1->2->3->---

结论分析与体会:

这次实验接线比较简单,得益于模块化的设计模式。这次我们也尝试了 FGPA 平台的 其他模式,从一开始了解到 FPGA 是一个可编程的硬件平台,但目前为止只是在应用层进 行操作,希望以后能了解平台内部的原理。

