Scheduler de tareas

Programación de Sistemas Operativos

David Alejandro González Márquez

Departamento de Computación Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires




Introducción

- Un *Scheduler* es un conjunto de rutinas de código que permiten **itercambiar** tareas en algún orden dado.


Introducción

- Un *Scheduler* es un conjunto de rutinas de código que permiten **itercambiar** tareas en algún orden dado.
- En la materia nos vamos a limitar a *Schedulers Round-robin*, donde cada tarea tiene su turno en orden.
- La operatoria del *Scheduler* se va a limitar a la rutina de código ejecutada en la **interrución de reloj**.


	Tarea 1
	Tarea 2
	Tarea 3 —
	Tarea 4 —
Nivel 3	
Nivel 0	Int reloj —




1. Inicialmente cae una interrupción de reloj, y realiza un intercambio de tareas.




- 1. Inicialmente cae una interrupción de reloj, y realiza un intercambio de tareas.
- 2. Se salta al contexto de ejecución de la tarea desde la interrución de reloj.



- 1. Inicialmente cae una interrupción de reloj, y realiza un intercambio de tareas.
- 2. Se salta al contexto de ejecución de la tarea desde la interrución de reloj.
- 3. Continua el proceso hasta recorrer todas las tareas en el sistema.



- 1. Inicialmente cae una interrupción de reloj, y realiza un intercambio de tareas.
- 2. Se salta al contexto de ejecución de la tarea desde la interrución de reloj.
- 3. Continua el proceso hasta recorrer todas las tareas en el sistema.



- 1. Inicialmente cae una interrupción de reloj, y realiza un intercambio de tareas.
- 2. Se salta al contexto de ejecución de la tarea desde la interrución de reloj.
- Continua el proceso hasta recorrer todas las tareas en el sistema.
- ∞. Luego comienza nuevamente a recorrer desde la primer tarea.


Scheduler: GDT, TSS y datos

GDT




- Cada tarea tendrá su propia entrada en la GDT.

Scheduler: GDT, TSS y datos



- Cada tarea tendrá su propia entrada en la GDT.
- Cada selector de segmento de TSS, apuntará a una TSS.

Scheduler: GDT, TSS y datos



- Cada tarea tendrá su propia entrada en la GDT.
- Cada selector de segmento de TSS, apuntará a una TSS.
- Además se contará con un arreglo de información configurable sobre cada tarea.

- Para saltar a una tarea cualquiera es necesario poder **modificar** el selector de segmento.

- Para saltar a una tarea cualquiera es necesario poder **modificar** el selector de segmento.
- Usando: jmp <selector>: 0. No es posible, ya que <selector> es fijo.

- Para saltar a una tarea cualquiera es necesario poder **modificar** el selector de segmento.
- Usando: jmp <selector>: 0. No es posible, ya que <selector> es fijo.
- Entonces, se debe usar memoria para indicar el selector de segmento para el intercambio.

- Para saltar a una tarea cualquiera es necesario poder **modificar** el selector de segmento.
- Usando: jmp <selector>: 0. No es posible, ya que <selector> es fijo.
- Entonces, se debe usar memoria para indicar el selector de segmento para el intercambio.

Se define en algún lugar del código la siguiente estructura:

offset: dd 0 selector: dw 0

La estructura definida se puede ver como una dirección lógica de 48 bits en little endian

- Para saltar a una tarea cualquiera es necesario poder **modificar** el selector de segmento.
- Usando: jmp <selector>: 0. No es posible, ya que <selector> es fijo.
- Entonces, se debe usar memoria para indicar el selector de segmento para el intercambio.

Se define en algún lugar del código la siguiente estructura:

```
offset: dd 0
selector: dw 0
```

La estructura definida se puede ver como una dirección lógica de 48 bits en little endian

En la rutina se utiliza de la siguiente forma:

```
mov [selector], ax ; se carga el selector de segmento
jmp far [offset] ; se salta a la direccion logica definida
...
```

```
global _isr32
_isr32:
  pushad
  call pic_finish1
   call sched_nextTask
   str cx
   cmp ax, cx
   je .fin
     mov [selector], ax
      jmp far [offset]
   .fin:
  popad
iret
```

```
global _isr32
_isr32:
  pushad
  call pic_finish1 ; indicar al pic que la interrupcion fue antendida
   call sched_nextTask
   str cx
   cmp ax, cx
   je .fin
     mov [selector], ax
      jmp far [offset]
   .fin:
  popad
iret
```

```
global _isr32
isr32:
   pushad
   call pic_finish1 ; indicar al pic que la interrupcion fue antendida
   call sched_nextTask ; obtener indice de la proxima tarea a ejecutar
   str cx
   cmp ax, cx
   je .fin
     mov [selector], ax
      jmp far [offset]
   .fin:
  popad
iret
```

```
global _isr32
isr32:
   pushad
   call pic_finish1 : indicar al pic que la interrupcion fue antendida
   call sched_nextTask ; obtener indice de la proxima tarea a ejecutar
                       ; compara con la tarea actual y salta solo si es diferente
   str cx
   cmp ax, cx
   je .fin
      mov [selector], ax
      jmp far [offset]
   .fin:
  popad
 iret
```

```
global _isr32
isr32:
  pushad
  call pic_finish1 : indicar al pic que la interrupcion fue antendida
  call sched_nextTask ; obtener indice de la proxima tarea a ejecutar
                       ; compara con la tarea actual y salta solo si es diferente
   str cx
  cmp ax, cx
  je .fin
     mov [selector], ax ; carga el selector de segmento de la tarea a saltar
     jmp far [offset]
   .fin:
  popad
 iret
```

```
global isr32
isr32:
  pushad
  call pic_finish1 : indicar al pic que la interrupcion fue antendida
  call sched_nextTask ; obtener indice de la proxima tarea a ejecutar
                       ; compara con la tarea actual y salta solo si es diferente
  str cx
  cmp ax, cx
  je .fin
     mov [selector], ax ; carga el selector de segmento de la tarea a saltar
     jmp far [offset] : intercambio de tareas
  .fin:
  popad
iret
```


```
isr32:
    pushad
    call pic_finish1
    call sched_nextTask
    str cx
    cmp ax, cx
    je .fin
        mov [selector], ax
        jmp far [offset]
    .fin:
    popad
iret
```


Nivel 0


Int reloj -

_isr32:	tareal:	tarea2:	tarea3:
pushad			
call pic_finish1			
call sched_nextTask			
str cx			
cmp ax, cx			
je .fin			
mov [selector], ax			
<pre>jmp far [offset]</pre>			
.fin:			
popad	• • • •	• • • •	• • • •
iret			• • •


Tarea 1	_
Tarea 2	_
Tarea 3	_








































- El contexto de ejecución continua siendo el mismo hasta que es **desalojado**.

- El contexto de ejecución continua siendo el mismo hasta que es **desalojado**.
- Las tareas desalojadas siempre quedan en la instrucción **siguiente** al jmp.

- El contexto de ejecución continua siendo el mismo hasta que es **desalojado**.
- Las tareas desalojadas siempre quedan en la instrucción **siguiente** al jmp.
- El procesador siempre esta en **algún** contexto de ejecución.

- El contexto de ejecución continua siendo el mismo hasta que es desalojado.
- Las tareas desalojadas siempre quedan en la instrucción **siguiente** al jmp.
- El procesador siempre esta en **algún** contexto de ejecución.
- ¿Y qué pasa en el cambio de privilegio?

- El contexto de ejecución continua siendo el mismo hasta que es **desalojado**.
- Las tareas desalojadas siempre quedan en la instrucción **siguiente** al jmp.
- El procesador siempre esta en **algún** contexto de ejecución.
- ¿Y qué pasa en el cambio de privilegio?

Cambio de pilas:

Desde nivel cero NO podemos usar la pila de nivel 3 para guardar el estado de retorno y variables locales. Por lo tanto se debe cambiar la base de pila.

- El contexto de ejecución continua siendo el mismo hasta que es **desalojado**.
- Las tareas desalojadas siempre quedan en la instrucción **siguiente** al jmp.
- El procesador siempre esta en **algún** contexto de ejecución.
- ¿Y qué pasa en el cambio de privilegio?

Cambio de pilas:

Desde nivel cero NO podemos usar la pila de nivel 3 para guardar el estado de retorno y variables locales. Por lo tanto se debe cambiar la base de pila. La nueva base de la pila se toma desde los campos SSO: ESPO en la TSS.

- El contexto de ejecución continua siendo el mismo hasta que es **desalojado**.
- Las tareas desalojadas siempre quedan en la instrucción **siguiente** al jmp.
- El procesador siempre esta en **algún** contexto de ejecución.
- ¿Y qué pasa en el cambio de privilegio?

Cambio de pilas:

Desde nivel cero NO podemos usar la pila de nivel 3 para guardar el estado de retorno y variables locales. Por lo tanto se debe cambiar la base de pila. La nueva base de la pila se toma desde los campos SSO: ESPO en la TSS. El estado de la pila de nivel 3 se guarda en la pila de nivel O.





Figure 5-4. Stack Usage on Transfers to Interrupt and Exception-Handling Routines


```
int 0x80
```


```
_isr80:
...
iret


Código de la int 0x80
```





	Código de la tarea
int 0x80	
• • •	Tarea ·····
Nivel 3	
 Nivel 0	Int 0×80
_isr80:	
iret	
Código de la int 0x80	


























Figure 7-2. 32-Bit Task-State Segment (TSS)

- Siempre que hay un cambio de privilegio hay un cambio de pila.

I/O Map Base Address	Reserved	Т	
Reserved	LDT Segment Selector		
Reserved	GS		
Reserved	FS		
Reserved	DS		
Reserved	SS		
Reserved	CS		
Reserved	ES		
EDI			
ESI			
EBP			
ESP			
E	BX		
E	DX		
ECX			
EAX			
EFLAGS			
	EIP		
CR3 (PDBR)			
Reserved	SS2		
ESP2			
Reserved	SS1		
ESP1			
Reserved	SS0		
ESP0			
Reserved	Previous Task Link		

Figure 7-2. 32-Bit Task-State Segment (TSS)

- Siempre que hay un cambio de privilegio hay un cambio de pila.
- Implica cambiar el SS y ESP por el correspondiente en su nivel de privilegio.

1	15	0	
I/O Map Base Address	Reserved	T 10	
Reserved	LDT Segment Selector	9	
Reserved	GS	9:	
Reserved	FS	81	
Reserved	DS	84	
Reserved	SS	80	
Reserved	cs	76	
Reserved	ES	7:	
EDI			
ESI			
EBP			
ESP			
EBX			
EDX			
ECX			
EAX			
EFLAGS			
EIP			
CR3 (PDBR)			
Reserved	SS2	24	
ESP2			
Reserved	SS1	1	
ESP1			
Reserved	SS0	8	
ESP0			
Reserved	Previous Task Link	0	

Figure 7-2. 32-Bit Task-State Segment (TSS)

Reserved bits. Set to 0.

- Siempre que hay un cambio de privilegio hay un cambio de pila.
- Implica cambiar el SS y ESP por el correspondiente en su nivel de privilegio.
- El resto de los segmentos de datos DS, · · · , ES no se modifican.

31	15	0		
I/O Map Base Address	Reserved	T 1		
Reserved	LDT Segment Selector	9		
Reserved	GS	9		
Reserved	FS	8		
Reserved	DS	8		
Reserved	SS	8		
Reserved	cs	7		
Reserved	ES	7		
EDI				
ESI				
EBP				
ESP				
EBX				
EDX				
ECX				
EAX				
EFLAGS				
EIP				
CR3 (PDBR)				
Reserved	SS2	2		
ESP2				
Reserved	SS1	1		
ESP1				
Reserved	SS0	8		
ESP0				
Reserved	Previous Task Link	0		

Figure 7-2. 32-Bit Task-State Segment (TSS)

Reserved bits. Set to 0.

Bibliografía: Fuentes y material adicional

- Convenciones de llamados a función en x86:https://en.wikipedia.org/wiki/X86_calling_conventions
- Notas sobre System V ABI: https://wiki.osdev.org/System_V_ABI
- Documentación de NASM: https://nasm.us/doc/
 - Artículo sobre el flag -pie: https://eklitzke.org/position-independent-executables
- Documentación de System V ABI:https://uclibc.org/docs/psABI-x86_64.pdf
- Manuales de Intel: https://software.intel.com/en-us/articles/intel-sdm

¡Gracias!

Recuerden leer los comentarios al final de este video por aclaraciones o fe de erratas.