famiglia MIPS

- Studiamo i processori MIPS come esempio di architettura RISC
- architettura sperimentale sviluppata a Stanford negli anni '80 e poi sviluppata commercialmente
- Riferimenti: Hennessy & Patterson "Struttura e progetto dei calcolatori", in Biblioteca
- · Architettura molto regolare
- architettura progettata per un'implementazione efficiente della pipline
 - MIPS = microprocessor without interlocked pipeline stages

MIPS (a 32 bit)

Istruzioni:

- Tutte le istruzioni di dimensione 32 bit
- tutte le operazioni sui dati sono da registro a registro
 - le istruzioni che manipolano i dati si usano i valori dei registri
- le operazioni sulla memoria:
 - solo *load* e *store*, per trasferire dati tra memoria e registri
 - nessuna operazione memoria-memoria
- quindi tutte le istruzioni operano su registri, es add \$1, \$2, \$3

Registri:

- 32 registri di 32 bit
- si indicano con \$1, \$2, \$3.... **\$0** contiene sempre 0

MIPS

Dati:

(jump)

- · Registri possono essere caricati con byte, mezze parole, e parole
- i registri sono a 32 bit, quindi il dato può essere "allungato" riempiendo i bit rimanenti con 0 o estendendo il segno (cioè replicandolo)

Modi di indirizzamento:


- Immediata es. addi \$2, \$2, 0004 16 bit
- Displacement es. sw \$1, 000c(\$1)
- · Altre modalità derivabili:
 - Indiretta registro (displacement a 0) es. sw \$2, 0000 (\$3)
 - Assoluta (registro 0 come registro base)
 es. lw \$1, 00c4 (\$0)

MIPS - Formato Istruzioni

32 bit per tutte le istruzioni, 3 diversi formati:


	6 bit	5 bit	5 bit	5 bit	5 bit	6 bit	
Formato R	codop	rs	rt	rd	shamt	funct	
(register)							
	6 bit	5 bit	5 bit	16 bit			
Formato I	codop	rs	rt	address/const			
(immediate)							
	6 bit	26 bit					
Formato J	codop	target address					

MIPS - Formato Istruzioni




MIPS - Formato Istruzioni

32 bit per tutte le istruzioni, 3 diversi formati:




Istruzioni - Formato R

istruzioni aritmetiche e logiche. 6 campi a dimensione fissa




Istruzioni - Formato R




Istruzioni - Formato I

istruzioni load/store, immediate e salto condizionato




Istruzioni - Formato I

istruzioni load/store, immediate e salto condizionato



Istruzioni - Formato J

istruzioni salto incondizionato



ciclo esecutivo di un'istruzione MIPS

- 1. **IF** Instruction Fetch
- 2. **ID** Instruction Decode / register fetch
- 3. **EX** Execution / address calculation
 - tutte le istruzioni usano la ALU (tranne salto incondizionato):
 - operazioni logico-aritmentiche
 - load/store e jump per calcolare l'indirizzo
 - salti condizionati per calcolare la condizione
- 4. **MEM** Memory access / branch completion
- 5. WB Write Back: scrittura del risultato nei registri




1. **IF** Instruction Fetch

- IR ← Mem[PC] (IR = instruction register, PC = program counter)
- NPC ← PC+4 (NPC è un registro temporaneo)

2. ID Instruction Decode / register fetch


- Formato R A ← Regs[rs]; B ← Regs[rt]
- Formato I A ← Regs[rs]; B ← Regs[rt]; Imm ← campo immediato di IR
- Formato J Imm ← campo immediato di IR
- il campo immediato di IR va esteso a 32 bit, estendendo il segno
- A, B, Imm registri temporanei



ciclo esecutivo di un'istruzione MIPS

EX Execute / address calculation

- Riferimento a memoria
 - lw \$8, 1200 (\$9) Formato | A=R[rs]=[\$9] Imm=1200(esteso)
 - ALUOutput ← A + Imm //address calculation
- Istruzione ALU registro-registro
 - add \$8, \$18, \$8 Formato R A=R[rs]=[\$18] B=R[rt]=[\$8]
 - ALUOutput ← A funct B
- Istruzione ALU registro-immediato
 - addi \$8, \$18,4 Formato | A=R[rs]=[\$18] Imm=4(esteso)
 - ALUOputpu ← A op Imm
- Salto
 - j **45054** Formato J
 - beg \$1, \$2, 16 Formato I




EX Execute / address calculation

- Salto incondizionato
 - j 45054 Formato J Imm = 45054
 - l'indirizzo nell'istruzione si riferisce al numero di parole di cui far avanzare il PC (NPC), ma gli indirizzi MIPS sono al byte
 - quindi il numero di parole va trasformato in numero di byte:
 moltilplicando per 4 cioè due shift a sinistra <<2
 - Target ← NPC + (Imm << 2)</p>

Salto condizionato

- beq \$1, \$2, 16 Formato | A=R[rs]=[\$1] B=R[rt]=[\$2] | mm=16
- deve valutare la condizione e calcolare l'indirizzo di salto
- Cond ← (A-B)==0 la ALU fornisce in uscita un segnale che indica se il risultato è 0
- Target ← NPC + (Imm <<2)</p>



ciclo esecutivo di un'istruzione MIPS

- 4. MEM Memory access / branch completion
 - PC ← NPC sempre
 - · Riferimento a memoria
 - lw \$8, 1200 (\$9) A=[\$9] B=[\$8] Imm=1200 ALUOutput=A+Imm
 - LMD ← Mem[ALUOutput] (Load Memory Data register)
 - sw \$8, 1200 (\$9) A=[\$9] B=[\$8] Imm=1200 ALUOutput=A+Imm
 - Mem[ALUOutput] ← B

Salto

- incondizionato PC ← Target
- condizionato if (Cond) PC ← Target

- 5. **WB** Write back: scrittura nei registri
 - Riferimento a memoria (solo load)
 - 1w \$8, 1200 (\$9) A=\$9 B=Reg[rt]=\$8 LMD ← Mem[ALUOutput]
 - Regs[rt] ← LMD
 - · Istruzione ALU registro-registro
 - add \$8, \$18, \$8 Formato R A=R[rs]=\$18 B=R[rt]=\$8
 - Regs[rd] ← ALUOutput
 - Istruzione ALU registro-immediato
 - addi \$8, \$18,4 Formato I A=R[rs]=\$18 B=R[rt] Imm=4
 - Regs[rt] ← ALUOutput



ciclo esecutivo di un'istruzione MIPS

add \$8, \$18, \$8 R $\frac{1}{1}$ rd $\frac{1}{1}$ shamt funct

IF $\frac{1}{1}$ R $\frac{1}{1}$ MPC $\frac{1}{1}$ PC $\frac{1}{1}$ Regs[rs] = [\$18]

EX • ALUOutput $\frac{1}{1}$ A funct B

MEM • PC $\frac{1}{1}$ NPC

WB • Regs[rd]=\$8 $\frac{1}{1}$ ALUOutput

```
      Iw $8, 1200 ($9)
      | codop rs rt
      address/const

      IF {• IR ← Mem[PC]
      • NPC ← PC+4

      ID {• A ← Regs[rs] = [$9] B ← Regs[rt]=[$8]

      • Imm ← campo immediato di IR = 1200 (esteso)

      EX • ALUOutput ← A + Imm

      MEM {• PC ← NPC LMD ← Mem[ALUOutput]

      • Regs[rt]=$8 ← LMD
```

ciclo esecutivo di un'istruzione MIPS

```
beq $1,$2,16

IF \left\{\begin{array}{c|ccc} \cdot & \text{IR} \leftarrow \text{Mem[PC]} \\ \cdot & \text{NPC} \leftarrow \text{PC+4} \\ \text{ID} \left\{\begin{array}{c|cccc} \cdot & \text{A} \leftarrow \text{Regs[rs]} = [\$1] & \text{B} \leftarrow \text{Regs[rt]} = [\$2] \\ \cdot & \text{Imm} \leftarrow \text{campo immediato di IR} = 16 \ (esteso) \\ \text{EX} \left\{\begin{array}{c|cccc} \cdot & \text{Cond} \leftarrow (\text{A-B}) = 0 \\ \cdot & \text{Target} \leftarrow \text{NPC} + (\text{Imm} <<2) \\ \text{MEM} \cdot & \text{if (Cond) PC} \leftarrow \text{Target} \\ \text{WB} \cdot & \text{nessuna operazione} \\ \end{array}\right.
```

ciclo esecutivo di un'istruzione MIPS

schema di implementazione di MIPS:

- diverse unità funzionali (es. banco di registri, ALU, memoria...)
- loro connessioni
- · manca unità di controllo e linee di controllo

