Esercizio Pipeline MIPS Soluzione

Considerando la pipeline MIPS vista a lezione, si consideri il seguente frammento di codice:

loop:	LW	\$1, 0(\$2)	$R1 \leftarrow mem[0+[R2]]$
	ADDI	\$1,\$1, 1	R1 ← [R1] + 1
	SW	\$1, 0(\$2)	$mem[0+[R2]] \leftarrow [R1]$
	ADDI	\$2, \$2, 4	R2 ← [R2] + 4
	SUB	\$4, \$3, \$2	R4← [R3] - [R2]
	BENZ	\$4, loop	$if([R4] != 0) PC \leftarrow indirizzo(loop)$

assumendo che il valore iniziale di R3 sia R2+396.

a) si individuino e discutano le dipendenze dovute ai dati

Soluzione:

DIPENDENZE	[dipendenza dati (senza considerare limiti architettura MIPS)] [dipendenza dati considerando i limiti della architettura MIPS]
R1 in ADDI \$1, <u>\$1</u> , 1	[input EXE _{ADDI} ha bisogno di output da MEM _{LW}]

dipende da	$[ID_{ADDI} \ deve \ legge \ R1 \ aggiornato \ da \ WB_{\rm LW} \ (stesso \ ciclo \ clock)]$							
LW <u>\$1</u> , 0(\$2)								
R1 in SW <u>\$1</u> ,0(\$2)								
dimende de	[input MEM _{SW} ha bisogno di output da MEM _{LW}]							
dipende da	[ID _{SW} deve legge R1 aggiornato da WB _{LW} (stesso ciclo clock)]							
LW <u>\$1</u> , 0(\$2)	[125% deve legge itt aggivinato da vi 21% (stesso elelo elocit)]							
R1 in SW <u>\$1</u> ,0(\$2)								
	[input MEM _{SW} ha bisogno di output da EXE _{ADDI}]							
dipende da	[ID _{SW} deve legge R1 aggiornato da WB _{ADDI} (stesso ciclo clock)]							
ADDI <u>\$1</u> ,\$1, 1	[IDSW deve legge KI aggiornato da WDADDI (Stesso cicio ciock)]							
R2 in SUB \$4, \$3, <u>\$2</u>								
	[input EXE _{SUB} ha bisogno di output da EXE _{ADDI}]							
dipende da	[ID _{SUB} deve legge R2 aggiornato da WB _{ADDI} (stesso ciclo clock)]							
ADDI \$2 ,\$2, 4	[IDSUB deve legge K2 aggiornato da WDADDI (stesso ciclo clock)]							
R4 in BENZ <u>\$4</u> , loop								
	[input EXE _{BENZ} ha bisogno di output da EXE _{SUB}]							
dipende da	IID dava lagge D4 aggiormate de W/D (stesse ciale electri)							
SUB <u>\$4</u> , \$3, \$2	[ID _{BENZ} deve legge R4 aggiornato da WB _{SUB} (stesso ciclo clock)]							

b) mostrare come evolve la pipeline durante l'esecuzione del codice per le prime 6 istruzioni eseguite, assumendo:

- possibilità di forwarding, così come visto a lezione per la pipeline MIPS; che il salto condizionale (BENZ) sia trattato con stallo della pipeline fino al calcolo dell'indirizzo target.

Si calcoli inoltre il numero totale di cicli di clock necessari per portare a termine l'esecuzione completa del codice.

Soluzione:

Evoluzione pipeline per le prime 6 istruzioni eseguite

			1	2	3	4	5	6	7	8	9	10	11	12	13
loop:	LW	\$1,0(\$2)	IF	ID	EX	MEM	WB								
	ADDI	\$1,\$1, 1		IF	ID	ID	EX	MEM	WB						
	SW	\$1, 0(\$2)			IF	IF	ID	ID	ID	EX	MEM	WB			
	ADDI	\$2,\$2,4					IF	IF	IF	ID	EX	MEM	WB		
	SUB	\$4,\$3,\$2								IF	ID	EX	MEM	WB	
	BENZ	\$4, loop									IF	ID	EX	MEM	WB
		non preso/preso										IF	IF	IF (preso: LW R1,0(R2)	ID

Notare che la SW deve aspettare che \$1 sia scritto perché non è previsto un circuito di bypass in grado di catturare l'uscita della ALU della istruzione ADDI precedente (fase EX) e di portare il dato in ingresso alla memoria durante la fase MEM di SW.

Il numero totale di cicli è calcolato come segue:

numero di iterazioni del ciclo = (396/4) = 99

numero cicli di clock per eseguire il codice = 98 * 11 (si sovrappone MEM_{BENZ} della iterazione i con IF_{LW} della iterazione i+1) + 1*13 = 1091

Se si considera che lo stadio WB di BENZ in effetti non fa nulla, i cicli sono 1090.