

EX





- Regs[MEM/WB.IR[rd]] (opp IR[rt]) MEM/WB.ALUOutput; per istr arit-log
- Regs[MEM/WB.IR[rt] ← MEM/WB.LMD; per load

Segnali di controllo




Segnali di controllo







Segnali di controllo



Unità di controllo



- le fasi IF e ID non dipendono dai valori dei segnali di controllo
- in fase ID si possono calcolare i segnali corretti per le fasi successive
 - i segnali sono calcolati in ID e propagati attraverso i registri di pipeline



Pipeline e dipendenze dai dati

- Nella Pipeline MIPS è possibile individuare tutte le dipendenze dai dati nella fase ID
 - Se si rileva una dipendenza dai dati per una istruzione, questa va in stallo prima di essere rilasciata (issued, cioè quando una passa dalla fase ID a quella EX)
 - Inoltre, sempre nella fase ID, è possibile determinare che tipo di data forwarding adottare per evitare lo stallo ed anche predisporre gli opportuni segnali di controllo
- Esempio: realizziamo un forwarding nella fase EX per una dipendenza di tipo RAW (Read After Write) con sorgente che proviene <u>da una istruzione</u> load (load interlock)


dipendenze RAW da istr Load

Possibili casi

Situazione	Esempio di codice	Azione
Nessuna dipendenza	LW \$1, 45(\$2) ADD \$5, \$6, \$7 SUB \$8, \$6, \$7 OR \$9, \$6, \$7	Non occorre fare nulla
	LW \$1, 45(\$2) ADD \$5, \$1, \$7 SUB \$8, \$6, \$7 OR \$9, \$6, \$7	
	LW \$1, 45(\$2) ADD \$5, \$6, \$7 SUB \$8, \$1, \$7 OR \$9, \$6, \$7	
	LW \$1, 45(\$2) ADD \$5, \$6, \$7 SUB \$8, \$6, \$7 OR \$9, \$1, \$7	

RAW





la scrittura avviene nella **prima metà** del ciclo di clock, la lettura nella **seconda metà**


nessun problema


dipendenze RAW da istr Load

Possibili casi

Situazione	Esempio di codice	Azione		
Nessuna dipendenza	LW \$1, 45(\$2) ADD \$5, \$6, \$7 SUB \$8, \$6, \$7 OR \$9, \$6, \$7	Non occorre fare nulla		
	LW \$1, 45(\$2) ADD \$5, \$1, \$7 SUB \$8, \$6, \$7 OR \$9, \$6, \$7			
	LW \$1, 45(\$2) ADD \$5, \$6, \$7 SUB \$8, \$1, \$7 OR \$9, \$6, \$7			
Dipendenza con accessi in ordine	LW \$1, 45(\$2) ADD \$5, \$6, \$7 SUB \$8, \$6, \$7 OR \$9, \$1, \$7	Non occorre fare nulla perché la lettura di \$1 in OR avviene dopo la scrittura del dato caricato		

RAW






in questo ciclo si **identifica la dipendenza** RAW

il data forwarding


(il contenuto della memoria è inviato alla ALU prima della scrittura nel registro \$1)


evita lo stallo



Effettua il forward da Load a Reg-Reg-ALU


• se MEM/WB.IR[rt] == ID/EX.IR[rs] allora manda MEM/WB.LMD a Top ALU Input





Effettua il forward da Load a Reg-Reg-ALU


- se MEM/WB.IR[rt] == ID/EX.IR[rs] allora manda MEM/WB.LMD a Top ALU Input
- se MEM/WB.IR[rt] == ID/EX.IR[rt] allora manda MEM/WB.LMD a Bottom ALU Input
- · istruzioni diverse hanno condizioni diverse




dipendenze RAW da istr Load

Possibili casi

Situazione	Esempio di codice	Azione	
Nessuna dipendenza	LW \$1, 45(\$2) ADD \$5, \$6, \$7 SUB \$8, \$6, \$7 OR \$9, \$6, \$7	Non occorre fare nulla	
	LW \$1, 45(\$2) ADD \$5, \$1, \$7 SUB \$8, \$6, \$7 OR \$9, \$6, \$7		
Dipendenza risolvibile con un forwarding	LW \$1, 45(\$2) ADD \$5, \$6, \$7 SUB \$8, \$1, \$7 OR \$9, \$6, \$7	Opportuni comparatori rilevano l'uso di \$1 in SUB e inoltrano il risultato della load alla ALU in tempo per la fase EX di SUB	
Dipendenza con accessi in ordine	LW \$1, 45(\$2) ADD \$5, \$6, \$7 SUB \$8, \$6, \$7 OR \$9, \$1, \$7	Non occorre fare nulla perché la lettura di \$1 in OR avviene dopo la scrittura del dato caricato	







in questo ciclo si **identifica la dipendenza** RAW


LW	\$1 , 45(\$2)	IF	ID	EX	MEM	WB			
ADD	\$5, \$1, \$7		IF	ID	nop	EX	MEM	WB	
SUB	\$8, \$6, \$7			IF	nop	ID	EX	MEM	WB

1 ciclo di stallo e poi data forwarding










• se MEM/WB.IR[rt] == ID/EX.IR[rs] allora manda MEM/WB.LMD a Top ALU Input

dipendenze RAW da istr Load

Possibili casi

Situazione	Esempio di codice	Azione	
Nessuna dipendenza	LW \$1, 45(\$2) ADD \$5, \$6, \$7 SUB \$8, \$6, \$7 OR \$9, \$6, \$7	Non occorre fare nulla	
Dipendenza che richiede uno stallo	LW \$1, 45(\$2) ADD \$5, \$1, \$7 SUB \$8, \$6, \$7 OR \$9, \$6, \$7	Opportuni comparatori rilevano l'uso di \$1 in ADD ed evitano il rilascio di ADD (quindi stallo)	
Dipendenza risolvibile con un forwarding	LW \$1, 45(\$2) ADD \$5, \$6, \$7 SUB \$8, \$1, \$7 OR \$9, \$6, \$7	Opportuni comparatori rilevano l'uso di \$1 in SUB e inoltrano il risultato della load alla ALU in tempo per la fase EX di SUB	
Dipendenza con accessi in ordine	LW \$1, 45(\$2) ADD \$5, \$6, \$7 SUB \$8, \$6, \$7 OR \$9, \$1, \$7	Non occorre fare nulla perché la lettura di \$1 in OR avviene dopo la scrittura del dato caricato	

Condizioni per riconoscere le dipendenze da una <u>LOAD</u> che richiedono uno stallo



condizioni verificate da Hazard Detection Unit


Pipeline (MIPS)

Condizioni per decidere come effettuare il forwarding

Tutti i dati su cui effettuare il forwarding

- provengono:
 - dalla memoria dati
 - dall'output della ALU
 - quindi stanno in registro MEM/WB opp EX/MEM
- e sono diretti verso:
 - l'input della ALU
 - l'input della memoria dati
 - quindi verso registri ID/EX e EX/MEM

Quindi occorre confrontare: se sono uguali va fatta la propagazione (dall'Unità di Propagazione)




il campo destinazione di IR (cioe' quale registro viene <u>scritto</u> dall'istruzione) in EX/MEM e MEM/WB


con i campi sorgente di IR (cioè quale registro viene <u>letto</u>) in ID/EX e EX/MEM


condizioni per la sola propagazione all'input di ALU


Pipeline (MIPS)


Pipeline register containing source instruction	Opcode of source instruction	Pipeline register containing destination instruction	Opcode of destination instruction	Destination of the forwarded result	Comparison (if equal then forward)
EX/MEM	Register- register ALU	ID/EX	Register-register ALU, ALU immediate, load, store, branch	Top ALU input	EX/MEM.IR[rd] == ID/EX.IR[rs]
EX/MEM	Register- register ALU	ID/EX	Register-register ALU	Bottom ALU input	EX/MEM.IR[rd] == ID/EX.IR[rt]
MEM/WB	Register- register ALU	ID/EX	Register-register ALU, ALU immediate, load, store, branch	Top ALU input	MEM/WB.IR[rd] == ID/EX.IR[rs]
MEM/WB	Register- register ALU	ID/EX	Register-register ALU	Bottom ALU input	MEM/WB.IR[rd] == ID/EX:IR[rt]
EX/MEM	ALU immediate	ID/EX	Register-register ALU, ALU immediate, load, store, branch	Top ALU input	EX/MEM.IR[rt] == ID/EX.IR[rs]
EX/MEM	ALU immediate	ID/EX	Register-register ALU	Bottom ALU input	EX/MEM.IR[rt] == ID/EX.IR[rt]
MEM/WB	ALU immediate	ID/EX	Register-register ALU, ALU immediate, load, store, branch	Top ALU input	MEM/WB.IR[rt] == ID/EX.IR[rs]
MEM/WB	ALU immediate	ID/EX	Register-register ALU	Bottom ALU input	MEM/WB.IR[rt] == ID/EX.IR[rt]
MEM/WB	Load	ID/EX	Register-register ALU, ALU immediate, load, store, branch	Top ALU input	MEM/WB.IR[rt] == ID/EX.IR[rs]
MEM/WB	Load	ID/EX	Register-register ALU	Bottom ALU input	MEM/WB.IR[rt] == ID/EX.IR[rt]





















Introduzione hardware aggiuntivo per gestire il data forwarding

