## Evoluzione delle architetture

Evoluzione strutturale

### Parallelismo

Se un lavoro non può essere svolto più velocemente da una sola persona (unità), allora conviene decomporlo in parti che possano essere eseguite da più persone (unità) contemporaneamente

• Catena di montaggio

# Pipeline *Generalità 1*



• Ipotizziamo che per svolgere un dato lavoro  ${\bf L}$  si debbano eseguire tre fasi distinte e sequenziali

 $\mathbf{L} \Rightarrow [fase1] [fase2] [fase3]$ 

- Se ogni fase richiede T unità di tempo, un unico esecutore svolge un lavoro L ogni 3T unità di tempo
- Per ridurre i tempi di produzione si possono utilizzare più esecutori

### Pipeline Generalità 2



- Soluzione (ideale) a parallelismo totale
  - $E1 \Rightarrow [fase1.A] [fase2.A] [fase3.A] \mid [fase1.D] \dots$
  - $E2 \Rightarrow [fase1.B] [fase2.B] [fase3.B] \mid [fase1.E] \dots$
  - $E3 \Rightarrow [fase1.C] [fase2.C] [fase3.C] \mid [fase1.F] \dots$
- N esecutori svolgono un lavoro ogni 3T/N unità di tempo
- Il problema è come preservare la dipendenza funzionale nell'esecuzione (di fasi) dei 'lavori' A, B, C, D, E, F, ...

### Pipeline Generalità 3




- Soluzione pipeline ad esecutori generici
- $E1 \Rightarrow [fase1] [fase2] [fase3] [fase1] [fase2]$
- $E2 \Rightarrow \dots$  [fase1] [fase2] [fase3] [fase1]
- $E3 \Rightarrow \dots$  [fase1] [fase2] [fase3]
- Ogni esecutore esegue un ciclo di lavoro **completo** (*sistema totalmente replicato*)
- A regime, N esecutori svolgono un lavoro L ogni 3T/N unità di tempo rispettandone la sequenza

### Pipeline Generalità 4



Soluzione pipeline ad esecutori specializzati

- Ogni esecutore svolge sempre e solo la **stessa** fase di lavoro
- Soluzione più efficace in termini di uso di risorse (3T/N lavori con N/3 risorse)



# Pipeline *Decomposizione in fasi*



• L'esecuzione di una generica istruzione può essere suddivisa nelle seguenti fasi:


fetch (FI) lettura dell'istruzione
 decodifica (DI) decodifica dell'istruzione

• calcolo ind. op. (CO) calcolo indirizzo effettivo operandi

• fetch operandi (FO) lettura degli operandi in memoria

• **esecuzione** (EI) esecuzione dell'istruzione

• **scrittura** (**wo**) scrittura del risultato in memoria



# Pipeline prestazioni ideali



Le prestazioni ideali di una pipeline si possono calcolare matematicamente come segue

 Sia τ il tempo di ciclo di una pipeline necessario per far avanzare di uno stadio le istruzioni attraverso una pipeline. Questo può essere determinato come segue:

$$\tau = \max_{i} [\tau_{i}] + d = \tau_{m} + d \qquad 1 \le i \le k$$

- $\tau_m$  = massimo ritardo di stadio (ritardo dello stadio più oneroso)
- -k = numero di stadi nella pipeline
- d = ritardo di commutazione di un registro, richiesto per l'avanzamento di segnali e dati da uno stadio al successivo

# Pipeline prestazioni ideali




Poiché  $\tau_m >> d$ , il tempo totale  $T_k$  richiesto da una pipeline con k stadi per eseguire n istruzioni (senza considerare salti ed in prima approssimazione) è dato da

$$\mathbf{T}_k = [k + (n-1)]\mathbf{\tau}$$

in quanto occorrono k cicli per completare l'esecuzione della prima istruzione e n-1 per le restanti istruzioni, e quindi il *fattore di velocizzazione* (speedup) di una pipeline a k stadi è dato da:

$$S_k = \frac{T_1}{T_k} = \frac{nk\tau}{[k + (n-1)]\tau} = \frac{nk}{[k + (n-1)]}$$



## Pipeline Problemi 1



- Vari fenomeni pregiudicano il raggiungimento del massimo di parallelismo teorico (**stallo**)
  - Sbilanciamento delle fasi
    - Durata diversa per fase e per istruzione
  - Problemi strutturali
    - La sovrapposizione totale di tutte le (fasi di) istruzioni causa conflitti di accesso a risorse limitate e condivise (ad esempio la memoria per gli stadi FI, FO, WO)

# Pipeline Problemi 2



### - Dipendenza dai dati

 L'operazione successiva dipende dai risultati dell'operazione precedente


### - Dipendenza dai controlli

• Istruzioni che causano una violazione di sequenzialità (p.es.: salti condizionali) invalidano il principio del *pipelining* sequenziale

# Pipeline *Sbilanciamento delle fasi 1*



- La suddivisione in fasi va fatta in base all'istruzione più onerosa
- Non tutte le istruzioni richiedono le stesse fasi e le stesse risorse
- Non tutte le fasi richiedono lo stesso tempo di esecuzione
  - P.es.: lettura di un operando tramite registro rispetto ad una mediante indirizzamento indiretto



## Pipeline Sbilanciamento delle fasi 3



Possibili soluzioni allo sbilanciamento:

- Decomporre fasi onerose in più sottofasi
  - Costo elevato e bassa utilizzazione
- Duplicare gli esecutori delle fasi più onerose e farli operare in parallelo
  - CPU moderne hanno una ALU in aritmetica intera ed una in aritmetica a virgola mobile

# Pipeline *Problemi strutturali*



#### Problemi

 Maggiori risorse interne (severità bassa): l'evoluzione tecnologica ha spesso permesso di duplicarle (es. registri)



Colli di bottiglia (severità alta): l'accesso alle risorse esterne,
 p.es.: memoria, è molto costoso e molto frequente (anche 3 accessi per ciclo di clock)

#### Soluzioni

- Suddividere le memorie (accessi paralleli: introdurre una memoria cache per le istruzioni e una per i dati)
- Introdurre fasi non operative (*nop*)





# Pipeline Dipendenza dai dati 1

 Un dato modificato nella fase EI dell'istruzione corrente può dover essere utilizzato dalla fase FO dell'istruzione successiva

> INC [0123] CMP [0123], AL



Ci sono altri tipi di dipendenze ?



## Dipendenze



Si consideri la sequenza

istruzione i
istruzione j

Esempio visto: "lettura dopo scrittura" (ReadAfterWrite)

-j leggere prima che i abbia scritto

Altro caso: "scrittura dopo scrittura" (WriteAfterWrite)

-j scrive prima che i abbia scritto

Altro caso: "scrittura dopo lettura" (WriteAfterRead)

-j scrive prima che i abbia letto (caso raro in pipeline)




## Pipeline

## Dipendenza dai dati 2

#### Soluzioni

- Introduzione di fasi non operative (nop)
- Individuazione del rischio e prelievo del dato direttamente all'uscita dell'ALU (data forwarding)
- Risoluzione a livello di compilatore (vedremo esempi per l'architettura MIPS)
- Riordino delle istruzioni (**pipeline scheduling**)









- Tutte le istruzioni che modificano il PC (salti condizionati e non, chiamate a e ritorni da procedure, interruzioni) invalidano la pipeline
- La fase **fetch** successiva carica l'istruzione seguente, che può *non essere* quella giusta
- Tali istruzioni sono circa il 30% del totale medio di un programma




#### Soluzioni

- Mettere in stallo la pipeline fino a quando non si è calcolato l'indirizzo della prossima istruzione
  - Pessima efficienza, massima semplicità
- Individuare le istruzioni critiche per anticiparne l'esecuzione, eventualmente mediante apposita logica di controllo
  - Compilazione complessa, hardware specifico









### Alcune soluzioni per salti condizionati

- flussi multipli (multiple streams) →
- prelievo anticipato della destinazione (prefetch branch target) →
- buffer circolare (loop buffer) →
- predizione del salto (branch prediction) -
- salto ritardato (delayed branch) →



## Pipeline Dipendenza dai controlli



**Flussi multipli**: replicare le parti iniziali della pipeline, una che contenga l'istruzione successiva a quella corrente di salto (nel caso il salto non avvenga), e l'altra l'istruzione destinazione (*target*) del salto (nel caso in cui il salto avvenga)

#### Problemi di questa soluzione:

- conflitti nell'accesso alle risorse (registri, memoria, ALU,...) da parte delle 2 pipeline
- presenza di salti condizionali in sequenza che entrano nelle 2 pipeline prima che si sia risolta la condizione del primo salto condizionale (occorrerebbero 2 pipeline aggiuntive per ogni ulteriore salto condizionale...)





**Prelievo anticipato della destinazione**: quando si incontra un salto condizionato si effettua il fetch anticipato della istruzione di destinazione del salto in modo da trovarla già caricata nel caso in cui il salto debba avvenire.


#### Problemi di questa soluzione:


• non evita l'eventuale svuotamento della pipeline con conseguente perdita di prestazioni



# Pipeline Dipendenza dai controlli

**Buffer circolare**: si utilizza una memoria piccola e molto veloce (il buffer circolare) dove mantenere le ultime *n* istruzioni prelevate. In caso di salto, si controlla se l'istruzione destinazione è già presente nel buffer, così da evitare il fetch della stessa.





0AF8



0AF803

INC BX

## Pipeline Dipendenza dai controlli



compared to determine a hit

**Buffer circolare**: si utilizza una memoria piccola e molto veloce (il buffer circolare) dove mantenere le ultime *n* istruzioni prelevate. In caso di salto, si controlla se l'istruzione destinazione è già presente nel buffer, così da evitare il fetch della stessa.

#### Vantaggi:

- anticipando il fetch, alcune delle istruzioni successive a quella corrente saranno già presenti nel buffer e se non si ha salto non ci sarà bisogno di caricarle dalla memoria
- se si salta in avanti di poche istruzioni (vedi trattamento del costrutto IF-THEN-ELSE), l'istruzione destinazione sarà già presente nel buffer
- se il salto condizionale realizza un ciclo le cui istruzioni possono essere tutte contenute nel buffer, non c'è bisogno di effettuare fetch ripetuti delle stesse istruzioni



**Predizione dei salti**: si cerca di prevedere se il salto sarà intrapreso oppure no.

#### Varie possibilità:

- previsione di saltare sempre
- previsone di non saltare mai
- previsione in base al codice operativo

approcci statici

• bit taken/not taken

• tabella della storia dei salti


approcci dinamici



**Approcci dinamici di predizione**: cercano di migliorare la qualità della predizione sul salto memorizzando la storia delle istruzioni di salto condizionato di uno specifico programma.

#### bit taken/not taken:

- ad ogni istruzione di salto condizionato si associano uno o più bit che codificano la storia recente.
- bit memorizzati non in memoria centrale ma in una locazione temporanea ad accesso molto veloce





**Approcci dinamici di predizione**: cercano di migliorare la qualità della predizione sul salto memorizzando la storia delle istruzioni di salto condizionato di uno specifico programma




esempio:			
LOOP:			
		LOOD	

- **Predizione con 1 bit**: si predice il comportamento osservato l'ultima volta
  - dopo la prima esecuzione del ciclo, in uscita dal ciclo, il bit assegnato a BNZ ricorderà che il salto **non è stato preso**, così che, quando si rientra nel ciclo si avrà un primo errore per la prima iterazione del ciclo (che invece è preso), le successive predizioni saranno giuste, tranne l'ultima, quando si esce dal ciclo: in totale **2 errori**
- Predizione con 2 bit: vedi lucido precedente
  - dopo la prima esecuzione del ciclo, si commette un solo errore di predizione all'uscita del ciclo









### Salto ritardato (delayed branch)


**Idea base**: utilizzare gli stadi inattivi a causa dello stallo per fare del lavoro utile

#### Delayed branch:

- La CPU esegue sempre l'istruzione che segue il salto e solo dopo altera, se necessario, la sequenza di esecuzione delle istruzioni
- L'istruzione che segue quella di salto si dice essere posta nel *branch delay slot*
- Il **compilatore** cerca di allocare nel *branch delay slot* una istruzione "opportuna"







### Intel 80486 Pipelining

#### Fetch

- Istruzioni prelevate dalla cache o memoria esterna
- Poste in uno dei due buffer di prefetch da 16 byte
- Carica dati nuovi appena quelli vecchi sono "consumati"
- Poiché le istruzioni sono a lunghezza variabile (1-11 byte), in media carica 5 istruzioni per ogni caricamento da 16 byte
- Indipendente dagli altri stadi per mantenere i buffer pieni

#### Decodifica 1 (D1)

- Decodifica codice operativo e modi di indirizzamento
- Le informazioni di sopra sono codificate (al più) nei primi 3 byte di ogni istruzione
- Se necessario, indica allo stadio D2 di trattare i byte restanti (dati immediati e spiazzamento)

#### Decodifica 2 (D2)

- Espande i codici operativi in segnali di controllo per l'ALU
- Provvede a controllare i calcoli per i modi di indirizzamento più complessi

#### • Esecuzione (EX)

- Operazioni ALU, accesso alla cache (memoria), aggiornamento registri

#### • Retroscrittura (WB)

- Se richiesto, aggiorna i registri e i flag di stato modificati in EX
- Se l'istruzione corrente aggiorna la memoria, pone il valore calcolato in cache e nei buffer di scrittura del bus

