

Pipeline CON data forward

	1	2	3	4	5	6	7	8	9	10	11
lw \$1 0 (\$2)	IF	ID	EX	MEM	WB						
add \$2 \$3 \$1		IF	ID	ID	EX	MEM	WB				
sw \$2 21 (\$1)											
beq \$2 \$1 11											
add \$3 \$2 \$2											
add \$1 \$1 \$3											
sw \$3 0 (\$1)											

istruzione 2

IF/ID.IR[rt] = ID/EX.IR[rt] → RAW \$1

1 stallo e forward:

MEM/WB.LMD → BottomALUInput

Pipeline CON data forward

	1	2	3	4	5	6	7	8	9	10	11
lw \$1 0 (\$2)	IF	ID	EX	MEM	WB						
add \$2 \$3 \$1		IF	ID	ID	EX	MEM	WB				
sw \$2 21 (\$1)			IF	IF	ID	ID	ID	EX	MEM	WB	
beq \$2 \$1 11											
add \$3 \$2 \$2											
add \$1 \$1 \$3											
sw \$3 0 (\$1)											

istruzione 3

IF/ID.IR[rs] = MEM/WB.IR[rt] → RAW \$1

IF/ID.IR[rt] = ID/EX.IR[rd] → RAW \$2

deve leggere \$2 in fase ID

quindi 2 stalli e lettura in seconda meta' di ciclo

cosi' si risolve anche RAW \$1

Pipeline CON data forward

	1	2	3	4	5	6	7	8	9	10	11
lw \$1 0 (\$2)	IF	ID	EX	MEM	WB						
add \$2 \$3 \$1		IF	ID	ID	EX	MEM	WB				
sw \$2 21 (\$1)			IF	IF	ID	ID	ID	EX	MEM	WB	
beq \$2 \$1 11					IF	IF	IF	ID	EX	MEM	WB
add \$3 \$2 \$2											
add \$1 \$1 \$3											
sw \$3 0 (\$1)											

istruzione 4

beq legge sia \$2 che \$1, che erano scritte da istruzioni 2 e 1, ma al ciclo 8 sono già completate

in ciclo 10 usa la condizione di salto. Supponiamo sia falsa

Pipeline CON data forward

	1	2	3	4	5	6	7	8	9	10	11
lw \$1 0 (\$2)	IF	ID	EX	MEM	WB						
add \$2 \$3 \$1		IF	ID	ID	EX	MEM	WB				
sw \$2 21 (\$1)			IF	IF	ID	ID	ID	EX	MEM	WB	
beq \$2 \$1 11					IF	IF	IF	ID	EX	MEM	WB
add \$3 \$2 \$2								IF	ID	EX	..
add \$1 \$1 \$3											
sw \$3 0 (\$1)											

istruzione 5

tutto ok

Pipeline CON data forward

	5	6	7	8	9	10	11	12	13	14
lw \$1 0 (\$2)	WB									
add \$2 \$3 \$1	EX	MEM	WB							
sw \$2 21 (\$1)	ID	ID	ID	EX	MEM	WB				
beq \$2 \$1 11	IF	IF	IF	ID	EX	MEM	WB			
add \$3 \$2 \$2				IF	ID	EX	MEM	WB		
add \$1 \$1 \$3					IF	ID	EX	MEM	WB	
sw \$3 0 (\$1)										

istruzione 6

IF/ID.IR[rt] = ID/EX.IR[rd] → RAW \$3

si risolve con forward:

EX/MEM.ALUOutput → BottomALUInput

Pipeline CON data forward

	5	6	7	8	9	10	11	12	13	14	15
lw \$1 0 (\$2)	WB										
add \$2 \$3 \$1	EX	MEM	WB								
sw \$2 21 (\$1)	ID	ID	ID	EX	MEM	WB					
beq \$2 \$1 11	IF	IF	IF	ID	EX	MEM	WB				
add \$3 \$2 \$2				IF	ID	EX	MEM	WB			
add \$1 \$1 \$3					IF	ID	EX	MEM	WB		
sw \$3 0 (\$1)						IF	ID	ID	EX	MEM	WB

istruzione 7

IF/ID.IR[rs] = ID/EX.IR[rd] → RAW \$1

IF/ID.IR[rt] = EX/MEM.IR[rd] → RAW \$3

deve leggere \$3 in fase ID

quindi 1 stallo e r/w in ciclo 12

piu' forward:

MEM/WB.AluOutput → TopAluInput

Pipeline **SENZA** data forward

[illegible]

Pipeline **SENZA** data forward

[illegible]

Pipeline **SENZA** data forward

	9	10	11	12	13	14	15	16	17	18	19
lw \$3 80(\$0)											
add \$2 \$3 \$1											
lw \$1 38(\$2)	EX	MEM	WB								
subi \$1 \$1 3	ID	ID	ID	EX	MEM	WB					
addi \$2 \$2 4	IF	IF	IF	ID	EX	MEM	WB				
sw \$1 11(\$2)				IF	ID	ID	ID	EX	MEM	WB	
sub \$4 \$3 \$1					IF	IF	IF	ID	EX	MEM	WB

Pipeline **CON**

	1	2	3	4	5	6	7	8	9	10	11	12
lw \$3 80(\$0)	IF	ID	EX	MEM	WB							
add \$2 \$3 \$1		IF	ID	ID	EX	MEM	WB					
lw \$1 38(\$2)			IF	IF	ID	EX	MEM	WB				
subi \$1 \$1 3					IF	ID	ID	EX	MEM	WB		
addi \$2 \$2 4						IF	IF	ID	EX	MEM	WB	
sw \$1 11(\$2)												
sub \$4 \$3 \$1												

MEM/WB.LMD -> Top_ALU_input

EX/MEM.ALUOutput -> Top_ALU_input

MEM/WB.LMD -> Top_ALU_input

Pipeline CON data forward

	6	7	8	9	MEM/WB.ALUOutput -> Top_ALU_input				
lw \$3 80(\$0)									
add \$2 \$3 \$1	MEM	WB							
lw \$1 38(\$2)	EX	MEM	WB						
subi \$1 \$1 3	ID	ID	EX	MEM	WB				
addi \$2 \$2 4	IF	IF	ID	EX	MEM	WB			
sw \$1 11(\$2)			IF	ID	ID	EX	MEM	WB	
sub \$4 \$3 \$1				IF	IF	ID	EX	MEM	WB

Sequenza 1

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4

ADDI \$7, \$3, 8

ADD \$1, \$7, \$2

R2 <- [R7] - [R5]

R1 <- mem[7 + [R2]]

R2 <- [R1] + [R8]

mem[73 + [R1]] <- [R3]

R2 <- [R3] - 4

R7 <- [R3] + 8

R1 <- [R7] + [R2]

Sequenza 1

SUB \$2, \$7, \$5
 LW \$1, 7 (\$2)
 ADD \$2, \$1, \$8
 SW \$3, 73 (\$1)
 SUBI \$2, \$3, 4
 ADDI \$7, \$3, 8
 ADD \$1, \$7, \$2

1	2	3	4	5	6	7	8	9	10
IF	ID	EX	MEM	WB					
	IF	ID	EX	MEM	WB				

si accorge che il registro di **lettura** IF/ID.IR[rs]
 è uguale al registro di **scrittura** ID/EX.IR[rd] => **RAW \$2**

risolvibile con data forwarding:

EX/MEM.AluOutput inviato a TopAluInput

SUB

R

codop	rs	rt	rd	sham	funct
-------	----	----	----	------	-------

LW

I

codop	rs	rt	address/const
-------	----	----	---------------

Sequenza 1

SUB \$2, \$7, \$5
 LW \$1, 7 (\$2)
 ADD \$2, \$1, \$8
 SW \$3, 73 (\$1)
 SUBI \$2, \$3, 4
 ADDI \$7, \$3, 8
 ADD \$1, \$7, \$2

1	2	3	4	5	6	7	8	9	10
IF	ID	EX	MEM	WB					
	IF	ID	EX	MEM	WB				
		IF	ID						

si accorge che il registro di **lettura** IF/ID.IR[rs]
 è uguale al registro di **scrittura** ID/EX.IR[rt] => **RAW su \$1**

ADD

R

codop	rs	rt	rd	sham	funct
-------	----	----	----	------	-------

LW

I

codop	rs	rt	address/const
-------	----	----	---------------

Sequenza

quando ADD scrive su \$2, non c'è alcun conflitto con le precedenti operazioni su \$2

SUB \$2, \$7, \$5
 LW \$1, 7 (\$2)
 ADD \$2, \$1, \$8
 SW \$3, 73 (\$1)
 SUBI \$2, \$3, 4
 ADDI \$7, \$3, 8
 ADD \$1, \$7, \$2

1	2	3	4	5	6	7	8	9	10
IF	ID	EX	MEM	WB					
	IF	ID	EX	MEM	WB				
		IF	ID	ID	EX	MEM	WB		

si accorge che il registro di **lettura** IF/ID.IR[rs]
 è uguale al registro di **scrittura** ID/EX.IR[rt] => **RAW su \$1**

LW determina il valore da scrivere in \$1 in fase MEM
 quindi serve **1 stallo + data forward**:

MEM/WB.LMD inviato a TopAluInput

Sequenza 1

SUB \$2, \$7, \$5
 LW \$1, 7 (\$2)
 ADD \$2, \$1, \$8
 SW \$3, 73 (\$1)
 SUBI \$2, \$3, 4
 ADDI \$7, \$3, 8
 ADD \$1, \$7, \$2

1	2	3	4	5	6	7	8	9	10
IF	ID	EX	MEM	WB					
	IF	ID	EX	MEM	WB				
		IF	ID	ID	EX	MEM	WB		
			IF	IF	ID	EX	MEM	WB	

si accorge che il registro di **lettura** IF/ID.IR[rs]
 è uguale al registro di **scrittura della LW** MEM/WB.IR[rt]
 => **RAW su \$1**

ma nella **prima metà** del ciclo 6 WB di LW scrive \$1
 e nella **seconda metà** ID legge \$1, quindi **tutto ok**

Sequenza 1

SUB \$2, \$7, \$5
 LW \$1, 7 (\$2)
 ADD \$2, \$1, \$8
 SW \$3, 73 (\$1)
 SUBI \$2, \$3, 4
 ADDI \$7, \$3, 8
 ADD \$1, \$7, \$2

1	2	3	4	5	6	7	8	9	10
IF	ID	EX	MEM	WB					
	IF	ID	EX	MEM	WB				
		IF	ID	ID	EX	MEM	WB		
			IF	IF	ID	EX	MEM	WB	
					IF	ID	EX	MEM	WB

tutto OK:

- \$3 è usato in **lettura** sia da SUBI che da SW
- SUBI scrive su \$2 in fase WB, senza conflitto con i precedenti

Sequenza 1

SUB \$2, \$7, \$5
 LW \$1, 7 (\$2)
 ADD \$2, \$1, \$8
 SW \$3, 73 (\$1)
 SUBI \$2, \$3, 4
 ADDI \$7, \$3, 8
 ADD \$1, \$7, \$2

...	5	6	7	8	9	10	11	12
	WB							
	MEM	WB						
	ID	EX	MEM	WB				
	IF	ID	EX	MEM	WB			
		IF	ID	EX	MEM	WB		
			IF	ID	EX	MEM	WB	
				IF	ID			

tutto OK: \$3 è usato in **lettura** sia da SUBI che da SW

si accorge di **RAW** su \$7 e **RAW** su \$2

- \$7 = IF/ID.IR[rs] = ID/EX.IR[rt]
- \$2 = IF/ID.IR[rt] = EX/MEM.IR[rt]

Sequenza 1

...	5	6	7	8	9	10	11	12
SUB \$2, \$7, \$5	WB							
LW \$1, 7 (\$2)	MEM	WB						
ADD \$2, \$1, \$8	ID	EX	MEM	WB				
SW \$3, 73 (\$1)	IF	ID	EX	MEM	WB			
SUBI \$2, \$3, 4		IF	ID	EX	MEM	WB		
ADDI \$7, \$3, 8			IF	ID	EX	MEM	WB	
ADD \$1, \$7, \$2				IF	ID	EX	MEM	WB

si accorge di **RAW** su \$7 e **RAW** su \$2 risolti con forward:

- \$7 = IF/ID.IR[rs] = ID/EX.IR[rt] EX.AluOutput inviato a TopAluInput
- \$2 = IF/ID.IR[rt] = EX/MEM.IR[rt] MEM.AluOutput va a BottomAluInput

Sequenza 1: Riordino?

- SUB \$2, \$7, \$5 ← deve leggere il contenuto di \$2, che è definito nell'istruzione precedente, quindi non si può anticipare
- LW \$1, 7 (\$2) ←
- ADD \$2, \$1, \$8 ← se si anticipa ADD prima di LW, si modifica il contenuto di \$2, quindi LW carica indirizzo diverso e il programma cambia semantica
- SW \$3, 73 (\$1) ← SW si può scambiare con ADD, ma non elimina la necessità dello stallo perché anche SW legge \$1
- SUBI \$2, \$3, 4
- ADDI \$7, \$3, 8
- ADD \$1, \$7, \$2 ← deve venire dopo le due precedenti perché legge \$7 e \$2

Sequenza 1: Riordino?

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4

ADDI \$7, \$3, 8

ADD \$1, \$7, \$2

non avevano dipendenze, provo ad anticiparle per allontanare la dipendenza RAW su \$1 che genera lo **stallo** (ricorda che SW legge \$3)

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

SUBI \$2, \$3, 4

ADDI \$7, \$3, 8

ADD \$2, \$1, \$8 ← legge \$1 corretto

SW \$3, 73 (\$1) ←

ADD \$1, \$7, \$2 ← **NO**: legge \$2 definito dalla ADD invece che da SUBI

e se anticipo anche questa subito dopo ADDI, allora sovrascrive \$1

Sequenza 1: Riordino?

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4

ADDI \$7, \$3, 8

ADD \$1, \$7, \$2

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

ADD \$2, \$1, \$8

SUBI \$2, \$3, 4

ADDI \$7, \$3, 8

SW \$3, 73 (\$1)

ADD \$1, \$7, \$2

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

ADDI \$7, \$3, 8

ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4

ADD \$1, \$7, \$2

toglie il forward doppio

toglie lo stallo

si possono fare entrambi
altri riordini sono possibili

Sequenza con branch

```

    LW    $2, 0 ($1)
Label1: BEQ $2, $0, Label2
    LW    $3, 0 ($2)
    BEQ   $3, $0, Label1
    ADD   $1, $3, $1
Label2: SW  $1, 0 ($2)
  
```

assumiamo: preso solo la prima volta


preso sempre

per semplicità


- usiamo Label al posto del campo Imm (esteso a 32 bit) da usare come offset per calcolare l'indirizzo del salto:
`beq $1, $2, Imm if ([R1] - [R2] == 0) then PC = NPC + (Imm << 2)`
- non assumiamo alcuna tecnica di predizione dei salti
- in fase EX di istruzione beq calcola la condizione e il target, ma è in fase **MEM** che decide se saltare, cioè usa la condizione per decidere il valore di PC

Segnali di controllo

in fase MEM decide come aggiornare il PC a seconda di salto preso o no




Sequenza con branch



BEQ/LW

codop	rs	rt	address/const
-------	----	----	---------------


Sequenza con branch




scarta il contenuto della pipeline e inizia IF dell'istruzione in L2
nessun problema di dipendenza

branch penalty = n. di cicli in cui non conclude nessuna istruzione = 3


Sequenza con branch



Sequenza con branch




Sequenza con branch



si accorge che c'è **RAW su \$1**:

SW in fase ID deve **leggere** \$1 e **propagarlo** nei registri di pipeline **fino alla fase MEM** ma il valore corretto di \$1 sarà scritto in fase WB di ADD
non c'è forward verso fase ID, quindi 2 stalli

Sequenza con branch



ripete la fase ID:

- nella prima metà del ciclo ADD scrive \$1
- nella seconda metà del ciclo SW può leggere \$1