
# Soluzioni per salti condizionati

- 1. flussi multipli (multiple streams)
- prefetch dell'istruzione target
- 3. buffer circolare (loop buffer)
- 4. predizione dei salti
- 5. salto ritardato (delayed branch)
  - finche' non si sa se ci sarà o no il salto (l'istruzione è in pipeline), invece di restare in stallo si può eseguire un'istruzione che non dipende dal salto
  - istruzione successiva al salto: branch delay slot
  - Il compilatore cerca di allocare nel branch delay slot una istruzione "opportuna" (magari inutile ma non dannosa)
  - la CPU esegue sempre l'istruzione del branch delay slot e solo dopo altera, se necessario, la sequenza di esecuzione delle istruzioni


# Salto ritardato (delayed branch)

### codice scritto dal programmatore



### codice ottimizzato dal compilatore





senza ottimi		qui si conosce condizione e indirizzo del salto											
	1	2	3	4	5	6	7	8	9/	10	11	12	13
MUL R3, R4	FI	DI	СО	FO	EI	wo							
SUB #1 R2		FI	DI	СО	FO	EI	WO						
ADD R1, R2			FI	DI	СО	FO	Ε¥	wo					
BEZ TAR				FI	DI	СО	F♂	EI	WO				
MOVE #10, R1					火			DI	СО	FO	EI	WO	
 TAR													
I/AIX								FI	DI	СО	FO	EI	wo


- se non si salta
  - continuo con MOVE
  - termino in 12 con 2 cicli di stallo
- se si salta
  - scarto MOVE e inizio con TAR
  - termino in 13 con 3 cicli persi (uno inutile 2 stalli)

#### qui si conosce con delayed branch condizione e indirizzo del salto 10 1 2 3 4 5 6 11 12 13 WO FΙ CO FO ΕI DI SUB #1, R2 WO ΕI FΙ DI CO FO ADD R1, R2 FO WO FΙ DI CO **BEZ TAR** MUL R3,R4 CO FO WO FI DI ΕI MOVE #10, R1 FΙ TAR ...

	con delayed		qui si conosce condizione e indirizzo del salto										
		1	2	3 4	4 5	6	7	8	9/	10	11	12	13
	SUB #1, R2	FI	DI	СО	FO	EI	WO						
	ADD R1, R2		FI	DI	СО	FO	EI	wo					
	BEZ TAR			FI	DI	СО	FO	EI	WO				
	MUL R3,R4				FI	DI	СО	FO	EI	wo			
	MOVE #10, R1					×		DI	СО	FO	EI	WO	
 TAR													
								FI	DI	СО	FO	EI	WO

- se non si salta
  - · continuo con MOVE
  - termino in 12 con 1 ciclo di stallo
- se si salta
  - scarto MOVE e inizio con TAR
  - termino in 13 con 2 cicli persi (uno inutile e 1 stallo)


# Salto ritardato (delayed branch)



"from before"

quando è possibile riempie il branch delay slot con un'istruzione **indipendente** proveniente dalla parte di codice che precede il salto

# Salto ritardato (delayed branch)



# Intel 80486 Pipelining

#### Fetch

- Istruzioni prelevate dalla cache o memoria esterna
- Poste in uno dei due buffer di prefetch da 16 byte
- Carica dati nuovi appena quelli vecchi sono "consumati"
- Poiché le istruzioni sono a lunghezza variabile (1-11 byte), in media carica 5 istruzioni per ogni caricamento da 16 byte
- Indipendente dagli altri stadi per mantenere i buffer pieni

### Decodifica 1 (D1)

- Decodifica codice operativo e modi di indirizzamento
- Le informazioni di sopra sono codificate (al più) nei primi 3 byte di ogni istruzione
- Se necessario, indica allo stadio D2 di trattare i byte restanti (dati immediati e spiazzamento)

### Decodifica 2 (D2)

- Espande i codici operativi in segnali di controllo per l'ALU
- Calcola gli indirizzi in memoria per i modi di indirizzamento più complessi

### Esecuzione (EX)


- Operazioni ALU, accesso alla cache (memoria).

### Retroscrittura (WB)

- Se richiesto, aggiorna i registri e i flag di stato modificati in EX
- Se l'istruzione corrente aggiorna la memoria, pone il valore calcolato in cache e nei buffer di scrittura del bus


### 80486 Instruction Pipeline: esempi

accessi consecutivi allo stesso dato non introducono ritardi



### 80486 Instruction Pipeline: esempi

ritardo per valori usati per calcolare un indirizzo



### 80486 Instruction Pipeline: esempi

salto condizionato. Assumiano venga eseguito

