

Parallelismo

L1


L 2

L3

L 5

Dipendenza funzionale tra lavori successivi

- ogni lavoro è diviso in 3 fasi successive
- la fase 1 di Lavoro i deve essere eseguita dopo la fase 1 del precedente Lavoro i-1



Esecutori generici:

- · ognuno esegue un lavoro completo
- a regime ha lo stesso throughput del parallelismo totale
- ognuno ha le risorse necessarie per ogni fase: sistema totalmente replicato

Parallelismo

L 1


L 2

14

L 5

Esecutori specializzati

- · ogni esecutore svolge sempre la stessa fase di ognuno dei lavori
- ogni esecutore ha solo le risorse per eseguire quella fase
- · ogni lavoro passa da un esecutore all'altro
- a regime ha lo stesso throughput del parallelismo totale, ma usando meno risorse



Pipeline – catena di montaggio


- si decompone un lavoro in fasi successive
 - un prodotto deve passare una fase dopo l'altra
 - ogni fase è realizzata da un diverso operatore

- nello stesso istante

• prodotti diversi sono in fasi diverse (parallelismo)

- l'istante successivo

- ogni fase ripete lo stesso lavoro sul prodotto successivo,
- · ogni lavoro avanza alla fase successiva
- operatori/fasi diverse usano risorse diverse evitando conflitti (se possibile)




Pipeline – catena di montaggio

diverse fasi del ciclo esecutivo di un' istruzione




- prelevare istruzioni (fetch instruction)
- interpretare istruzioni (decode instruction)
- prelevare dati (fetch data)
- elaborare dati (execute instruction)
- memorizzare dati (write data)






- nello stesso istante:
 - istruzioni diverse sono in fasi diverse
- l'istante successivo
 - ogni fase ripete lo stesso lavoro sull'istruzione successiva
 - ogni istruzione avanza alla fase successiva



- ogni fase è realizzata da una diversa unità funzionale della CPU
- operatori/fasi diverse <u>usano risorse diverse</u> evitando conflitti (se possibile)



- ogni fase è realizzata da una diversa unità funzionale della CPU
- operatori/fasi diverse <u>usano risorse diverse</u> evitando conflitti (se possibile)
- tra due fasi successive si inseriscono dei buffer (registri) su cui si scrivono/leggono dati temporanei utili alla fase successiva

Miglioramento delle prestazioni?

il prefetch non raddoppia le prestazioni:


 la fase di fetch è più breve, ma prima di poter iniziare il fetch successivo deve attendere che termini anche la fase di esecuzione



Miglioramento delle prestazioni?

il prefetch non raddoppia le prestazioni:

- la fase di fetch è più breve, ma prima di poter iniziare il fetch successivo deve attendere che termini anche la fase di esecuzione
- se viene eseguito un jump o branch, la prossima istruzione da eseguire non è quella che è appena stata prelevata:
 - la fase di fetch deve attendere che la fase execute le fornisca l'indirizzo a cui prelevare l'istruzione
 - la successiva fase di execute deve attendere che sia prelevata l'istruzione, perche' quella pre-fetched non era valida



Miglioramento delle prestazioni?



- la suddivisione in fasi aggiunge overhead per
 - spostare i dati nei buffer tra una fase e l'altra
 - per gestire il cambiamento di fase
- questo overhead potrebbe essere significativo quando:
 - istruzioni successive dipendono logicamente da quelle precedenti,
 - quando ci sono salti,
 - quando ci sono conflitti negli accessi alla memoria/registri
- la gestione logica e l'overhead aumentano con l'aumentare del numero di fasi della pipline

progettazione accurata per ottenere
risultati ottimali con una complessità ragionevole



Pipeline – evoluzione ideale

Per aumentare le prestazioni bisogna

- decomporre il lavoro in un maggior numero di fasi
- cercare di rendere le fasi più indipendenti e con una durata simile

	fetch (FI)decodifica (DI)		lettura dell'istruzione decodifica dell'istruzione		
Fetch Data					
l	• esecuzione	(EI)	esecuzione dell'istruzione		
	 scrittura 	(WO)	scrittura del risultato in memoria		

Pipeline – evoluzione ideale

Per aumentare le prestazioni bisogna

- decomporre il lavoro in un maggior numero di fasi
- cercare di rendere le fasi più indipendenti e con una durata simile

fetch (FI) lettura dell'istruzione

decodifica (DI) decodifica dell'istruzione


Fetch Data calcolo ind. op. (CO) calcolo indirizzo effettivo operandi

▲ fetch operandi (FO) lettura degli operandi in memoria


esecuzione (EI) esecuzione dell'istruzione


scrittura (WO) scrittura del risultato in memoria

Pipeline – evoluzione ideale




esegue 9 istruzioni in 14 unità di tempo invece di 9x6=54





Pipeline performance

- Sia τ il tempo di ciclo di una pipeline
 - cioè il tempo necessario per far avanzare di uno stadio/fase le istruzioni attraverso una pipeline
 - può essere determinato come segue:




 $\tau_m >> d$

Pipeline performance ideali

Tempo totale richiesto da una pipeline con k stadi per eseguire n istruzioni (approssimazione e assumendo no salti)

$$T_k = [k + (n-1)] \tau$$

Infatti in k cicli si completa la prima istruzione in altri n-1 cicli si completano le altre n-1 istruzioni (ogni istruzione finisce la sua pipeline 1 ciclo dopo la precedente)



Pipeline performance ideali


Tempo totale richiesto da una pipeline con *k* stadi per eseguire *n* istruzioni (approssimazione e assumendo no salti)

$$T_k = [k + (n-1)] \tau$$

Speedup (fattore di velocizzazione)

n istruzioni **senza** pipeline, cioè 1 stadio di durata $k \tau$

$$S_k = \frac{T_1}{T_k} = \frac{nk\tau}{[k + (n-1)]\tau} = \frac{nk}{[k + (n-1)]}$$



pipeline hazards - criticità

 varie situazioni in cui l'istruzione successiva non può essere eseguita nel ciclo di clock immediatamente successivo (stallo – pipeline bubble)


non si raggiunge il parallelismo massimo

1. sbilanciamento delle fasi


- durate diverse per fase e per istruzione
- 2. problemi **strutturali** (*structural hazards*)
 - due fasi competono per usare la stessa risorsa, es. memoria in FI, FO, WO
- 3. dipendenza dai dati (data hazards)
 - un'istruzione dipende dal risultato di un'istruzione precedente ancora in pipeline
- 4. dipendenza dal **controllo** (control hazards)
 - istruzioni che alterano la sequenzialità, es. salti (condizionati o no), chiamate e ritorni da procedure, interruzioni

Sbilanciamento delle fasi

- Non tutte le fasi richiedono lo stesso tempo di esecuzione es.: lettura di un operando tramite registro rispetto ad una mediante indirizzamento indiretto
- La suddivisione in fasi va fatta in base all'istruzione più onerosa
- · Non tutte le istruzioni richiedono le stesse fasi e le stesse risorse




Sbilanciamento delle fasi



passare i dati significa che

- l'esecutore E1 mentre lavora scrive sul registro intermendio
- · l'esecutore E2 nel ciclo successivo leggerà questi dati
- se E1 comincia il lavoro successivo prima che anche E2 cominci il lavoro successivo, allora E1 può sovrascrivere i dati nel registro prima che E2 li abbia letti






Sbilanciamento delle fasi


Possibili soluzioni:


- Decomporre fasi onerose in più sottofasi
 - Costo elevato e bassa utilizzazione
- Duplicare gli esecutori delle fasi più onerose e farli operare in parallelo
 - CPU moderne hanno una ALU in aritmetica intera ed una in aritmetica a virgola mobile

Problemi strutturali

- due (o più) istruzioni già nella pipeline (i.e., l'esecuzione di due o più fasi)
 richiedono di accedere ad una stessa risorsa nello stesso ciclo di clock
- quindi gli accessi devono avvenire in sequenza e non in parallelo







Problemi strutturali

- due (o più) istruzioni già nella pipeline (i.e., l'esecuzione di due o più fasi)
 richiedono di accedere ad una stessa risorsa nello stesso ciclo di clock
- quindi gli accessi devono avvenire in sequenza e non in parallelo
- es. FI, FO, WO potrebbero dover accedere alla memoria principale (perché i dati non risiedono nella cache o nei registri)

Soluzioni:


- introdurre fasi non operative (nop)
- suddividere le memorie permettendo accessi paralleli: una memoria cache per le istruzioni e una per i dati

Dipendenza dai dati

- una fase non può essere eseguita in un certo ciclo di clock perché i dati di cui ha bisogno non sono ancora disponibili
 - deve attendere che termini l'elaborazione di un'altra fase
- un dato modificato nell'esecuzione dell'istruzione corrente può dover essere utilizzato dalla fase FO dell'istruzione successiva

la seconda istruzione dipende dal risultato della prima, che si trova ancora all'interno della pipeline!

Dipendenza dai dati




Dipendenza dai dati

1 2 10 3 5 6 7 8 WO FO add sub FO ΕI WO FΙ DI CO

due cicli di stallo

Dipendenza dai dati



due cicli di stallo per tutte le istruzioni


Data hazards

```
istruzione i
istruzione i+1
```

- Read after Write: "lettura dopo scrittura" (esempio di prima)
 - i+1 legge prima che i abbia scritto
- Write after Write: "scrittura dopo scrittura"
 - i+1 scrive prima che i abbia scritto
- Write after Read: "scrittura dopo lettura"
 - i+1 scrive prima che i abbia letto (caso raro in pipeline)

Data hazards


l'istruzione successiva ha bisogno dei dati **prima** che la precedente li abbia prodotti



 dipende dall'architettura della pipeline: da come sono definiti i suoi stadi e come sono implementate le istruzioni

Dipendenza dai dati - Soluzioni

1. Introduzione di fasi non operative (nop-stallo)



 propagazione in avanti del dato richiesto (data forwarding – bypassing)



1 solo ciclo di stallo

FI	DI	СО	FO	EI	WO		
	FI	DI	СО	пор	FO	EI	wo

un circuito riconosce la dipendenza e propaga in avanti l'output della ALU


Dipendenza dai dati - Soluzioni

- 1. Introduzione di fasi non operative (nop-stallo)
- 2. propagazione in avanti del dato richiesto (data forwarding)
 - dipende da architettura di pipeline e implementazione istruzioni
- 3. riordino delle istruzioni

riordino delle istruzioni

programma C con 5 variabili che si riferiscono a indirizzi di memoria

memoria indirizzata al byte (1 word=4 byte)



compilatore produce il codice assembler

- associando i registri alle variabili del programma
- e trasferendo i dati tra la memoria e i registri

$$b - $1 e - $2 a - $3$$


 $f - $4 c - 5

\$1 (\$t0) lw lw \$2 4 (\$t0) add \$3 \$2 \$1 \$3 12 (\$t0) \$4 lw 8 (\$t0) \$4 add \$5 \$5 16 (\$t0) sw

riordino delle istruzioni

programma C con 5 variabili che si riferiscono a indirizzi di memoria

memoria indirizzata al byte (1 word=4 byte)



\$1 (\$t0) (\$t0) \$2 4 lw add \$3 \$1 \$2 sw \$3 12 (\$t0) \$4 (\$t0) lw 8 add \$5 \$4 \$1 \$5 16 (\$t0) sw

tutte dipendenze Read after Write


quindi servono degli stalli


(a seconda di come è definite la pipeline, qualche problema può risoversi con data forwarding)

riordino delle istruzioni

programma C con 5 variabili che si riferiscono a indirizzi di memoria

riordinando le istruzioni si sono "ridotte" le dipendenze lw - add







pipeline hazards - criticità


 varie situazioni in cui l'istruzione successiva non può essere eseguita nel ciclo di clock immediatamente successivo (stallo – pipeline bubble)


non si raggiunge il parallelismo massimo

- 1. sbilanciamento delle fasi
 - durate diverse per fase e per istruzione
- 2. problemi **strutturali** (*structural hazards*)
 - due fasi competono per usare la stessa risorsa, es. memoria in FI, FO, WO
- 3. dipendenza dai dati (data hazards)
 - un'istruzione dipende dal risultato di un'istruzione precedente ancora in pipeline
- 4. dipendenza dal **controllo** (control hazards)
 - istruzioni che alterano la sequenzialità, es. salti (condizionati o no), chiamate e ritorni da procedure, interruzioni.










Esempio: salto condizionato

qui si sa se è vera la condizione di salto

ADD R1 R2 BEZ TARGET istr

... target



qui si conosce l'indirizzo a cui saltare


supponiamo condizione vera: si scarta istruzione pre-fetched e si ricomincia con istruzione target

Esempio: salto condizionato


qui si sa se è vera la condizione di salto


ADD R1 R2 BEZ TARGET istr

target



supponiamo condizione falsa: riprendo dopo lo stallo con l'istruzione pre-fetched qui si conosce l'indirizzo a cui saltare






qui si sa che ci sarà un salto salto incondizionato qui si conosce l'indirizzo a cui saltare

BR TARGET
istr
...
target

target+1



ormai ha prelevato l'istruzione errata quindi mette in stallo e scarta istr ricomincia con istruzione target

dipendenza dai controlli

- Uno dei maggiori problemi della progettazione della pipeline è assicurare un flusso regolare di istruzioni
 - violato da salti condizionati, salti non condizionati, chiamate e ritorni da procedure
 - se la fase fetch ha caricato un'istruzione errata, va scartata
 - queste istruzioni sono circa il 30% del totale medio di un programma

Soluzioni:

- mettere in stallo la pipeline finché non si è calcolato l'indirizzo della prossima istruzione. semplice ma inefficiente
- individuare le istruzioni critiche e aggiungere un'apposita logica di controllo.
 si complica il compilatore e hardware specifico

Soluzioni per salti condizionati

- 1. flussi multipli (multiple streams)
 - replica la prima parte della pipeline, El esclusa, per entrambi i rami possibili

inserisce nella pipeline sia
istruzione n Che istruzione i+1

brute-force

- conflitti di accesso alle risorse tra i due stream
- se istruzione n (o i+1) contiene un salto aggiunge ulteriori stream

Soluzioni per salti condizionati


- 1. flussi multipli (multiple streams)
 - replica la prima parte della pipeline, El esclusa, per entrambi i rami possibili
- 2. prefetch anche dell'istruzione target
 - anticipa il fetch dell'istruzione target <u>oltre a</u> quella successiva al salto
 - se il salto è preso, trova l'istruzione già caricata
 - in ogni caso una parte della pipeline deve essere scartata

Soluzioni per salti condizionati


- 1. flussi multipli (multiple streams)
- 2. prefetch anche dell'istruzione target
- 3. buffer circolare (loop buffer)
 - è una memoria piccola e molto veloce che mantiene le ultime n istruzioni prelevate
 - in caso di salto l'hardware controlla se l'istruzione target è tra quelle già dentro il buffer, così da evitare il fetch
 - utile in caso di loop, specie se il buffer contiene tutte le istruzioni nel loop, così vengono prelevate dalla memoria una sola volta
 - può essere accoppiato al pre-fetch: riempio il buffer con un pò di istruzioni sequenzialmente successive alla corrente. Per molti if-thenelse i due rami sono istruzioni vicine, quindi probabilmente entrambe già nel buffer


Buffer circolare (senza prefetch)

- buffer senza prefetch, capienza 256 bytes, indirizzato a byte
- dato l'indirizzo target di salto/branch, controllo se c'è nel buffer:
 - gli 8 bit meno significativi sono usati come indice nel buffer
 - gli altri bit più significativi si usano per controllare se la destinazione del salto sta già nel buffer



Buffer circolare (senza prefetch)





Soluzioni per salti condizionati

- 1. flussi multipli (multiple streams)
- 2. prefetch dell'istruzione target
- 3. buffer circolare (loop buffer)
- 4. predizione dei salti
 - cerco di predire se il salto sarà intrapreso o no

Varie possibilità:

- previsione di saltare sempre
- previsone di non saltare mai (molto usato)
- previsione in base al codice operativo

approcci statici

- bit taken/not taken
- · tabella della storia dei salti

approcci dinamici

Approcci dinamici di predizione

- cercano di migliorare la qualità della predizione sul salto memorizzando la storia delle istruzioni di salto condizionato di uno specifico programma
- ad ogni istruzione di salto condizionato associo 1 (o 2) bit per ricordare la storia recente dell'istruzione, i.e. se l'ultima (e la penultima) volta il salto è stato preso
- · bit memorizzati in una locazione temporanea ad accesso molto veloce

Approcci dinamici di predizione

associo 1 bit ad ogni istruzione di salto

- ricorda come è andata l'ultima volta, predico di comportarsi nello stesso modo
- se bit è 1 predico di saltare
- se bit è 0 predico di non saltare
- · se ho sbagliato predizione inverto il bit


esempio: LOOP: BNZ LOOP

a regime: 2 errori per ciclo

- dopo la prima esecuzione del ciclo, in uscita dal ciclo, il bit assegnato a BNZ LOOP è 0 perché il salto non è stato preso
- · quando si rientra nello stesso ciclo,
 - si avrà un errore alla prima iterazione (il bit era a 0, invece prendo il salto)
 - le successive predizioni saranno giuste (l'entrata ha portato il bit a 1)
 - quando si esce dal ciclo si fa un ulteriore errore di predizione (e si rimette il bit a 0)

Predizione dinamica con 2 bit

- 2 bit per ricordare come è andata la predizione degli ultimi due salti
- per invertire la predizione ci vogliono 2 errori consecutivi
- in questo modo a regime fa un solo errore per ciclo




Predizione dinamica 1/2 bit

- per ogni istruzione di salto condizionato uso 1/2 bit
 - per ricordare se l'ultima volta che ho eseguito quella stessa istruzione il salto è stato fatto o no
- se incontro di nuovo quell'istruzione e l'ultima volta aveva provocato il salto
 - allora predico che salterà, quindi carico la pipeline con le istruzioni a partire dalla destinazione del salto
 - se ho fatto la scelta sbagliata, le istruzioni caricate vengono eliminate


Predizione dinamica 1 bit

due cicli innestati, supponiamo che per entrambi si iteri una sola volta



Predizione dinamica 1 bit


due cicli innestati, supponiamo che per entrambi si iteri una sola volta



errori totali = 1


Predizione dinamica 1 bit

due cicli innestati, supponiamo che per entrambi si iteri una sola volta



Predizione dinamica 1 bit


due cicli innestati, supponiamo che per entrambi si iteri una sola volta



errori totali = 2


Predizione dinamica 1 bit

due cicli innestati, supponiamo che per entrambi si iteri una sola volta



Predizione dinamica 1 bit


due cicli innestati, supponiamo che per entrambi si iteri una sola volta





la incontro la seconda volta


- e non salto
- la ricordavo con bit 1
- quindi errore e cambio bit a 0


errori totali = 4












Predizione dinamica 2 bit



Predizione dinamica

buffer di predizione dei salti

(branch prediction buffer o branch history table)

- piccola memoria associata allo stadio fetch della pipeline
- ogni riga della tabella è costituita da 3 elementi:
 - 1. indirizzo istruzione salto,
 - i bit di predizione
 - 3. l'indirizzo destinazione del salto (o l'istruzione destinazione stessa), così quando la predizione è di saltare non devo attendere che si ri-decodifichi il target del salto (se la **previsione è errata** dovrò eliminare le istruzioni errate e caricare quelle corrette)

Predizione dinamica

buffer di predizione dei salti

(branch prediction buffer o branch history table)

piccola memoria associata allo stadio fetch della pipeline



Soluzioni per salti condizionati


- 1. flussi multipli (multiple streams)
- 2. prefetch dell'istruzione target
- 3. buffer circolare (loop buffer)
- 4. predizione dei salti
- **5.** salto ritardato (delayed branch)
 - Finché non si sa se ci sarà o no il salto (l'istruzione è in pipeline), invece di restare in stallo si può eseguire un'istruzione che non dipende dal salto
 - istruzione successiva al salto: branch delay slot
 - Il compilatore cerca di allocare nel branch delay slot una istruzione "opportuna" (magari inutile ma non dannosa)
 - la CPU esegue sempre l'istruzione del branch delay slot e solo dopo altera, se necessario, la seguenza di esecuzione delle istruzioni


Salto ritardato (delayed branch)


codice scritto dal programmatore




codice ottimizzato dal compilatore









- se non si salta
 - · continuo con MOVE
 - termino in 12 con 2 cicli di stallo
- se si salta
 - scarto MOVE e inizio con TAR
 - termino in 13 con 3 cicli persi (uno inutile + 2 stalli)





- se non si salta
 - · continuo con MOVE
 - termino in 11 con 1 ciclo di stallo
- se si salta
 - · scarto MOVE e inizio con TAR
 - termino in 12 con 2 cicli persi (uno inutile e 1 stallo)

Salto ritardato (delayed branch)



ottimizzazione


if R2 = 0 then Tar

ADD R1, R2, R3

Tar...

"from before"

quando è possibile riempie il branch delay slot con un'istruzione **indipendente** proveniente dalla parte di codice che precede il salto





Intel 80486 Pipelining

- Fetch
 - Istruzioni prelevate dalla cache o memoria esterna
 - Poste in uno dei due buffer di prefetch da 16 byte
 - Carica dati nuovi appena quelli vecchi sono "consumati"
 - Poiché le istruzioni sono a lunghezza variabile (1-11 byte), in media carica 5 istruzioni per ogni caricamento da 16 byte
 - Indipendente dagli altri stadi per mantenere i buffer pieni
- Decodifica 1 (D1)
 - Decodifica codice operativo e modi di indirizzamento
 - Le informazioni di sopra sono codificate (al più) nei primi 3 byte di ogni istruzione
 - Se necessario, indica allo stadio D2 di trattare i byte restanti (dati immediati e spiazzamento)
- Decodifica 2 (D2)
 - Espande i codici operativi in segnali di controllo per l'ALU
 - Calcola gli indirizzi in memoria per i modi di indirizzamento più complessi
- Esecuzione (EX)
 - Operazioni ALU, accesso alla cache (memoria).
- Retroscrittura (WB)
 - Se richiesto, aggiorna i registri e i flag di stato modificati in EX
 - Se l'istruzione corrente aggiorna la memoria, pone il valore calcolato in cache e nei buffer di scrittura del bus

80486 Instruction Pipeline: esempi

accessi consecutivi allo stesso dato non introducono ritardi





80486 Instruction Pipeline: esempi salto condizionato. Assumiano venga eseguito qui effettua il confronto qui aggiorna il condition flag controlla la condizione di salto usando il **bypass** (data forwarding) WB Fetch D1D2 EX CMP Reg1, Imm Fetch D1D2 $\mathbf{E}\mathbf{X}$ Jcc Target D1D2 $\mathbf{E}\mathbf{X}$ Fetch Target Fetch D2 (c) Branch Instruction Timing in parallelo fa uno "speculative fetch" dell'istruzione target (in aggiunta a quello già iniziato per l'istruzione sequenziale, che sarà scartata).