Appunti AdE

- Memorie a semiconduttore
- Dischi rigidi
- RAID
- Metodi di indirizzamento
- Pipeline
- Pipeline Hazards
- Proprietà architetture
- Architetture CISC e RISC
- MIPS Instruction set

Memorie a semiconduttore

	A SEMICON DUTTORE
Ц	la possibilità di memoritare e leggere valori de pessono assumere gli
stati	0 2 1
Sana	2d accèso casode: permettana la lettura termite circuito dedicat
Passon	a sseve:
- RAI	1) (RANDOM ACCESS MEMORY) mettono una lettura/scultura veloce termito seguali elettrici a vichie
Per	mentatione per il insuterimento dei dat (VOLATILITA').
000	sono essere di tipo:
res	Sano Sano Sano Sano Sano Sano Sano Sano
6	DIMMICA (DRAM)
	disenste densinishe perche composte de concensatori que nel tempo
	dirente direniche perché composte de condensatori che nel tempo Issaero decadere la carica suche se alimentati, rendendo
	prosens de cries indice la state 1, assense indice .
	l'apeurzione di scritture viene associte applicando tensione alle lines b (l'intensità determina il valore del bit) à alla tines indivitato, trasfer
	(l'intensità determina il valore del bit) à alla tines indivitato, trasfer
	THE CALLES OF CALLES OF THE CA
	della lines sit ad un amplificataro che confronta la tensione con Valore di vilevimento per leterminare la stato; viene poi extett
	un refresh per ripristingue le carice nel condensatore
	ou revesh per 1 sunes
	STATICA (SPAM)
	LEIL HOLD SCIENCE ON GROWN THOM OF VOTVESN IN GURL
	2000 Misoni Mes Ann March 22 Mary
	Sono volatili ma non necessitano di operazioni di volvesh in quae composte da porte logiche stabili, formate da transistar.
	Le letture scripture service de service la
	and the land to sinke stability to meter de character.
	La retural scripture Javuene des /sui transistar tramite la
	Composte de porte logishe stabili tormate de vensistar tramite la lines individo,
	Composte de porte logiche stabili formate de vensistar tramite la lines indività, Confronto: Entranje sono memorie volatili overo vichiedana una continua
	Composte de porte logiche stabili formate de vensister tramite la lines indività, Confronto: Entranje sono memorie voltili overo vichiedono un continua alimentezione per conservare i valori dei bilt.
	Composte de porte logiche stabili formate de vensistar tramite la la lettural scriftura saviene des /sus transistar tramite la lines individo, Confronto: Entrange sono memorie voltili onero vichiedono una continua alimentazione per conservare i valori dei bit: Una cella di memoria dinamica (a condensatari) è più semplice di
	Composte de porte logiche stabili formate de vensistar tramite la la lettural scriftura saviene des /sus transistar tramite la lines individo, Confronto: Entrange sono memorie voltili onero vichiedono una continua alimentazione per conservare i valori dei bit: Una cella di memoria dinamica (a condensatari) è più semplice di
	Composte de porte logiche stabili formate de vensister tramite la lines individo, Confronto: Entrante sono memorie voltili ovvero vichiedono una continua alimentazione per consciurre i valori dei bit. Una cella di memoria dinamica (a ornalissatori) è più semplice di una cella statica (a porte logich), rendundo le DRAM più dense e usero de DRAM gono favorite per orandi capacità (come la mem centrale
	Composte de porte logiche stabili formate de vensistar tramite la lines individo, Confronto: Entranhe sono memorie voltali onero vichiedono una continua alimentezione per conservare i valori dei bilt: Una cella di memoria dinamica (a condensatori) è più semplice di una cella statica (a porte logich), rendendo le DRAM più dense e memo le DRAM più dense e memo le DRAM più dense e memo de DRAM
- R	Composte de porte logiche stabili formate de consister la la lateralista de la later
- R	Composte de porte logiche stabili formate de densistar tramite la lines individo, Confronto: Entranhe sono memorie voltali onero vichiedono una continua alimentezione per conservare i valori dei bit. Una cela di memoria dinamica (a condensatori) è più semplice di una cella statica (a porte logich), rendendo le DRAM più dense e memo le DRAM più dense e memo le DRAM più dense e memo contrale considerando anno favorite per grandi capacità (come la mem centrale considerando anno favorite per grandi capacità (come la mem centrale considerando anno favorite per grandi capacità (come la mem centrale considerando anno favorite per grandi capacità (come la mem centrale considerando anno favorite per grandi capacità (come la mem centrale considerando anno favorite per grandi capacità (come la mem centrale considerando anno favorite per grandi capacità (come la memo centrale considerando anno favorite per grandi capacità (come la memo centrale considerando anno favorite per grandi capacità (come la memo centrale considerando anno favorite per grandi capacità del se per la capacità del considerando del
= RI	Composte de porte logiche stabili formate de casistar transle la lines indivisto, Confronta: Confron
- RI	Composte de porte logiche stabili, formate de consistar transistar in producione de consistar de conservare i valori dei bit. Summateriale per conservare i valori dei bit. Una cella de memoria dinamica (a condensatari) è più semplice di una cella statica (a porte logich), rendundo le DRAM più dense e memo de partico considerando a successo e la vecessità considerando anche il centra tempo di accesso e la vecessità con circuito de veresta mentre le SRAM rengano utilizate per la campo di accesso e la vecessità de considerando de veresta mentre le SRAM rengano utilizate per la campo de accesso e la vecessità de considerando de consideran
- RI	Composte de porte logiche stabili, formate de consistar la la lettura scriptione de la suriente de ser sur examite la liner indiviga, Confronto: Entranhe sono memorie voltali anero vichiedono una continua alimentazione per conservare i valore del bit. Una cella di memoria dinamica (a condensatari) è più semplice di una cella statica (a pole la gibri), rendundo le ARAM più dense e unero de PRAM goino savorite per amund capacità (come la memo contrale coinsiderando anche il lento tempo di accesso e la veressi di consistato de vetresta mentre le SRAM rengano utilizzate per la capacità in produzione e non modificabile una soli dina cono schema di dati definita in produzione e non modificabile una soli dina cono schema di dati definita in produzione e non modificabile una soli dina cono schema di dati definita in produzione e non modificabile una soli dina cono schema di dati definita in produzione e non modificabile una soli dina cono schema di dati definita in produzione e non modificabile una soli dina cono schema di dati definita in produzione e non modificabile una soli dano alimentazione per mantenere i dati
= RI	Composte de porte logiche stabili formate as densistarios la la lettura scriptura. Confronta: Entrante sono memorie volatili onero vichiedano una continua alimentazione per conservare i velari dei bit. Una cella di memoria dinamica (a condensatari) è più semplice di una cella statica (a porte logiche), rendendo le DRAM più dense e unemo le DRAM più dense e unemo le DRAM cono favorite per orandi capacità (come la memo contrale consideranda anche il lento tempo di accesso e la vecessi de una circuita de refresh mentre le SPAM regiono utilizzate per le capacità cono schera di dati definita in produzione e non madificabile una soli più bile a non vichiedano alimentazione per mantenere i dati Sati e programmi di piccole dimensioni non deveno quindi essere carricati di cispositivi esterni.
- RI	Composte de parte lagiche stabili formate de crassister transte la la lettural scriftene saviene des son transister transte la linea indivita, Confronta: Confro
- RI	Composte de porte logiche stabili formate de consister transle la lines indivitto. Confronto: Confro
- RI	Composte de porte logiche stabili formate de consister transle la lines indivitto. Confronto: Confro
- RI	Composte de parte lagiche stabili formate de crassister transte la la lettural scriftene saviene des son transister transte la linea indivita, Confronta: Confro

Dischi rigidi

Na disch	I jusquetice la lettera e scrittura avviene termite la babina condu	wt
della te	ono disposti in welli concentrice (TRACCE) con le leghezza	In
1 424 30	one dispose in such concentro (10 ACCE) con le suchezza	ary
Ti trost	Trace 2 discounts sono separte do spet (GAPS). Serimento avvivue per SETTORI, un continuo per traccio, und	
Au osti	sepresti de speri.	-
Lo spezio	tis letture costente dato che i bit al centro viotaro più l	In
relocità	de letture coserate dato che i bit al centro vuotano più l	lee
vispetto	a quelle pereferice	H
Per mou	a quelli periferici tenere la stessa densità si più in alternativa utilizzare un matrire a che cambi velocità a seconda della possizione della testina	
SOFISUCE	a one counts venderes a second device positione certis tesome	
Farmatt	ere un disce significa venderlo idones ell'erchivistique daterminand	ما
des crite	evi per identificare initio a termine di settori a tracce	
	o considera le tescre nella stessa posizione su dischi diversi rendundo.	
possibile	le letture simultanes de più seperfici.	+
audite 5	clesione citindro:	
Sugar	COME FIRST SERVED: avalue de avivo est Seex First: servite le vichieste più vicine el cilinden corrente	
ELEVA	TOR ALGORITHM: Servito cilindro più vicino sente combiere direzione	
CCCVA		
	b To t trasfermento in secondo	
	Te byte do tensferire N # byte per traccis	
	V vel rotazione [vps]	
	TAGGESSO = TROSIZIONAMENTO + TLATENZA TROF = TS+ TL+ TE	
	SCER LATENCY	
	T (((())) () () () () () ()	1
	Ti = (1000 / (rpm/60)) /2 < mets tempo rotatione, medis tos cassa miglione (restina paca prima settore) e	-
	us per airo peggione (testino poco sopo settere)	+
es. 1 DISCHI		
T 0	C11/0 to T 1 T T T T T	
lysterive	64KB T= b Tt= TroT-Ts-TL	
T 0	728571 ms = 3,728571 - 0,8-7,42857=1,785	17
	N= b	100
524288	tracks 1 Te-V	
5128/9	2 ms = 64 K = 1000 = 524 288	-
To	= 1000 = 524 228	
Ts 0,	Pm7	
V 1	200 pm = 70 ps = Capaciti = 524288 - 274 CB	
B wen	novitabili?	
12	1000 (70) /2= 7, 142657 ms	-
10 0		

RAID

ALD [KEI]	UN DANT ARRAY OF INDIPENDENT DISKS)
cla.	utile a sumentare le Avestraioni del calcolatore tranite l'utilità d
seuns	mulle grentenda una gestione veloce delle grenzation
10 930	with the total of video drugs the vende MV sicular 1 date
1/0 00	I have the list of backer in case a first.
e prese	utile a sumentare le Avestrationi del calcolatore transce i una controla una gestione veloce delle grenzarioni la implementando la vidondanza che rende Ali sicuri i dati la un immediato backep in caso di justi.
	in steisce (STALPS)
- RAID	0: non implements ridindanza, dati organizati in strisce (STRIPS) distribuite a notatione su ciascum disco (Round pagen).
	Osti hah vecuperabili in caso di austo
	Richieste servite in paralelo in casa de blocas un dischi diversa
0.1	1: vidondante ottenuta scrivendo la strisca di dati su doc dischi
- RAID	1: vidolidants ottanuts schrodias i dati sono accessibili in utro
	del de dischi. La lettura viene etettura del disco con minor lateura, mentre la
	scritture à condizionete del disco con minor prestazione Grande affiliabilità me alti costi.
	Scritture & condizionete asi
	Grande affiliabilità me site cossi.
	2: configurazione non commerciale - strutta l'accessa in parallela: le
- RAID	2: configuratione non commercial - structure 1 second
	2: configuratione how commerciale - structes posizione in agni mamen testine di dischi si trovano nelle stesse posizione in agni mamen
	di Hamming e selvati su più dische vandenda tempa de convession
	mining.
- RAID	3: solo un disco vidondente accesso in partielo e stripina Calcalo bit di parità su stessa posizione di tutti i dischi utili
KA L	Calcula bit di parità su stesse posizione di tetti l'aiscon
	all'eventure vices evidence di dete transte XOR con informazioni
	Trasferimento veloce ma serve sila una vichieste, alla volta.
- RAID	4: non commercializzata - dischi indipendente striping strisce guande
KAID	4: non commercializate - d'achi incipendenti sur pine suisce di suita salvate su corrisposidente disco di parità salvate su corrisposidente disco di parità che può diventare collo di bottiglia.
	arità che rue diventare colla di bottiglia.
- RAID	I : simile > out 4. strisca de muita distribuita su tutte i dischi
- KAID	5: simile a RAID à, strisce di parità distribuite su tutti i dischi tranite algoritmo ROUND ROBIN evitando collo di bottiglia
	Warrie Signi of the
	6: vengono effettesti due diversi calcoli della parità memorizzati s
- RAID	6: vengono effettuati due diversi calcoli della parità memoritati si dischi differenti permettendo la rigenerazione dei dati anche a perdita di due dischi.
	de la
	Alts dispanibilità de dati un pendità in saitture
	ares displantation of

Metodi di Indirizzamento

ETOD	DI INDIPHESAMENTO
4	IMMEDIATO: l'operando è parte dell'istruzione, non sono quindi necessarione
	Eccessi in memoria ma il valore è limitato alla dimensione
	idel compo indivisso
	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
	DIRETTO: il campo indivitto à viempito con l'indivitto in M dell'operando singolo accesso in M, indivitamento limitato da lunghetea iste.
	INDIRETTO: il compo indivizzo contiene un indivizzo di M contenente l'indiviz
	Si ha quind più capacità di indivittamento ma sono necessari
	due accessi in memoria
	or corresponding to the contraction consisted as the bit year individual
	REGISTRO: l'operando è in un registro, necessari pochi bit per indivitare, accesso un M ma numero di registro.
	limitato.
4	REGISTRO INDIRETTO: il czunpo indivizzo contiene l'indivizzo di un registro che
	punte alla locazione M dell'operando Guande possibilità di indirizzamento (211) e secressità di un
	accesso in M in mena vispetto all'indivizzamento indivetto
4	SPIAZZAMENTO: il asurpa indivizza contiene un indivizza M base al guzle
	vicine colminate la surazzamento contenuto del maistro indi
	per attenere l'indivités complete dell'operande. La viceners
	RELATIVO: Operando indivizzabile sommando l'indivizzo nel program counter
	(prossina isterzione) ad una spizzzamento specificato.
	REGISTRO-BASE: indiviezo operando dato dalla somma di uno spiazzamento
	specificato e l'indivite base M contenuta in un vegistro
	specificato. Il registro può essere o meno espliatito.
	INDICITEDAZIONE: all operandi sono memoritzati in M a partire de un indirizzo specificato nell'istrutione, l'indice del dati è contenuto in un registra specificato il quale valore incrementa ad ogni accesso lin M
	specificate nell'istrutione, l'indice de date à contenuto in
	un registra specificato il quele velore incrementa ed
	agni Deccesso in M.
	PILA: implementatione de registro indiretto, gli operandi sono nella cuma di una pila (sevie contigua di locazzioni di M) puntata da un registro spesificato che funge da stack pointer.
	PILA: implementatione a registro mare of a location of M) soutate de un
	registro specificato che fune de strak pointer.
- TIG	1 DI ISTRUZIONI:
7.1	· Elzhorsziene dzti - istruzioni zvitnetico-logiche · Trasferimento dzti tra registri, o in memoria o da I/O · Conteollo del flusso del programma (52-lto in/candizionato)
	· Trasferimento del tra register, o in memoria o da 10
	· Contento del flusso del programma (52)to in/canditionata)

Pipeline

PIPELINE	l: è un sistema utilizato per completare pri istruzioni in un periodo de la tempo (maggiore throughput) scomponendo il lavoro in fasi da eseguira
	tempo (maggiore troughput) scomponendo il lavoro in fasi da escapili
	in '80 400n 75
	Le attività delle istruzioni vengono esequite in paraccao de più esecutari
	nello stesso istrute istruzioni diverse stano in tasi diverse e nell'
	istante successivo agni tase vipeterà la stessa passaggia sull'istribione successi
- 3-	
	Le suddivisione in fasi vi chiede in ettente progettatione e entres des
	tisse-off in questo en semento del menero delle foss comporte such
	un sumento della complessità logica e di overhead.
	L'averhend, surero il carico aggiritivo di dati utili al combiamento di fase che
	aviene transte beffer, divents particularmente significativo in caso di
	dependence logiche tes istruzioni, solti e conflicto hell'otilità di visarse
	disendence logithe the isolation, some continu hellouride of risolate
	Suddivicione Pasi fondamentali:
	- FETCH INSTRUCTION (IF): prelievo istruzione CALCOLO IND. OPERANDI (
	1100 100 10 100 100 100 100
	· FETCH DATA (CO-FO): prelievo operando FETCH OPERANDO (FO)
	· EXECUTE INSTRUCTION (EX): esecutione (EI)
	· WRITE OPERAND (WO): memoritizatione dat
	-Ordini e comundo precisi dipendona da instruction set e ruchitettura
	. 12 (12 (12 (12 (12 (12 (12 (12 (12 (12
	Il purllelismo della pipeline è rotale se tutti gli esecutori lavorano a pieno regime con istruzioni indipendenti tra loro; situazione ideale
	niens regime can istruzioni indipendenti tra lovo situazione ideale
- DRI	EXETCH: l'istruzione successive può esseve preleveta mentre l'istruzione como
110	è in esecutione in Alli se non ci sono contlitte tre le
	componente coinvolte
	I strain in the services much sopher to fee to fetch visolt
	the presentation with resolution to present a section
	più preve, deve comunque essere terminete prime le fase di esecusi L'aparezione è moltre vesa vena sia cesa di sump e brench.
	robonspione of motor have any de case of Jamb & photon
-	
+ tori	MARBING: Alle vilenestiche de une dipendente di Leti, eppositi circuiti e sistemi di pipesse multiplex instrumo il visolteti, dell'uscite delle Alu elle sue entrata per enitere acii di stello Nell'erchitektura MIPS è implementato de tre circuiti - FORWARBING UNIT: stabilisce se atture il formand e attive i MUX
	sistemi di pipasse multiplex inoltrano il Visoltato dall'uscità della
	ALU elle sur entrata per evitere adi di stalla.
	Nell'architektura MPS è implementata de tre corevit:
	. FORWARDING UNIT: Stabilisce se atture il formard e attiva i MUX
	· MAZARO DETECTION UNIT: viconosce le dipendenze e nes casi ivrisolvibi
	" CONTROL UNIT: genera segual de controllo per dirigere el forrest
	· CONTROL UNIT: genera seguali di controllo per divigere il formario. Il MIPS supporta formard da EXZEX e da MEM = EX

Pipeline Hazards

Carrie file	VS .	Illy ishiring is CASI that Diversario and do not of
PIPELINE HAZA	2051: problema c	delle istriction in CPU che sivergeno quando non à
(CRITICITA')	assibile esepula	12 1 Savatore Carreers Successive 2 215 Carreers do in California
	iclo innedic	zmente successivo per evitive la producione di visultati
2	correcti ; tenoun	reni dre progradicano il raggionginento del parallelismo tetale.
Possona	essere comports	et de: (es. eccesso à Ro 2.M)
- SRIL	INCIAMENTO DELLE	FASI: le fasi possono vichiedere diversi tempi di esecuzione
	2	undre à reconde dall'istruzione, vendendo possibile la curavio in cui un esecutare veste in ettese foreste perdre
	11	esecutive della fise precedente deve uncora passanti i dali
	60	were scrivere i viscitate so un register intermedo to le de fisa)
	-> C 1/21 - N1 i	· Scompositione fasi overage in più sotto fasi (costaso)
	38605181-1	· Implementatione de più esecutari in parallela
	STRUCTURAL HAZARDS	* Swapponess Course of the same of the sam
- PRO	BLEMI STRUTTURA	ALL: Concorrenze bus più istrudioni nell'accesso alla stesse
174	VI VI	sorsa vello stesso cido di clock (es. FI, FO, WO)
	→ SQL UZIONI:	· Introducione di fasi non operative (NOP/BUBBLE), il
	4 5 5	ntado introdutto si replica su tutto le fasi successive
		· Suddivisione della memorie permettando Eccessi peralleli
		es. Cache istevaioni/orche date
	DATA HAZARDS	
- DIPE	NO ENZA DAI DA	ti; une fase non può esseve eseguite itre un certo cida dock perche i dati di cui ha bisagna man sang ancora
	di	dock perche i deti de cui ha bisagne non sono ancore
	di.	sposnibili
	Λ	
	tossano pres	sentrusi in siturationi di:
	* 1	EAD AFTER WHITE (KAW): un istruzione fo videnmento se un
		e silvato delle procedente istrusione
		WHITE AFTER READ (WAR): Un'istrutione cever & sources in unz
	v	une locazione prima de l'istruzione precedente abbie letto
		l'istruzione precedente trovers valore troppo vecente.
	. 0	IRITE AFTER WRITE (WAW): un'istrucione tente di esequire
		una scrittura prima che l'abbia eseguita l'istruzione
		are to do into (Caso varo di me avente in ambienti concomunt
	→SOLUZIONI:	· Introducione fasi NOP/BUBBLE; vitardare le tasi parentendo
		che la istrizioni facciono i ferimento si valori intesi
		in fase of program mattche.
		· Wonzaltione de Jety DATA FORWARDING), esposito circuito
es. add \$1,	\$2,53 R1 < R2+R	13 vicanosce le dipendente a proposo i visultatidall'uscità
	MY	u della ALU alla Tese F.O. dell' istrutione successiva,
Sub \$4	, \$1, \$5 RGG PALE	85 viducends it nevious NOP
		· Riording della interiori (out of orner exec.) 12 istrubani
	5 6 7 8	de eseguire non seguono l'audine imposto del programmatere
add FI DI CO FO E	1 w0	me vengana viavainste au processore in made as
sch FI DI co		vidurre le dipendente
legge \$1	ina deve ancora	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
essèle so	vitto dal w.o. di add	d dipendente RAW vilotte
add FI DI CO FO	=1 Wn 2 ci	ieli es. viovano iso.
sub FI DI CO	1/1// FO EI WO + Li st	(4th) L. (2 6 fath)
	11/1/2 10 01 100	
Valore giz	disposibile 211'uscitz	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$
cell ALU, de	to former ding	$\frac{5w}{w}$ $\frac{$3}{42}$ $\frac{12}{$40}$ $\frac{$40}{5w}$ $\frac{3}{42}$ $\frac{$4}{$40}$ $\frac{$2}{$40}$
add FI bi co Fo		1w 54 8 (\$t0) SW 83 12 (\$t0) abb \$5 \$1 \$4 abb \$5 \$1 \$4
Sub FI DI CO	FO EI WO	36 \$3 \$1 \$4 26 26 \$5 \$1 \$4 \$N \$5 16 (\$t0) \$00 \$5 16 (\$t0)
The state of the s	10-1-1-1	

- DIPENBENZE NAL CONTRACLO: date da istanzioni che alterano la seguenzialità ec impediscono al processore di sapere in anticipo quali isterzioni correcte (es. in caso de branch e jump.) e calisando la scruto delle istruzioni successive cruicate in caso di Salto (BRANCH PENALTY). interrupt È possibile mettere in stallo la pipeline fino al calcola della prossime istrucione (INEFFICIENTE) o implementare un'apposita Togica di controllo delle istrutioni critiche (aumento complessità compilatore e hardware) - Soluzioni: · Flussi multipli (MULTIPLE STREAMS) - Vengano replicate le pipoline (fina 2 t.t. esclusa) de enterembi i vemi passibili del burnch Possono esseva conflitto di accesso alle irisorse e se una delle istruzioni caricate contiene un sulto vengano agginti ulteriori stream. La pipeline vinnane però a regime d' Prefetch istruzione target anticipato il fetch dell'istruzione target a dell'istrutione successive el jourp. · Buffer circolare (Loof Buffer): utile in caso di loop, piccola memoria contenenta le ultime in istruzioni idalla quale viene verificata la presenza dell'istruzione tenet. Riduce overhera accesso verificata la presenza dell'istruzione tenet. I memoria tag is truzione. 00 Può essere implementato anche il prefetch, viempiendo gunde il buffer con soune istruzioni soccessive alla convente (1766) Nel buffer i LSBs sono indice buffer, MSBs per verificare presente. Predizione dei salti (BRANCH PREDICTION): 51 cerca di predire MS by per determinate hit se salto sarà intrapreso attuaverso un approccio STATICO (previsione de sulture sempre, mai o in base al codice) oppure un approccio DINAMICO (bit taken/not taken o branch history) previsione effetherts prima dell'esecutione del programma in base à casi estatistique In un approcció dinamico si utilizazio 2 bit dei quali uno incies se sittire a mena, il secondo se l'ultima previsione è stata corretta. Si cambia previsione dopo due emon disegnoto. Alla fase di fetch viene quindi associato un BUFFER DI In bit takes / box taken withit >> & combia predicione coni due errori PREDIZIONE DEI SALTI (O BRANCH HISTORY TABLE): Una memoria veloce a seguito per viderine gli errati contenente indivizzi dell'istruzione selto, bits di predizione e in caso e ciclomanitate. Si possono usere più bit per indirizzi di destinazione dei salti o l'istruzione destinazione codificare più storia stesse (vispermisado il tempo di decodifice di questa) Selto riterdato (DELAYED BRANCH): fino a che non si sa se a sere o no il salto, invece che restre in stello il processore escape un'istruzione opportunz precedente d Salto (istenzione che può rivelarsi mutile ma non dannosa).
posta dal compilatore (se la trova) nello stote BRANCH DELAY.
In generale, il compilatore sceglie un'istruzione opportuna da inserive but branch delay slot the viene esequita mentre si Quando non à presente nessona istruzione indipendente lo slot viene riempito con l'istruzione truget; utile se à probabile che il setto venge preso (es loop) de perche l'istruzione potrebbe essere escessibile de estre ezumini. · BRANCH PENALTY: indice le istruzioni cariorte in pipeline che devono essere Scartates (PIPELINE FLUSH) a causa del Salta ad una nuova locazione data da un branch. La pipeline viene quinds suotata e continua il lavoro dall'istruzione target.

Proprietà architetture

e hardon	ori sono carattenzati de una coevoluzione (sviluppo parallelo) fra software
to pero	instituto vidatto il GAP SEMANTICO overo la differenza di complessi
1121 south	zggio machina e linguaggi at alto livello (HLL) che permettano di esprimi
21 January	D'usolutivo in modo settiplice e conciso l'esciento la gestione dei dettes
al comy	IISCORE.
A finallo	his si può implementare un set di istruzioni più ampio è ulteriori unadi
di indirizz	mento office saive semplificando 12 steptun sottostara e Hill
Andisi so	fisticale e depreside des programme scritto in Hel e delle loss performana
sono st	ate attether to per semplificare le fasi de esecucione (funcionalità
processore	e interssione con memoris), gestione delle operandi committediane
inemoriz	e indivirtamento) e serialitazzaone dell'esecuzione (pipetine).
0 1	
> t state	quind possibile inigliorere la performence dei pettern par frequent e
time-con	suming implementands:
e Uh	zingio numero di registeri per ottenitzere gli accessi zgli operandi
	zingio numero di registeri per ottimitare gli accessi agli operandi
\$ Uh2	projettazione società della pipeline in particolare delle dipendente
del	controllo (fre quenti chismate a procedure e sati)
" set	di istruzioni semplificato, videtta
Variabili	SCALARI: contengana un singala valore (contrapposte a var vettoriali)
	LOCALI: Velove Coembia 2 Secondo della località, ed agni chiemata/rete
	(Scope)
	Ad agni chizmete venepuo selvate le veriabili locali in inemovie e
	viitifizzati i vegistri per le move usurabili locali, venous passati i princt
	At termine dalle procedure sengono ripristinato i velori locali del chesmant
	nes register a nitornet i visaltati.
	36, USO-92Hzs
Nel caso	del processori RISC, che disponenno di un grande numero de vegistere general
purpose,	questi vengono ingruppati a pièreali grupi agnuna dediesta aliana procedera sinata de una procedura viene combiato automaticamente il gruppa de del chiamente il gruppa de
Alla du	sensta de una Rocedura viene combiato automaticamente il ornogo o
vegister	de usere invece che selvere i deti del chiemente in memorie.
I vegist	per il pesseggio e vitorno dei perenetri tes due procedure adiscenti
sono f	isicomente Ibli stessi, in mode de facilitare il tresferimento
Registri	organizzati z BUFFER CIRCOLARE: struttura dati alunguezza fissa usata
per gest	ive le window.
	+22to do un CURRENT WINDOW POINTER: the punts alle procedure correcte (Ame
del by	Afer) & un SAVED OVINGON POINTER the judice dove si deve vipristinge
Withma	finester solvata in memoria
	ente del buffer (e wp = swp med in finestice) un interrupt substril buffer,
salve le E	vocedure initiali in memoria e avanta il SWP.
	e di tutte la window un interrupt ripristin le prime window e
	viene viportato Illinizio.
Il herffe	civalize non è molto copiente perchè il nestina è generalmente
di bacc	o livello.
0.000	
mar.	
	GLOBALL: accessibili de totte le procedure, memorizante in registri al l
	Ment hites of the house of the health set
	simpolice sixtures sans acterizationento intente mentre in interior frances
I vegistri	simbolice/viete de sono potenze almente infinite mentre i registes fisice sono finite.

Architetture RISC e CISC

	e totte la verieda de tempo e register física non sono abbestante de la totte la veriebili necessarie, l'elcune vengono mentente in manor
prin	cipile
,	
ARCHI	TETTURA CISC : (COMPLEX INSTRUCTION SET COMPUTER)
	Creatteriteste de un set esteso di istrucioni complesse a lunghezza
	Riempire il pap semantico visolta comunque complesso per il compilatore
	Riempire il pap semantico i soltà comunque omplesso per il compilatore
	perdie l'authoritatione del languageio marchina rimane dependente anche del
	contesto in cir è insente surstrusone.
	Verigono utilizzati podni vegistri ad uso generale a nonostrute il tentat del compilatore di produrre istrazioni più corte, sono comunque necessari più cicli d'esecuzione per istrazione e i codici o perativi visultano più lun
	all completely de produce isturbant ple core, sono compre necessor
	Did cicli d'esecutione per iservatione e i case d'approvint visorismo più luti
	Le teglis dei programmi risulte simile ell'enhitettur RISC. Un'istalzione compesse visulte essere esequite più velocemente di un
	serie di istrazioni semplici un viene villentetz l'esecuzine delle
	istruzioni più semplicialche visultano essere la più fraquenti).
	is a color. Or semprantone visit on essert te pro trageno.
ARCHI	TETTURA RISC : (ABSUCED INSTRUCTION SET COMPUTER)
	Ciclo esecutivo de un MACHINE CYCLE: se la pipeline è pienz viene termis
	un'istrupione ad ogni octo di com vegistri ad utilizzo di pochi
	undi di indivizzamento per semplificare l'unità di controllo.
	Presenti pochi e semplici formati fissi per le istrizioni in mode da vender
	simultanes decodifica, accesso a vegister ed attimitance la fase di fetch.
	la regularità facilità la attimizzazioni del compilatore cabiata
	La regolarità facilità la ottimizzazioni del compilatore cabiata: Unità di controllo cabiata: meno flessibile un più veloce. (hardwee)
→ C	ONFRONTO asc-RISC
	Non è possibile fare un adequate confronte in quanto i visultate aparitamo
	Non à possibile fare un adequate confronte in quanto i visultate aparitano in funcione di hardrane e compilatori usati
	E difficile valiture se il lavoro dei compilatori sia efficacemente
	semplificato dell'amilettus CISC in guesto l'oltimizzazione di
	istrictioni inacchina complesse dipende inche del contesto delle stesse,
	risultando avindo difficile lesdoror organizeszione.
	Inter valistruzione complessa visette essere esequita più velocemente
	di una serie di isterizioni semplici, che risultano essas le più frequenti.
	Tuttavia Matilizzo de istrazani semplica comporta Mangilgo de profitationario
	e avinde programme più lunghi
	e avinde programme più lunghi
	e qu'in de programme présité de sisce ces visute infetté spinel.
	E complesso confrontere la due entitative parche enote essiste un
	E complesso confrontere le due entitetture perchè mont essiste un solt est e transleto ed efficile
	Tuttavia l'utilizzo de istruzani semplici comporta l'impiego di protestatione e quindi programmi più lunghi da risc e cisc risulta infetti simil. E complesso confrontare la due architetture perche moto insiste din sette trampleto ed efficace di programmi test e risulta difficile valutara quali risultati siano lavoti al ampilatore e quali all'
	Tuttavia l'utilizzo de istruzani semplici comporta l'impiego di protestatione e quindi programmi più lunghi da risc e cisc risulta infetti simil. È complesso confrontare la due ambitetture perche moto insiste din sette trampleto ed efficace di programmi test e risulta difficile valutara queli visultati siano davoti al ampilatore e queli ell'
	Tuttavia l'utilizzo de istruzoni semplici comparte l'impiego di profestazione e quindo programmo più lunghi da risc e cisc risulta infatti spinol. La laglia dei programmo prodetti da risc e cisc risulta infatti spinol. E complesso confune tare la due aminitattura parche morto assista din set e trampleto ed efficace di programmi test e risulta difficile interes quali visultati siano divuti al compilatore e quali all' hardorare. Molti confuniti sono stati poutati a termine su merchine semplificate e
	Tuttavia l'utilizzo de istruzoni semplici comparte l'impiego di profestazione e quindo programmi più lunghi la sisce e cisc visulta infatti simil. La caglia dei programmi prodetti da sisce e cisc visulta infatti simil. È complesso confrontare la due amiliature perchè modo sessista din set trampleto ed efficace di programmi test e risulta difficile unaltaria quali visultati siano divuti al compilatore e quali all'inardorare Molti confronti sono stati portati a termine su meschine semplificate e protesti poli
	Tuttavia l'utilizzo de istruzoni semplici comporte l'impiego di protestazione e quindo programmo più lunghi la sisce e cisc visulta infatti spinil. La l'aglia dei programmo prodotti da sisce e cisc visulta infatti spinil. È complesso confrontare la due amilitatture perchè mola sossista din sette trampleto ed efficace di programmi test e risulta difficile unalitaria quali visultat siano divuti al compilatore e quali all'inadore mola confinati sono stati poutati a termine su mochine semplificate e protesti più processori commerci di moderni implementare architetture con elemen
	Tuttavia l'utilizzo de istruzoni semplici comporte l'impiego di protestazione e quindo programmi più lunghi la susc e cisc visulta infatti spindi la caglia dei programmi prodetti da susc e cisc visulta infatti spindi. È complesso confrontare la due aministiture perche modo sessista din set trampleto ed efficace di programmi test e risulta difficile unaltaria quali visultati siano divuti al compilatore e quali all'inardorare. Molti confronti sono stati portati a termine su meschine semplificate a proto tipoli

MIPS Instruction set

ARCHITETTURA MIPS	S (MICROPROCESSOF WITHOUT INTERLOCKED PIPELINE STAGES)
Instruction set	RISC per un'implementatione efficiente della pipeline.
· Cristieristiche:	(MIPS & 29/1)
- ISTRUZIONI :	4/15 (4/3)
	Le istruzioni a dimensione 32 bit, 3 formati
4 00000310	all site deli associate solo chiatter la image
· LOAD 2	STORE per testerire memon 2-vegistra una nessona operatione memor
· totte !	le operationi operano sui registri
- REGISTRI:	
· 32 regis	str 2 32 bit
	indicati con \$1,\$2, \$0 contiene sempre &
- DATI:	
· register	caricabili con byte, parole, messe parole
· Sp. Zio v	registri viempito con predeng di pro viene replicato (1 segno
- INDIBITEAMENT	
· immed	والمراز والمراجع
· Spizetze	ments
* DEVIVEE	: registro indepetto (coffset 20 0000(\$3)),
	25 soluto (registro a come 625 e 0004 (\$0))
· Formati istension	
3 distance forth	insti 2 32 bit, apcode e cremps negistio 2 dimensione fisse
ask consolific	care Instruction Decode a Fetch di Operandi
ps somption	to the second second second
- FORMATO R:	operazioni suitnetiche e logiche bit 5 bit 5 bit 5 bit
6 bil 5	bit 5 bit 5 bit 6 bit
excode V	rs rt vd shamt funct
codice istrutione	registri registro shift andice funcione
1	prime e secondo destinazione amount variante aperativa
1	vjornen to
	tallet as the call the call
- FROMATO T:	
- FORMATO I:	: lose/store, immediate e salta conditionato
6 b.t 5	5 6. £ 56. £ 166.£
6 bit 5	6 6 t 16 6 t
6 bit 5	s bit sbit 16 bit 15 rt slivess/const
opcode v	s bit 56it 16 bit 15 rt allress/const register spiratrumento
opcode v	s bit 56it 16 bit 's rt allress/const vegistri spirtruento
opcode v	res re allress/const registre spiretumento registre o costrute
codistruzione - FORMATO J:	solit 56it 16 6it s re allress/const registri spizztzmento argamenti o costante : istruzioni salto incondizionato
opcode v cod istruzione - FORMATO J: 6 bit	solit 56it 16 6it solit 56it solit 56i
codistruzione - FORMATO J:	solit 56it 16 6it s re allress/const registri spizztzmento argamenti o costante : istruzioni salto incondizionato
Godistruzione - FORMATO J: Opcode	solit 56it 16 6it s rt allress/const registri spizztzmento argomenti o costante : istruzioni salto incondizionato 26 bit address
opcode v cod istruzione - FORMATO J: 6 bit	solit 56it 16 6it s re allress/const registri spizztzmento argamenti o costante : istruzioni salta incandizionato 26 bit

· Cido esecutivo:	
A VETALETINI FETALL OFFI . III FOR	,
1. INSTRUCTION FETCH (IF) IR < Mem [PC], NDC < PC	
2. INSTRUCTION NECONE TREGISTER FETCH (18) compi imme	det de estendare à 37 bil
3. EXECUTE/ADDRESS CALCULATION (EX) ALL USEL do RIM	97 95 Ward 5 84
4. MEMORY ACCESS / BRANCH COMPLETION (MEM) PC - NPE 5. WRITE BACK (WB)	ICE REGET If could be strate
J. VINIC DICK (MD)	
1 ádo de clock per 1550, 2 regime termina un'isteración	ne z aido
· PIPELINE REGISTERS (LATCHES) de segnali de contento	util alle stage successiv
Sono memorizate nel registro successivo, tra le	fesi.
In agui istente i registro successivo, tre le	ad istermous diverse
registri IF/ID, ID/EX, EX/MEM, MEN/NB	
· BANCHE REGISTRI	
IT III THE	
IF/ID, IF/ID IR < Mem [PC]	- 015 - 12
· IF/ID, NPC, PC & IF ((EX/MEM, IR== branch) && (EX/ME	M. Condl & EXIMEN. Tayets
ID/EX · INEXILE - IF/10:1R	else EPC+4}
10/EX. A < Regs [17/10.18[vs]] 10/EX. B < Regs [17/10.18 [vt]]	
· IDVEX. NPC = IEVIN, NPC Veste	sa 2 32 bit
	2 2251
· 10/EX Imm = Regs [18/10. R [campo Imm]	
EX/MEM . EX/MEM.IR < 10/EX.IR	
E. EXIMEM. ALVOURDER & 10/EX. A OP 10/EX. B (0 10/	EX. Jum) 3 Avity, - Loo
EXMEM, ALUDOTAUE = 10/EX. + 10/EX. Imm	
L. EXIMEM B & IDIEX B	3 Low/store
S . EX/MEM. Trugel ← 10/EX.NPC + (10.EX, Imm << 2)	
2 · EXIMEM & Zero (10/EX A-10/EX R)	} S2/6
MEM/WB . MEM/WB.IR & EX/MEM.IR	LMD: Lord Memory Data
· MEMINB. ALVOUEDUE - EXIMEM. ALVOUEDUE	
· MEM INB. LMB 4- Mem [EX/MEM. ALUDUE, UL]	3 Load
· MEMITIER/MEH. ALLOUPOUT = EX/MEM. B	3 Store
FASE WB . Regs [MEH/WB. IR [Ld]] < MEMANB, ALWOULPUT	3 Aritem-Loa
· REGS I MEM/WB. IR EVEI - MEM/WB. LMD	3 Load J
Le fasi IF e 10 non dipendono da segnali di controllo perd	he questi vengono
cololate in io a poi propagati tramite i registeri	1
Le dipendenze du dots vengono individuale in Fase 10 p	vivne de esseve
relasciate a EX (issued) a viene valutato se impostare:	no stalls a un fourte
	11
La scrittura aviene nella prima metà del clock, la l	ettur hellz seconds;
in questo mado non c'è conflitto tre une fase che ten	a di scrivere in un
registro dal equale consettrationse deve legene nella stesso	ciclo-
No la sa la Li Li vila Li I I I I I I I I I I I I I I I I I I	
Dipendenze du dati relevate da HAZARO DETECTION UNIT in	1000 10 comborance
il begistro source de IFAID son il registro truget MEM/WB	
Formato I + it in pur asser inotherate	