

famiglia MIPS

- Studiamo i processori MIPS come esempio di architettura RISC
- architettura sperimentale sviluppata a Stanford negli anni '80 e poi sviluppata commercialmente
- Riferimenti: *Hennessy & Patterson "Struttura e progetto dei calcolatori"*, in Biblioteca
- Architettura **molto regolare**
- architettura progettata per un'implementazione **efficiente della pipeline**
 - MIPS = *microprocessor without interlocked pipeline stages*

MIPS (a 32 bit)

Istruzioni:

- **Tutte** le istruzioni di **dimensione 32 bit**
- tutte le **operazioni sui dati** sono da registro a registro
 - le istruzioni che manipolano i dati si usano i valori dei registri
- le **operazioni sulla memoria**:
 - solo *load* e *store*, per trasferire dati tra memoria e registri
 - nessuna operazione memoria-memoria
- quindi **tutte le istruzioni operano su registri**, es `add $1, $2, $3`

Registri:

- 32 registri di 32 bit
- si indicano con \$1, \$2, \$3.... **\$0** contiene sempre 0

MIPS

Dati:


- Registri possono essere caricati con byte, mezze parole, e parole
- i registri sono a 32 bit, quindi il dato può essere “allungato” riempiendo i bit rimanenti con 0 o estendendo il segno (cioè replicandolo)

Modi di indirizzamento:


- Immediata es. `addi $2, $2, 0004` ← 16 bit
- Displacement es. `sw $1, 000c($1)` ←
- Altre modalità derivabili:
 - Indiretta registro (displacement a 0) es. `sw $2, 0000($3)`
 - Assoluta (registro 0 come registro base) es. `lw $1, 00c4($0)`

MIPS – Formato Istruzioni

- 32 bit per tutte le istruzioni, 3 diversi formati:




MIPS – Formato Istruzioni




MIPS – Formato Istruzioni

- 32 bit per tutte le istruzioni, 3 diversi formati:




Istruzioni – Formato R

istruzioni aritmetiche e logiche. 6 campi a dimensione fissa




Istruzioni – Formato R




Istruzioni – Formato I

istruzioni load/store, immediate e salto condizionato



Istruzioni – Formato I

istruzioni load/store, immediate e salto condizionato



lw \$8, 1200(\$9) **[R8] ← Mem[1200+[R9]]**


sw \$8, 1200(\$9) **Mem[1200+[R9]] ← [R8]**

beq \$1, \$2, 16 **if (\$1==\$2) PC=PC+16**

addi \$1, \$8, 4 **[R1] ← [R8]+4**

Istruzioni – Formato J

istruzioni salto incondizionato



ciclo esecutivo di un'istruzione MIPS

1. **IF** Instruction Fetch
2. **ID** Instruction Decode / register fetch
3. **EX** Execution / address calculation
 - tutte le istruzioni usano la ALU (tranne salto incondizionato):
 - operazioni logico-aritmentiche
 - load/store e jump per calcolare l'indirizzo
 - salti condizionati per calcolare la condizione
4. **MEM** Memory access / branch completion
5. **WB** Write Back: scrittura del risultato nei registri

R	codop	rs	rt	rd	shamt	funct
I	codop	rs	rt	address/const		
J	codop	target address				


ciclo esecutivo di un'istruzione MIPS

1. IF Instruction Fetch

- $IR \leftarrow \text{Mem}[PC]$ (IR = instruction register, PC = program counter)
- $NPC \leftarrow PC+4$ (NPC è un registro temporaneo)

2. ID Instruction Decode / register fetch

- **Formato R** $A \leftarrow \text{Regs}[rs]; B \leftarrow \text{Regs}[rt]$
- **Formato I** $A \leftarrow \text{Regs}[rs]; B \leftarrow \text{Regs}[rt]; \text{Imm} \leftarrow \text{campo immediato di IR}$
- **Formato J** $\text{Imm} \leftarrow \text{campo immediato di IR}$
- il campo immediato di IR va esteso a 32 bit, estendendo il segno
- A, B, Imm registri temporanei



ciclo esecutivo di un'istruzione MIPS

3. EX Execute / address calculation

• Riferimento a memoria

- $lw \$8, 1200(\$9)$ Formato I $A=R[rs]=[\$9]$ $\text{Imm}=1200(\text{esteso})$
- $ALUOutput \leftarrow A + \text{Imm}$ //address calculation

• Istruzione ALU registro-registro


- $add \$8, \$18, \$8$ Formato R $A=R[rs]=[\$18]$ $B=R[rt]=[\$8]$
- $ALUOutput \leftarrow A \text{ funct } B$

• Istruzione ALU registro-immediato

- $addi \$8, \$18, 4$ Formato I $A=R[rs]=[\$18]$ $\text{Imm}=4(\text{esteso})$
- $ALUOutput \leftarrow A \text{ op } \text{Imm}$

• Salto

- $j 45054$ Formato J
- $beq \$1, \$2, 16$ Formato I



ciclo esecutivo di un'istruzione MIPS


3. EX Execute / address calculation

- **Salto incondizionato**

- **j 45054** Formato J Imm = 45054
- l'indirizzo nell'istruzione si riferisce al numero di **parole** di cui far avanzare il PC (NPC), ma gli indirizzi MIPS sono al **byte**
- quindi il numero di parole va trasformato in numero di byte: moltiplicando per 4 cioè **due shift a sinistra <<2**
- $\text{Target} \leftarrow \text{NPC} + (\text{Imm} \ll 2)$

- **Salto condizionato**

- **beq \$1, \$2, 16** Formato I A=R[rs]=[\$1] B=R[rt]=[\$2] Imm=16
- deve **valutare la condizione** e **calcolare l'indirizzo** di salto
- $\text{Cond} \leftarrow (A-B) == 0$ la ALU fornisce in uscita un segnale che indica se il risultato è 0
- $\text{Target} \leftarrow \text{NPC} + (\text{Imm} \ll 2)$



ciclo esecutivo di un'istruzione MIPS

4. MEM Memory access / branch completion

- $\text{PC} \leftarrow \text{NPC}$ sempre

- **Riferimento a memoria**

- **lw \$8, 1200 (\$9)** A=[\$9] B=[\$8] Imm=1200 ALUOutput=A+Imm
- $\text{LMD} \leftarrow \text{Mem}[\text{ALUOutput}]$ (Load Memory Data register)
- **sw \$8, 1200 (\$9)** A=[\$9] B=[\$8] Imm=1200 ALUOutput=A+Imm
- $\text{Mem}[\text{ALUOutput}] \leftarrow B$

- **Salto**

- **incondizionato** $\text{PC} \leftarrow \text{Target}$
- **condizionato** if (Cond) $\text{PC} \leftarrow \text{Target}$

ciclo esecutivo di un'istruzione MIPS

5. **WB** Write back: scrittura nei registri

- **Riferimento a memoria (solo load)**


- `lw $8, 1200($9)` $A = \$9$ $B = \text{Reg}[rt] = \$8$ $\text{LMD} \leftarrow \text{Mem}[\text{ALUOutput}]$
- $\text{Regs}[rt] \leftarrow \text{LMD}$

- **Istruzione ALU registro-registro**

- `add $8, $18, $8` Formato R $A = \text{R}[rs] = \$18$ $B = \text{R}[rt] = \$8$
- $\text{Regs}[rd] \leftarrow \text{ALUOutput}$

- **Istruzione ALU registro-immediato**

- `addi $8, $18, 4` Formato I $A = \text{R}[rs] = \$18$ $B = \text{R}[rt]$ $\text{Imm} = 4$
- $\text{Regs}[rt] \leftarrow \text{ALUOutput}$



ciclo esecutivo di un'istruzione MIPS

`add $8, $18, $8`

R



IF {

- $\text{IR} \leftarrow \text{Mem}[\text{PC}]$
- $\text{NPC} \leftarrow \text{PC} + 4$

ID {

- $A \leftarrow \text{Regs}[rs] = \18
- $B \leftarrow \text{Regs}[rt] = \8

EX • $\text{ALUOutput} \leftarrow A \text{ funct } B$

MEM • $\text{PC} \leftarrow \text{NPC}$

WB • $\text{Regs}[rd] = \$8 \leftarrow \text{ALUOutput}$

ciclo esecutivo di un'istruzione MIPS

lw \$8, 1200(\$9)

|

codop	rs	rt	address/const
-------	----	----	---------------

IF {
• $IR \leftarrow \text{Mem}[PC]$
• $NPC \leftarrow PC+4$

ID {
• $A \leftarrow \text{Regs}[rs] = [\$9]$ $B \leftarrow \text{Regs}[rt] = [\$8]$
• $\text{Imm} \leftarrow \text{campo immediato di } IR = 1200$ (*esteso*)

EX • $\text{ALUOutput} \leftarrow A + \text{Imm}$

MEM {
• $PC \leftarrow NPC$
• $\text{LMD} \leftarrow \text{Mem}[\text{ALUOutput}]$

WB • $\text{Regs}[rt] = \$8 \leftarrow \text{LMD}$

ciclo esecutivo di un'istruzione MIPS

sw \$8, 1200(\$9)

|

codop	rs	rt	address/const
-------	----	----	---------------

IF {
• $IR \leftarrow \text{Mem}[PC]$
• $NPC \leftarrow PC+4$

ID {
• $A \leftarrow \text{Regs}[rs] = [\$9]$ $B \leftarrow \text{Regs}[rt] = [\$8]$
• $\text{Imm} \leftarrow \text{campo immediato di } IR = 1200$ (*esteso*)

EX • $\text{ALUOutput} \leftarrow A + \text{Imm}$

MEM {
• $PC \leftarrow NPC$
• $\text{Mem}[\text{ALUOutput}] \leftarrow B$

WB • nessuna operazione

ciclo esecutivo di un'istruzione MIPS

beq \$1,\$2,16

I

codop	rs	rt	address/const
-------	----	----	---------------

IF { • $IR \leftarrow \text{Mem}[PC]$
• $NPC \leftarrow PC+4$

ID { • $A \leftarrow \text{Regs}[rs] = [\$1]$ $B \leftarrow \text{Regs}[rt] = [\$2]$
• $\text{Imm} \leftarrow \text{campo immediato di } IR = 16 \text{ (esteso)}$

EX { • $\text{Cond} \leftarrow (A-B) == 0$
• $\text{Target} \leftarrow NPC + (\text{Imm} \ll 2)$

MEM • if (Cond) $PC \leftarrow \text{Target}$

WB • nessuna operazione

ciclo esecutivo di un'istruzione MIPS

j 45054

J

codop	target address
-------	----------------

IF { • $IR \leftarrow \text{Mem}[PC]$
• $NPC \leftarrow PC+4$

ID • $\text{Imm} \leftarrow \text{campo immediato di } IR = 45054 \text{ (esteso)}$


EX • $\text{Target} \leftarrow NPC + (\text{Imm} \ll 2)$

MEM • $PC \leftarrow \text{Target}$

WB • nessuna operazione

schema di implementazione di MIPS:

- diverse unità funzionali (es. banco di registri, ALU, memoria...)
- loro connessioni
- manca unità di controllo e linee di controllo



IF: Fetch
dell'istruzione

ID: Decodifica
dell'istruzione/
Lettura del register file

EX: Esecuzione/
calcolo dell'indirizzo

MEM: Accesso
alla memoria

WB: Scrittura
nel register file

