

# Pipeline - evoluzione ideale



esegue 9 istruzioni in 14 unità di tempo invece di 9x6=54


#### Assunzioni:

- · ogni fase ha durata uguale
- ogni istruzione passa per tutte le fasi (e.g. LOAD non necessita WO)
- FI, FO, WO possono accedere alla memoria parallelamente senza fare conflitti
- non ci sono salti, ne' interrupt, ne' dipendenze



## Pipeline performance

- Sia τ il tempo di ciclo di una pipeline
  - cioè il tempo necessario per far avanzare di uno stadio/fase le istruzioni attraverso una pipeline
  - può essere determinato come segue:




## Pipeline performance ideali

**Tempo totale** richiesto da una pipeline con *k* stadi per eseguire *n* istruzioni (approssimazione e assumendo no salti)

$$T_k = [k + (n-1)] \tau$$

Infatti in k cicli si completa la prima istruzione in altri n-1 cicli si completano le altre n-1 istruzioni (ogni istruzione finisce la sua pipeline 1 ciclo dopo la precedente)



## Pipeline performance ideali


**Tempo totale** richiesto da una pipeline con *k* stadi per eseguire *n* istruzioni (approssimazione e assumendo no salti)

$$T_k = [k + (n-1)] \tau$$

Speedup (fattore di velocizzazione)

n istruzioni **senza** pipeline, cioè 1 stadio di durata  $k \tau$ 

$$S_k = \frac{T_1}{T_k} = \frac{nk\tau}{[k + (n-1)]\tau} = \frac{nk}{[k + (n-1)]}$$



## pipeline hazards - criticità

 varie situazioni in cui l'istruzione successiva non può essere eseguita nel ciclo di clock immediatamente successivo (stallo – pipeline bubble)

non si raggiunge il parallelismo massimo


#### 1. sbilanciamento delle fasi

- durate diverse per fase e per istruzione
- 2. problemi **strutturali** (*structural hazards*)
  - due fasi competono per usare la stessa risorsa, es. memoria in FI,FO,WO
- 3. dipendenza dai dati (data hazards)
  - un'istruzione dipende dal risultato di un'istruzione precedente ancora in pipeline
- 4. dipendenza dal controllo (control hazards)
  - istruzioni che alterano la sequenzialità, es. salti condizionati


#### Sbilanciamento delle fasi

- La suddivisione in fasi va fatta in base all'istruzione più onerosa
- Non tutte le istruzioni richiedono le stesse fasi e le stesse risorse
- Non tutte le fasi richiedono lo stesso tempo di esecuzione

es.: lettura di un operando tramite registro rispetto ad una mediante indirizzamento indiretto




### Sbilanciamento delle fasi



#### passare i dati significa che

- l'esecutore E1 mentre lavora scrive sul registro intermendio
- l'esecutore E2 nel ciclo successivo leggera' questi dati
- se E1 comincia il lavoro successivo prima che anche E2 cominci il lavoro successivo, allora E1 può sovrascrivere i dati nel registro prima che E2 li abbia letti





### Sbilanciamento delle fasi

#### Possibili soluzioni:


- Decomporre fasi onerose in più sottofasi
  - Costo elevato e bassa utilizzazione
- Duplicare gli esecutori delle fasi più onerose e farli operare in parallelo
  - CPU moderne hanno una ALU in aritmetica intera ed una in aritmetica a virgola mobile

#### Problemi strutturali

- due (o più) istruzioni già nella pipeline hanno bisogno della stessa risorsa
- i.e., l'esecuzione di due o più fasi richiede di accedere ad una stessa risorsa nello stesso ciclo di clock
- es. FI,FO,WO potrebbero dover accedere alla memoria principale (perche' i dati non stanno nella cache o nei registri)

Cicli di clock se l'operando di 11 è in memoria, non si può iniziare 2 3 4 5 6 7 9 FI di I3 FΙ FO 11 DI ΕI WO struzioni 12 WO ΕI DI FO ΕI 13 FΙ FO WO DI ΕI 14 FO FΙ DΙ ΕI WO

## Problemi strutturali



## Problemi strutturali

- due (o più) istruzioni già nella pipeline hanno bisogno della stessa risorsa
- i.e., l'esecuzione di due o più fasi richiede di accedere ad una stessa risorsa nello stesso ciclo di clock
- es. FI,FO,WO potrebbero dover accedere alla memoria principale (perche' i dati non stanno nella cache o nei registri)

#### Soluzioni:

- introdurre fasi non operative (nop)
- suddividere le memorie permettendo accessi paralleli: una memoria cache per le istruzioni e una per i dati


## Dipendenza dai dati

- una fase non può essere eseguita in un certo ciclo di clock perche'
   i dati di cui ha bisogno non sono ancora disponibili
  - deve attendere che termini l'elaborazione di un'altra fase
- un dato modificato nella fase El dell'istruzione corrente può dover essere utilizzato dalla fase FO dell'istruzione successiva

add \$1, \$2, \$3 
$$R1 \leftarrow [R2] + [R3]$$
  
sub \$4, \$1, \$5  $R4 \leftarrow [R1] - [R5]$ 

la seconda istruzione dipende dal risultato della prima, che si trova ancora all'interno della pipeline!

## Dipendenza dai dati




## Dipendenza dai dati

add 
$$\$1$$
,  $\$2$ ,  $\$3$   $R1 \leftarrow [R2] + [R3]$ 

1 2 3 4 5 8 9 10 6 7 FI DI CO FO ΕI WO add sub CO FO FΙ DΙ ΕI WO

due cicli di stallo

# Dipendenza dai dati



due cicli di stallo

per tutte le istruzioni


### Data hazards

```
istruzione i
istruzione j
```

- Read after Write: "lettura dopo scrittura" (esempio di prima)
  - j legge prima che i abbia scritto
- Write after Write: "scrittura dopo scrittura"
  - j scrive prima che i abbia scritto
- Write after Read: "scrittura dopo lettura"
  - j scrive prima che i abbia letto (caso raro in pipeline)

### Data hazards


l'istruzione successiva ha bisogno dei dati **prima** che la precedente li abbia prodotti



• dipende dall'architettura della pipeline: da come sono fatti i suoi stadi e come sono implementate le istruzioni

# Dipendenza dai dati - Soluzioni

1. Introduzione di fasi non operative (nop-stallo)



2. propagare in avanti il dato richiesto (**data forwarding** – bypassing)

## Data forwarding



#### 1 solo ciclo di stallo

FI	DI	СО	FO	EI	WO		
	FI	DI	СО	nop	FO	EI	wo

un circuito riconosce la dipendenza e **propaga in avanti** l'output della ALU

# Dipendenza dai dati - Soluzioni

- 1. Introduzione di fasi non operative (nop-stallo)
- 2. propagare in avanti il dato richiesto (data forwarding)
  - dipende da architettura di pipeline e implementazione istruzioni
- 3. riordino delle istruzioni

## riordino delle istruzioni

programma C con 5 variabili che stanno in memoria

memoria indirizzata al byte (1 word=4 byte)

С	16
a	12
f	8 assumiamo
е	corrisponda a (\$t0) così usiamo offset
b	0

compilatore produce il codice assembler

- associando i registri alle variabili del programma
- e trasferendo i dati tra la memoria e i registri

lw	\$1	0	(\$t0)
lw	\$2	4	(\$t0)
add	\$3	\$1	\$2
sw	\$3	12	(\$t0)
lw	\$4	8	(\$t0)
add	\$5	\$1	\$4
sw	\$5	16	(\$t0)