purtroppo non è uno screen abusivo, ma ho copiato alla meglio le domande

sulla brutta dato che avanzavo 10 minuti: CROCETTE: 1. quante volte la CPU deve accedere alla Memoria quando preleva ed eseque un'istruzione con due operandi indirizzati uno in modo diretto ed uno indiretto? -> mia risposta (assolutamente NON garantita) 4 perchè: +1 fetch dell'istruzione, ora ha: op code, indirizzo op1, indirizzo (indiretto) op2 +1 fetch dell'op1 con l'indirizzo che aveva, ora ha: op code, op1, indirizzo(indiretto) op2 +1 fetch dell'indirizzo dell'op2 (risoluzione indirettezza), ora ha: op_code, op1, indirizzo op2 +1 fetch di op2 tramite l'indirizzo ottenuto prima, ora ha: op code, op1, op2. quindi è contento. totale 4 accessi... NB: altre versioni dell'esame avevano la stessa domanda solo che gli operandi erano entrambi con indirizzamento indiretto. -> 5 perchè: +1 fetch dell'istruzione, ora ha: op code, indirizzo(indiretto) op1, indirizzo(indiretto) op2 +1 fetch dell'indirizzo di op1 (risoluzione indirettezza), ora ha: op code, indirizzo op1, indirizzo (indiretto) op2 +1 fetch dell'op1 con l'indirizzo ottenuto, ora ha: op_code, op1, indirizzo(indiretto) op2 +1 fetch dell'indirizzo di op2 (risoluzione indirettezza), ora ha: op code, op1, indirizzo op2 +1 fetch di op2 tramite l'indirizzo ottenuto, ora ha: op code, op1, op2. quindi è contento. totale 5 accessi... 2. quale numero decimale rappresenta la stringa binaria virgola mobile (standard IEEE 754)? -> mia risposta (assolutamente NON garantita) -1,5625 perchè: il numero si divide così: segno|exp|mantissa 1bit|8bit|23bit il segno è: l'exp è: 2^7-127=1 la mantissa è: $1,2^{(-1)}+2^{(-4)}=1,5625$ numero finale: $-1,5625 \times 2^1 = -1,5625$ 3. l'esercizio è identico a quello a pag. 5 di http://www.math.unipd.it/~sperduti/ARCH12/es pipeline4.pdf cambiando i 3 riquadri del "sapendo che" come seque: - il 18% delle istruzioni sono di salto condizionale; - il 60% delle istruzioni di salto condizionale hanno la condizione soddisfatta (prese); - il 8% delle istruzioni sono di salto incondizionale;

-> mia risposta (assolutamente NON garantita) 3,086420

basta cambiare i numeri nella soluzione dell'esercizio della slide.

DOMANDE APERTE: 4. descrivere in dettaglio lo schema per la moltiplicazione dei numeri reali secondo lo standard IEEE 754. risposta: teoria: seconda metà di pag. 28 della seguente slide http://www.math.unipd.it/~sperduti/ARCH12/aritmetica.pdf pratica: prima metà di pag. 29 della seguente slide http://www.math.unipd.it/~sperduti/ARCH12/aritmetica.pdf 5. quali sono i fattori che determinano la lunghezza delle istruzioni di una CPU? risposta: seconda metà di pag. 11 della seguente slide http://www.math.unipd.it/~sperduti/ARCH12/modi indirizzamento formati.pdf 6. nel contesto della pipeline descrivere la tecnica del salto ritardato, fornire un esempio di applicazione di suddetta tecnica. risposta: pagine 20 e 21 della seguente slide: http://www.math.unipd.it/~sperduti/ARCH12/struttura cpu 2.pdf 7. spiegare in dettaglio come le architetture RISC trattino efficacemente le chiamate annidate di procedura. risposta: pagine da 6 a 10 della seguente slide http://www.math.unipd.it/~sperduti/ARCH12/risc.pdf _____ PIPELINE MIPS: 8. Sia data la sequente sequenza di istruzioni assembler: LW \$3, 150(\$0) ADD \$2, \$0, \$3 SW \$4, 10(\$3) ADDI \$2, \$4, 3 ADDI \$2, \$2, 4 LW \$6, 208(\$2) SW \$4, 10(\$6) Si consideri la pipeline MIPS a 5 stadi vista a lezione, con possibilità di data-forwarding e di scrittura e successiva lettura dei registri in uno stesso ciclo di clock. Si mostri il diagramma degli stadi della pipeline per l'esecuzione del codice. -> mia risposta (assolutamente NON garantita) [VERSIONE CORRETTA] IF|ID|EX|ME|WB fw da ME a EX sottostante |IF|ID|ID|EX|ME|WB _|__|IF|IF|ID|EX|ME|WB __|__|__|__|IF|ID|EX|ME|WB fw da EX a EX sottostante

A Riquardo si è Detto:

(FAQ rimodificate in seguito alla correzione della soluzione, ma comunque utili se qualcosa non è chiaro)

__|__|__|__|IF|ID|EX|ME|WB fw da EX a EX sottostante

 $_ | _ | _ | _ | _ |$ IF|ID|EX|ME|WB fw da ME a EX sottostante

Q: c'è una dipendenza tra ADDI \$2,\$4,3 e ADD \$2,\$0,\$3 e quindi bisogna attendere il WB di ADD?

A: no, la dipendenza (su \$2) è di tipo WAW, nel senso che ADD (II riga) scrive in \$2, poi \$2 non è più utilizzato fino a quando la prima ADDI (IV riga) non vuole sovrascriverlo... perciò ADDI deve attendere che ADD abbia scritto (che avviene nello stadio WB), ma ciò non comporta alcuna attesa da parte di ADDI.

Q1: un dubbio su ADDI \$2,\$4,3: \$2 non viene modificato in precedenza con ADD \$2,\$0,\$3? Non dovrebbe esserci quindi un forward da MEM di ADD \$2,\$0,\$3 a EX di ADDI \$2,\$4,3?

A1: il primo registro, in una istruzione ADD/ADDI, è il registro destinazione.

In entrambi i casi tu vai a scrivere su \$2 in ordine quindi non si crea nessun problema.

Q2: a questo punto \$2 di ADD non è stato modificato e quindi ADDI deve prelevare il nuovo valore di \$2? o meglio, il registro \$2 di ADDI non è diverso dal \$2 iniziale di ADD?

A2: \$2 è il registro DESTINAZIONE dell'istruzione (ADD/ADDI). non è di alcun interesse ciò che c'è scritto in \$2, in quanto non fa parte dei registri operandi (ma è solo quello di destinazione). come tale viene effettuata una scrittura su \$2 ignorando il contenuto. il problema si crea solo con l'istruzione successiva al primo ADDI, l'ADDI \$2,\$2,4 che deve attendere che l'ULTIMA istruzione che ha come registro destinazione il registro \$2 (nel nostro caso ADDI \$2,\$4,3) abbia finito il calcolo (o generato il contenuto, nel caso l'istruzione precedente fosse un LW/LB).

Q: e per quanto riguarda \$4?

A: \$4 in questo segmento di codice viene sempre e solo letto, mai scritto, per cui non crea alcuna dipendenza dannosa o da considerare.

CREDITI:

si ringraziano:

Leo M.

per il testo e parte delle soluzioni.

Nicola R., Riccardo Ciro C. e Riccardo R.

per la correzione dell'esercizio sulla pipeline e per la discussione annessa.

Mauro M.

per un'utile confronto e discussione sulle domande a crocette.