
Predizione dinamica con 2 bit


- un solo errore per ciclo
- 2 bit per ricordare come è andata la predizione degli ultimi due salti
- per invertire la predizione ci vogliono 2 errori




Predizione dinamica 1/2 bit

- per ogni istruzione di salto condizionato uso 1/2 bit
 - per ricordare se l'ultima volta che ho eseguito quella stessa istruzione il salto è stato fatto o no
- se incontro di nuovo quell'istruzione e l'ultima volta aveva provocato il salto
 - allora carico la pipeline con le istruzioni a partire dalla destinazione del salto
 - se ho fatto la scelta sbagliata, le istruzioni caricate vengono eliminate


Predizione dinamica 1 bit




Predizione dinamica 1 bit




Predizione dinamica 1 bit




Predizione dinamica 1 bit




Predizione dinamica 1 bit




Predizione dinamica 1 bit




Predizione dinamica 2 bit



Predizione dinamica 2 bit




Predizione dinamica 2 bit




Predizione dinamica 2 bit

errori totali = 1 non è errore in più




la incontro la terza volta


- e salto
- la ricordavo con bit 11
- quindi non errore
- · ma cambio bit



Predizione dinamica 2 bit



Predizione dinamica 2 bit




Predizione dinamica 1/2 bit

buffer di predizione dei salti

(branch prediction buffer op branch history table)


- questa tabella contiene i bit di predizione (1 opp 2)
- piccola memoria indicizzata attraverso i bit meno significativi dell'indirizzo dell'istruzione di salto
- si usa nella fase FI, che conosce l'indirizzo dell'istruzione di salto
- se la previsione è di saltare, le istruzioni successive saranno quelle dal target in poi
 - devo attendere che sia calcolato, in fase DI opp FO
 - dopo che l'ho calcolato posso ricordarlo nella branch history table
- se la previsione è errata devo eliminare le istruzioni errate e caricare quelle corrette



(a) Predict never taken strategy

tabella della storia dei salti:

- piccola memoria associata allo stadio fetch della pipeline
- ogni riga della tabella è costituita da 3 elementi:
 - 1. indirizzo istruzione salto.
 - 2. l'indirizzo destinazione del salto (o l'istruzione destinazione stessa).
 - 3. alcuni bit di storia che descrivono lo stato dell'uso dell'istruzione



Soluzioni per salti condizionati


- 1. flussi multipli (multiple streams)
- prefetch dell'istruzione target
- 3. buffer circolare (loop buffer)
- 4. predizione dei salti

5. salto ritardato (delayed branch)

- finche' non si sa se ci sarà o no il salto (l'istruzione è in pipeline), invece di restare in stallo si può eseguire un'istruzione che non dipende dal salto
- istruzione successiva al salto: branch delay slot
- la CPU esegue sempre l'istruzione del branch delay slot e solo dopo altera, se necessario, la sequenza di esecuzione delle istruzioni
- Il compilatore cerca di allocare nel branch delay slot una istruzione "opportuna" (magari inutile ma non dannosa)

Salto ritardato (delayed branch)

codice scritto dal programmatore



codice ottimizzato dal compilatore




	qui si conosce condizione e indirizzo del salto											
ADD R1, R2	FI	DI	СО	FO	ΕΙ	WO						
BEZ TAR		FI	DI	СО	FO	Ē	WO					
MUL R3,R4			FI	DI	СО	FO	EI	WO				
MOVE #10, R1				FI								
TAR												

	qui si conosce condizione e indirizzo del salto											
ADD R1, R2	FI	DI	СО	FO	EI	wo						
BEZ TAR		FI	DI	СО	FO	EI	WO					
MUL R3,R4			FI	DI	СО	FO	EI	WO				
MOVE #10, R1				X								
TAR						FI	DI	СО	FO	EI	WO	

se la **condizione è vera** e prende il salto scarta l'istruzione errata e riprende da TAR


penalità 2 cicli: 1 fetch inutile e 1 stallo




se la **condizione è falsa** e non prende il salto continua con l'istruzione prefetched

penalità 1 ciclo di stallo

Salto ritardato (delayed branch)



Salto ritardato (delayed branch)



Intel 80486 Pipelining

Fetch

- Istruzioni prelevate dalla cache o memoria esterna
- Poste in uno dei due buffer di prefetch da 16 byte
- Carica dati nuovi appena quelli vecchi sono "consumati"
- Poiché le istruzioni sono a lunghezza variabile (1-11 byte), in media carica 5 istruzioni per ogni caricamento da 16 byte
- Indipendente dagli altri stadi per mantenere i buffer pieni

Decodifica 1 (D1)

- Decodifica codice operativo e modi di indirizzamento
- Le informazioni di sopra sono codificate (al più) nei primi 3 byte di ogni istruzione
- Se necessario, indica allo stadio D2 di trattare i byte restanti (dati immediati e spiazzamento)

Decodifica 2 (D2)

- Espande i codici operativi in segnali di controllo per l'ALU
- Provvede a controllare i calcoli per i modi di indirizzamento più complessi

Esecuzione (EX)


- Operazioni ALU, accesso alla cache (memoria), aggiornamento registri

Retroscrittura (WB)


- Se richiesto, aggiorna i registri e i flag di stato modificati in EX (es. storia dei salti)
- Se l'istruzione corrente aggiorna la memoria, pone il valore calcolato in cache e nei buffer di scrittura del bus

80486 Instruction Pipeline: esempi

accessi consecutivi alla memoria non introducono ritardi



80486 Instruction Pipeline: esempi



80486 Instruction Pipeline: esempi

salto condizionato. Assumiano venga eseguito

