Dorranda 1 Risposta corretta Punteggio ottenuto 2,00 su 2,00 Contrassegna domanda	Quale fra le seguenti componenti non è presente in un DMA ? Scegli un'alternativa: a. Contatore dati. b. Registro dati. c. Registro indirizzi. d. Logica di controllo. e. Tutte le componenti di sopra sono componenti di un DMA. ✓							
	Risposta corretta. La risposta corretta è: Tutte le componenti di sopra sono componenti di un DMA.							
Domanda 2 Risposta corretta Punteggio ottenuto 3,00 su 3,00 **Contrassegna domanda	Si consideri un codice di correzione di Hamming su 16 bit. Dire quale sequenza di bit è memorizzata in memoria se si devono memorizzare i seguenti 16 bit 1010101010101010 di dati: Scegli un'alternativa: a. 10101010101010101010101 b. 101111010101010101010 c. 10101101010101010101 e. Nessuna delle precedenti. ✓							
	Risposta corretta. La risposta corretta è: Nessuna delle precedenti.							
Domands 3 Risposta corretta Punteggio ottenuto 3,00 su 3,00 P Contrassegna domanda	Sia dato un disco rigido con le seguenti caratteristiche: capacità di 1TB; 4 piatti (8 facce); 32768 tracce per faccia e 8192 settori per traccia; velocità di rotazione di 10000 rpm; tempo medio di posizionamento della testina di 9,1 ms. Il tempo totale medio per trasferire (tempo di accesso totale medio, secondo il libro) 256KB memorizzati in uno stesso cilindro è di circa Scegli un'alternativa: a. 12,146875 ms b. 17,729167 ms c. 12,0175 ms							
	Od. 17,902778 ms e. Nessuna delle precedenti.							
	Risposta corretta. La risposta corretta è: 12,146875 ms							

Presentare in dettaglio i vari livelli di QPI.

Si descrivano in dettaglio le memorie ROM e le loro evoluzioni (PROM, EPROM, EEPROM, Flash Memory). Metterne in evidenza le differenze di funzionamento.

Nel contesto di una gerarchia di memoria, spiegare in dettaglio come funziona la tecnica di associazione a n-vie.

Descrivere la struttura e il funzionamento dei dischi SSD.

Sia data la seguente sequenza di indirizzi in lettura (I) o scrittura (s) emessi dalla CPU

indirizzi emessi dalla

CPU

#	indirizzo	1/-	byte scritto		
	(binario)	l/s	(HEX)		
1	000100001110	-1			
2	000100001010	S	7B		
3	000100001001	S	C1		
4	000100011101	S	4F		
5	000100011011	- 1			
6	000100001001	- 1			
7	000100100111	- 1			
8	000100000111	S	49		

125

124

B6

126

/ 00	001001	0011	1 1							
8 0	00100	00011	1 s		49					
e ch	e la me	emori	a abbia	a il co	ntenut	o esa	decimal	e mosti	ato di	seguite
ind	byte	ind	byte	ind	byte	ind	byte			
100	08	101	00	102	07	103	02			
104	00	105	00	106	00	107	00			
108	1F	109	B4	10A	6A	10B	D3			
10C	A1	10D	42	10E	90	10F	75			
110	B9	111	16	112	00	113	00			
114	0A	115	07	116	03	117	71			
118	FE	119	Α9	11A	75	11B	А3			
11 C	A1	11D	82	11E	90	11F	15			
120	F9	121	F6	122	ΔB	123	CØ.			

Si assuma che la dimensione di parola coincida con un byte, e la presenza di una cache di ampiezza 16B, dimensione di blocco 4B, inizialmente vuota, e ad associazione diretta (politica di scrittura write-back e gestione dei miss in scrittura con la politica write allocate).

Si mostri come sia il contenuto della cache che il contenuto della memoria cambia.

127

F5

00 page5image51117248

SON THE STATE OF T							
	Indirizzo	hit/miss	(per ogni linea di cache indicare il contenuto del campo tag)	M[ind.] = contenuto			
	10E _{hex} 000100001110	MISS	linea 00: linea 01: linea 10: linea 11: [A1 42 90 75] t. 00010000 linea 00:				
	10A _{hex} 000100001010	MISS	linea 01: linea 10: [1F B4 6A D3]> write allocate [1F B4 7B D3]* t. 00010000 linea 11: [A1 42 90 75] t. 00010000)			
	109 _{hex} 000100001001	HIT	linea 11: [A1 42 90 75] t. 00010000 linea 00: linea 10: [1F C1 7B D3]** t. 00010000 linea 11: [A1 42 90 75] t. 00010000 linea 00:				
	11D _{hex} 000100011101	MISS	linea 01: linea 10: [1F C1 7B D3]** t. 00010000				
	11B _{hex} 000100011011	MISS	linea 11: [A1 82 90 15]> write allocate [A1 4F 90 15]* t. 00010001 linea 00: linea 01: linea 10: [FE A9 75 A3] t. 00010001 linea 11: [A1 4F 90 15]* t. 00010001	WRITE BACK M[109]=C1 M[10A]=7B			
	109 _{hex} 000100001001	MISS	linea 00: linea 01: linea 10: [1F C1 7B D3] t. 00010000 linea 11: [A1 4F 90 15]* t. 00010001				
	127 _{hex} 000100100111	MISS	linea 00: linea 01: [E9 B6 F5 00] t. 00010010 linea 10: [1F C1 7B D3] t. 00010000 linea 11: [A1 4F 90 15]* t. 00010001				
	107 _{hex} 000100000111	MISS	linea 00: linea 01: [00 00 00 00]> write allocate [00 00 00 49]*t. 00010000 linea 10: [1F C1 7B D3] t. 00010000 linea 11: [A1 4F 90 15]* t 00010001				