	1	2	3	4	5	6	7	8	9	10	11
lw \$1 0 (\$2)	IF	ID	EX	MEM	WB						
add \$2 \$3 \$1		IF	ID	ID	EX	MEM	WB				
sw \$2 21 (\$1)											
beq \$2 \$1 11											
add \$3 \$2 \$2											
add \$1 \$1 \$3											
sw \$3 0 (\$1)											

istruzione 2

IF/ID.IR[rt] = ID/EX.IR[rt] → RAW \$1

1 stallo e forward:
MEM/WB.**LMD** → BottomALUInput

Pipeline CON data forward

	1	2	3	4	5	6	7	8	9	10	11
lw \$1 0 (\$2)	IF	ID	EX	MEM	WB						
add \$2 \$3 \$1		IF	ID	ID	ĒΧ	MEM	WB				
sw \$2 21 (\$1)			IF	IF	ID	ID	ID	EX	MEM	WB	
beq \$2 \$1 11											
add \$3 \$2 \$2											
add \$1 \$1 \$3											
sw \$3 0 (\$1)											


istruzione 3

IF/ID.IR[rs] = MEM/WB.IR[rt] → RAW \$1

 $IF/ID.IR[rt] = ID/EX.IR[rd] \rightarrow RAW 2

deve leggere \$2 in fase ID

quindi 2 stalli e lettura in seconda meta' di ciclo cosi' si risolve anche RAW \$1



Pipeline CON data forward

	1	2	3	4	5	6	7	8	9	10	11
lw \$1 0 (\$2)	IF	ID	EX	MEM	WB						
add \$2 \$3 \$1		IF	ID	ID	EX	MEM	WB				
sw \$2 21 (\$1)			IF	IF	ID	ID	ID	EX	MEM	WB	
beq \$2 \$1 11					IF	IF	IF	ID	EX	MEM	WB
add \$3 \$2 \$2								IF	ID	EX	••
add \$1 \$1 \$3											
sw \$3 0 (\$1)											

istruzione 5

tutto ok

	5	6	7	8	9	10	11	12	13	14
lw \$1 0 (\$2)	WB									
add \$2 \$3 \$1	EX	MEM	WB							
sw \$2 21 (\$1)	ID	ID	ID	EX	MEM	WB				
beq \$2 \$1 11	IF	IF	IF	ID	EX	MEM	WB			
add \$3 \$2 \$2				IF	ID	EX	MEM	WB		
add \$1 \$1 \$3					IF	ID	EX	MEM	WB	
sw \$3 0 (\$1)										

istruzione 6

 $IF/ID.IR[rt] = ID/EX.IR[rd] \rightarrow RAW 3

si risolve con forward: EX/MEM.ALUOutput → BottomALUInput

Pipeline CON data forward

	5	6	7	8	9	10	11	12	13	14	15
lw \$1 0 (\$2)	WB										
add \$2 \$3 \$1	EX	MEM	WB								
sw \$2 21 (\$1)	ID	ID	ID	EX	MEM	WB					
beq \$2 \$1 11	IF	IF	IF	ID	EX	MEM	WB				
add \$3 \$2 \$2				IF	ID	EX	MEM	WB			
add \$1 \$1 \$3					IF	ID	EX	MEM	WB		
sw \$3 0 (\$1)						IF	ID	ID	ĒΧ	MEM	WB

istruzione 7

 $IF/ID.IR[rs] = ID/EX.IR[rd] \rightarrow RAW 1

 $IF/ID.IR[rt] = EX/MEM.IR[rd] \rightarrow RAW 3

deve leggere \$3 in fase ID

quindi 1 stalli e r/w in ciclo 12

piu' forward:

MEM/WB.AluOutput → TopAluInput

Pipeline **SENZA** data forward


	1	2	3	4	5	6	7	8	9	10	11
lw \$3 80(\$0)	IF	ID	EX	MEM	WB						
add \$2 \$3 \$1		IF	ID	ID	ID	EX	MEM	WB			
lw \$1 38(\$2)			IF	IF	IF	ID	ID	ID	EX	MEM	WB
subi \$1 \$1 3						IF	IF	IF	ID		
addi \$2 \$2 4											
sw \$1 11(\$2)											
sub \$4 \$3 \$1											

Pipeline **SENZA** data forward

	5	6	7	8	9	10	11	12	13	14	15
lw \$3 80(\$0)	WB										
add \$2 \$3 \$1	ID	EX	MEM	WB							
lw \$1 38(<mark>\$2</mark>)	IF	ID	ID	ID	EX	MEM	WB				
subi \$1 \$1 3		IF	IF	IF	ID	ID	ID	EX	MEM	WB	
addi \$2 \$2 4					IF	IF	IF	ID	EX	MEN	1 WB
sw \$1 11(\$2)											
sub \$4 \$3 \$1											

Pipeline **SENZA** data forward

	9	10	11	12	13	14	15	16	17	18	19
lw \$3 80(\$0)											
add \$2 \$3 \$1											
lw \$1 38(\$2)	EX	MEM	WB								
subi \$1 \$1 3	ID	ID	ID	EX	MEM	WB					
addi \$2 \$2 4	IF	IF	IF	ID	EX	MEM	l WB				
sw \$1 11(\$2)				IF	ID	ID	ID	EX	MEM	WB	
sub \$4 \$3 \$1					IF	IF	IF	ID	EX	MEM	WB



						a hain a			A 1 1 1 1 1 1	
	6	7	8	9	IVIEN	VI/WB.A	LUOutpu	ıt -> Top_	_ALU_IN	put
lw \$3 80(\$0)				(
add \$2 \$3 \$1	MEM	WB								
lw \$1 38(\$2)	EX	MEM	WB							
subi \$1 \$1 3	ID	ID 3	EX	MEM	WB					
addi \$2 \$2 4	IF	IF	ID	EX	MEM	WB				
sw \$1 11(\$2)			IF	ID	ID	ĒΧ	MEM	WB		
sub \$4 \$3 \$1				IF	IF	ID	EX	MEM	WB	

Sequenza 1

```
SUB $2, $7, $5

R2 <- [R7]-[R5]

LW $1, 7 ($2)

R1 <- mem[7+[R2]]

ADD $2, $1, $8

R2 <- [R1]+[R8]

SW $3, 73 ($1)

mem[73+[R1]] <- [R3]

SUBI $2, $3, 4

R2 <- [R3]-4

ADDI $7, $3, 8

R7 <- [R3]+8

ADD $1, $7, $2

R1 <- [R7]+[R2]
```

Sequenza 1

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)


ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4

ADDI \$7, \$3, 8


ADD \$1, \$7, \$2



si accorge che il registro di **lettura** IF/ID.IR[rs] è uguale al registro di **scrittura** ID/EX.IR[rd] => RAW \$2

risovibile con data forwarding:

EX/MEM.AluOutput inviato a TopAluInput



Sequenza 1

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4


ADDI \$7, \$3, 8

ADD \$1, \$7, \$2

	1	2	3	4	5	6	7	8	9	10
	IF	ID	EX	MEM	WB					
		IF	ID	EX	MEM	WB				
			IF	ID						
•									•	

si accorge che il registro di **lettura** IF/ID.IR[rs] è uguale al registro di **scrittura** ID/EX.IR[*rt*] => RAW su \$1

ADD	R	codop	rs	rt	rd	sham	funct
LW	ı	codop	rs	rt	ac	ddress/	const



SUB \$2, \$7, \$5
LW \$1, 7 (\$2)
ADD \$2, \$1, \$8
SW \$3, 73 (\$1)
SUBI \$2, \$3, 4

ADDI \$7, \$3, 8

ADD \$1, \$7, \$2

si accorge che il registro di **lettura** IF/ID.IR[rs] è uguale al registro di **scrittura** ID/EX.IR[**rf**] => **RAW su \$1**

LW determina il valore da scrivere in \$1 in fase MEM quindi serve **1 stallo + data forward**:

MEM/WB.LMD inviato a TopAluInput

Sequenza 1

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4

ADDI \$7, \$3, 8

ADD \$1, \$7, \$2

1	2	3	4	5	6	7	8	9	10
IF	ID	EX	MEM	WB					
	IF	ID	EX	MEM	WB				
		IF	ID	₽Đ	EX	MEM	WB		
			IF	₩	ID	EX	MEM	WB	

si accorge che il registro di **lettura** IF/ID.IR[rs] è uguale al registro di **scrittura** <u>della LW</u> MEM/WB.IR[rt] => RAW su \$1

ma nella **prima metà** del ciclo 6 WB di LW scrive \$1 e nella **seconda metà** ID legge \$1, quindi **tutto ok**

Sequenza 1

SUB \$2 , \$7 , \$5
LW \$1, 7 (\$2)
ADD \$2, \$1, \$8
SW \$3, 73 (\$1)
SUBI <mark>\$2</mark> , \$3, 4
ADDI \$7, \$3, 8
ADD \$1, \$7, \$2

1	2	3	4	5	6	7	8	9	10
IF	ID	EX	MEM	WB					
	IF	ID	EX	MEM	WB				
		IF	ID	ID	EX	MEM	WB		
			IF	HF.	ID	EX	MEM	WB	
					IF	ID	EX	MEM	WB

tutto OK:

- \$3 è usato in lettura sia da SUBI che da SW
- SUBI scrive su \$2 in fase WB, senza conflitto con i precedenti

Sequenza 1

SUB \$2, \$7, \$5
LW \$1, 7 (\$2)
ADD \$2, \$1, \$8
SW \$3, 73 (\$1)
SUBI \$2 , \$3, 4
ADDI \$7, \$3, 8
ADD \$1, \$7, \$2

V	
tutto OK: \$3 è usato in	
lettura sia da SUBI che da SW	/

5	6	7	8	9	10	11	12
WB							
MEM	WB						
ID	₹x	MEM	WB				
IF	ID	EX	MEM	WB			
	IF	ID	EX	MEM	WB		
		IF	ID	EX	MEM	WB	
			IF	ID			

si accorge di RAW su \$7 e RAW su \$2

- \$7 = IF/ID.IR[rs] = ID/EX.IR[rt]
- \$2 = IF/ID.IR[rt] = EX/MEM.IR[rt]

Sequenza 1

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4

ADDI \$7, \$3, 8

ADD \$1, \$7, \$2

5	6	7	8	9	10	11	12
WB							
MEM	WB						
₽Đ	EX	MEM	WB				
IF	ID	EX	MEM	WB			
	IF	ID	EX	MEM	WB		
		IF	ID	EX	MEM	WB	
			IF	₽	EX	MEM	WB

si accorge di RAW su \$7 e RAW su \$2

risolti con forward:

- \$7 = IF/ID.IR[rs] = ID/EX.IR[rt]
- EX.AluOutput inviato a TopAluInput
- \$2 = IF/ID.IR[rt] = EX/MEM.IR[rt]

MEM.AluOutput va a BottomAluInput

Sequenza 1: Riordino?

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4

ADDI \$7, \$3, 8

ADD \$1, \$7, \$2

deve leggere il contenuto di \$2, che è definito nell'istruzione precedente, quindi non si può anticipare

se si anticipa ADD prima di LW, si modifica il contenuto di \$2, quindi LW carica indirizzo diverso e il programma cambia semantica

SW si può scambiare con ADD, ma non elimina la necessità dello stallo perche' anche SW legge \$1

deve venire dopo le due precedenti perche' legge \$7 e \$2

Sequenza 1: Riordino?

```
SUB $2, $7, $5
                               SUB $2, $7, $5
 LW $1, 7 ($2)
                               LW $1, 7 ($2)
 ADD $2, $1, $8
                               SUBI $2, $3, 4
 SW $3, 73 ($1)
                               ADDI $7, $3, 8
 SUBI $2, $3, 4
                               ADD $2, $1, $8 \top legge $1 corretto
 ADDI $7, $3, 8
                               SW $3, 73 ($1)
 ADD $1, $7, $2
                               ADD $1, $7, $2
                                                    NO: legge $2 definito
                                                    dalla ADD invece che
                                                    da SUBI
non avevano dipendenze, provo ad anticiparle per
                                                       e se anticipo
allontanare la dipendenza RAW su $1 che genera lo stallo
                                                    anche questa subito
(ricorda che SW legge $3)
                                                    dopo ADDI, allora
```

Sequenza 1: Riordino?

```
SUB $2, $7, $5
                     SUB $2, $7, $5
                                          SUB $2, $7, $5
LW $1, 7 ($2)
                     LW $1, 7 ($2)
                                          LW $1, 7 ($2)
ADD $2, $1, $8
                     ADD $2, $1, $8
                                         🕶 ADDI $7, $3, 8
SW $3, 73 ($1)
                     SUBI $2, $3, 4
                                          ADD $2, $1, $8
SUBI $2, $3, 4
                     ADD1 $7, $3, 8
                                          SW $3, 73 ($1)
ADDI $7, $3, 8
                     SW $3, 73 ($1)
                                          SUBI $2, $3, 4
ADD $1, $7, $2
                     ADD $1, $7, $2
                                          ADD $1, $7, $2
                    toglie il forward doppio
                                              toglie lo stallo
```

si possono fare entrambi altri riordini sono possibili

sovrascrive \$1

LW \$2, 0 (\$1) assumiamo:

Label1: BEQ \$2, \$0, Label2 preso solo la prima volta

LW \$3, 0 (\$2)

BEQ \$3, \$0, Label1 preso sempre

ADD \$1, \$3, \$1

Label2: SW \$1, 0 (\$2)


per semplicità

 usiamo Label al posto del campo Imm (esteso a 32 bit) da usare come offset per calcolare l'indirizzo del salto:

- non assumiamo alcuna tecnica di predizione dei salti
- in fase EX di istruzione beq calcola la condizione e il target, ma è in fase MEM che decide se saltare, cioè usa la condizione per decidere il valore di PC

Segnali di controllo

in fase MEM decide come aggiornare il PC a seconda di salto preso o no





L2:SW \$1, 0 (\$2)


ADD \$1, \$3, \$1 è uguale al registro di scrittura ID/EX.IR[rt] => RAW

LW determina il valore da scrivere in \$2 in fase MEM quindi serve 1 stallo + data forward:

MEM/WB.LMD inviato a TopAluInput



Sequenza con branch



scarta il contenuto della pipeline e inizia IF dell'istruzione in L2


nessun problema di dipendenza

branch penalty = n. di cicli in cui non conclude nessuna istruzione = 3

							se decide che NON sa			
	1	2	3	4	5	6	7	8	9	10
LW \$2, 0 (\$1)	IF	ID	EX	MEM	WB					
L1:BEQ \$2 , \$0 , L2		IF	ID	₩.	EX	MEM	WB			
LW \$3, 0 (\$2)			IF	IF	ID	EX	MEM	WB		
BEQ \$3, \$0, L1					IF	ID	ID	ΈX	MEM	WB
ADD \$1, \$3, \$1						IF	IF	ID	EX	
L2:SW \$1, 0 (\$2)								IF	ID	
tutto ok: no RAW su \$2 poiche' LW legge \$2 in seconda metà di ciclo 5, e in prima metà di ciclo 5 LW completa la scrittura										

RAW su \$3: come prima stallo più forward

Sequenza con branch



scarta le istruzioni e ricomincia con IF di L1


							se decide che NON salta			
	1	2	3	4	5	6	7	8	9	10
LW \$2, 0 (\$1)	IF	ID	EX	MEM	WB		dec	ide c	he NO	N salta
L1:BEQ \$2, \$0, L2		IF	ID	HD	EX	MEM	WB			
LW \$3, 0 (\$2)			IF	HF.	ID	EX	MEM	WB		
BEQ \$3, \$0, L1					IF	ID	ID	ĒΧ	MEM	WB
ADD \$1, \$3 , \$1						IF	HF.	ID	EX	
L2:SW \$1, 0 (\$2)								IF	ID	
										-

si accorge che c'è RAW su \$1:

SW in fase ID deve **leggere** \$1 e **propagarlo** nei registri di pipeline **fino alla fase MEM** ma il valore corretto di \$1 sarà scritto in fase WB di ADD non c'è forward verso fase ID, quindi 2 stalli

Sequenza con branch





ripete la fase ID:

- nella prima metà del ciclo ADD scrive \$1
- nella seconda metà del ciclo SW può leggere \$1