Memoria centrale a semiconduttore


Memory Type	Category	Erasure	Write Mechanism	Volatility
Random-access memory (RAM)	Read-write memory	Electrically, byte-level	Electrically	Volatile
Read-only memory (ROM)	David and a second	N-+:N-	Masks	
Programmable ROM (PROM)	Read-only memory	Not possible		
Erasable PROM (EPROM)		UV light, chip-level	Electrically	Nonvolatile
Electrically Erasable PROM (EEPROM)	Read-mostly memory	Electrically, byte-level		
Flash memory		Electrically, block-level		



Memorie a semiconduttore



- RAM
 - □ Accesso casuale
 - □ Read/Write
 - □ Volatile
 - □ Memorizzazione temporanea
 - □ Statica o dinamica






RAM Dinamiche (Dynamic RAM)



- Bit memorizzati come cariche in condensatori
- Decadimento delle cariche con il tempo
- Necessitano di refresh delle cariche, anche durante l'alimentazione
- Costruzione più semplice
- Un condensatore per bit
- Meno costose
- Necessitano di circuiti per il refresh
- Più lente
- Usate per la memoria principale
- In essenza operano in modo analogico
 - □ il livello di carica determina il valore digitale






Funzionamento DRAM

- Linea indirizzo attivata quando si deve scrive o legge un bit
 - ☐ Transistor "chiuso" (la corrente fluisce)
- Write
 - ☐ Si applica tensione alla linea di bit
 - Tensione alta indica valore 1; tensione bassa indica valore 0
 - □ Poi si applica un segnale alla linea indirizzo
 - Trasferisce la carica al condensatore
- Read
 - □ Si seleziona la linea indirizzo
 - transistor si accende
 - La carica del condensatore fluisce attraverso la linea di bit verso un amplificatore
 - Valore di carica comparato con un segnale di riferimento per stabilire se vale 0 o 1
 - □ La carica del condensatore deve essere ristabilita (refresh)



RAM Statica

- Bit memorizzati tramite porte logiche
- Nessuna perdita di carica
- Nessuna necessità di refresh
- Costruzione più complessa
- Più elementi per bit
- Più costosa
- Non ha bisogno di circuiti di refresh
- Più veloci
- Usate per la cache
- Digitale
 - □ usa flip-flop







Funzionamento RAM Statica

- La disposizione dei transistor garantisce stati stabili
- State 1
 - □ C₁ alto, C₂ basso
 - □ T₁ T₄ "spenti", T₂ T₃ "accesi",
- State 0
 - □ C₂ alto, C₁ basso
 - □ T₂ T₃ "spenti", T₁ T₄ "accesi",
- La linea indirizzo controlla i transistor T₅ T₆ (accesi con presenza di segnale)
- Write si applica il valore da scrivere alla linea B ed il complemento del valore alla linea B
- Read il valore viene letto tramite la linea B



SRAM e DRAM a confronto

- Entrambe sono volatili
 - ☐ Alimentazione necessaria per preservare i dati
- celle dinamiche
 - □ Più semplici da costuire, più piccole
 - □ Più dense
 - □ Meno costose
 - □ Necessitano di refresh
 - Unità di memoria più capienti
- celle statiche
 - □ Più veloci
 - □ Cache







Read Only Memory (ROM)

- Memorizzazione permanente
 - Non volatili
- Usate per memorizzare:
 - □ microprogrammi
 - □ subroutine di libreria
 - □ programmi di sistema (BIOS)
 - □ funzioni tabulate





Tipi di ROM


- Scritte in produzione
 - □ Molto costoso per pochi "pezzi"
- Programmabili (una sola volta)
 - □ PROM
 - □ Necessitano di strumentazione speciale per la programmazione
- Principalmente di lettura (Read "mostly")
 - ☐ Erasable Programmable (EPROM)
 - Si cancellano (per intero) tramite raggi ultravioletti
 - ☐ Electrically Erasable (EEPROM)
 - Impiegano molto più tempo per la scrittura che per la lettura
 - ☐ Memorie Flash
 - Cancellazione elettrica di blocchi di memoria

Correzione Errori

- Guasti Hardware (Hard Failure)
 - □ Guasti permanenti
- Errori Software (Soft Error)
 - □ Random, non-distruttivi
 - □ Danni alla memoria non permanenti
- Errori rilevati ed eventualmente corretti usando, ad esempio, codici correttori di Hamming







Correzione degli errori: disposizione bit

Quanti bit di controllo servono ? $2^{K-1} \ge M + K$

Bit di dati	Bit di controllo	% incremento
8	4	50
16	5	31,25
32	6	18,75
64	7	10,94

Bit Position	12	11	10	9	8	7	6	5	4	3	2	1
Position Number	1100	1011	1010	1001	1000	0111	0110	0101	0100	0011	0010	0001
Data Bit	D8	D7	D6	D5		D4	D3	D2		D1		
Check Bit					С8				C4		C2	C1

				J			disp					
Bit position	12	11	10	9	8	7	6	5	4	3	2	1
Position number	1100	1011	1010	1001	1000	0111	0110	0101	0100	0011	0010	0001
Data bit	D8	D7	D6	D5		D4	D3	D2		D1		
Check bit					C8				C4		C2	C1
Word stored as	0	0	1	1	0	1	0	0 %	1	1	1 %	1
Word fetched as	0	0	1	1	0	1	1	0	1	1	1	1
Position Number	1100	1011	1010	1001	1000	0111	0110	0101	0100	0011	0010	0001
Check Bit					0				0		0	1

