

MIPS

Microprocessor without Interlocked Pipeline Stages

Caratteristiche generali

Istruzioni

- Dimensione: **32 bit** (4 byte)
- Operazioni sui dati: da **registro a registro**
- Operazione sulla memoria: da **registro a memoria** (SW – Store Word) e da **memoria a registro** (LW – Load Word)

Registri

- 32 registri di dimensione 32 bit
- Indicazione dei registri: \$0, \$1, \$2, \$3, ...
- Il registro \$0 ha sempre valore 0

Formato istruzioni

Formato R

opcode	rs	rt	rd	shamt	funct
---------------	----	----	----	-------	-------

Formato I

opcode	rs	rt	address/const
---------------	----	----	---------------

Formato J

opcode	target address
---------------	----------------

Caratteristiche della pipeline

- Una istruzione è divisa in 5 fasi (**IF, ID, EX, MEM, WB**)
- Ogni fase ha la durata di un ciclo di clock
- Quando la pipeline è a regime, ad ogni ciclo di clock:
 - Termina un'istruzione
 - Terminano cinque fasi di cinque istruzioni diverse

Fasi di un'istruzione in pipeline

1. IF – Instruction Fetch

- $IR \leftarrow MEM[PC]$
- $NPC \leftarrow PC + 4$

2. ID – Instruction Decode

Formato istruzione: R

- $A \leftarrow Regs[rs]$
- $B \leftarrow Regs[rt]$

Formato istruzione: I

- $A \leftarrow Regs[rs]$
- $B \leftarrow Regs[rt]$
- $Imm \leftarrow \text{Campo } Imm \text{ di } IR$ (*Imm è di 16 bit => si estende il segno per ottenere Imm di 32 bit)

Formato istruzione: J

- $Imm \leftarrow \text{Campo } Imm \text{ di } IR$ (*)

3. EX – Execute Instruction

Tipo istruzione: Aritmetico-logica, Registro-Registro

- $ALUOutput \leftarrow A \text{ funct } B$

Tipo istruzione: Aritmetico-logica, Registro-Immediato

- $ALUOutput \leftarrow A \text{ opcode } Imm$

Tipo istruzione: Riferimento a memoria

- $ALUOutput \leftarrow A + Imm$

Tipo istruzione: Salto condizionato (BEQ)

- $Cond \leftarrow (A - B == 0)$
- $Target \leftarrow NPC + (Imm \ll 2)$ (**di Imm viene effettuato lo shifting a sinistra di 2 posizioni per moltiplicarne il valore per 4, essendo Imm il numero di parole (e non la dimensione) da sommare a NPC per ottenere l'indirizzo di destinazione)

Tipo istruzione: Salto incondizionato

- $Target \leftarrow NPC + (Imm \ll 2)$ (**)

4. MEM – Memory Access / Branch Completion

- $PC \leftarrow NPC$

Tipo istruzione: Riferimento a memoria

- $LMD \leftarrow MEM[ALUOutput]$ (per l'istruzione LW)
- $MEM[ALUOutput] \leftarrow B$ (per l'istruzione SW)

Tipo istruzione: Salto condizionato (BEQ)

- $\text{if (Cond) PC} \leftarrow \text{Target}$

Tipo istruzione: Salto incondizionato

- $\text{PC} \leftarrow \text{Target}$

5. WB – Write Back

Tipo istruzione: Riferimento a memoria

- $\text{Regs[rt]} \leftarrow \text{LMD}$ (per l'istruzione LW)

Tipo istruzione: Aritmetico-logica, Registro-Registro

- $\text{Regs[rd]} \leftarrow \text{ALUOutput}$

Tipo istruzione: Aritmetico-logica, Registro-Immediato

- $\text{Regs[rt]} \leftarrow \text{ALUOutput}$

Pipeline Registers / Pipeline Latches

- Memorizzano l'istruzione in lavorazione, i relativi dati e segnali di controllo
- Ad ogni istante (ciclo di clock) questi registri contengono i dati di un'istruzione diversa
- Sono in realtà **banchi di registri**, e sono i seguenti: **IF/ID, ID/EX, EX/MEM, MEM/WB**

In dettaglio: fase IF

- $\text{IF/ID.IR} \leftarrow \text{MEM[PC]}$
- $\text{IF/ID.NPC} \leftarrow \text{PC} + 4$ oppure **Target** di salto condizionato/incondizionato

In dettaglio: fase ID

- $\text{ID/EX.IR} \leftarrow \text{IF/ID.IR}$
- $\text{ID/EX.A} \leftarrow \text{Regs[IF/ID.IR[rs]]}$
- $\text{ID/EX.B} \leftarrow \text{Regs[IF/ID.IR[rt]]}$
- $\text{ID/EX.Imm} \leftarrow \text{IF/ID.IR[Imm]} (*)$
- $\text{ID/EX.NPC} \leftarrow \text{IF/ID.NPC}$

In dettaglio: fase EX

- $\text{EX/MEM.IR} \leftarrow \text{ID/EX.IR}$

Tipo istruzione: Aritmetico-logica, Registro-Registro (oppure Registro-Immediato)

- $\text{EX/MEM.ALUOutput} \leftarrow \text{ID/EX.A funct (oppure opcode) ID/EX.B (oppure ID/EX.Imm)}$

Tipo istruzione: Riferimento a memoria

- $\text{EX/MEM.ALUOutput} \leftarrow \text{ID/EX.A} + \text{ID/EX.Imm}$
- $\text{EX/MEM.B} \leftarrow \text{ID/EX.B}$ (per l'istruzione SW)

Tipo istruzione: Salto condizionato/incondizionato

- $\text{EX/MEM.Target} \leftarrow \text{ID/EX.NPC} + (\text{Imm} \ll 2)$
- $\text{EX/MEM.Cond} \leftarrow \text{Zero} (\text{ID/EX.A} - \text{ID/EX.B} == 0)$ (per l'istruzione BEQ)

In dettaglio: fase MEM

- $\text{MEM/WB.IR} \leftarrow \text{EX/MEM.IR}$

Tipo istruzione: Aritmetico-logica, Registro-Registro (oppure Registro-Immediato)

- $\text{MEM/WB.ALUOutput} \leftarrow \text{EX/MEM.ALUOutput}$

Tipo istruzione: Riferimento a memoria

- $\text{MEM/WB.LMD} \leftarrow \text{MEM}[\text{EX/MEM.ALUOutput}]$ (per l'istruzione LW)
- $\text{MEM}[\text{EX/MEM.ALUOutput}] \leftarrow \text{EX/MEM.B}$ (per l'istruzione SW)

In dettaglio: fase WB

Tipo istruzione: Aritmetico-logica, Registro-Registro (oppure Registro-Immediato)

- $\text{Regs}[\text{MEM/WB.IR}[\text{rd}]] \leftarrow \text{MEM/WB.ALUOutput}$

Tipo istruzione: Riferimento a memoria

- $\text{Regs}[\text{MEM/WB.IR}[\text{rt}]] \leftarrow \text{MEM/WB.LMD}$ (per l'istruzione LW)

Segnali di controllo

- **ALUSrc**: origine del secondo operando (B oppure Imm)
- **ALUOp**: operazione che deve svolgere la ALU
- **MemWrite**: attivo se l'istruzione è una SW
- **MemRead**: attivo se l'istruzione è una LW
- **PCSrc**: PC + 4 oppure Target, in base a Zero
- **RegWrite**: attivo se va aggiornato il valore di un registro
- **MemtoReg**: attivo se il dato da scrivere proviene dalla memoria (altrimenti proviene dalla ALU)
- **RegDst**: "nome" del registro in cui scrivere il dato in output dall'istruzione
- **Zero**
- **Branch**

Fonti

- PDF disponibili su Moodle del corso di Architettura degli Elaboratori 2017/2018 delle lezioni del:
 - 11/12/2017 (file: *lezione_11_12_17.pdf*)
 - 13/12/2017 (file: *lezione_13_12_17.pdf*)
 - 14/12/2017 (file: *lezione_14_12_17.pdf*)