Soluzione esercizi

Sequenza 1

```
SUB $2, $7, $5

R2 <- [R7]-[R5]

LW $1, 7 ($2)

R1 <- mem[7+[R2]]

ADD $2, $1, $8

R2 <- [R1]+[R8]

SW $3, 73 ($1)

mem[73+[R1]] <- [R3]

SUBI $2, $3, 4

R2 <- [R3]-4

ADDI $7, $3, 8

R7 <- [R3]+8

ADD $1, $7, $2

R1 <- [R7]+[R2]
```

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)


ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4


ADDI \$7, \$3, 8

ADD \$1, \$7, \$2



si accorge che il registro di **lettura** IF/ID.IR[rs] è uguale al registro di **scrittura** ID/EX.IR[rd] => **RAW**

risovibile con data forwarding: EX/MEM.AluOutput inviato a TopAluInput



Sequenza 1

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4


ADDI \$7, \$3, 8

ADD \$1, \$7, \$2

	1	2	3	4	5	6	7	8	9	10
	IF	ID	EX	MEM	WB					
		IF	ID	EX	MEM	WB				
			IF	ID						
•				1						

si accorge che il registro di **lettura** IF/ID.IR[rs] è uguale al registro di **scrittura** ID/EX.IR[*rt*] => RAW su \$1

ADD	R	codop	rs	rt	rd	sham	funct			
LW	1	codop	rs	rt	address/const					



SUB \$2, \$7, \$5
LW \$1, 7 (\$2)
ADD \$2, \$1, \$8
SW \$3, 73 (\$1)
SUBI \$2, \$3, 4

ADDI \$7, \$3, 8

ADD \$1, \$7, \$2

si accorge che il registro di **lettura** IF/ID.IR[rs] è uguale al registro di **scrittura** ID/EX.IR[**rf**] => **RAW su \$1**

LW determina il valore da scrivere in \$1 in fase MEM quindi serve **1 stallo + data forward**:

MEM/WB.LMD inviato a TopAluInput

Sequenza 1

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4

ADDI \$7, \$3, 8

ADD \$1, \$7, \$2

1	2	3	4	5	6	7	8	9	10
IF	ID	EX	MEM	WB					
	IF	ID	EX	MEM	WB				
		IF	ID	₽Đ	EX	MEM	WB		
			IF	₩	ID	EX	MEM	WB	

si accorge che il registro di **lettura** IF/ID.IR[rs] è uguale al registro di **scrittura** <u>della LW</u> MEM/WB.IR[rt] => RAW su \$1

ma nella **prima metà** del ciclo 6 WB di LW scrive \$1 e nella **seconda metà** ID legge \$1, quindi **tutto ok**

SUB \$2 , \$7 , \$5
LW \$1, 7 (\$2)
ADD \$2, \$1, \$8
SW \$3, 73 (\$1)
SUBI <mark>\$2</mark> , \$3, 4
ADDI \$7, \$3, 8
ADD \$1, \$7, \$2

1	2	3	4	5	6	7	8	9	10
IF	ID	EX	MEM	WB					
	IF	ID	EX	MEM	WB				
		IF	ID	-	EX	MEM	WB		
			IF	₩	ID	EX	MEM	WB	
					IF	ID	EX	MEM	WB

tutto OK:

- \$3 è usato in lettura sia da SUBI che da SW
- SUBI scrive su \$2 in fase WB, senza conflitto con i precedenti

Sequenza 1

SUB \$2, \$7, \$5
LW \$1, 7 (\$2)
ADD \$2, \$1, \$8
SW \$3, 73 (\$1)
SUBI \$2 , \$3, 4
ADDI \$7, \$3, 8
ADD \$1, \$7, \$2

5	6	7	8	9	10	11	12
WB							
MEM	WB						
₽	EX	MEM	WB				
IF	ID	EX	MEM	WB			
	IF	ID	EX	MEM	WB		
		IF	ID	EX	MEM	WB	
			IF	ID			

tutto OK: \$3 è usato in lettura sia da SUBI che da SW

si accorge di RAW su \$7 e RAW su \$2

- \$7 = IF/ID.IR[rs] = ID/EX.IR[rt]
- \$2 = IF/ID.IR[rt] = EX/MEM.IR[rt]

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4

ADDI \$7, \$3, 8

ADD \$1, \$7, \$2

5	6	7	8	9	10	11	12
WB							
MEM	WB						
₽Đ	EX	MEM	WB				
IF	ID	EX	MEM	WB			
	IF	ID	EX	MEM	WB		
		IF	ID	EX	MEM	WB	
			IF	₽	EX	MEM	WB

si accorge di RAW su \$7 e RAW su \$2

risolti con forward:

- \$7 = IF/ID.IR[rs] = ID/EX.IR[rt]
- EX.AluOutput inviato a TopAluInput
- \$2 = IF/ID.IR[rt] = EX/MEM.IR[rt]

MEM.AluOutput va a BottomAluInput

Sequenza 1: Riordino?

SUB \$2, \$7, \$5

LW \$1, 7 (\$2)

ADD \$2, \$1, \$8

SW \$3, 73 (\$1)

SUBI \$2, \$3, 4

ADDI \$7, \$3, 8

ADD \$1, \$7, \$2

deve leggere il contenuto di \$2, che è definito nell'istruzione precedente, quindi non si può anticipare

se si anticipa ADD prima di LW, si modifica il contenuto di \$2, quindi LW carica indirizzo diverso e il programma cambia semantica

SW si può scambiare con ADD, ma non elimina la necessità dello stallo perche' anche SW legge \$1

deve venire dopo le due precedenti perche' legge \$7 e \$2

Sequenza 1: Riordino?

```
SUB $2, $7, $5
                                SUB $2, $7, $5
 LW $1, 7 ($2)
                                LW $1, 7 ($2)
 ADD $2, $1, $8
                                SUBI $2, $3, 4
 SW $3, 73 ($1)
                                ADDI $7, $3, 8
 SUBI $2, $3, 4
                                ADD $2, $1, $8 \top legge $1 corretto
 ADDI $7, $3, 8
                                SW $3, 73 ($1)
 ADD $1, $7, $2
                                ADD $1, $7, $2
                                                    NO: legge $2 definito
                                                    dalla ADD invece che
                                                    da SUBI
non avevano dipendenze, provo ad anticiparle per
                                                        e se anticipo
allontanare la dipendenza RAW su $1 che genera lo stallo
                                                    anche questa subito
(ricorda che SW legge $3)
                                                    dopo ADDI, allora
                                                    sovrascrive $1
```

Sequenza 1: Riordino?

```
SUB $2, $7, $5
                     SUB $2, $7, $5
                                          SUB $2, $7, $5
LW $1, 7 ($2)
                     LW $1, 7 ($2)
                                          LW $1, 7 ($2)
ADD $2, $1, $8
                     ADD $2, $1, $8
                                         🕶 ADDI $7, $3, 8
SW $3, 73 ($1)
                     SUBI $2, $3, 4
                                          ADD $2, $1, $8
SUBI $2, $3, 4
                     ADD1 $7, $3, 8
                                          SW $3, 73 ($1)
ADDI $7, $3, 8
                     SW $3, 73 ($1)
                                          SUBI $2, $3, 4
ADD $1, $7, $2
                     ADD $1, $7, $2
                                          ADD $1, $7, $2
                    toglie il forward doppio
                                             toglie lo stallo
```

LW \$3, 80 (\$0)
ADD \$2, \$3, \$1
LW \$1, 800(\$2)
SUBI \$1, \$1, 3
ADDI \$2, \$2, 4
SW \$1, 108(\$2)
SUB \$4, \$3, \$1

Sequenza 2

LW \$3, 80 (\$0)
ADD \$2, \$3, \$1
LW \$1, 800(\$2)
SUBI \$1, \$1, 3
ADDI \$2, \$2, 4
SW \$1, 108(\$2)
SUB \$4, \$3, \$1


2 3 6 7 9 1 10 IF ID EX **MEM WB** IF EX MEM WB ID ID

si accorge che il registro di **lettura** IF/ID.IR[rs] è uguale al registro di **scrittura** ID/EX.IR[rt] => **RAW**

LW determina il valore da scrivere in \$3 in fase MEM quindi serve **1 stallo + data forward**:

MEM/WB.LMD inviato a TopAluInput





risovibile con data forwarding:

SUB \$4, \$3, \$1

SUB \$4, \$3, \$1

EX/MEM.AluOutput inviato a TopAluInput

Sequenza 2


	1	2	3	4	5	6	7	8	9	10
LW \$3, 80 (\$0)	IF	ID	EX	MEM	WB					
ADD \$2, \$3, \$1		IF	ID	ID	EX	MEM	WB			
LW \$1, 800(\$2)			IF	₩	ID	EX	MEM	WB		
SUBI \$1, \$1, 3					IF	Ιρ	ID	EX	MEM	WB
ADDI \$2, \$2, 4			•	•		7				
SW \$1, 108(\$2)	ç	si acco	orae ch	ne il rea	istro d	li lettur	a IF/ID	IR[rs]		

si accorge che il registro di **lettura** IF/ID.IR[rs] è uguale al registro di **scrittura** ID/EX.IR[*rt*] => **RAW** su \$1

LW determina il valore da scrivere in \$1 in fase MEM quindi serve 1 stallo + data forward:

MEM/WB.LMD inviato a TopAluInput

SUBI/LW codop rs rt address/const




ma c'è un'altra RAW su \$1:

SW in fase ID deve anche **leggere** \$1=IF/ID.IR[rt] e **propagarlo** nei registri di pipeline **fino alla fase MEM** ma il valore corretto di \$1 sarà scritto in fase WB di SUBI

l'esecuzione di SW non può procedere -> stallo

Sequenza 2



lo stallo ripete la fase ID:

- nella prima metà del ciclo SUBI scrive \$1
- nella seconda metà del ciclo SW può leggere \$1

e risolve **RAW su \$2**, con **forward** di MEM/ WB.AluOutput verso TopAluInput

	5	6	7	8	9	10	11	12	13	14
LW \$3, 80 (\$0)	WB									
ADD \$2, \$3, \$1	EX	MEM	WB							
LW \$1, 800(\$2)	ID	EX	MEM	WB						
SUBI \$1, \$1, 3	IF	ID	ID	EX	MEM	WB				
ADDI \$2, \$2, 4		IF	HF.	ID	EX	MEM	WB			
SW \$1, 108(\$2)				IF	ID	ID	EX	MEM	WB	
SUB \$4, \$3, \$1					IF	₩	ID	EX	MEM	WB
					•					

tutto ok: sia SUB che SW fanno lettura di \$1

Sequenza 2: Riordino?

legge il contenuto di \$3, che è definito nell'istruzione precedente, quindi non si può LW \$3, 80 (\$0) anticipare ADD \$2, \$3, \$1 legge il contenuto di \$2, definito nella ADD LW \$1, 800(\$2) precedente, quindi non si può anticipare SUBI \$1, \$1, 3 € leggere il contenuto di \$1, definito nella LW precedente, quindi non si può anticipare ADDI \$2, \$2, si può anticipare prima di SUBI, ma non SW \$1, 108(\$2) prima di LW perche' questa ADDI modifica \$2 SUB \$4, \$3, \$1

basta sche stia dopo la SUBI che definisce il contenuto di \$1, nota che SW legge \$1 legge il contenuto di \$2, definito nella ADDI precedente, quindi deve stare dopo ADDI e legge \$1, definito in SUBI, quindi anche dopo SUBI

Sequenza 2: Riordino?

```
LW $3, 80 ($0)
                                     LW $3, 80 ($0)
     ADD $2, $3, $1
                                     ADD $2, $3, $1
     LW $1, 800($2)
                                     LW $1, 800($2)
     SUBI $1, $1, 3
                                     ADDI $2, $2, 4
     ADDI $2, $2, 4
                                     SUBI $1, $1, 3
     SW $1, 108($2)
                                     SW $1, 108($2)
     SUB $4, $3, $1
                                     SUB $4, $3, $1
basta sche stia dopo la SUBI che
                                        deve leggere $1 in fase ID, ma
definisce il contenuto di $1, nota che
                                        $1 è scritto in fase WB di SUBI
SW legge $1
                                        quindi peggiora la situazione!
```

Sequenza con branch

```
LW $2, 0 ($1) assumiamo:

Label1: BEQ $2, $0, Label2 preso solo la prima volta

LW $3, 0 ($2)

BEQ $3, $0, Label1 preso sempre

ADD $1, $3, $1

Label2: SW $1, 0 ($2)
```

per semplicità


• usiamo Label al posto del campo Imm (esteso a 32 bit) da usare come offset per calcolare l'indirizzo del salto:

```
beg $1, $2, Imm if ([R1]-[R2]==0) then PC=NPC+(Imm<<2)
```

- non assumiamo alcuna tecnica di predizione dei salti
- in fase EX di istruzione beq calcola la condizione e il target, ma è in fase MEM che decide se saltare, cioè usa la condizione per decidere il valore di PC

Segnali di controllo

in fase MEM decide come aggiornare il PC a seconda di salto preso o no



Sequenza con branch

LW \$2, 0 (\$1)


L1:BEQ \$2, \$0, L2 LW \$3, 0 (\$2)

BEQ \$3, \$0, L1

рго эз, эо, г.

ADD \$1, \$3, \$1

L2:SW \$1, 0 (\$2)



si accorge che il registro di **lettura** IF/ID.IR[rs] è uguale al registro di **scrittura** ID/EX.IR[rt] => **RAW**

LW determina il valore da scrivere in \$2 in fase MEM quindi serve 1 stallo + data forward:

MEM/WB.LMD inviato a TopAluInput

Sequenza con branch


							qui d	ecid	e che	salta	
	1	2	3	4	5	6	7	8	9	10	11
LW \$2, 0 (\$1)	IF	ID	EX	MEM	WB						
L1:BEQ \$2, \$0, L2		IF	ID	ŧĐ ੈ	EX	MEM	WB				
LW \$3, 0 (<mark>/2</mark>)			IF	IF	ID	EX					
BEQ \$3, \$0, L1					IF	N/O					
ADD \$1 \$3, \$1						IF					
L2:SW \$1, 0 (\$2)							IF	ID	EX	MEM	WB

scarta il contenuto della pipeline e inizia IF dell'istruzione in L2

nessun problema di dipendenza

branch penalty = n. di cicli in cui non conclude nessuna istruzione = 3

Sequenza con branch



tutto ok: no RAW su \$2 poiche' LW legge \$2 in seconda metà di ciclo 5, e in prima metà di ciclo 5 LW completa la scrittura


RAW su \$3: come prima stallo più forward

Sequenza con branch

						•	se decide che NON salta			
	1	2	3	4	5	6	7	8	9	10
LW \$2, 0 (\$1)	IF	ID	EX	MEM	WB			decid	de che	salta
L1:BEQ \$2, \$0, L2		IF	ID	HĐ Ì	EX	MEM	WB			
LW \$3, 0 (\$2)			IF	IF	ID	EX	MEM	WB		
BEQ \$3, \$0, L1					IF	ID	ID	EX	MEM	WB
ADD \$1, \$3, \$1						IF	Æ	ID	EX	
L2:SW \$1, 0 (\$2)								IF	D	
										IF

scarta le istruzioni e ricomincia con IF di L1

Sequenza con branch



si accorge che c'è RAW su \$1:

SW in fase ID deve **leggere** \$1 e **propagarlo** nei registri di pipeline **fino alla fase MEM** ma il valore corretto di \$1 sarà scritto in fase WB di ADD

non c'è forward verso fase ID, quindi 2 stalli

Sequenza con branch



		se decide che NON salta									
		6	7	8	9	10	11	12	13	14	
					decide	che N	ON salta				
	N	ΊΕΜ	WB								
	EX ID		MEM	WB	I						
			ID	EX	MEM	WB					
		IF #F		ID	EX	MEM	WB				
				IF	ID	ID	ID	EX	MEM	WB	

ripete la fase ID:

- nella prima metà del ciclo ADD scrive \$1
- nella seconda metà del ciclo SW può leggere \$1