




## Registri



- CPU ha bisogno di uno "spazio di lavoro" dove memorizzare i dati
- Questo "spazio di lavoro" è costituito dai registri
- Numero e funzioni svolte dai registri varia a seconda dell'impianto progettuale della CPU
- Scelta progettuale molto importante
- I registri costituiscono il livello più alto della così detta "Gerarchia della memoria"



# Registri



- Registri utente
  - usati dal "<u>programmatore</u>" per memorizzare internamente alla CPU i dati da elaborare
- Registri di controllo e di stato
  - usati dall'unità di controllo per monitorare le operazioni della CPU
  - usati dai programmi del Sistema Operativo (SO) per controllare l'esecuzione dei programmi



### "programmatore"




- 1. Umano che programma in assembler
- 2. Compilatore che genera codice assembler a partire da un programma scritto in un linguaggio ad alto livello (C, C++, Java,...)

Ricordarsi che un programma in assembler è trasformato in codice macchina dall'assemblatore (+ linker) che trasforma il codice mnemonico delle istruzioni in codice macchina



# Registri visibili all'utente: registri utente



- Ad uso generale
- Per la memorizzazione di dati
- Per la memorizzazione di indirizzi
- Per la memorizzazione di codici di condizione



### Registri ad uso generale

- Possono essere veramente ad uso generale
- ...oppure dedicati a funzioni particolari
- Possono essere usati per contenere dati o indirizzi
- Dati



- Ad esempio: accumulatore
- Indirizzi
  - Ad esempio: indirizzo base di un <u>segmento di</u> memoria





### Segmento di memoria


- La memoria principale può essere organizzata, dal punto di vista logico (cioè concettuale), come un insieme di segmenti o spazi di indirizzamento multipli:
  - "visibili" al "programmatore", che riferisce logicamente una locazione di memoria riferendo il segmento e la posizione della locazione all'interno del segmento:
    - es. segmento 4, locazione 1024
  - come supporto a questa "visione" della memoria, occorre poter indicare dove, all'interno della memoria fisica, inizia il segmento (base) e la sua lunghezza (limite)
    - es. il segmento 4 ha base = 00EF9445<sub>hex</sub> e limite = 4MB
  - quindi occorrono dei registri dove memorizzare tali informazioni



# Registri ad uso generale

- Registri veramente ad uso generale
  - Aumentano la flessibilità e le opzioni disponibili al programmatore "a basso livello"
  - Aumentano la dimensione dell'istruzione e la sua complessità (perché ?)
- Registri specializzati
  - Istruzioni più piccole e più veloci
  - Meno flessibili







# Quanti registri generali?

- Tipicamente tra 8 e 32
- Meno di 8 = più riferimenti (accessi) alla memoria principale (perché?)
- Più di 32 non riducono i riferimenti alla memoria ed occupano molto spazio nella CPU
- Nelle architetture RISC tipicamente si hanno più di 32 registri generali

```
Perché più accessi?
          ESEMPIO: supponiamo di dover calcolare:
          mem[4] = mem[0] + mem[1] + mem[2] + mem[3]
          mem[5] = mem[0]*mem[1]*mem[2]*mem[3]
          mem[6] = mem[5] - mem[4]
                                            6 registri
      4 registri
                           7 op
                                                                7 op
     R0 \leftarrow mem[0];
                                          R0 \leftarrow mem[0];
                          5 mem
                                                                4 mem
     R1 \leftarrow mem[1];
                                          R1 \leftarrow mem[1]
     R2 \leftarrow mem[2];
                                          R2 \leftarrow mem[2];
     R3 \leftarrow mem[3];
                                          R3 \leftarrow mem[3];
     R0 \leftarrow R0+R1;
                                          R4 \leftarrow R0+R1;
     R0 \leftarrow R0+R2;
                                          R4 \leftarrow R2+R4;
     R0 \leftarrow R0+R3;
                                          R4 \leftarrow R3+R4;
     R1 \leftarrow R1*R2;
                                          R5 \leftarrow R0*R1;
     R1 \leftarrow R1*R3;
                                          R5 \leftarrow R2*R5;
     R2 \leftarrow mem[0];
                                          R5 \leftarrow R3*R5;
     R1 \leftarrow R1*R2;
                                          R0 \leftarrow R5-R4;
     R0 \leftarrow R1-R0;
```



# Quanto lunghi (in bit)?

- Abbastanza grandi da contenere un indirizzo della memoria principale
- Abbastanza grandi da contenere una "full word"
- E' spesso possibile combinare due registri dati in modo da ottenerne uno di dimensione doppia
  - Es.: programmazione in C
    - double int a;
    - long int a;



# Registri per la memorizzazione di Codici di Condizione

- Insiemi di bit individuali
  - es. Il risultato dell'ultima operazione era zero
- Possono essere letti (implicitamente) da programma
  - es. "Jump if zero" (salta se zero)
- Non possono (tipicamente) essere impostati da programma



# Registri di Controllo e di Stato

- Program Counter (PC)
- Instruction Register (IR)
- Memory Address Register (MAR)
- Memory Buffer Register (MBR)



- $\ \, \text{Un insieme di bit} \, \, \underset{\text{bit}}{\text{Psw}} \, \underset{\text{bit}}{\overset{0}{\text{-}0}} \, \underset{\text{bit}}}{\overset{0}{\text{-}0}} \, \underset{\text{bit}}{\overset{0}{\text{-}0}} \, \underset{\text{bit}}{\overset{0}{\text$
- Include Codici di Condizione
  - Segno dell'ultimo risultato
    - Zero
    - Riporto
    - Uguale
    - Overflow
    - Abilitazione/disabilitazione Interrupt
    - Supervisore



### Modo Supervisore



- Permette al sistema operativo di utilizzare le procedure del Kernel, che agiscono su componenti critiche del sistema
- In particolare permette l'esecuzione di istruzioni "privilegiate"
- Disponibile esclusivamente al sistema operativo
- Non disponibile all'utente programmatore
- Lo studierete in dettaglio nel corso di Sistemi Operativi




# Altri registri

- Ci possono essere registri che puntano a:
  - Process control blocks (sistemi operativi)
  - Interrupt Vectors (sistemi operativi)
  - Tabella delle pagine della memoria virtuale
- La progettazione della CPU e quella dei sistemi operativi sono strettamente correlate





- Lo avete già visto





- Stallings, Capitolo 3
- Ne vediamo una versione revisionata


### Indirettezza



- Per recuperare gli operandi di una istruzione può essere necessario accedere alla memoria
- La modalità di <u>indirizzamento indiretto</u> per specificare la locazione in memoria degli operandi richiede più accessi in memoria
- L'indirettezza si può considerare come un sottociclo del ciclo fetch/execute










# Flusso dei dati (Instruction Fetch)



Dipende dalla architettura della CPU, in generale:

- Fetch
  - □ PC contiene l'indirizzo della istruzione successiva
  - ☐ Tale indirizzo viene spostato in MAR
  - ☐ L'indirizzo viene emesso sul bus degli indirizzi
  - □ La unità di controllo richiede una lettura in memoria principale
  - □ Il risultato della lettura in memoria principale viene inviato nel bus dati, copiato in MBR, ed infine in IR
  - ☐ Contemporaneamente il PC viene incrementato

# Flusso dei dati (Diagramma di Fetch)



MBR = Memory buffer register

MAR = Memory address register


IR = Instruction register

PC = Program counter

# Flusso dei dati (Data Fetch)



- IR è esaminato
- Se il codice operativo della istruzione richiede un indirizzamento indiretto, si esegue il ciclo di indirettezza
  - □gli N bit più a destra di MBR vengono trasferiti nel MAR
  - □L'unità di controllo richiede la lettura dalla memoria principale
  - □ Il risultato della lettura (indirizzo dell'operando) viene trasferito in MBR





### Flusso dei dati (Execute)




- Può assumere molte forme
- Dipende dalla istruzione da eseguire
- Può includere
  - □lettura/scrittura della memoria
  - □ Input/Output
  - □Trasferimento di dati fra registri e/o in registri
  - □Operazioni della ALU

## Flusso dei dati (Interrupt)



Semplice e prevedibile:


- Contenuto corrente del PC deve essere salvato per permettere il ripristino della esecuzione dopo la gestione dell'interruzione
  - Contenuto PC copiato in MBR
  - Indirizzo di locazione di memoria speciale (es. <u>stack</u> <u>pointer</u>) caricato in MAR
  - Contenuto di MBR scritto in memoria
- PC caricato con l'indirizzo della prima istruzione della routine di gestione della interruzione
- Fetch della istruzione puntata da PC






### **Prefetch**


- La fase di prelievo della istruzione accede alla memoria principale
- La fase di esecuzione di solito non accede alla memoria principale
- Si può prelevare l'istruzione successiva durante l'esecuzione della istruzione corrente
- Questa operazione si chiama "instruction prefetch"




# Miglioramento delle prestazioni

- Il prefetch non raddoppia le prestazioni:
  - L'esecuzione di istruzioni jump o branch possono rendere vano il prefetch (perché ?)
  - La fase di prelievo è tipicamente più breve della fase di esecuzione
    - Prefetch di più istruzioni ?
- Aggiungere più fasi per migliorare le prestazioni







## Evoluzione delle architetture

### Evoluzione strutturale

#### Parallelismo

Se un lavoro non può essere svolto più velocemente da una sola persona (unità), allora conviene decomporlo in parti che possano essere eseguite da più persone (unità)

contemporaneamente

• Catena di montaggio

\_

Pagina 493

# Pipeline Generalità 1



- Ipotizziamo che per svolgere un dato lavoro L si debbano eseguire tre fasi distinte e sequenziali
  - $L \Rightarrow [fase1] [fase2] [fase3]$
- Se ogni fase richiede T unità di tempo, un unico esecutore svolge un lavoro L ogni 3T unità di tempo
- Per ridurre i tempi di produzione si possono utilizzare **più esecutori**

Architettura degli elaboratori -1

# Pipeline Generalità 2



- Soluzione (ideale) a parallelismo totale
  - $E1 \Rightarrow [fase1.A] [fase2.A] [fase3.A] \mid [fase1.D] \dots$
  - $E2 \Rightarrow [fase1.B] [fase2.B] [fase3.B] \mid [fase1.E] \dots$
  - $E3 \Rightarrow [fase1.C] [fase2.C] [fase3.C] \mid [fase1.F] \dots$
- N esecutori svolgono un lavoro ogni 3T/N unità di tempo
- Il problema è come preservare la dipendenza funzionale nell'esecuzione (di fasi) dei 'lavorì A, B, C, D, E, F, ...

Architettura degli elaboratori -1

Pagina 495

# Pipeline Generalità 3



- Soluzione pipeline ad esecutori generici
- $E1 \Rightarrow [fase1] [fase2] [fase3] [fase1] [fase2]$
- $E2 \Rightarrow \dots [fase1]$  [fase2] [fase3] [fase1]
- $E3 \Rightarrow \dots$  [fase1] [fase2] [fase3]
- Ogni esecutore esegue un ciclo di lavoro **completo** (*sistema totalmente replicato*)
- A regime, N esecutori svolgono un lavoro L ogni
   3T/N unità di tempo rispettandone la sequenza

Architettura degli elaboratori -1

# 



Soluzione pipeline ad esecutori specializzati

- Ogni esecutore svolge sempre e solo la stessa fase di lavoro
- Soluzione più efficace in termini di uso di risorse (3T/N lavori con N/3 risorse)

Architettura degli elaboratori -

Pagina 497

### Prefetch come pipeline a due stadi Instruction Instruction Result Fetch Execute (a) Simplified view Wait Wait New address Result Instruction Instruction Fetch Execute Discard (b) Expanded view

# Pipeline *Decomposizione in fasi*



• L'esecuzione di una generica istruzione può essere suddivisa nelle seguenti fasi:

• **fetch** (FI) lettura dell'istruzione

• **decodifica** (DI) decodifica dell'istruzione


• calcolo ind. op. (CO) calcolo indirizzo effettivo operandi

• fetch operandi (FO) lettura degli operandi in memoria

• **esecuzione** (EI) esecuzione dell'istruzione

• scrittura (WO) scrittura del risultato in memoria

Architettura degli elaboratori -1



# Pipeline prestazioni ideali



Le prestazioni ideali di una pipeline si possono calcolare matematicamente come segue

 Sia τ il tempo di ciclo di una pipeline necessario per far avanzare di uno stadio le istruzioni attraverso una pipeline. Questo può essere determinato come segue:

$$\tau = \max_{i} [\tau_{i}] + d = \tau_{m} + d \quad 1 \le i \le k$$

- $\tau_m$  = massimo ritardo di stadio (ritardo dello stadio più oneroso)
- -k = numero di stadi nella pipeline
- d = ritardo di commutazione di un registro, richiesto per l'avanzamento di segnali e dati da uno stadio al successivo

Architettura degli elaboratori -1

Pagina 501

# Pipeline prestazioni ideali




Poiché  $\tau_m >> d$ , il tempo totale  $T_k$  richiesto da una pipeline con k stadi per eseguire n istruzioni (senza considerare salti ed in prima approssimazione) è dato da

$$T_k = [k + (n-1)]\tau$$

in quanto occorrono *k* cicli per completare l'esecuzione della prima istruzione e *n*-1 per le restanti istruzioni, e quindi il *fattore di velocizzazione* (speedup) di una pipeline a *k* stadi è dato da:

$$S_k = \frac{T_1}{T_k} = \frac{nk\tau}{[k+(n-1)]\tau} = \frac{nk}{[k+(n-1)]}$$

Architettura degli elaboratori -1



# Pipeline Problemi 1



- Vari fenomeni pregiudicano il raggiungimento del massimo di parallelismo teorico (**stallo**)
  - Sbilanciamento delle fasi
    - Durata diversa per fase e per istruzione
  - Problemi strutturali
    - La sovrapposizione totale di tutte le (fasi di) istruzioni causa conflitti di accesso a risorse limitate e condivise (ad esempio la memoria per gli stadi FI, FO, WO)

# Pipeline Problemi 2



- Dipendenza dai dati
  - L'operazione successiva dipende dai risultati dell'operazione precedente
- Dipendenza dai controlli
  - Istruzioni che causano una violazione di sequenzialità (p.es.: salti condizionali) invalidano il principio del *pipelining* sequenziale

Architettura degli elaboratori -1


Pagina 505

# Pipeline *Sbilanciamento delle fasi 1*



- La suddivisione in fasi va fatta in base all'istruzione più onerosa
- Non tutte le istruzioni richiedono le stesse fasi e le stesse risorse
- Non tutte le fasi richiedono lo stesso tempo di esecuzione
  - P.es.: lettura di un operando tramite registro rispetto ad una mediante indirizzamento indiretto

Architettura degli elaboratori -1



Architettura degli elaboratori -1

Pagina 507

# Pipeline *Sbilanciamento delle fasi 3*



Possibili soluzioni allo sbilanciamento:

- Decomporre fasi onerose in più sottofasi
  - Costo elevato e bassa utilizzazione
- Duplicare gli esecutori delle fasi più onerose e farli operare in parallelo
  - CPU moderne hanno una ALU in aritmetica intera ed una in aritmetica a virgola mobile

Architettura degli elaboratori -1

# Pipeline Problemi strutturali



#### Problemi

 Maggiori risorse interne (severità bassa): l'evoluzione tecnologica ha spesso permesso di duplicarle (es. registri)



Colli di bottiglia (severità alta): l'accesso alle risorse esterne,
 p.es.: memoria, è molto costoso e molto frequente (anche 3 accessi per ciclo di clock)

#### Soluzioni

- Suddividere le memorie (accessi paralleli: introdurre una memoria cache per le istruzioni e una per i dati)
- Introdurre fasi non operative (*nop*)



Architettura degli elaboratori -1

Pagina 509



# Pipeline Dipendenza dai dati 1

• Un dato modificato nella fase **EI** dell'istruzione corrente può dover essere utilizzato dalla fase **FO** dell'istruzione successiva

INC [0123] CMP [0123], AL



Ci sono altri tipi di dipendenze ?

Architettura degli elaboratori -1



# Dipendenze



Si consideri la sequenza

istruzione *i* istruzione *j* 

Esempio visto: "lettura dopo scrittura" (ReadAfterWrite)

-  $\boldsymbol{j}$  leggere prima che  $\boldsymbol{i}$  abbia scritto

Altro caso: "scrittura dopo scrittura" (WriteAfterWrite)

-  $\boldsymbol{j}$  scrive prima che  $\boldsymbol{i}$  abbia scritto

Altro caso: "scrittura dopo lettura" (WriteAfterRead)

-j scrive prima che i abbia letto (caso raro in pipeline)

Architettura degli elaboratori -1

Pagina 51



# Pipeline *Dipendenza dai dati 2*

### Soluzioni

- Introduzione di fasi non operative (nop)
- Individuazione del rischio e prelievo del dato direttamente all'uscita dell'ALU (data forwarding) →
- Risoluzione a livello di compilatore (vedremo esempi per l'architettura MIPS)
- Riordino delle istruzioni (pipeline scheduling)


Architettura degli elaboratori -1



# Pipeline Data forwarding



#### senza bypass path



MUL R2.R3 R2 ← R2 \* R3 11: 12: ADD R1,R2 R1 ← R1 + R2 Clock cycle  $\rightarrow$ 1 2 3 4 5 6 7 8 9 10 11 12

MUL R2,R3 FI DI COFO EI WO ADD R1,R2 FI DI CO stall stall FO EI WO COFO EI WO

#### con bypass path

FI DI

Clock cycle → 1 2 3 4 5 6 7 8 9 10 11 12

MUL R2,R3 FI DI COFO EI WO FI DI CO stall FO EI WO ADD R1,R2

Instr. i+2

# Pipeline Dipendenza dai controlli



- Tutte le istruzioni che modificano il PC (salti condizionati e non, chiamate a e ritorni da procedure, interruzioni) invalidano la pipeline
- La fase **fetch** successiva carica l'istruzione seguente, che può non essere quella giusta
- Tali istruzioni sono circa il 30% del totale medio di un programma


# Pipeline Dipendenza dai controlli



### Soluzioni

- Mettere in stallo la pipeline fino a quando non si è calcolato l'indirizzo della prossima istruzione
  - Pessima efficienza, massima semplicità
- Individuare le istruzioni critiche per anticiparne l'esecuzione, eventualmente mediante apposita logica di controllo
  - Compilazione complessa, hardware specifico

Architettura degli elaboratori -1



# Salto (Stallo)



#### Salto incondizionato

indirizzo di salto
conosciuto qui

Clock cycle → 1 2 3 4 5 6 7 8 9 10 11 12

BR TARGET
FI DI COFO EI WO
target
target
target+1
FI DI COFO EI WO

inizialmente caricata istruzione successiva a BR TARGET, poi eliminata quando si riconosce il salto incondizionato alla fine della fase DI

#### Salto condizionato



Clock cycle → 1 2 3 4 5 6 7 8 9 10 11 12

ADD R1,R2 | FI DI COFO EI WO

BEZ TARGET

instr i+1


FI stall stall DI COFO EI WO

Architettura degli elaboratori -1

Pagina 517



Funzionamento pipeline a 6 stadi con trattamento dei salti ed interrupt tramite svuotamento



## Pipeline Dipendenza dai controlli



#### Alcune soluzioni per salti condizionati

- flussi multipli (multiple streams) →
- prelievo anticipato della destinazione (prefetch branch target)
- buffer circolare (loop buffer) →
- predizione del salto (branch prediction) →
- salto ritardato (delayed branch) →

Architettura degli elaboratori -1



## Pipeline Dipendenza dai controlli



**Flussi multipli**: replicare le parti iniziali della pipeline, una che contenga l'istruzione successiva a quella corrente di salto (nel caso il salto non avvenga), e l'altra l'istruzione destinazione (*target*) del salto (nel caso in cui il salto avvenga)

#### Problemi di questa soluzione:

- conflitti nell'accesso alle risorse (registri, memoria, ALU,...) da parte delle 2 pipeline
- presenza di salti condizionali in sequenza che entrano nelle 2 pipeline prima che si sia risolta la condizione del primo salto condizionale (occorrerebbero 2 pipeline aggiuntive per ogni ulteriore salto condizionale...)

Architettura degli elaboratori -1



# Pipeline Dipendenza dai controlli



**Prelievo anticipato della destinazione**: quando si incontra un salto condizionato si effettua il fetch anticipato della istruzione di destinazione del salto in modo da trovarla già caricata nel caso in cui il salto debba avvenire.

#### Problemi di questa soluzione:


 non evita l'eventuale svuotamento della pipeline con conseguente perdita di prestazioni


Architettura degli elaboratori -1





# Pipeline Dipendenza dai controlli


**Buffer circolare**: si utilizza una memoria piccola e molto veloce (il buffer circolare) dove mantenere le ultime *n* istruzioni prelevate. In caso di salto, si controlla se l'istruzione destinazione è già presente nel buffer, così da evitare il fetch della stessa.
















































### Buffer circolare (senza prefetch)





## Pipeline Dipendenza dai controlli



**Buffer circolare**: si utilizza una memoria piccola e molto veloce (il buffer circolare) dove mantenere le ultime *n* istruzioni prelevate. In caso di salto, si controlla se l'istruzione destinazione è già presente nel buffer, così da evitare il fetch della stessa.

#### Vantaggi:

- anticipando il fetch, alcune delle istruzioni successive a quella corrente saranno già presenti nel buffer e se non si ha salto non ci sarà bisogno di caricarle dalla memoria
- se si salta in avanti di poche istruzioni (vedi trattamento del costrutto IF-THEN-ELSE), l'istruzione destinazione sarà già presente nel buffer
- se il salto condizionale realizza un ciclo le cui istruzioni possono essere tutte contenute nel buffer, non c'è bisogno di effettuare fetch ripetuti delle stesse istruzioni



# Pipeline Dipendenza dai controlli

Predizione dei salti: si cerca di prevedere se il salto sarà intrapreso oppure no.

#### Varie possibilità:

- · previsione di saltare sempre
- · previsone di non saltare mai
- previsione in base al codice operativo

approcci statici

- bit taken/not taken
- tabella della storia dei salti

approcci dinamici


Architettura degli elaboratori -1



Approcci dinamici di predizione: cercano di migliorare la qualità della predizione sul salto memorizzando la storia delle istruzioni di salto condizionato di uno specifico programma.

#### bit taken/not taken:

- ad ogni istruzione di salto condizionato si associano uno o più bit che codificano la storia recente.
- bit memorizzati non in memoria centrale ma in una locazione temporanea ad accesso molto veloce



Approcci dinamici di predizione: cercano di migliorare la qualità della predizione sul salto memorizzando la storia delle istruzioni di salto condizionato di uno specifico programma



esempio:

LOOP: .....

.....

.....

BNZ LOOP


- **Predizione con 1 bit**: si predice il comportamento osservato l'ultima volta
  - dopo la prima esecuzione del ciclo, in uscita dal ciclo, il bit assegnato a BNZ ricorderà che il salto non è stato preso, così che, quando si rientra nel ciclo si avrà un primo errore per la prima iterazione del ciclo (che invece è preso), le successive predizioni saranno giuste, tranne l'ultima, quando si esce dal ciclo: in totale 2 errori
- Predizione con 2 bit: vedi lucido precedente
  - dopo la prima esecuzione del ciclo, si commette un solo errore di predizione all'uscita del ciclo

Architettura degli elaboratori -1


#### Predizione dinamica 1 bit

LOOP2 SUB CX,CX MOV AX,0001AF90 LOOP1 CMP AX,00000543 1 saltare BNZ LOOP1 INC CX errori di 0 ADD AX,CX predizione SUB BX,CX CMP BX,AX BNZ LOOP2 INC BX . . .

```
LOOP2
       SUB CX,CX
LOOP1
        MOV AX,0001AF90
        CMP AX,00000543
        BNZ LOOP1 1 saltare
        INC CX
                                errori di
                                             0
        ADD AX,CX
                                predizione
        SUB BX,CX
        CMP BX,AX
        BNZ LOOP2
        INC BX
        . . .
                 Architettura degli elaboratori -1
```



```
. . .
LOOP2
        SUB CX,CX
LOOP1
        MOV AX,0001AF90
        CMP AX,00000543
                           1 saltare
        BNZ LOOP1
        INC CX
                                  errori di
                                                0
        ADD AX,CX
                                  predizione
        SUB BX,CX
        CMP BX,AX
        BNZ LOOP2
        INC BX
                  Architettura degli elaboratori -1
```



```
. . .
LOOP2
        SUB CX,CX
LOOP1
       MOV AX,0001AF90
        CMP AX,00000543
        BNZ LOOP1 1 saltare
        INC CX
                                errori di
                                             0
        ADD AX,CX
                                predizione
        SUB BX,CX
        CMP BX,AX
        BNZ LOOP2
        INC BX
                 Architettura degli elaboratori -1
```

### Predizione dinamica 1 bit

```
LOOP2 SUB CX,CX
LOOP1 MOV AX,0001AF90

CMP AX,00000543

BNZ LOOP1

INC CX errori di
ADD AX,CX predizione

SUB BX,CX

CMP BX,AX

BNZ LOOP2

INC BX

...
```

```
. . .
LOOP2
        SUB CX,CX
LOOP1
        MOV AX,0001AF90
        CMP AX,00000543
                           1 saltare
        BNZ LOOP1
         INC CX
                                  errori di
                                                0
        ADD AX,CX
                                  predizione
        SUB BX,CX
        CMP BX,AX
        BNZ LOOP2
         INC BX
                  Architettura degli elaboratori -1
```

```
LOOP2 SUB CX,CX
LOOP1 MOV AX,0001AF90
        CMP AX,00000543
                              0 non saltare
        BNZ LOOP1
        INC CX
                                  errori di
                                                1
        ADD AX,CX
                                  predizione
        SUB BX,CX
         CMP BX,AX
        BNZ LOOP2
         INC BX
         . . .
                  Architettura degli elaboratori -1
```

```
. . .
LOOP2 SUB CX,CX
LOOP1
       MOV AX,0001AF90
        CMP AX,00000543
        BNZ LOOP1 0 non saltare
        INC CX
                               errori di
                                             1
       ADD AX,CX
                               predizione
        SUB BX,CX
        CMP BX,AX
        BNZ LOOP2
        INC BX
                Architettura degli elaboratori -1
```

### Predizione dinamica 1 bit

```
LOOP2 SUB CX,CX
LOOP1 MOV AX,0001AF90
CMP AX,00000543
BNZ LOOP1
INC CX
ADD AX,CX
SUB BX,CX
CMP BX,AX
BNZ LOOP2
INC BX
...
```

```
. . .
LOOP2 SUB CX,CX
LOOP1
       MOV AX,0001AF90
        CMP AX,00000543
        BNZ LOOP1 0 non saltare
        INC CX
                                errori di
                                              1
        ADD AX,CX
                                predizione
        SUB BX,CX
        CMP BX,AX
        BNZ LOOP2
        INC BX
        . . .
                 Architettura degli elaboratori -1
```

```
LOOP2 SUB CX,CX
LOOP1 MOV AX,0001AF90
CMP AX,00000543
BNZ LOOP1
INC CX
ADD AX,CX
SUB BX,CX
CMP BX,AX
BNZ LOOP2
INC BX
....

Architettura degli elaboratori -1
```

```
LOOP2
       SUB CX,CX
LOOP1
        MOV AX,0001AF90
        CMP AX,00000543
        BNZ LOOP1 0 non saltare
        INC CX
                                errori di
                                             1
        ADD AX,CX
                                predizione
        SUB BX,CX
        CMP BX,AX
        BNZ LOOP2
        INC BX
        . . .
                 Architettura degli elaboratori -1
```

```
LOOP2 SUB CX,CX
LOOP1 MOV AX,0001AF90

CMP AX,00000543

BNZ LOOP1 0 non saltare

INC CX errori di
ADD AX,CX predizione 1

SUB BX,CX

CMP BX,AX

BNZ LOOP2

INC BX

....
```

```
. . .
LOOP2
        SUB CX,CX
LOOP1
        MOV AX,0001AF90
        CMP AX,00000543
                           0 non saltare
        BNZ LOOP1
        INC CX
                                  errori di
                                                1
        ADD AX,CX
                                  predizione
        SUB BX,CX
        CMP BX,AX
        BNZ LOOP2
        INC BX
                  Architettura degli elaboratori -1
```

```
LOOP2 SUB CX,CX
LOOP1
        MOV AX,0001AF90
        CMP AX,00000543
                               o non saltare
        BNZ LOOP1
        INC CX
                                  errori di
                                                1
        ADD AX,CX
                                  predizione
        SUB BX,CX
         CMP BX,AX
        BNZ LOOP2
         INC BX
         . . .
                  Architettura degli elaboratori -1
```

```
. . .
LOOP2
        SUB CX,CX
LOOP1
       MOV AX,0001AF90
        CMP AX,00000543
        BNZ LOOP1 1 saltare
        INC CX
                                errori di
                                             2
        ADD AX,CX
                                predizione
        SUB BX,CX
        CMP BX,AX
        BNZ LOOP2
        INC BX
                 Architettura degli elaboratori -1
```

### Predizione dinamica 1 bit

```
LOOP2 SUB CX,CX
LOOP1 MOV AX,0001AF90

CMP AX,00000543

BNZ LOOP1

INC CX

ADD AX,CX

SUB BX,CX

CMP BX,AX


BNZ LOOP2


INC BX


...
```


```
. . .
LOOP2
        SUB CX,CX
LOOP1
        MOV AX,0001AF90
        CMP AX,00000543
                           1 saltare
        BNZ LOOP1
         INC CX
                                  errori di
                                                2
        ADD AX,CX
                                  predizione
        SUB BX,CX
        CMP BX,AX
        BNZ LOOP2
         INC BX
                  Architettura degli elaboratori -1
```


```
LOOP2 SUB CX,CX
LOOP1 MOV AX,0001AF90
        CMP AX,00000543
                              0 non saltare
        BNZ LOOP1
        INC CX
                                  errori di
                                                3
        ADD AX,CX
                                  predizione
        SUB BX,CX
         CMP BX,AX
        BNZ LOOP2
         INC BX
         . . .
                  Architettura degli elaboratori -1
```






























































#### Salto ritardato (delayed branch)

Idea base: utilizzare gli stadi inattivi a causa dello stallo per fare del lavoro utile

#### Delayed branch:

- La CPU esegue sempre l'istruzione che segue il salto e solo dopo altera, se necessario, la sequenza di esecuzione delle istruzioni
- L'istruzione che segue quella di salto si dice essere posta nel branch delay slot
- Il **compilatore** cerca di allocare nel *branch delay slot* una istruzione "opportuna"



Architettura degli elaboratori -1

#### Salto ritardato (delayed branch)


#### codice scritto dal programmatore


```
istruzione indipendente \longrightarrow MUL R3,R4 R3 \leftarrow R3*R4 dalle altre SUB #1,R2 R2 \leftarrow R2-1 ADD R1,R2 BEZ TAR branch if zero istruzione eseguita \longrightarrow MOVE #10,R1 R1 \leftarrow 10 solo se non si prende il salto TAR
```

#### codice ottimizzato dal compilatore

TAR







#### Intel 80486 Pipelining

#### Fetch

- Istruzioni prelevate dalla cache o memoria esterna
- Poste in uno dei due buffer di prefetch da 16 byte
- Carica dati nuovi appena quelli vecchi sono "consumati"
- Poiché le istruzioni sono a lunghezza variabile (1-11 byte), in media carica 5 istruzioni per ogni caricamento da 16 byte
- Indipendente dagli altri stadi per mantenere i buffer pieni

#### Decodifica 1 (D1)

- Decodifica codice operativo e modi di indirizzamento
- Le informazioni di sopra sono codificate (al più) nei primi 3 byte di ogni istruzione
- Se necessario, indica allo stadio D2 di trattare i byte restanti (dati immediati e spiazzamento)

#### Decodifica 2 (D2)

- Espande i codici operativi in segnali di controllo per l'ALU
- Provvede a controllare i calcoli per i modi di indirizzamento più complessi

#### Esecuzione (EX)

- Operazioni ALU, accesso alla cache (memoria), aggiornamento registri

#### Retroscrittura (WB)

- Se richiesto, aggiorna i registri e i flag di stato modificati in EX
- Se l'istruzione corrente aggiorna la memoria, pone il valore calcolato in cache e nei buffer di scrittura del bus

Architettura degli elaboratori -1

#### 80486 Instruction Pipeline: esempi Fetch D1 D2 EX WB MOV Reg1, Mem1 D2 EX Fetch MOV Reg1, Reg2 D1 D2 EX Fetch MOV Mem2, Reg1 (a) No Data Load Delay in the Pipeline Fetch D1 D2 EX WB MOV Reg1, Mem1 D2 Fetch D1 MOV Reg2, (Reg1) EX (b) Pointer Load Delay Fetch **D**1 D2 EX WB CMP Reg1, Imm Fetch D1 EX Jcc Target Fetch D1 D2 (c) Branch Instruction Timing Architettura degli elaboratori -1