# **FAKULTÄT ELEKTROTECHNIK**



### Laborpraktikum Mikrorechentechnik

### Mikrocontroller SAB 80C517A/80C537

In	<u>halt:</u>	Seite:
•	Blockstruktur des Mikrocontrollers	2
•	Speicherorganisation	3
•	Special Function Register (SFR)	4
•	Programmstatuswort (PSW)	6
•	Timer 0 und 1	7
•	Interruptsystem	10
•	Befehlsübersicht	12
•	Direktiven und Steueranweisungen des Assemblers A51	15
•	Beispiel-Quellmodule	16
•	Assemblerlisting des Praktikum-Rahmenprogramms	18
•	Blockschaltbild des Mikrocontroller - Moduls	20

### Vorbereitungsaufgaben:

Diese Praktikumsanleitung ist zur Vorbereitung auf das Laborpraktikum durchzuarbeiten. Damit soll erreicht werden, dass der Praktizierende die angegebenen Beispielprogramme und das Rahmenprogramm erläutern kann, um sie im Praktikum als Grundlage für die zu erarbeitenden Programmmodule benutzen zu können.

#### <u>Literatur:</u>

- /1/ Siemens AG:
  - SAB 80C517/80C537 8-Bit CMOS Single Chip Mikrocontroller

User's Manual.


Siemens AG, Bereich Halbleiter, Marketing - Kommunikation, München, 1994

- /2/ Keil Elektronik GmbH: C 51 Professional Developers Kit
   High Performance Development Tools for the 8051 Family.
   Keil Elektronik GmbH, Grasbrunn b. München, 1994
- /3/ Roth, A.: Das Mikrocontroller Kochbuch.IWT Verlag, Vaterstetten b. München, 1992
- /4/ Walter, J.: Mikrocomputertechnik mit der 8051 Controller- Familie. Springer Verlag, Berlin, Heidelberg, New York, 1996
- /5/ Homepage des Labors Mikrorechentechnik:

http://www.htw-dresden.de/fakultaet-elektrotechnik/labore/mikrorechentechnik.html

#### Blockstruktur des Mikrocontrollers

Der Mikrocontroller SAB80C517 hat die im Bild1 dargestellte Blockstruktur. Daran ist ersichtlich, welche Prozessor-, E/A- und Überwachungseinheiten auf dem Chip integriert sind. Den Chip kann man im PLCC-84 - und P-MQFP-100 - Gehäuse in der Zielapplikation einsetzen.



**Bild1:** Blockstruktur des μC SAB80C517

### **Speicherorganisation**




Bild2: Speicherorganisation des μC SAB80C517




Bild3: Aufbau des unteren Teiles des internen Datenspeicherbereiches

# **Special Function Registers des SAB 80C517 (SFR)**

Block	Symbol Name		Adresse	Inhalt nach RESET
CPU	ACC	Accumulator	0E0 <sub>H</sub> <sup>1)</sup>	00 <sub>H</sub>
	В	B-Register	$0F0_{H}^{1)}$	$00_{\rm H}$
	DPH	Data Pointer, High Byte	83 <sub>H</sub>	$00_{\rm H}$
	DPL	Data Pointer, Low Byte	82 <sub>H</sub>	$00^{\mathrm{H}}$
	DPSEL	Data Pionter Select Register	92 <sub>H</sub>	$XXXX.X000_B^{3)}$
	PSW	Program Status Word Register	$0\mathbf{D}0_{\mathbf{H}^{1}}$	00 <sub>H</sub>
	SP	Stack Pointer	81 <sub>H</sub>	07 <sub>H</sub>
Interrupt	IEN0	Interrupt Enable Register 0	0A8 <sub>H</sub> <sup>1)</sup>	00 <sub>H</sub>
System	CTCON <sup>2)</sup>	Comp. Timer Control Register	$0E1_{H}$	$0XXX.0000_{B}^{3)}$
•	IEN1	Interrupt Enable Register 1	$0B8_{H}^{1)}$	$00_{ m H}$
	IEN2	Interrupt Enable Register 2	9A <sub>H</sub>	$XXXX.00X0_B^{3)}$
	IP0	Interrupt Priority Register 0	$0A9_{\rm H}$	$00^{\mathrm{H}}$
	IP1	Interrupt Priority Register 1	$0B9_{H}$	$XX00.0000_{B^{3}}$
	IRCON	<b>Interrupt Request Control Register</b>	$0C0_H^{11}$	$00_{ m H}$
	TCON <sup>2)</sup>	Timer Control Register	88 <sub>H</sub> <sup>1)</sup>	00 <sub>H</sub>
	T2CON <sup>2)</sup>	Timer 2 Control Register	$0C8_{H}^{1)}$	00 <sub>H</sub>
E/A-Ports	PO	Port 0	80 <sub>H</sub> <sup>1)</sup>	FF <sub>H</sub>
	P1	Port 1	90 <sub>H</sub> <sup>1)</sup>	FF <sub>H</sub>
	P2	Port 2	$0A0_{H}^{1)}$	FF <sub>H</sub>
	P3	Port 3	$0B0_{H}^{1}$	FF <sub>H</sub>
	P4	Port 4	0E8 <sub>H</sub> <sup>1)</sup>	FF <sub>H</sub>
	P5	Port 5	0F8 <sub>H</sub> <sup>1</sup> )	FF <sub>H</sub>
	P6	Port 6	0FA <sub>H</sub>	$FF_{H}$
	P7	Port 7, Analog/Digital Input	$0DB_{H}$	$XX_H^{3}$
	P8	Port 8 Analog/Digital Input, 4 Bit	$0DD_{H}$	$XX_H^{3}$
Timer0/	TCON	Timer Control Register	88 <sub>H</sub> <sup>1)</sup>	$00_{\mathrm{H}}$
Timer 1	TH0	Timer 0, High Byte	8C <sub>H</sub>	$00_{ m H}$
	TH1	Timer 1, High Byte	$8D_{\rm H}$	$00_{ m H}$
	TL0	Timer 0, low Byte	$8A_{\rm H}$	$00_{ m H}$
	TL1	Timer 1, low Byte	$8B_{\rm H}$	$00_{ m H}$
	TMOD	Timer Mode Register	$89_{\rm H}$	$00^{\mathrm{H}}$
A/D-	ADCON0	A/D Converter Control Register 0	0D8 <sub>H</sub> <sup>1)</sup>	$00_{\mathrm{H}}$
Converter	ADCON1	A/D Converter Control Register 1	$0DC_H$	$XXXX.0000_{B}^{3)}$
	ADDAT	A/D Converter Data Register	$0D9_{H}$	$00_{ m H}$
	DAPR	D/A Converter Program Register	$0DA_{H}$	$00_{ m H}$
Pow.Save	PCON	Power Control Register	87 <sub>H</sub>	$00_{\mathrm{H}}$
MUL/DI	ARCON	Arithmetic Control Register	0EF <sub>H</sub>	0XXX.XXXX <sub>B</sub> <sup>3</sup>
V	MD0	Multiplication/Division Register 0	0E9 <sub>H</sub>	$XX_H^{3)}$
Unit	MD1	Multiplication/Division Register 1	$0EA_{H}$	$XX_H^{3)}$
	MD2	Multiplication/Division Register 2	$0EB_{H}$	$XX_H^{3}$
	MD3	Multiplication/Division Register 3	0EC <sub>H</sub>	$XX_{H}^{3}$
	MD4	Multiplication/Division Register 4	$0ED_{H}$	$XX_H^{3)}$
	MD5	Multiplication/Division Register 5	$0EE_{H}$	$XX_{H}^{3}$
			1	_ <del></del>

<sup>1)</sup> Bitadressierbares SFR.

<sup>2)</sup> Wiederholt aufgelistetes SFR, da Bits in verschiedenen Blöcken von Bedeutung.
3) X bedeutet undefinierten Zustand.

Block	Symbol	Name	Adresse	Inhalt n.RE- SET
Serial	ADCON0 <sup>2)</sup>	A/D Converter Control Register	0D8 <sub>H</sub> <sup>1)</sup>	$00_{\rm H}$
Channels	PCON <sup>2)</sup>	Power Control Register	$87_{\rm H}$	$00_{ m H}$
	S0BUF	Serial Channel 0, Buffer Register	$99_{\rm H}$	$XX_H^{3)}$
	S0CON	Serial Channel 0 Control Register	98 <sub>H</sub> <sup>1)</sup>	$00_{\mathrm{H}}$
	S0RELL	Serial Channel 0, Reload Reg., low byte	$0AA_{\mathrm{H}}$	$0D9_{H}$
	S0RELH	Serial Channel 0, Reload Reg., high byte	$0\mathrm{BA}_\mathrm{H}$	XXXX.XX11 <sub>B</sub> <sup>3</sup>
	S1BUF	Serial Channel 1, Buffer Register	9C <sub>н</sub>	$XX_H^{3)}$
	S1CON	Serial Channel 1, Control Register	$9B_{H}$	$0X00.0000_{B^{3}}$
	S1REL	Serial Channel 1, Reload Register	$9D_{\rm H}$	$00_{ m H}$
	S1RELH	Serial Channel 1, Reload Reg., high byte	$0\mathrm{BB}_\mathrm{H}$	XXXX.XX11 <sub>B</sub> <sup>3</sup>
Watchdog	IENO <sup>2)</sup>	Interrupt Enable Register 0	0A8 <sub>H</sub> <sup>1)</sup>	$00_{\rm H}$
	IEN1 <sup>2)</sup>	Interrupt Enable Register 1	$0B8_{H}^{1)}$	$00_{\mathrm{H}}$
	$IP0^{2)}$	Interrupt Priority Register 0	$0A9_{\rm H}$	$00_{ m H}$
	IP1 <sup>2)</sup>	Interrupt Priority Register 1	$0B9_{H}$	$XX00.0000_{B}^{3)}$
	WDTREL	Watchdog Timer Reload Register	86 <sub>H</sub>	$00_{ m H}$
Compare/	CCEN	Compare/Capture Enable Register	0C1 <sub>H</sub>	$00_{\mathrm{H}}$
Capture	CC4EN	Compare/Capture 4 Enable Register	$0C9_{H}$	$X000.0000_{B}^{3)}$
Unit	CCH1	Compare/Capture Register 1, High Byte	0C3 <sub>H</sub>	$00^{\mathrm{H}}$
(CCU)	CCH2	Compare/Capture Register 2, High Byte	0C5 <sub>H</sub>	$00^{\mathrm{H}}$
	CCH3	Compare/Capture Register 3, High Byte	$0C7_{\rm H}$	$00_{ m H}$
	CCH4	Compare/Capture Register 4, High Byte	$0CF_{H}$	$00_{ m H}$
	CCL1	Compare/Capture Register 1, Low Byte	$0C2_{\rm H}$	$00^{\mathrm{H}}$
	CCL2	Compare/Capture Register 2, Low Byte	$0C4_{H}$	$00^{\mathrm{H}}$
	CCL3	Compare/Capture Register 3, Low Byte	0C6 <sub>H</sub>	$00_{ m H}$
	CCL4	Compare/Capture Register 4, Low Byte	0CE <sub>H</sub>	$00_{\rm H}$
	CMEN	Compare Enable Register	0F6 <sub>H</sub>	00 <sub>H</sub>
	CMH0	Compare Register 0, High Byte	$0D3_{\rm H}$	$00_{\rm H}$
	CMH1	Compare Register 1, High Byte	$0D5_{\rm H}$	$00_{\rm H}$
	CMH2	Compare Register 2, High Byte	$0D7_{\rm H}$	$00_{\rm H}$
	CMH3	Compare Register 3, High Byte	0E3 <sub>H</sub>	$00_{\rm H}$
	CMH4	Compare Register 4, High Byte	0E5 <sub>H</sub>	$00_{\rm H}$
	CMH5	Compare Register 5, High Byte	0E7 <sub>H</sub>	$00_{\rm H}$
	CMH6	Compare Register 6, High Byte	0F3 <sub>H</sub>	$00_{\rm H}$
	CMH7	Compare Register 7, High Byte	0F5 <sub>H</sub>	$00_{\rm H}$
	CML0	Compare Register 0, Low Byte	$0D2_{H}$	$00_{\rm H}$
	CML1	Compare Register 1, Low Byte	$0D4_{H}$	$00_{\rm H}$
	CML2	Compare Register 2, Low Byte	$0D6_{H}$	$00_{\rm H}$
	CML3	Compare Register 3, Low Byte	0E2 <sub>H</sub>	$00_{\rm H}$
	CML4	Compare Register 4, Low Byte	0E4 <sub>H</sub>	$00_{\rm H}$
	CML5	Compare Register 5, Low Byte	0E6 <sub>H</sub>	$00_{\rm H}$
	CML6	Compare Register 6, Low Byte	0F2 <sub>H</sub>	$00_{\rm H}$
	CML7	Compare Register 7, Low Byte	0F4 <sub>H</sub>	$00_{\rm H}$
	CMSEL	Compare Input Select	0F7 <sub>H</sub>	$00_{\rm H}$
	CRCH	Com./Rel./Capt. Register, High Byte	$0CB_{\rm H}$	$00_{ m H}$
	CRCL	Com./Rel./Capt. Register, Low Byte	0CA <sub>H</sub>	$00_{\rm H}$
	CTCON	Com. Timer Control Register	0E1 <sub>H</sub>	$0XXX.0000_{B}^{3}$
	CTRELH	Com. Timer Rel. Register, High Byte	$0DF_{\rm H}$	$00_{\rm H}$
	CTRELL	Com. Timer Rel. Register, Ingli Byte	$0DE_{H}$	$00_{ m H}$
	TH2	Timer 2, High Byte	$0CD_{H}$	$00_{ m H}$
	TL2	Timer 2, Low Byte	OCC <sub>H</sub>	$00_{ m H}$
	T2CON	Timer 2 Control Register	0C8 <sub>H</sub> <sup>1)</sup>	$00_{ m H}$

### Programmstatuswort [PSW]

Das Programmstatuswort PSW enthält wichtige Informationen über den momentanen Programmzustand (Status). Es ist auf der direkt adressierbaren Speicheradresse 0D0H realisiert.

Beachte: Bei hexadezimaler Adressierung wird der Pseudotetrade eine Null vorangestellt.

Die Bitstellen des PSW sind mit den Bitverarbeitungsbefehlen einzeln ansprechbar.

0D7H	0D6H	0D5H	0D4H	0H3H	0D2H	0D1H	0D0H
CY	AC	F0	RS1	RS0	OV	F1	P

#### • **CY** Carr**Y** Bit

Ist die Verlängerung des Akkumulators um eine Stelle. Der Übertrag aus Bitstelle 2<sup>7</sup> des Akkumulators in die Bitstelle 2<sup>8</sup> wird im Carry-Bit gespeichert.

Bei den Mikrocontrollern der 8051-Familie spielt das Carry für die Bitverarbeitungsbefehle eine besondere Rolle, es wirkt als Bitakkumulator.

Alle arithmetischen Befehle beeinflussen das Carry.

### • AC Auxiliary Carry oder Hilfs-Carry-Bit

Im Hilfs-Carry wird ein Übertrag aus dem niederwertigen in das höherwertige Halb-Byte des Akkumulators angezeigt. Der DA-Befehl (Decimal Adjust oder Dezimalkorrektur) zur Korrektur des Ergebnisses nach einer Addition zweier BCD-Zahlen wertet dieses Bit aus.

# RS0 Register Bank Select Bit 0 RS1 Register Bank Select Bit 1

Der Inhalt dieser beiden Bitstellen bestimmt die aktuelle Registerbank.

Registerbankauswahl:

RS1	RS0	Registerbank	Adressen der 8 Register
0	0	0	0 bis 7 (00H07H)
0	1	1	8 bis 15 (08H0FH)
1	0	2	16 bis 23 (10H17H)
1	1	3	24 bis 31 (18H1FH)

#### • F0, F1 User Flag 0,1

Die Bedeutung dieser Bits ist nicht festgelegt, der Anwender kann sie beliebig definieren. Diese beiden Flags unterscheiden sich von den ebenfalls nicht festgelegten Bits im internen Datenspeicher dadurch, daß sie bei Programmunterbrechungen durch Interrups in der Regel vom Anwender in den Stack gerettet werden. Sie können somit als lokales Flag genutzt und beim Rückspeichern des PSW wiederhergestellt werden.

#### • **OV OV**erflow Flag

Das Overflow-Flag ist zur Unterstützung der vorzeichenbehafteten Arithmetik vorgesehen. Es wird von den Arithmetik-Befehlen immer beeinflußt, ist aber nur von Bedeutung, wenn vorzeichenbehaftete Zahlen addiert bzw. subtrahiert werden.

Ist das OV gesetzt, zeigt es an, dass der Wertebereich (-128 bis + 127) unter- oder überschritten wurde.

### • P Parity Bit

Das Paritätsbit ergänzt die Anzahl der im Akkumulator stehenden Einsen auf gerade Anzahl. Befindet sich im Akkumulator eine gerade Anzahl von Einsen ist also das Paritätsbit "0", sonst "1".

Das Paritätsbit richtet sich immer nach dem aktuellen Stand des Akkumulators. Alle Befehle, die den Akkumulator verändern, auch Transfer-Befehle, beeinflussen den Zustand des Paritätsbits. Das Paritätsbit kann nur gelesen werden, ein Schreibvorgang in dieses Bit hätte keine Wirkung, da der Inhalt dieses Bits immer an den aktuellen Akkumulatorinhalt angeglichen wird.

Nach dem Rücksetzen des Controllers (nach RESET) sind PSW- und Akkumulator-Inhalt 00000000B. Daraus ergibt sich folgender Zustand:

- · Übertragsbits CY und AC sind gelöscht
- · Überlaufbit für vorzeichenbehaftete Arithmetik OV ist gelöscht
- · Registerbank 0 ist angewählt
- · Paritätsbit P ist 0 (gerade Anzahl von Einsen im Akkumulator).

#### Timer 0 und 1

Der Mikrocontroller SAB 80C517/80C537 enthält neben dem Timer 2 und dem Compare Timer der Compare/Capture Unit [CCU] die Timer 0 und 1 für allgemeine Zähl- und Zeitgeberaufgaben, die im folgenden mit ihren Betriebsarten kurz beschrieben werden sollen.

Grundsätzlich wird zwischen Funktionen "Timer" [Zeitgeber] und "Counter" [Zähler] unterschieden.

• Timer Funktion: Das Zählregister wird mit jedem Maschinenzyklus um "Eins" erhöht.

[Ein Maschinenzyklus besteht aus 12 Taktperioden]

• Counter Funktion: Das Zählregister wird mit jedem externen Ereignis

[hier: fallende Flanke am Pin Port 3.4 (Alternativfunktion,

Timer 0) bzw. am Pin Port 3.5 (Alternativfunktion,

Timer 1) um "Eins" erhöht.

Der Eingang wird während dem Zustand S5P2 jedes Maschinenzyklus abgetastet; die maximale Zählrate ist

1/24 der Taktfrequenz.

### Prinzipiell gibt es 4 Modi [Betriebsarten]:

• Mode 0 13 Bit Timer / Counter

• Mode 1 16 Bit Timer / Counter

• Mode 2 8 Bit Timer / Counter mit automatischem Nachladen (Auto Reload)

• Mode 3 Zwei 8 Bit Timer / Counter [nur für Timer 0; d.h. Timer 1 behält

seinen Zählerstand als wäre TR1 = "0" gesetzt]

Die Funktionsweise ist den angegebenen Übersichten zu entnehmen.

Die Programmierung/Initialisierung erfolgt mit den beiden Special Function Registern TCON [Timer Control Register] und TMOD [Timer Mode Register].

## TMOD BYTE - Timer 0 - Timer 1 - Modus Control Register

89H	GATE	C/T#	M1	M0	GATE	C/T#	M1	M0
	Ti	imer 1			]	Timer 0		

Bit	Funktion						
Gate	Gate-Steuerbit, Gate=1 bewirkt die Torfunktion des Zählers durch						
	P3/2 für Timer0 und P3/3 für Timer1						
C/T#	Zähler oder Zeitgeber Auswahlbit						
	"1" Zähler Funktion (Eingang am Tx Eingangspin vom Controller)						
	"0" Zeitgeber Funktion (Eingang vom internen Systemtakt)						
M1/M0	Arbeitsmodi-Festlegung:						
0 0	8-Bit-Zähler/Zeitgeber						
	THx ist ein 8-Bit Zähler/Zeitgeber, TLx dient als 5-Bit Vorteiler						
0 1	16-Bit-Zähler/Zeitgeber						
	"THx" und TLx" ergeben zusammen einen 16-Bit-Zähler / Zeitgeber.						
1 0	8-Bit automatisch ladender Zähler/Zeitgeber.						
	THx enthält den Startwert für das Zählregister TLx.						
	Dieser wird bei jedem Überlauf automatisch von THx nach TLx geladen.						
1 1	Timer 0: Beide Register TH0 und TL0 sind eigenständige 8-Bit-Timer.						
	TL0 ist ein 8-Bit-Zähler/Zeitgeber der von den Kontrollbits des Timer0						
	gesteuert wird. TH0 ist ein 8-Bit-Zeitgeber, der nur von den Zeitgeber1-						
	Kontrollbits gesteuert wird.						
1 1	Timer 1 stoppt in dieser Betriebsart						

### TCON BITS - Timer 0 - Timer 1 - Control Bits, bitadressierbar

 8FH
 8EH
 8DH
 8CH
 8BH
 8AH
 89H
 88H

 88H
 TF1
 TR1
 TF0
 TR0
 IE1
 IT1
 IE0
 IT0

Die grau gekennzeichneten Bitpositionen sind hier nicht relevant.

Bit	Funktion					
TR0	Timer 0 run control bit.					
	Bit zum Starten und Stoppen des Zeitgebers T0 durch Software					
TF0	Timer 0 overflow flag.					
	Wird hardwaremäßig beim Zeitgeber/Zählerüberlauf gesetzt.					
	Wird bei Aufruf der entsprechenden Interruptroutine automatisch zurückge-					
	setzt.					
TR1	Timer 1 run control bit.					
	Bit zum Starten und Stoppen des Zeitgebers T1 durch Software					
TF1	Timer 1 overflow flag.					
	Wird hardwaremäßig beim Zeitgeber/Zählerüberlauf gesetzt.					
	Wird bei Aufruf der entsprechenden Interruptroutine automatisch zurückge-					
	setzt.					




Bild4: Timer0/1 im Mode0 bzw. Mode1




Bild5: Timer0/1 im Mode2 (8-Bit-Timer/Counter mit Autoreload)




Bild6: Timer0/1 im Mode3 (Zwei 8-Bit-Timer/Counter)

### Interruptsystem

Das Interruptsystem ermöglicht die unmittelbare Programmreaktion auf Ereignisse unterschiedlicher interner und externer Interrupt-Quellen durch Ausführung einer Interrupt-Serviceroutine (ISR). Die folgende Übersicht beinhaltet sämtliche Interrupt-Quellen mit ihren Vektoradressen. Auf diesen Programmspeicherplätzen müssen die Programmsequenzen der zugehörigen ISR beginnen.

Adresse	Interrupt-Name	Int.Requestflag	Erklärung
0003H	EXT0	IE0	External Interrupt 0
000BH	TIMER0	TF0	Timer 0 Overflow Interrupt
0013H	EXT1	IE1	External Interrupt 1
001BH	TIMER1	TF1	Timer 1 Overflow Interrupt
0023H	SINT0	RIO/TIO	Serial Channel 0 Interrupt
002BH	TIMER2	TF2/EXF2	Timer 2 Overflow/ External Reload Interrupt
0043H	ADCI	IADC	A/D-Converter Interrupt
004BH	EXT2	IEX2	External Interrupt 2 / Compare Event with CC4
0053H	EXT3	IEX3	External Interrupt 3 / Compare Event with CRC
005BH	EXT4	IEX4	External Interrupt 4 / Compare Event with CC1
0063H	EXT5	IEX5	External Interrupt 5 / Compare Event with CC2
006BH	EXT6	IEX6	External Interrupt 6 / Compare Event with CC3
0083H	SINT1	RI1/TI1	Serial Channel 1 Interrupt
0093H	CMINT	<b>ICMPx</b>	CMx Compare Register Interrupt (nur bei 80C517A)
009BH	COMPTIMER	CTF	Compare Timer Overflow
00A3H	SETINT	ICS	Compare Set Interrupt (nur bei 80C517A)
00ABH	CLRINT	ICR	Compare Clear Interrupt (nur bei 80C517A)

### Interrupt-Prioritätslogik

Durch diesen Mechanismus ist die Unterbrechbarkeit einer niederprioren ISR durch eine hochpriore ISR möglich. Für alle Interrupt-Quellen existiert eine vierstufige Prioritätslogik, d.h. je nach Wertigkeit des Interrupt-Ereignisses kann vom Programmierer eine Prioritätsstufe für die ISR-Behandlung in den Bitpositionen der SFR IPO und IP1 festgelegt werden. Dazu sind die Interruptquellen in sechs Prioritätsgruppen eingeteilt.

IP0	-	-	IP0.5	IP0.4	IP0.3	IP0.2	IP0.1	IP0.0
IP1	-	-	IP1.5	IP1.4	IP1.3	IP1.2	IP1.1	IP1.0

Prioritäten-Codierung				
I	3it	Funktion		
IP1.x	IP0.x	-		
0	0	Priorität 0 (kleinste)		
0	1	Priorität 1		
1	0	Priorität 2		
1	1	Priorität 3 (höchste)		
-		· · · · · · · · · · · · · · · · · · ·		

Prioritätsgruppen			
Funktion			
IE0 / RI1+TI1 / IADC			
TF0 / IEX2			
IE1 / ICMPx / IEX3			
TF1 / CTF / IEX4			
RI0+TI0 / ICS / IEX5			
TF2 + EXF2 / ICR / IEX6			

**Beispiel:** TIMER1 mit Prio3, SINT0 mit Prio2, ADCI mit Prio1

 $IP1.3/IP0.3 = 11 \ , IP1.4/IP0.4 = 10 \ \ \ , IP1.0/IP0.0 = 01 \ , alle \ anderen \ IP.x = 0$ 




Bild7: Interrupt-Struktur des 80C517

### Befehlsübersicht

### Verwendete Symbole:

Rr Inhalt der Register R0...R7

@Ri Inhalt der über die Register R0 und R1 indirekt adressierten Datenspeicherzelle

dadr Inhalt der direkt adressierten internen Datenspeicherzelle

konst 8-Bit-Konstante konst16 16-Bit-Konstante

A.Rr

badr Inhalt einer beliebigen Bitstelle; 128 Software-Flags, Ein-/Ausgabeleitungen, Steuer- und Statusbits

bringe Register in den Akku

addr2K Zieladresse im aktuellen 2-KByte-Bereich Zieladresse im gesamten 64-KByte-Bereich

rel 8-Bit-Offset im Bereich von -128< = rel < = + 127 relativ zur Adresse des ersten Bytes, das dem Sprungbefehl

im Programmspeicher folgt

$\sigma$	C 1	C 11
Trans	torna	tonio
1 i uiis	$\mu \cup \mu \cup \nu \cup \nu$	$\gamma$

MOV

MO V	A,KI	offlige Register in den Akku
MOV	A,dadr	bringe direkt adressierbare Datenspeicherzelle in den Akku
MOV	A,@Ri	bringe indirekt adressierbare Datenspeicherzelle in den Akku
MOV	A,#konst	bringe Konstante konst in den Akkumulator
MOV	Rr,A	bringe Akkumulator ins Register
MOV	Rr,dadr	bringe direkt adressierbare Datenspeicherzelle ins Register
MOV	Rr, #konst	bringe Konstante konst ins Register
MOV	dadr,A	bringe Akku in direkt adressierbare Datenspeicherzelle
MOV	dadr,Rr	bringe Register in direkt adressierbare Datenspeicherzelle
MOV	dadr,dadr	bringe direkt adressierbare Datenspeicherzelle in direkt adres-
		sierbare Datenspeicherzelle
MOV	dadr,@Ri	bringe indirekt adressierbare Datenspeicherzelle in direkt
		adressierbare Datenspeicherzelle
MOV	dadr, #konst	bringe Konstante konst in direkt adressierbare Datenspeicherzelle
MOV	@Ri,A	bringe Akku in indirekt adressierbare Datenspeicherzelle
MOV	@Ri,dadr	bringe direkt adressierbare Datenspeicherzelle in indirekt
		adressierbare Datenspeicherzelle
MOV	@Ri, #konst	bringe Konstante konst in indirekt adressierbare Datenspeicherzelle
MOV	DPTR, #konst16	bringe Konstante konst16 in den Datenzeiger (DPTR = DataPoinTeR)
MOVC	A, @A+PC	bringe relativ zum Programmzähler adressiertes Byte des Pro-
		grammspeichers in den Akku
MOVC	A,@A+DPTR	bringe relativ zum Datenzeiger adressiertes Byte des Pro-
		grammspeichers in den Akkumulator
MOVX	A,@Ri	bringe externe Datenspeicherzelle in den Akku (8-Bit Adresse)
MOVX	A,@DPTR	bringe externe Datenspeicherzelle in den Akku (16-Bit Adr.)
MOVX	@Ri,A	bringe Akku in externe Datenspeicherzelle (8-Bit Adresse)
MOVX	@DPTR,A	bringe Akku in externe Datenspeicherzelle (16-Bit Adresse)
PUSH	dadr	bringe direkt adressierbare Speicherzelle auf den Stack
POP	dadr	hole direkt adressierbare Speicherzelle vom Stack
XCH	A,Rr	vertausche Akku und Register
XCH	A,dadr	tausche Akku und direkt adressierbare Speicherzelle
XCH	A,@Ri	tausche Akku und indirekt adressierbare Speicherzelle
XCHD	A,@Ri	tausche die niederwertigen Halbbytes von Akku und indirekt
		adressierbare Speicherzelle
SWAP	A	tausche die Halbbytes des Akkumulator

T .1	<b>D</b>	c 1	1
Logik-	R01	toh	10
LUZIN-	וטט	CII	ıc

Logik-Dejen	ie	
ANL	A,Rr	Akku UND Register
ANL	A,dadr	Akku UND direkt adressierbare Datenspeicherzelle
ANL	A,@Ri	Akku UND indirekt adressierbare Datenspeicherzelle
ANL	A,#konst	Akku UND Konstante konst
ANL	dadr,A	direkt adressierbare Datenspeicherzelle UND Akkumulator
ANL	dadr,#konst	direkt adressierbare Datenspeicherzelle UND Konstante konst
ORL	A,Rr	Akku ODER Register
ORL	A,dadr	Akku ODER direkt adressierbare Datenspeicherzelle
ORL	A,@Ri	Akku ODER indirekt adressierbare Datenspeicherzelle
ORL	A,#konst	Akku ODER Konstante konst
ORL	dadr,A	direkt adressierbare Datenspeicherzelle ODER Akku
ORL	dadr,#konst	direkt adressierbare Datenspeicherzelle ODER Konstante konst
XRL	A,Rr	Akku EXCLUSIV-ODER Register
XRL	A,dadr	Akku EXCLUSIV-ODER direkt adressierbare Datenspeicherzelle
XRL	A,@Ri	Akku EXCLUSIV-ODER indirekt adressierbare Datenspeicherzelle

XRL A,#konst Akku EXCLUSIV-ODER Konstante konst

XRL dadr,A direkt adressierbare Datenspeicherzelle EXCLUSIV-ODER Akku XRL dadr,#konst direkt adressierbare Datenspeicherzelle EXCLUSIV-ODER konst

CLR A lösche Akkumulator

CPL A komplementiere Akkumulator

### Bitverarbeitungsbefehle

CLR	C	lösche CARRY-Bit
CLR	badr	lösche beliebiges Bit
SETB	C	setze CARRY-Bit
SETB	badr	setze beliebiges Bit
CPL	C	komplementiere CARRY-Bit
CPL	badr	komplementiere beliebiges Bit
ANL	C,badr	CARRY-Bit UND beliebiges Bit

ANL C,/badr CARRY-Bit UND invertiertes beliebiges Bit

ORL C,badr CARRY-Bit ODER beliebiges Bit

ORL C,/badr CARRY-Bit ODER invertiertes beliebiges Bit

MOV C,badr bringe beliebiges Bit ins CARRY-Bit MOV badr,C bringe CARRY-Bit in beliebiges Bit

### Rotier-Befehle

RL A rotiere Akkumulator links

RLC A rotiere Akkumulator durchs CARRY-Bit links

RR A rotiere Akkumulator rechts

RRC A rotiere Akkumulator durchs CARRY-Bit rechts

### Leerbefehl

NOP Leerbefell (No Operation = tue nichts)

	he Verknüpfung	gen
ADD	A,Rr	addiere Register zum Akkumulator
ADD	A,dadr	addiere direkt adressierbare Datenspeicherzelle zum Akku
ADD	A,@Ri	addiere indirekt adressierbare Datenspeicherzelle zum Akku
ADD	A,#konst	addiere Konstante konst zum Akku
ADDC	A,Rr	addiere Register und CARRY zum Akkumulator
ADDC	A,dadr	addiere direkt adressierbare Datenspeicherzelle und CARRY zum Akku
ADDC	A,@Ri	addiere indirekt adressierbare Datenspeicherzelle und CARRY zum Akku
ADDC	A,#konst	addiere Konstante konst und CARRY zum Akkumulator
SUBB	A,Rr	subtrahiere Register und CARRY vom Akkumulator
SUBB	A,dadr	subtrahiere direkt adressierbare Speicherzelle und CARRY vom Akku
SUBB	A,@Ri	subtrahiere indirekt adressierbare Speicherzelle und CARRY vom Akku
SUBB	A,#konst	subtrahiere Konstante konst und CARRY vom Akkumulator
INC	A	erhöhe Akkumulator um Eins
INC	Rr	erhöhe Register um Eins
INC	dadr	erhöhe direkt adressierbare Datenspeicherzelle um Eins
INC	@Ri	erhöhe indirekt adressierbare Datenspeicherzelle um Eins
INC	<b>DPTR</b>	erhöhe den Datenzeiger um Eins
DEC	A	erniedrige Akkumulator um Eins
DEC	Rr	erniedrige Register um Eins
DEC	dadr	erniedrige direkt adressierbare Datenspeicherzelle um Eins
DEC	@Ri	erniedrige indirekt adressierbare Datenspeicherzelle um Eins
MUL	ÁΒ	multipliziere Akku mit Register B
DIV	AB	dividiere Akku durch Register B
DA	A	korrigiere den Akku zu einer BCD-Zahl
Sprung- und	l Unterprogran	nmbefehle
ACALL	addr2K	rufe Unterprogramm im aktuellen 2K-Bereich auf
LCALL	addr64K	rufe Unterprogramm im gesamten Adreßbereich auf
RET		springe aus einem Unterprogramm zurück
RETI		springe aus einer Interrupt-Routine (ISR) zurück
AJMP	addr2K	springe im aktuellen 2K-Bereich
LJMP	addr64K	springe im gesamten Adreßbereich
SJMP	rel	springe relativ zum Programmzähler
JMP	@A+DPTR	springe indirekt relativ zum Datenzeiger
JZ	rel	springe, wenn der Akku null ist
JNZ	rel	springe, wenn der Akku nicht Null ist
JC	rel	springe, wenn das CARRY-Bit Eins ist
DIC	1	' A CADDY D'AL II'

JBC badr,rel springe, wenn beliebiges Bit Eins ist und lösche das Bit CJNE A,dadr,rel vergleiche Akku und direkt adressierbare Datenspeicherzelle ...

CJNE A,#konst,rel vergleiche Akku und Konstante konst ...

CJNE Rr,#konst,rel vergleiche Register und Konstante konst ...

CJNE @Ri,#konst,rel vergleiche indirekt adressierbare Datenspeicherzelle und konst

springe, wenn das CARRY-Bit Null ist

springe, wenn beliebiges Bit Eins ist

springe, wenn beliebiges Bit Null ist

... und springe, wenn sie ungleich sind

**JNC** 

JB JNB rel

badr,rel

badr,rel

DJNZ Rr,rel erniedrige Register um Eins und springe, wenn ...

DJNZ dadr,rel erniedrige direkt adressierbare Datenspeicherzelle um Eins und

und springe, wenn ... sie nicht Null geworden ist.

### Direktiven und Steueranweisungen des Assemblers A51

#### Assembler-Direktiven

### Symboldefinition:

• SEGMENT Deklaration von verschiebbaren (relokatiblen) Segmenten

• EQU Definition von Symbolen mit Ausdruck- oder Registersymbolzuweisung

• SET wiederholte Definition von Symbolen (ähnlich EQU)

• DATA, IDATA, BIT, XDATA, CODE

Symboldefinition für Elemente des internen und externen Datenspeichers (RAM) und des Programmspeichers, Adresszuordnung

### Initialisieren und Reservieren von Speicherbereichen:

• DS, DBIT Reservierung von zusammenhängenden Bytes bzw. Bits im Programm- oder

Datenspeicher

• DB, DW Initialisierung von zusammenhängenden Bytes/Worten im Programmspeicher

#### Mehrmodul-Direktiven:

• PUBLIC Veröffentlichung von Namen für andere zu bindende Programmmodule

• EXTERN Bekanntgabe von Symbolen, die in anderen Modulen existieren

• NAME Namenszuweisung für Objektmodule

### Assembler-Zustandsdirektiven und Segmentauswahl:

• ORG Adresspegelfestlegung für nachfolgende Maschinenbefehle

END Beendet das Programmmodul in der letzten Zeile
 RSEG Ein definiertes Segment wird zum aktuellen Segment

• CSEG, DSEG, XSEG, ISEG, BSEG

Erzeugung von absoluten Segmenten der Typen Code, Daten, ext. Daten,

indirekt adressierbare Daten und bitadressierbare Daten

• USING Registerbankdefinition für nachfolgenden Code

### Makro-Anweisungen und Makro-Aufrufe:

• MACRO, ENDM, LOCAL, REPT, IRP, IRPC, EXITM

#### Assembler-Steueranweisungen

Primäranweisungen: (dürfen nur einmal auftreten und werden mit \$ eingeleitet)

- DATE
- DEBUG / NODEBUG
- ERRORPRINT / NOERRORPRINT
- OBJECT / NOOBJECT
- PAGELENGTH
- PAGEWIDTH
- PRINT / NOPRINT
- SYMBOLS / NOSYMBOLS

• MOD51 / NOMOD51

• XREF / NOEXREF

TITLE

- COND / NOCOND
- MACRO / NOMACRO
- REGISTERBANK / NOREGISTERBANK

Sekundäranweisungen: (dürfen mehrmals auftreten und werden mit \$ eingeleitet)

- EJECT
- INCLUDE
- LIST / NOLIST
- GEN / NOGEN
- SAVE / RESTORE
- SET / RESET

- IF
- ELSEIF
- ELSE
- ENDIF

### **Beispiel-Quellmodule**

Beispiel 1: Datentransfer, Verknüpfung und Ausgabe

Ein im Festwertspeicher befindliches Datenfeld ist in den internen RAM des µC zu kopie-Aufgabe: ren, dort zu bearbeiten und anschließend taktgesteuert über ein Parallelport auszugeben.


#### Lösung:

1. Programmtechnische Realisierung der Generierung eines Datenfeldes im Programmspeicher:

An geeigneter Stelle des Quellmoduls wird mittels der DB- oder DW-Assemblerdirektive ein Feld zusammenhängender Bytes erzeugt und mit den angegebenen Werten initialisiert. Feldposition (Label): STEUERFELD

Feldgröße: 20Byte STEUERFELD: db 20,13,98,255,1 : dezimal db 62h,0ffh,0e1h,55h,73h ; hexadezimal db 23o,153o,77o,16o,377o; oktal db 110b,11111111b,101b db 11001100b,11b


2. Zur Bearbeitung muss dieses Feld in den internen RAM des µC kopiert werden:



3. Bearbeitung des Datenfeldes:


Aufgabe: Einzelne Bitstellen sind zu löschen Schleifenvorbereitung wie unter :Bit 0 und Bit 5 bleiben unverändert, alle anderen Bitstellen Pkt.2 ANDMASKE egu 00100001b ; ... werden gelöscht Da einige Verknüpfungen, so B.#20 mov Datenanzahl laden r0,#PUFFER ; Datenpufferzeiger laden auch der UND-Befehl, nur im mov ANDSCHLEIFE: Akku durchgeführt werden kön-A,@r0 ; Datenbyte in Akku laden mov nen, benutzt man wieder die indi-A,#ANDMASKE; AND-Verknüpfung im Akku anl rekte Adressierung Ergebnis zuzück in das Feld mov @r0,A Datenpufferzeiger erhöhen für den Datentransport zum und inc r0 djnz B, ANDSCHLEIFE; Schleifendurchlaufsteuerung vom Akku.

4. Von einem externen Takt gesteuerte byteweise Ausgabe des modifizierten Datenfeldes:



#### Beispiel 2: 16-Bit-Arithmetik

Aufgabe: Es ist die Summe von zwei im internen Datenspeicher befindlichen 16-Bit-Operanden zu bilden. Die 3-Byte-Summe ist in den Registern R0 (High\_Teil) bis R2 (Low\_Teil) der Registergruppe 3 zu verwalten.



Beispiel\_3: 16-Bit-Vergleichsoperation

Aufgabe: Es sind zwei im internen Datenpeicher befindliche 16-Bit-Operanden zu vergleichen. Als Ergebnis sind über das Port 5 drei LED-Elemente folgendermaßen zu aktivieren:

```
OP1 > OP2 - P5.0 = 1
OP1 = OP2 - P5.1 = 1
OP1 < OP2 - P5.2 = 1
```

Lösung: OP1: ds 2 ; die beiden Summanden, getrennt nach oberen und niederen 8-Bit-Teil, befinden Bei dem 8-Bit-Prozessor OP2: 2 ds ; sich im int. RAM, deshalb zwei Byte res. hat man die High- und Low-Teile der beiden LED Loeschmaske equ 11111000b Operanden getrennt zu P5,#LED Loeschmaske; vor dem Vergleich alle LED's aus anl vergleichen. erster High Teil in Akku mov A,OP1 A,OP2,TESTGRH ; und mit 2. High\_Teil vergleichen cjne Zuerst vergleicht man die ; beide High Teile sind gleich, also noch Low Teile vergleichen A,OP1+1 ; erster Low Teil in Akku mov beiden High-Teile, A.OP2+1.TESTGRL ; und mit 2. Low Teil vergleichen cine bei Gleichheit noch die ; beide Operanden sind gleich, also P5.1 = 1 beiden Low-Teile. setb **ENDE** imp TESTGRL: ; Welcher Low Teil ist größer? (C-Flag-Auswertung) Bei Ungleichheit der ; springe, wenn C=0, also OP1 L > OP2 L inc LED1 AN High-Teile zeigt im Er-LED3\_AN springe, wenn C=1, also OP2 L > OP1 L jmp gebnis des CJNE-Befehls TESTGRH: ; Welcher High Teil ist größer? (C-Flag-Auswertung) das C-Flag die Relation ; springe, wenn C=0, also OP1 H > OP2 H LED1\_AN jnc der beiden Operanden an. LED3 ÁN: ; OP2 ist größer als OP1 setb P5.2 **ENDE** jmp LED1 AN: ; OP2 ist kleiner als OP1 setb P5.0 ENDE:

### Assemblerlisting des Praktikum-Rahmenprogramms

DOS MACRO ASSEMBLER A51 V5.50
OBJECT MODULE PLACED IN PRAKT.OBJ
ASSEMBLER INVOKED BY: C:\C51P\BIN\A51.EXE PRAKT.A51 NOSB XR DB NOMO EP

```
LOC OBJ
                  LINE
                           SOURCE
                           ; Hochschule für Technik und Wirtschaft Dresden (FH)
                           ; FB ET, Praktikum Mikrocontrollertechnik
                           ;-----
                      5
                           ; Projekt: Microcontrollersteuerung
                          ;Modul: prakt.a51
                     6
                     7
                          ;System:
                                     SAB80C517A ( MCB517AC/KEIL )
                           ;Aufgabe: Rahmenprogramm zu allen Praktikumsaufgaben
                     8
                     9
                                     In diesen 8051-Programmrumpf sind an den
                                    geeigneten Stellen die notwendigen Programm- *
                     1.0
                                    zeilen einzufügen.
                     11
                    12
                          ; Autor: J. Huhle HTWD
                    13
                          ; huhle@htw-dresden.de
                    14
                                                             Tel.: HA 2542
                           ;Datum: 08.05.2002
                    1.5
                    17
                           ;bearbeitet von:
                           1.8
                    19
                    20
                          $include(reg517a.inc)
                                                  ;Register Symboldefinitionen
                    219
                   220
                           ; Definitionen für verschiebare (relocatable)...
                   221
                         mainprog segment code ; ... Programm-
                         const segment code ; Konstanten-
main_data segment data ; Daten- und
main_bits segment bit ; Bitsegmente
                   222
                   223
                   224
                   225
                           ;*** glob. Nutzervereinbarungen und -definitionen ***
                   226
                           ; Konstanten
                   227
                           t0rel equ 0-5000 ; T0_Reloadwert, @12MHz T_INT = 5ms
mask1 equ 0efh ; Initialwert für MASKE
user_psw equ 8 ; Name für eine Registerbank_Adresse
 EC78
                   228
 OOEF
                   229
 0008
                   230
                   231
                           ; Variable in der Reg_Bank 1 (Beispiele)
                   232
                                 dseg at 8 ; nutzt RG1 RO.. max. 8 Byte
                   233
                             MASKE: ds 1
0008
                   234
                                               ; ein Byte für MASKE res. (entspricht RO)
                             POINTER: ds 1 ; ein Byte für POINTER res. (entspr. R1)
0009
                   235
                   236
                   237
                           ; Variable im frei nutzbarem Register Bereich (ein Beispiel)
                   238
                               rseg main bits
0000
                   239
                             Signal: dbit 1
                                                 ; Anwender-Signalflag
                   240
                                 rseg main data
                             PUFFER: ds 4 ; vier Byte für Puffer reserviert
0000
                   241
                                 iseg at 0e0h
____
                   242
00E0
                   243
                             usersp: ds 20h ; Reservierung für Stack ab E0H
                   244
                           ;----- Programmstart ab PC=0000 ------
                   245
                   246
                                 cseg at 0
0000 020000 F
                   247
                                                 ; Der Sprung zur Startmarke wird
                                          start
                                                 ; notwendig, da ab PC=0003
                   248
                   249
                                                 ; INT Einsprünge liegen können
                   250
                   251
                           ;----- Interrupteinsprungadressen ------
                   252
                           ; Einsprung der TO-OV-ISR
                   253
                                  cseg at 0bh
000B 020000 F
                   254
                                          t0_isr ; Sprung zur eigentlichen ISR,
                   255
                                                  ; da ab PC=0013h weitere ISR möglich
                   256
                          ;---- Initialisierungsteil mit UP-Aufruf von userinit ----
                   257
                   258
                                  rseg mainprog
                                  org 100h
                                          ; alle INT's sperren
sp, #usersp-1; Stacknoint;
0100
                   259
0100 C2AF
                   260 start: clr
                  261
0102 7581DF
                                                         ; Stackpointer festlegen
                                  mov
                  262
                               ; Arbeitsregister 0...255 löschen
                263 mov
264 clr
265 mov
266 regcle: mov
0105 75D000
                                  mov psw,#0
0108 E4
                                          а
                                        r0,#255
@r0,a
                                                        ; Zähler r0 laden
0109 78FF
010B F6
                                                        ; Löschschleife
010C D8FD
                   267
                                  djnz
                                        r0, regcle
```

### Fortsetzung des Assemblerlistings

```
; USER_Variablen initialisieren
                                        268
                                                                ;RG1 (PSW=8) (Beispiel)
mov psw, #user_psw
                                        269
010E 75D008
                                      270
                                     271
272
                                                                     mov r0,#mask1 ; MASKE initialisieren
mov r1,#PUFFER ; R1 wird als Zeiger genutzt
mov PUFFER,#5 ; Puffer mit 5 initialisieren
0111 78EF
                                                                    mov
0113 7900
                          F
                                                                     mov
0115 750005 F
                                    273
                                      274
                                                               ; On-Chip Peripherie initialisieren
                                      275
0118 120000 F
                                                                     call OnChipInit
011B D2AF
                                       276
                                                                      setb
                                                                                     eal
                                                                                                                    ; INT freigeben
                                       277
                                        278
                                                     ;----- Hauptprogramm -----
011D
                                        279
                                                      main: ; Hauptprogrammschleife
                                                      ; muss mit Leben erfüllt werden
; hier werden alle nicht zeitkrtischen Funktionen gerufen
                                        280
                                        281
                                                                     jmp
011D 80FE
                                        282
                                                                                   main
                                        283
                                       284
                                                     ;----- T0_ISR Basiszeitgeber -----
                                                t0_isr: mov th0, #high t0rel; T0_reload mov t10, #low t0rel
011F 758CEC
0122 758A78
                                       285
                                     286
                                                              niov push psw
                                   287
0125 C0D0
                                     288
289
                                                                   push acc
mov psw, #user_psw
0127 C0E0
0129 75D008
                                      290
                                                                ;ISR action (Beispiel)
                                       291
                                                                 ;muss mit Leben erfüllt werden
012C 09
                                        292
                                                                    inc P4 ; LED-Kette manipulieren
                                       293
                                                                 ; hier alle taktgesteuerten Funktionen realisieren
                                                   t0isren:pop acc
012D D0E0
                                      294
012F D0D0
                                       295
                                                                  pop
                                                                                     psw
0131 32
                                       296
                                                                     reti
                                                     ;----- ENDE der TO_ISR -----
                                       297
                                        298
                                                      299
                                                            UP ONCHIPINIT
                                        300
                                        301
                                                               Initialisierung der benötigten On-chip- *
                                                     ; peripherie (Timer, INT-System...)
                                        302
                                                      303
                                                OnChipInit:
0132
                                       304
                                       305
                                                      ;Timer0-Initialisierung
0132 758CEC
0135 758A78
                                      306
307
                                                                   mov th0, #high torel
                                                                  mov tl0, #low t0rel
mov tmod, #1 ; 16-Bit_timer
setb et0 ; INT_Freigabe
setb tr0 ; T0-start
0138 758901
                                      308
                                      309
013B D2A9
013D D28C
                                       310
                                       311
                                                              ;u.U. ser.Schnittstelle initialisieren
                                       312
                                                                     ;siehe conea0.inc
                                        313
                                                                ;INT-Prioritäten festlegen
                                                                    mov ip0,#00000000b ;
mov ip1,#00000010b ; T0 auf Stufe2
013F 75A900
                                        314
0142 75B902
                                       315
0145 22
                                        316
                                                                                                                     ; Ende des UP
                                                                     ret
                                        317
                                        ; include (conea0.inc); ;
                                                                                                                     ; z.B.
                                        320
                                       rseg const ; z.B. für LCD-Texte ; z.B. für LCD-Texte ; the second const ; z.B. für LCD-Texte ; the second const ; z.B. für LCD-Texte ; the second const ; the second const ; z.B. für LCD-Texte ; the second const ; the secon
0000
                                      324
                                                                                  'LCD-OK',0
0000 4C43442D
0004 4F4B00
                                        325 LCD_Text2:
0007
0007 302C3030
                                                                                     '0,000 Volt',0
                                       326
000B 3020566F
000F 6C7400
                                                     ***************
                                        327
                                        328
                                                                                                                    ; Programmende
ASSEMBLY COMPLETE. 0 WARNING(S), 0 ERROR(S)
```




Bild8: Blockschaltbild des Mikrocontroller - Moduls