Fakultät Elektrotechnik



Hochschule für Technik und Wirtschaft Dresden University of Applied Sciences

Friedrich-List-Platz 1, 01069 Dresden ~ PF 120701 ~ 01008 Dresden ~ Tel.(0351) 462 2437 ~ Fax (0351) 462 2193

Praktikum Elektronik für FB Informatik

Versuch **Digitale Grundschaltungen**

1 Allgemeine Hinweise

Die Aufgaben zur Versuchsvorbereitung sind vor dem Versuchstermin von jedem Praktikumsteilnehmer **als Hausaufgaben schriftlich** auszuführen. Sie sind Bestandteil des Protokolls und werden in die Bewertung des Versuches einbezogen. Ebenso **zur Vorbereitung** des Praktikums gehört, sich über **alle** Versuchsaufgaben zu informieren und diese soweit das möglich ist theoretisch vorzubereiten (Formeln, Diagramme, Tabellen, Literaturstudium).

Jede Praktikumsgruppe fertigt ein Protokoll an, welches innerhalb von 2 Wochen abzugeben ist. Die im Versuch erforderlichen Diagramme sind auf Millimeterpapier zu zeichnen oder computergestützt anzufertigen.

Bei der Versuchsdurchführung sind die Messschaltungen mit Hilfe der am Versuchsplatz vorliegenden Versuchsanordnung aufzubauen. Dazu werden die Bauelemente durch Verbindungskabel bzw. -brücken mit dem Versuchsaufbau verbunden oder gebrückt und die Messgeräte angeschlossen.

Alle zu diesem Versuch notwendigen Verbindungskabel und -brücken sowie sämtliche Adapter sind in dem zum Versuch gehörenden Zubehörkasten vorhanden.

Die Frontplatte des Versuchsaufbaus (Digital-Board) ist in der Anlage dargestellt.

Beachten Sie:

- Auf- und Abbau der Messschaltungen und alle Veränderungen an der Messschaltung dürfen nur im spannungslosen Zustand vorgenommen werden (Netzschalter Digital-Board).
- Die Polarität der unsymmetrischen (einseitig geerdeten) elektronischen Messgeräte ist zu beachten.


Die Berechnungen, Erläuterungen und das Ausfüllen der Diagramme sollte möglichst direkt in der Anleitung erfolgen. Für die dazu notwendigen Ausführungen ist in den Textabschnitten zu den Vorbereitungs- bzw. Messaufgaben Platz vorhanden (als Tabelle oder eingerahmt).

Die Anschlussbelegungen und wichtige Kennwerte der verwendeten Schaltkreise sind in der Anlage zusammengestellt.


Ebenfalls in der Anlage finden Sie die Schaltkreis-Belegungen der Wechselfassungen des Digital-Boards, die Sie bei Versuchsbeginn vorfinden.

2 Vorbereitungsaufgaben


2.1. Geben Sie für die folgenden Grundgatter jeweils das Schaltsymbol (Ergänzung), die logische Gleichung und die Wahrheitstabelle an:




2.2 Geben Sie eine Realisierung der EXKLUSIV-OR-Schaltung unter ausschließlicher Verwendung von NAND-Gattern an.




2.3 Geben Sie die Schaltbelegungstabelle und die Bezeichnung für die dargestellte logische Schaltung an.



2.4 Geben Sie die Wahrheitstabellen folgender Schaltungen an.




Е	D	Q	\overline{Q}
X	1	0	1
닛			




Е	С	Q	$\overline{\overline{Q}}$
0	X	Q_{n-1}	$\overline{\overline{Q}}_{n-1}$
1			
0			
1			

2.5 Ergänzen Sie die angegebene Schaltung durch entsprechende Verbindungen und Rückführungen zu einem synchronen Zähler und geben Sie die dazugehörigen Pulsdiagramme an.


Anfangszustand: $Q_0 = Q_1 = Q_2 = 0$





3 Versuchsaufgaben

- 3.1 Realisieren Sie die logischen Funktionen Negation, NOR, OR und AND durch eine entsprechende Zusammenschaltung des in Wechselfassung 1 vorhandenen Vierfach CMOS NAND Gatters (*Anschlussbelegung siehe Anlage*) und vergleichen Sie das Ergebnis mit den Wahrheitstabellen in der Aufgabe 2.1.
- 3.2 Realisieren Sie eine Antivalenzschaltung unter Verwendung von NAND Gattern (NAND Gatter: Wechselfassung 1) und überprüfen Sie deren Funktionen.




3.3 Erweitern Sie die Antivalenzschaltung von Aufgabe 3.2 zu einem 1–Bit–Volladder. Tragen Sie die gemessenen logischen Zusammenhänge in der Wertetabelle ein.

X_1	X_2	S	Ü

3.4 (1) Wählen Sie aus den im Anhang angegebenen Schaltkreisen geeignete Typen zum Aufbau der nachstehenden Schaltung aus und realisieren Sie die Schaltung.

(Bemerkung: Lösen Sie diese Aufgabe nur theoretisch im Protokoll!)




Geben Sie die Schaltfunktion an (vor und nach einer möglichen Minimierung) und ergänzen Sie das angegebene Schaltsymbol.

(2) Vervollständigen Sie die Wertetabelle.

X_1	X_2	X_3	X_4	Y


3.5 Realisiern Sie aus zwei NAND-Gattern ein RS-Flipflop. Ergänzen Sie dazu die angegebene Schaltung und tragen das gemessene Verhalten in die Wertetabelle ein.



3.6 Gatterverzögerungszeit

Die messtechnische Bestimmung der mittleren Gatterverzögerungszeit t_D soll durch in Reihe geschaltete Inverter (*Fassung 7*) ermittelt werden.


Schalten Sie sechs Inverter in Reihe und bestimmen Sie die mittlere Gatterlaufzeit au_{Gatter} eines Inverters.



3.7 Spannungs-Übertragungs-Kennlinie

Zeichnen Sie das Verhalten der Ausgangsspannung eines Invertergatters als Funktion der Eingangsspannung in das Diagramm ein.

U _e /V	U _a /V
0	
5	



Hinweis:

Verwenden Sie für U_e die analog regelbare Gleichspannung "G- = 0V...5V". Finden Sie mittels Messung mit den Multimetern zunächst grob den Bereich des Überganges zwischen den beiden logischen Zuständen des Gatters und sehen Sie dann dort mehr Messpunkte vor, als im übrigen Teil der Kennlinie.

3.8 Statische und dynamische Untersuchungen an D-Flipflops


Überprüfen Sie die Funktionsweise für folgende relevante Eingangssignalbelegungen durch die Bestimmung der Ausgangspegel nach der aktiven Taktflanke.

Hinweis: Realisieren Sie die Taktsteuerung manuell mit dem Taster

\overline{S}	\overline{R}	D	Q	\overline{Q}
0	1	X		
1	1	0		
1	1	1		
1	1	0		
1	0	X		


3.9 Asynchronzähler

Schalten Sie die nachstehend skizzierten D-Flipflops zu einem 4-stufigen Asynchronzähler (ripple counter) zusammen.




Kontrollieren Sie die Ausgangssignale $Q_0 \dots Q_3$ mit den vorhandenen LEDs. Verwenden Sie den Grundzustand $Q_0 = Q_1 = Q_2 = Q_3 = 0$.

Wählen Sie $f_C = 0.1$ Hz, damit sich der Zähler optisch gut kontrollieren und das nachstehende Diagramm ergänzen lässt.




3.10 Realisieren Sie unter Verwendung von Zwei D – Flipflop – Bausteinen das als Prinzipschaltbild dargestellte Schieberegister mit seriellem Eingang.



Verbinden Sie die Ausgänge $Q_A \dots Q_D$ mit je einer LED. Takten Sie das Register mit einer Taktfrequenz von f = 1 Hz (*Hinweis: alternativ manuell mit dem Taster*) und beobachten Sie dabei die Ausgänge.

Setzen Sie mittels der Rücksetzeingänge den Inhalt des Registers auf Null. Legen Sie vor dem ersten Takt an den Eingang D_0 ein H-Signal (Impuls mit Taster). Erklären Sie die Wirkungsweise der Schaltung mit den nachstehenden Diagrammen.



3 Anhang

(A) Die Wechselfassungen des Digital-Boards sind mit folgenden Schaltkreisen bestückt:

Fassung	Schaltkreis	Erläuterung
1	74 HCT 00	4 NAND-Gatter
2	74 HCT 00	
3	D 174	2 D-Flipflops
4	D 174	
5	D 174	
6	D 174	
7	DL 004	6 Inverter
8	frei	
9	frei	
12	D 174	2 D-Flipflops

(B) Anschlussbelegungen der verwendeten Bausteine

	T		
Funktion	Far TTL	nilie CMOS	
			A1 1 14 4 ₀₀ A10 1 0 71
6 INVERTER	SN 7404 D 104 DL 004	74HCT04	Y1 2 13 A6 A2 1
			A1 1 14 14 14 A1
4 NAND	SN 7400 D100 DL 000	74HCT00	B1
2 D-FF	SN 7474 D 174 DL 074	74HCT74	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$

(C) Allgemeine Informationen zu TTL-Bausteinen

Alle Hersteller kennzeichnen die einzelnen Familien der TTL-Serie einheitlich wie folgt:

74 X X
74 ALS XX
74 AS XX
74 F XX
74 H XX
74 L XX
74 LS XX
74 S XX

Gemeinsame elektrische Daten der TTL-Serie

		L	Std	ALS	AS	F	Н	L	LS	S	
		min	4.75	4.75	4.75	4.75	4.75	4.75	4.75	4.75	٧
Betriebsspannung	UB	typ	5.0	5.0	5.0	5.0	5.0	5.0	5.0	5.0	V
		max	5.25	5.25	5.25	5.25	5.25	5.25	5.25	5.25	٧
Eingangsspannung	UIL	max	8.0	8.0	0.8	8.0	8.0	8.0	8.0	0.8	٧
R 1708 S	UIH	min	2.0	2.0	2.0	2.0	2.0	2.0	2.0	2.0	٧
Eingangsstrom	IL	max	-1.6	-0.2	-1.0	-1.2	-2.0	-0.18	-0.36	-2.0	mA
¥	I _{IH}	min	40	20	20	40	50	10	20	50	μΑ
Ausgangsspannung	UOL	max ¹)	0.4	0.35	0.35	0.35	0.2	0.2	0.5	0.5	٧
	UOH	min	2.4	3.2	3.2	3.4	3.4	3.4	2.7	2.7	٧
Ausgangsstrom ²)	OL	max	16	83)	20	20	20	4	83)	20	mA
Leistungsaufnahme/Gatter	P	typ	10	1	22	4	22.5	1	2	20	m۷
Laufzeit/Gatter	t _p	typ	10	4	1.5	2	6	33	9	3	ns

Ausgangsbelastbarkeit (Fan Out)

Die Ausgangsbelastbarkeit gibt an, von wieviel Lasteinheiten (N) der Baustein bei L-Potential einen Strom zu ziehen vermag, bzw. an wieviel Lasteinheiten er bei H-Potential einen Strom liefern kann.

Z.B. ist jeder Standard-Ausgang imstande, 10 Standard-Eingänge zu steuern. Ein Low-Power-Baustein kann dagegen nur einen einzigen Schottky-Eingang treiben. Nachstehende Tabelle gibt eine Übersicht für die übrigen Familien:


TTL-Treiber	TTL-Last							
	Std	ALS	AS	F	Н	L	LS	S
Std	10	20	8	20	8	40	20	8
ALS	10	20	10	20	4	40	20	10
AS	10	50	10	50	10	100	50	10
F	12	25	10	25	10	48	25	10
Н	12	25	10	25	10	50	25	10
L	2	10	1	10	1	20	10	1
LS	5	20	8	50	4	40	50	10
S	12	50	10	50	10	100	50	10

Bei der Anordnung der Familien bezüglich ihrer Leistungsaufnahme ergibt sich folgende Reihenfolge:

1	н	22.5 mW/Gatter
2	AS	22 mW/Gatter
3	S	20 mW/Gatter
4	Std	10 mW/Gatter
5	F	4 mW/Gatter
6	LS	2 mW/Gatter
7	L	1 mW/Gatter
8	ALS	1 mW/Gatter

gilt für unbelastete Ausgänge bei 1 kHz und einem Tastverhältnis von 50%

Leistungsverbrauch



Typischer Leistungsverbrauch je Gatter in Abhängigkeit

¹⁾ bei I_{OL} max
2) bei U_{OL} max
3) bei gepufferten Ausgängen 40mA

(D) Übersicht über die gebräuchlichsten Schaltkreisfamilien

Familie	Тур	Präfix	Betriebs- spannung	Verlust- leistung	Gatter- laufzeit	Laufzeit- Leistungs- Produkt
				$P_{\rm v}$	t _{pd}	$P_{\rm V} \cdot t_{\rm pd}$
TTL						
standard	7400	SN, MC, DM, ⊔	5 V	10 mW	10 ns	100 pJ
LP Schottky	74 LS 00	SN, MC, DM, L	5 V	2 mW	10 ns	20 pJ
Schottky	74 S 00	SN, DM, L	5 V	19 mW	3 ns	57 pJ
LP advanced	74 ALS 00	SN, MC, DM	5 V	1 mW	4 ns	4 pJ
fast	74 F 00	F, MC, ⊔	5 V	4 mW	3 ns	12 pJ
advanced	74 AS 00	SN	5 V	10 mW	1,5 ns	15 pJ
ECL						
standard	10.100	MC, F, ⊔	-5,2 V	35 mW1	2 ns	70 pJ
standard	10.200	MC, I, L	-5,2 V	35 mW ¹	1,5 ns	53 pJ
high speed	1.600	MC	- 5,2 V	70 mW ¹	1 ns	70 pJ
nigh speed	10 H 100	MC	-5.2 V	35 mW ¹	1 ns	35 pJ
	100.100	F, ⊔	-4.5 V	50 mW ¹	0,75 ns	38 pJ
	100 E 100	M	-4.5 V	30 mW ¹	0,6 ns	18 pJ
	100 L 100		1,5 1	<i>30</i> 	0,0 110	
CMOS						80000 • 00
standard	4.000 14.000	CD, TC MC	5 V 15 V	$0.3 \frac{\mu W}{kHz}$	90 ns	$0,03 \frac{pJ}{kHz}$
	74 C 00	мм	15 V	$0.3 \frac{\mu W}{kHz}$ $3 \frac{\mu W}{kHz}$	30 ns	0,09 ^{pJ} kHz
high speed	74 HC 00 74 HCT 00	{MC, MM, SP SN, TC, PC, CD}	5 V	$0.5 \frac{\mu W}{kHz}$	10 ns	$0,005 \frac{pJ}{kHz}$
advanced	74 AC 00 74 AC T 00	SN, PC, F SN, F	5 V	$0.8 \frac{\mu W}{kHz}$	3 ns	$0,002\frac{pJ}{kHz}$

¹ inklusive ein Emitterwiderstand mit 50 Ω nach $V_{TT} = -2V$, der im Mittel 10 mW beiträgt

Abb. 9.46 Übersicht über die gebräuchlichsten Familien in TTL-, ECL- und CMOS-Technik. LP bedeutet low power

Am	AMD	DM, MM	National
F	Fairchild	CD	RCA
HD	Hitachi	Ш	Signetics
MC	Motorola	SN	Texas Instr.
PC	Valvo	SP	SPI
M	SGS	TC	Toshiba

Abb. 9.47 Präfixe der verschiedenen Hersteller

(E) CMOS-Bausteine


Die gemeinsamen elektrischen Daten der CMOS-Serie sind:

Absolute Grenzwerte: (bei USS = Masse = 0) Max. Bereich der Betriebsspannung: -0.5 ... +18V Upp UI 0.5 ... (UDD+0.5)V Max. Bereich der Eingangsspannung: 10mA Max. Eingangsstrom: 11 Max. negativer Eingangsstrom: 10mA Max. Gesamtverlust-Leistung Ptot 400mW Max. Bereich der Umgebungs-Temperatur TU -40 ... +85°C -65 ... +150°C Max. Bereich der Lager-Temperatur


Die gemeinsamen elektrischen Daten der HCMOS-Serie sind:

Absolute Grenzwerte:				
Max. Bereich der Betriebsspannung:	UDD	*	-0.5 +7.5V	
Max, Eingangsspannung	Uį		0.5 (UDD +0.5)	
Max, Ausgangsspannung	Uo		0.5 (UDD +0.5)	
Max. Eingangsstrom	l _k		±20mA	
Max. Ausgangsstrom	6.50			
Standard-Ausgänge	l _o	-	±25mA	
Bustreiber-Ausgänge	l _o	-	±35mA	
Max. Gesamtverlust-Leistung	-			
Plastik- und Keramik-DIL	Ptot	-	500mW	
Plastik-Mini-Gehäuse (SO)	Ptot	-	200mW	
Empfohlene Betriebswerte:				
Betriebsspannungen: HC-Typen	Upp	-	+2.0 +6.0V	
HCT-Typen	UDD		+5V (±10%)	
Eingangs-Anstiegs- und Abfallzeiten				
(außer für Schmitt-Trigger-Eingäng	e)			
min;	tr, tf	=	6ns	
max: UDD = 2.0V	tr. tf		1000ns	
UDD = 4.5V	tr, tf		500ns	
UDD = 6V	tr, tf	-	400ns	
Max. Bereich der Umgebungstemperatur			-40 +85°C	
and the second second				

Durchlauf - Verzögerung



Abhängigkeit der Durchlauf-Verzögerung von der Lastkapazität.



Abhängigkeit der Durchlauf-Verzögerung von der Betriebsspannung.

(F) Layout Digital-Board

