

# **UNIDADE II**

# Circuitos Lógicos Digitais

Prof. MSc. Roberto Leminski


- Duas ou mais Portas Lógicas podem ser associadas, formando um Circuito Lógico.
- Cada Circuito Lógico pode ser expresso por uma expressão lógica, que possuirá uma ou mais entradas e, apenas, uma saída.

#### Algumas observações podem ser feitas em relação à associação de Portas Lógicas:

- As entradas de uma associação de Portas Lógicas serão as entradas básicas do circuito ou as saídas de outras Portas Lógicas, e sempre haverá, apenas, uma única saída para cada Porta Lógica;
  - Quando houver a negação de uma ou mais entradas, as quais estejam ligadas por uma Porta Lógica; a Porta Lógica da negação (NOT) vem antes da entrada da Porta Lógica que associa as duas proposições.

- Para obter o Circuito Lógico, correspondente a uma dada expressão lógica, não é necessário resolver a tabela verdade da expressão.
- A construção de um Circuito Lógico pode ser feita da forma inversa à qual resolvemos uma tabela verdade: a última operação lógica será a saída final do circuito, e as suas entradas serão definidas pelas expressões que este operador conecta.
- Repetimos este processo até chegarmos nas entradas originais do circuito.

- Por exemplo, construir o circuito S = X + (Y ⊕ W), onde S é a saída.
- A saída S é obtida por meio da conexão de dois elementos, por meio de uma porta OR.
- Uma das entradas da última porta lógica é a NOT X.
- A outra entrada é uma porta NXOR.
- Esta porta NXOR tem como entradas Y e (NOT W).



Para identificarmos a saída do circuito, construímos a tabela verdade do mesmo, na ordem inversa em que elaboramos o circuito:


$$S = \overline{X} + \overline{(Y \oplus \overline{W})}$$

- (1): W
- (2): Y ⊕ W
- (3): (Y ⊕ W)
- (4): X
- $S = \overline{X} + \overline{(Y \oplus \overline{W})}$


X	Y	W	(1)	(2)	(3)	(4)	S
0	0	0	1	1	0	1	1
0	0	1	0	0	1	1	1
0	1	0	1	0	1	1	1
0	1	1	0	1	0	1	1
1	0	0	1	1	0	0	0
1	0	1	0	0	1	0	1
1	1	0	1	0	1	0	1
1	1	1	0	1	0	0	0

- Mais um exemplo: construir o circuito S = (M + N̄ + O) ⋅ M ⋅ (N ⊕ Ō), onde S é a saída.
- A saída S é obtida por meio da conexão de três elementos, por meio de uma porta AND.
- Uma das entradas da última porta lógica é a M.
- Outra das entrada é uma porta XOR conectando N e (NOT O).
- A última das entradas é uma porta OR de três entradas conectando M, (NOT N) e O.
- Este circuito, se tentarmos desenhar linearmente, apresentará grande quantidade de cruzamentos entre as linhas de conexão.

- Para estes casos, representamos o circuito, de forma que cada entrada seja representada por uma linha vertical.
- Um bolinha irá marcar onde há uma conexão entre as duas linhas.



Assim, o circuito  $S = (M + \overline{N} + O) \cdot M \cdot (N \oplus \overline{O})$  ficará:



Para identificarmos a saída do circuito, novamente, construímos a tabela verdade do mesmo, na ordem inversa em que elaboramos o circuito:

$$S = (M + \overline{N} + O) \cdot M \cdot (N \oplus \overline{O})$$

- (1): N
- (2):  $(M + \overline{N} + O)$
- (3): Ō
- (4): (N ⊕ Ō)
- $\blacksquare S = (M + \overline{N} + O) \cdot M \cdot (N \oplus \overline{O})$


M	N	0	(1)	(2)	(3)	(4)	S
0	0	0	1	1	1	1	0
0	0	1	1	1	0	0	0
0	1	0	0	0	1	0	0
0	1	1	0	1	0	1	0
1	0	0	1	1	1	1	1
1	0	1	1	1	0	0	0
1	1	0	0	1	1	0	0
1	1	1	0	1	0	1	1

- Um Circuito Lógico onde a saída de cada Porta Lógica está conectada na entrada da outra, que está, posteriormente, a ela no circuito, como os que vimos nos exemplos, é chamado de <u>Circuito Combinacional</u>.
- Todo Circuito Lógico terá infinitos circuitos equivalentes, ou seja, que apresentam as mesmas saídas para as mesmas combinações de entradas.
- Um dos desafios do projeto de Circuitos Lógicos Digitais é encontrar, dentre estes infinitos circuitos equivalentes, o menor (com menos Portas Lógicas) que apresente a saída desejada.
  - Existem várias técnicas de se simplificar e reduzir um circuito sem alterar a sua saída.
  - Dentre estas técnicas, podemos destacar o uso das Leis da Lógica e os Mapas de Karnaugh.

#### Interatividade

Consideremos a saída do Circuito Lógico, na imagem a seguir. Este circuito poderia ser substituído por um circuito composto por, apenas, uma Porta Lógica, que seria a Porta:


- a) AND.
- b) XOR.
- c) NOR.
- d) NAND.
- e) NXOR.



#### Resposta

Consideremos a saída do Circuito Lógico, na imagem a seguir. Este circuito poderia ser substituído por um circuito composto por, apenas, uma Porta Lógica, que seria a Porta:

- a) AND.
- b) XOR.
- c) NOR.
- d) NAND.
- e) NXOR.



Α	В	(1): A AND B	(2): A NOR B	(1) OR (2)
0	0	0	1	1
0	1	0	0	0
1	0	0	0	0
1	1	1	0	1

## Construção e simplificação de Circuitos Lógicos

- Uma expressão lógica (e, por consequência, o seu Circuito Lógico correspondente) pode ter infinitas expressões equivalentes, ou seja, que apresentam uma saída igual para todas as combinações de entradas.
- Duas expressões equivalentes irão produzir a mesma tabela verdade, ou seja, a saída de cada linha da tabela será igual (supondo, é claro, que a sequência das entradas seja a mesma em ambas as tabelas).
- Do ponto de vista de Circuitos Lógicos Digitais, é interessante que sempre seja utilizado o menor circuito possível.
  - Assim, serão apresentadas as principais regras de Equivalência Lógica visando, sempre que possível, substituir uma expressão lógica por uma equivalente que possua menos Portas Lógicas.

# Simplificação de Circuitos Lógicos – Leis da Lógica

- Lei Idempotente:  $A + A \equiv A$  e  $A \cdot A \equiv A$
- Lei da Absorção: (A + B) · A ≡ A e (A · B) + A ≡ A
- Lei da Negação: (Ā) ≡ A
- Lei Associativa:  $(A \cdot B) \cdot C \equiv A \cdot (B \cdot C) \equiv A \cdot B \cdot C$  e  $(A + B) + C \equiv A + (B + C) \equiv A + B + C$
- Lei de DeMorgan:  $\overline{A} + \overline{B} \equiv \overline{A \cdot B}$  e  $\overline{A} \cdot \overline{B} \equiv \overline{A + B}$ 
  - Lei Distributiva:  $A + (B \cdot C) \equiv (A + B) \cdot (A + C)$  e  $A \cdot (B + C) \equiv (A \cdot B) + (A \cdot C)$

# Simplificação de Circuitos Lógicos – Leis da Lógica

- Lei da Identidade: A · T ≡ A e A + C ≡ A, onde T representa uma Tautologia e C representa uma Contradição.
- Equivalência do OU Exclusivo:  $A \oplus B \equiv (\overline{A} \cdot B) + (A \cdot \overline{B}) = \overline{A \oplus B} \equiv (A \cdot B) + (\overline{A} \cdot \overline{B})$
- Lei do Complementar:  $A \cdot \overline{A} = 0$  e  $A + \overline{A} = 1$
- Todas as Leis da Lógica apresentadas são uma equivalência de duas direções: podemos, sempre, substituir uma expressão por outra equivalente.
  - Usualmente, procuramos sempre reduzir o número de portas lógicas para obter um Circuito Lógico menor, mas, em alguns casos, podemos realizar a operação inversa.

#### Simplificação de Circuitos Lógicos – Leis da Lógica

- Além das regras de equivalência apresentadas, uma outra forma de simplificar as expressões lógicas que contenham, apenas, as portas lógicas NOT, AND e OR é por redução algébrica.
- Neste caso, consideramos como se os operadores lógicos fossem os operadores aritméticos correspondentes.

<u>Exemplo</u>: consideremos a expressão lógica (A · B · C) + (A · D). Como a entrada A é comum a ambos os termos que estão conectados pela "soma" (Porta Lógica OR) podemos isolá-la, obtendo, assim:

$$(A \cdot B \cdot C) + (A \cdot D) \equiv A \cdot (B \cdot C + D)$$

- A situação mais comum ao se projetar Circuitos Lógicos é partir da saída desejada, e obter e construir o circuito que forneça esta saída.
- A forma mais simples de se obter uma expressão lógica é a partir da própria tabela verdade da saída desejada. Este método, embora garanta um circuito que atenda às necessidades, tem a desvantagem de resultar em um circuito, muitas vezes, grande e redundante.

Este método pode ser implementado em poucas etapas:

- 1. Montar a tabela verdade para o circuito desejado;
- 2. Identificar, na tabela, as linhas para as quais a saída tem valor lógico 1;
  - 3. Para cada linha corresponderá uma associação de todas as entradas por meio da Porta Lógica AND;
  - 4. Para cada associação obtida no item anterior, caso uma entrada tenha valor lógico 0, a entrada receberá uma negação;
  - 5. Todas as expressões obtidas serão conectadas por meio de uma porta OR.

Exemplo: considere que se deseja o circuito cuja saída é indicada na tabela verdade:

Р	Q	R	Saída	
0	0	0	0	
0	0	1	1	$\overline{P} \cdot \overline{Q} \cdot F$
0	1	0	1	P·Q·F
0	1	1	0	
1	0	0	1	$P \cdot \overline{Q} \cdot \overline{F}$
1	0	1	0	
1	1	0	0	
1	1	1	1	P · Q · F
				-

 Assim, uma expressão lógica que resultará na saída desejada será obtida pela junção das quatro expressões unidas por uma porta OR:

Saída = 
$$(\overline{P} \cdot \overline{Q} \cdot R) + (\overline{P} \cdot Q \cdot \overline{R}) + (P \cdot \overline{Q} \cdot \overline{R}) + (P \cdot Q \cdot R)$$

Como cada entrada, assim como a sua respectiva negação, aparece duas vezes ao longo dos termos, podemos selecionar qualquer uma delas para realizar a simplificação, que resultará no mesmo resultado. Arbitrariamente, selecionamos a Negação de P e P para serem isolados:

$$(\overline{P} \cdot \overline{Q} \cdot R) + (\overline{P} \cdot Q \cdot \overline{R}) \equiv \overline{P} \cdot (\overline{Q} \cdot R + Q \cdot \overline{R}) \equiv \overline{P} \cdot (Q \oplus R)$$


$$(P \cdot \overline{Q} \cdot \overline{R}) + (P \cdot Q \cdot R) \equiv P \cdot (\overline{Q} \cdot \overline{R} + Q \cdot R) \equiv P \cdot (\overline{Q} \oplus R)$$

Juntando novamente, teremos:

Saída = 
$$\overline{P} \cdot (Q \oplus R) + P \cdot (\overline{Q \oplus R})$$

Fazendo P como um termo e (Q ⊕ R) como outro, podemos observar que temos "(Negação do primeiro termo E o segundo termo) OU (primeiro termo E Negação do segundo termo)", o que é equivalente ao OU Exclusivo:

Saída = 
$$P \oplus Q \oplus R$$



#### Interatividade

Consideremos o Circuito Lógico cuja expressão é Saída =  $[(M \oplus N) \oplus (M + N)] + M \cdot N$ . Este circuito pode ser simplificado como sendo:

- a) M + N.
- b) M.
- c) N.
- d) M·N.
- e)  $M \oplus N$ .

## Resposta

Consideremos o Circuito Lógico cuja expressão é Saída =  $[(M \oplus N) \oplus (M + N)] + M \cdot N$ . Este circuito pode ser simplificado como sendo:


- a) M + N.
- b) M.
- c) N.
- d) M · N.
- e)  $M \oplus N$ .

M	N	Saída
0	0	0
0	1	0
1	0	0
1	1	1

#### Mapas de Karnaugh

- A obtenção de uma expressão lógica somente a partir de uma tabela verdade resulta em expressões lógicas, inicialmente, longas demais, que necessitam de todo um processo de simplificação para chegarmos em um circuito otimizado.
- Em 1952, o cientista da computação <u>Edward Westbrook Veitch</u> (1924-2013) desenvolveu um diagrama para a obtenção de Circuitos Lógicos. Este diagrama foi aperfeiçoado em 1953 pelo também cientista da computação <u>Maurice Karnaugh</u> (1924-) e passaram a ser conhecidos como Diagramas de Veitch-Karnaugh ou, simplesmente, <u>Mapas de Karnaugh</u>.

https://www.ithistory.org/sites/default/files/ honor-roll/mk.jpg



## Mapas de Karnaugh – Construção

 Este mapas são diagramas utilizados para a obtenção e a simplificação, e são chamados de mapas por fazer um mapeamento a partir de uma tabela verdade da função (expressão lógica).

Assim, para utilizarmos estes mapas, é necessária, ainda, a tabela verdade do circuito com o qual se deseja trabalhar. A sequência de construção é a seguinte:


- 1. Montar a tabela verdade da expressão lógica;
- 2. Acrescentar uma coluna na tabela verdade, numerando as linhas a partir de zero;
- 3. Constrói-se células tantas quantas forem as linhas da tabela verdade;
  - Coloca-se os valores das entradas do lado de fora de cada célula, divididos por linhas e colunas, de forma que cada célula corresponda a cada uma das combinações das entradas;
  - 5. Enumeram-se cada célula com o número da linha correspondente no canto superior esquerdo;
  - 6. Coloca-se os valores da saída da expressão lógica no centro de cada célula correspondente.

#### Mapas de Karnaugh – Análise

- Uma vez construído o mapa, é necessário analisá-lo e extrair a expressão lógica do circuito a partir dele.
- Para isto, iremos desconsiderar as células que contêm valor lógico 0, focando nas células que contêm valor lógico 1. Estas células serão agrupadas segundo as seguintes regras:
- As células devem ser agrupadas <u>vertical ou horizontalmente</u>, não podendo ser agrupadas na diagonal;
- Os grupos devem, sempre, conter uma quantidade de células que seja uma <u>potência de dois</u>:
   1, 2, 4, 8 etc.;
  - Uma célula pode fazer parte de mais de um grupo;
  - Todas as <u>células que contenha valor lógico igual a 1 devem</u> fazer parte de, pelo menos, um dos grupos;
  - Quanto maiores os grupos, mais simples será o circuito final;
  - Quanto menos grupos, também mais simples será o circuito final.

## Mapas de Karnaugh – Análise

- Tendo sido construídos os grupos, cada grupo será representado pela associação por uma porta AND de cada entrada que é comum a todas as células do grupo (que será a entrada, caso o seu valor lógico seja 1, ou a negação desta entrada, caso o seu valor lógico seja 0).
- Caso o grupo seja uma única célula, ele será representado por todas as entradas do circuito (ou as suas negações, como será explicado).
- Por fim, todas as expressões resultantes de cada um dos grupos serão associadas por meio de uma Porta Lógica OR.



Para ilustrar, consideremos como exemplo a obtenção de um Circuito Lógico que resulte na saída indicada na tabela verdade a seguir:

Р	Q	R	Saída	Linha
0	0	0	0	0
0	0	1	1	1
0	1	0	0	2
0	1	1	0	3
1	0	0	1	4
1	0	1	1	5
1	1	0	1	6
1	1	1	1	7


- A construção de um Mapa de Karnaugh para as três entradas segue o método listado: 8 células serão construídas, cada uma representando uma das combinações das entradas.
- Desta forma, a dimensão que contenha 4 células (linhas ou colunas) deverá representar um par de valores lógicos das entradas. Para uma melhor utilização do mapa, a ordem das células deve ser tal, que não haja a alteração dos dois valores lógicos de uma célula para a seguinte.

\ P(				
R\	00	01	11	10
	0	2	6	4
0				
	1	3	7	5
1				


 Acrescentamos os valores em cada respectiva célula (a numeração serve, apenas, para facilitar a transposição da tabela para o mapa).

Р	Q	R	Saída
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

Linha	1
0	
1	
2	
3	
4	
5	
6	
7	



Agrupamos os valores 1 no mapa:




$$\overline{P} \cdot \overline{Q} \cdot R = \overline{(P + Q)} \cdot R$$

Saída = 
$$\overline{(P + Q)} \cdot R + P$$

Р	Q	R	Saída
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

Saída = 
$$\overline{(P + Q)} \cdot R + P$$




#### Mapas de Karnaugh

- Mapas de Karnaugh podem ser utilizados para os circuitos com qualquer quantidade de entradas.
- Para os circuitos com duas entradas, o seu uso acaba sendo desnecessário, pois obter a expressão lógica a partir da tabela verdade é mais simples.
- Os mapas deixam de ser eficientes em questão de tempo para os circuitos com mais de seis entradas. Para os circuitos maiores são utilizados os recursos computacionais tais como: simulação numérica e algoritmos de Inteligência Artificial.

#### Interatividade

Consideremos o Mapa de Karnaugh indicado na figura a seguir. Qual é o número mínimo de grupos que podem ser feitos para englobar todos os valores iguais a 1?


- a) 2 grupos.
- b) 3 grupos.
- c) 4 grupos.
- d) 5 grupos.
- e) 6 grupos.



#### Resposta


Consideremos o Mapa de Karnaugh indicado na figura a seguir. Qual é o número mínimo de grupos que podem ser feitos para englobar todos os valores iguais a 1?

- a) 2 grupos.
- b) 3 grupos.
- c) 4 grupos.
- d) 5 grupos.
- e) 6 grupos.



# Mapas de Karnaugh – Otimização

- Como foi dito, quanto menos grupos e maiores forem os grupos em um Mapa de Karnaugh,
   mais simples será a expressão final e menor a necessidade de aplicar as simplificações.
- A distribuição das entradas no mapa, conforme explicada anteriormente, possibilita que um grupo possa ser conectado entre as extremidades, como se o mapa fosse cilíndrico.




## Mapas de Karnaugh – Otimização

- Em muitos casos, pode ocorrer que, para determinadas combinações de entradas em um circuito não haja uma saída específica.
- Isto pode ocorrer porque aquela combinação de entradas não pode ocorrer em situações reais, ou porque qualquer saída seja indiferente ao funcionamento.
- Nestes casos, diz-se que <u>esta saída é indiferente</u> e é, usualmente, indicada por um "X" na tabela verdade e no Mapa de Karnaugh do circuito. Para os efeitos da resolução do mapa, este valor indiferente pode assumir o valor 0 ou 1 conforme for mais conveniente.
  - Uma vez que um valor lógico é atribuído a esta entrada indiferente, todos os grupos do mapa devem considerar este valor; não é possível que esta saída seja 0 para os efeitos de um grupo e 1 para efeitos de outro, por exemplo.
  - Caso haja mais de um valor indiferente no mapa, cada um pode assumir o valor lógico mais conveniente, desde que respeitada a restrição anterior.


Obter a expressão lógica e o circuito resultante da tabela verdade a seguir:

Α	В	С	D	Saída	Linha
0	0	0	0	1	0
0	0	0	1	0	1
0	0	1	0	1	2
0	0	1	1	0	3
0	1	0	0	0	4
0	1	0	1	0	5
0	1	1	0	1	6
0	1	1	1	1	7
1	0	0	0	1	8
1	0	0	1	0	9
1	0	1	0	1	10
1	0	1	1	0	11
1	1	0	0	1	12
1	1	0	1	0	13
1	1	1	0	1	14
1	1	1	1	1	15





Saída = 
$$\overline{B} \cdot \overline{D} + B \cdot C + A \cdot \overline{C} \cdot \overline{D}$$
  
De Morgan  
Saída =  $\overline{(B + D)} + B \cdot C + A \cdot \overline{(C + D)}$ 

Saída = 
$$\overline{(B + D)} + B \cdot C + A \cdot \overline{(C + D)}$$



Considere o Mapa de Karnaugh a seguir:






#### Simplificando a expressão lógica:

$$P \cdot \overline{R} \cdot S + P \cdot R \cdot \overline{S} = P \cdot (\overline{R} \cdot S + R \cdot \overline{S}) = P \cdot (R \oplus S)$$

$$Q \cdot \overline{R} \cdot \overline{S} + Q \cdot R \cdot S = Q \cdot (\overline{R} \cdot \overline{S} + R \cdot S) = Q \cdot (\overline{R} \oplus S)$$

Saída = 
$$P \cdot (R \oplus S) + Q \cdot (\overline{R \oplus S})$$



#### Interatividade

Consideremos a tabela verdade a seguir. Após a construção do Mapa de Karnaugh, a saída simplificada será:

- a) NOT B.
- b) A AND B.
- c) A XOR C.
- d) B AND NOT A.
- e) CORA.

Α	В	С	Saída
0	0	0	1
0	0	1	X
0	1	0	Χ
0	1	1	X
1	0	0	1
1	0	1	X
1	1	0	0
1	1	1	0


#### Resposta

Consideremos a tabela verdade a seguir. Após a construção do Mapa de Karnaugh, a saída simplificada será:

a) NOT B.

- b) A AND B.
- c) A XOR C.
- d) B AND NOT A.
- e) CORA.

Α	В	С	Saída
0	0	0	1
0	0	1	X
0	1	0	X
0	1	1	X
1	0	0	1
1	0	1	X
1	1	0	0
1	1	1	0



#### Referências

- ALENCAR FILHO, E. Iniciação à Lógica Matemática. São Paulo: Ed. Nobel, 2008.
- IDOETA, I. V.; CAPUANO, F. G. *Elementos de eletrônica digital*. São Paulo: Érica, 1998.
- LIVRO-TEXTO da disciplina.

# ATÉ A PRÓXIMA!