- 2. 位相同期回路 (PLL) の代わりにクロック・ファンアウト・バッファを用いる。
- 3. 水晶発振器を整数倍の周波数のものに変更する。
- 4. コネクターの規格を MMCX から SMA に変更する。

3.2 什樣

要求分析に基いて、新しいアナログ基板 RHEA¹の 仕様を策定する。読み出し系の性能を決める上で、広 帯域性(高速化・高周波化)と省電力性(低電圧化・ 低電流化)をどう両立させるかが重要な点となる。

一般に回路の高速化・高周波化と低電力化はトレードオフの関係にある(図3.1)。回路は高速化・高周波化するほど、不要電磁波が増加し、他の電子機器に影響を与える。また、低電圧化や低電流化、動作マージンの減少により、ノイズ・マージンが低下することで、不要電磁波を受けて誤作動する蓋然性も高くなる。




図 3.1: 回路における広帯域性と省電力性の関係

3.2.1 アナログ基板のブロック図




図 3.2: RHEA のブロック図

図 3.2 に RHEA のブロック図を示す。RHEA は 2 チャンネル 14-bit の ADC と 2 チャンネル 16-bit の DAC を搭載し、それぞれに水晶発振器から分配した 200 MHz のクロックを入力する 2 。デジタル基板との接続は FMC LPC (Fpga Mezanine Card Low-Pin Count 160-pins) で行い、

¹RHEA は、「Rhea is a High spEed Analog board」の略で、南米に生息する陸鳥(ground bird)からその名を付けた。

 $^{^2}$ このクロックは FMC LPC を介して FPGA にも入力しており、これをシステム・クロックとして使うことを想定している。