MEMORIA LACHE

Introducció

SRAM = "Static", Es fem sour 6 tromton (en DRAM 1) i aixe la que signi méscar. Es fe servir com menuna caché. Més réprid que DRAM.

Localitat Temperal = Es refereix que nun dada la estat accedide una vegada, en mes probable que e torma a andir en un fitu presim.

Memoire Cashi: Situado extre CPU i RAM. Emmagatrema copier temporals de la RAM.

le sero fund é emagetremer devoler que en fain serve freguentment.

Pegistra DRAM DRAM DRAM DRAM DRAM SSDIADD

· Fallade: Primer 6 CPU lleger's le coulie. Se mo està en din "fallade"

Despée en copiare ele HP-OMC el bloc de 6 dads.

· Reemplayament: Si el bloc que bem de copiar esta oupart amb un bloc antic, a recupleya.

· Encert: Le clade si que està en l. MC.

Dissey basics d'une caché

Organitzarió de la memoria en blocs

(dades properes)

Cache quando bleco, mo dades sueltes", Bloc té mido TAMBLOC bytes que som potències de 2.

HP

GRANDE Bloc HPO TAMBLOC Mº bloc = @ Com que TAMBLOC és pot de 2, le divisicó cerregión a desplacient el log: (TAMBLOC) bots de meys per del mº bloc 1.

Bloc HP 1

Bloc HP 1

Bloc HP 1

Bloc offset = @ mod TAMBLOC | Això corrugion a agréen els logis (TAMBLOC) bits meys

Si es sollanta en copia tot significations de lo @

Per general volonitat (tot: que mo signi exact) surpre la la veleria que si @%T = X

er vo Sobre esembnt X txegle 0x10010000 - x = 0 i 0x10010010 - 0 x = 0 en can que T = 16

etiqueta = Identifican forme innice bloc de menon.

index = Det guine linia de caché en fari servin por quardor bloc

etiqueta: offset = Identifican part equin fico dinn el bloc.

Procedimet

- 1) S'extreu index de 6 direvé de menina
- 2) Es fa servir index peracudir limia en codie.
- 3) Comparar etiq de 6 direira mem ans l'etiq guadale en aquelle lime de 6 cache
- 4) if (etig==) Hit g else Miss, Carragan Mon bloc sobrencatint.

00101/000 chimien el 3 i trim i el m- que quede (0000 0101)2 = (5) io i agrect en el mº bloc. 00/01/000 al fer modul 4 agrésim 2 in terms (abans fem der) i aqueta ce 6 limie en Calu 000. 00/01000 aquità es l'etiqueta. Exemple memorie cachi

V etiquita Word 1 Word 2

1 0 x 0 0x0000 0000 0000 #la caché en equit exemple és de SB piraixo te ward 1, word 0. * Si le granderie del bloc de caché é mana gran li haire muelts miss (Donat que no hi haire muelts bloor al ser SRAM care) i codo miss. 1 have de fer copy gran a aixo faro priver lento. Certió de les escriptures Escripture immediat (Write-through) [Enort] S'essain simultàniament a 6 meniora cache i a 6 principal. D=0 \$ HC = MP (bloc) D=1 \$ M.C # MP (bloc) #Tenun df contingent caché serà sobreesunta. Escipture retardede (Write-back o Copy-back) [Enant] S'eseria només à l'eache. S'eseria à le HP quan le line de 6 Escripture and assignance (Write allocate) [Miss] Si es produix miss, copien el bloc a le MC (ignel que lecture). Escripture sense arrignació (No-Wate allocate) [Miss] Si en produex miss, modifiquem contingut en MP, com si mo hi haguis cache · Escriptura immediata anno assignació (MARS) [Hit]: Esvin a MP: MC a le vegade. [Miss]: Copis bloc MP-DMC i després escin MP: MC a le vegade. · Escriptura immediata sense assignació [Hit]: Esvin a MP; HC a lo vegado. #Records que SEMPRE MP+MC en car de miss en lectur difficantingnt MP-DNou, MC-DVell). [Kirs]: Nomi escriu en bloc de MP (Hi hanà · Escripture retardada amb assignació [Hit]: Nome s'even en MC i Bit Dirty = 1 (Hi hand obf cont. MP o Vell, MC - o Now) [Miss]: Store - Copia el bloc MP + MC i miedifica MC ? D=1. Load + Copia MC - MPK a despui el bloc de MP + MC. Com que is Ld D=0.

Exemple: 0x00000028 = (0000. 0010 1000)2 on Bloc 2 #Bloc MP=5 : 22 lines /#Gina = 1/

Mesure de rendiment taux = Tenpo de servei d'uno reference a memoria Itacces = thi, + tp. 1 th = Teys per determinar si és evert o fallade tp = Terpo penal traca per resolute referenca Ouen tinguem escripture immediata. Siperiorem que no coldre esperar de HP. Buffer d'Escriptura: Lectua - Evert Lectus - Falloob bloc mod: 2 t block + the & bloc mo mod: tbloc + th Escriptus - Encert Escriptus - Fallodo doc mod: 2 t. brock +th


block mod: tblock +th


tp = 9m (2*tblock +th) + (1-7m) (tblock +th)

Repropored modelines. tp=(1+Pe)(tblock+th) tima = the + (M) to taxe miss

tima = the + (Mris - 4) * tima : declar

Miss Mrius = Mr inner reference per austricie tere = Mins *CPI * to = (Mins *CPI del + Mfolloly · tpm) (Multimirell 14. Blos petets, must rapide Tourise. 12. Bloc. mis grown, muy rapide (Talle for per mo MUCLI NUCCI





```
6.7. CPI = 1'5 ocles/ins. 11 to = 10ms 11 nr = 1'6 11 Cp Ins 11 amb ang 11 Taulo.
 a) Quin serà tam (Tey aux mem. mi fa) en cicles?
 tma = th + m +tp
 tima = tima of + (Mrins-1) + time dade
Mins
tma f=th f+m, *tpe
true: d = the + md * (Pm (2* topologe th) + (1- Pm) (topologe + th)
tma: = 1 + 0'04*10 = 1+0'4=1'4
Fg no està en sol
                *(0'2 (2)20+1)+
      = 1+01(21) = 1+211=31
 b) I take en Ms?
Ferer (Nins CPI idal
 texec ins = CPI "to
CPI = CPI dal + pual + penal of
penal = m + tpl
genely = (MV-1) + md (Pm * $dm + (1-Pm) $dmm
penul 2 = 0'04 * 10 = 0'4
CPI = 115+0196+014= 2186
```

Pau Bru Ribes

EC Examen de Problemes

Exercici 1 (Examen Final juny 2011)

Considera un computador amb un processador que té amplada de dades i d'adreces de 64 bits, i una memòria cache de dades amb les següents característiques:

- B Mid Bloc = 2.8 = 16 = 2 0 offect
 - 512 blocs, amb 2 paraules per bloc (paraules de 64 bits)
 - o correspondència directa
 - escriptura immediata sense assignació
 - a) Quina és la capacitat en bytes per a dades de la memòria cache? 8192 B
 - b) Indica el rang de bits de l'adreça que especifiquen l'index a la memòria cache [4,12]
 - c) Indica el rang de bits de l'adreça que especifiquen l'etiqueta
 - d) Quants bits d'emmagatzematge per a etiquetes i bits de control fan falta en total Bits control per cada entrada de la memòria cache?
 - e) Considera el següent programa en alt nivell, que s'executa en aquest computador:

```
int V[6];  /* un int ocupa 64 bits */
main() {
  int i, tmp;  /* variables ubicades en registres */ o
  tmp = V[0];
  for (i=1; i<6; i++) V[i-1] = V[i];
  V[5] = tmp;
}</pre>
```

Tenint en compte que el vector V està emmagatzemat a partir de l'adreça 0, indica la seqüència d'adreces (en hexadecimal) dels accessos a memòria de dades que genera l'execució del programa, especificant per cada una: si és lectura o escriptura (R/W) i si produeix un encert o fallada (hit/miss) a la cache.

Exercici 2 (Examen Final gener 2013)

Considera el següent programa:

que s'executa en un computador MIPS que disposa d'una memòria cache de dades, inicialment buida, de correspondència directa i política d'escriptura retardada amb assignació, que conté 4 blocs i on els blocs són de 8 bytes.

Emplena la següent taula, que mostra la seqüència de les 12 primeres referències a memòria (E: escriptura/ L: lectura) corresponent al programa.

2 3

EC-6-E-2

© Com que en VIII còpie VIOIIVIII i lu hono D=1

One que en VIII còpie VIOIIVIII i lu hono D=1

One cotene pa es line O ino 1 (Hamo de capian VII); VIZI a tot que mo aisteini mo?


I No estene pa & B do fee?

	element accedit	línia de MC	hit/miss	bytes llegits d'MP	bytes escrits a MP]
L	M[0][0]	. 0	miss	8	0	
L	V[0]	32%4=0.	miss	8 .	. 0	
E	M[0][0]	0	miss	8	0	9
L	M[0][1]	8 -0	hit.	Ó	0	
L	V[1]	3 0	MISS.	8	9	A.
E	M[0][1]	7 0	Miss	8	0	
L	M[1][0]	1	miss	8	0	
L	V[0]	. 0	miss	3	8	
E	M[1][0]	1.	W.7	0.	8	4
L	M[1][1]	. 1	. wit	0	.0	
L	V[1]	0	luit .	0	0	
E	M[1][1]	1	h7	. 0.	0	

Table 1: TLB

Exercici 3 (Examen Final juny 2012)

Considera el següent programa:



que s'executa en un computador MIPS que disposa d'una memòria cache de dades, inicialment buida, de correspondència directa, que conté 16 blocs i on els blocs són de 16 bytes.

Omple una taula especificant el nombre de referències, el nombre de fallades i el nombre de bytes transferits a/des de MP per aquests dos casos:

MC amb política d'escriptura immediata sense assignació; matriu M amb F=16
 i C=16
 μεορίο - μεορίο | μεορίο

	E 5	c.	ima Wan	m.	serse 1#w	ang F=16 , C=14
K	H[4][0]	R	w		0	16 B*(12* 16) = 30+2
	M COJEOJ M	w	ma	0	H	6144
	HZ47Z13	R	h	0	0	100 1000 -12416
N	HLOJEIJ	W	W	0	4	Nº12 = 192 = 12716
	MZ4JZ2J	R	h	0	0	Nºrel = 2 * 19 z = 384 = Nº ve
	HIOJZ2]	+	OM	0	4	+ U -
	H (4] [3]		h	0	0	0 € 116441218 - Dul 2 hive
	M EO][5]		m	0	4	19216 pero 4 veges per fi
4	H [9] [4]	100	m	16	U	12 4 4 1/5) = 240 miss
	1 10] [4]	W	w	0	16	
	M [4][5]		h	0	0	12 4 4 ~ (16+4+4+4+4)
	A LOI LS.	w	/VN	0	16	
	ME43 [6]	R	h	Ô	0	12 * 4 * [32] = 11 536 1
	M [0] [6]		m.	6	16	

ır	dada	a amb a	ssigna	ció; r	natri	u M amb		1	colle	
1	1	Esc	retar	dod #Y	#W	ub anig.	F= 8	" C=83		
1	R	MI4JLO	m	10	0	nggles le		9		* *
		M LOSEC	TWY	if (g)	10			¥27216-5		-
	2. R		13 h	0	0	No ref &	8 * 8) *	2 = 64	* 2 = 11	28=N
	R	MZ43CT	27 h	0	0	, ,	1.1			11.
	W	M EQ] [2		0	0	Hi hans	16 ms	5 P9	rper cours	blue
	R	4C47 [3	3 1	0	. 0	1.1		no hi h	Chec	erevu
	W	MEOJ C3	3 1	0	0	this he N	N. 27 (Acc hor a		
	R	ML43 L4	M	16	0	-	12-1-	7		
	w	MIO3 C4) W	16	0	16 16	= 1256.	5		
		MI43LS		0	0					
	W	MIOJES	5] N	0	0	1			1	
	0	ME43L G	5 h	0	0	1				
	w	MEO366) h	b	10	1				
	L	- 1 40	an a	ue .	tot i	que 1				
	1	u hogi	Dit	y a	1	en algun	5			×
	1 1	1				DINGAITIMA				

EC Examen de Problemes

Exercici 1 (Examen Final 2011-2012 Q1)

Suposem que tenim un processador de 32 bits amb una memòria cache de dades de 8 KB associativa per conjunts de 2 vies, on cada bloc té 16 bytes, i que es segueix l'algorisme de reemplaçament LRU.

 Calcula el nombre de fallades de la cache en executar els següent programa, suposant que la cache té la política d'escriptura immediata sense assignació, i que la memòria cache és inicialment buida. L'adreça base del vector A és 0.

4 words / blos

```
int A[1024]; (1096 -> 8194 B0 = 0000,0000.00001.
int C[1024]; 8192 -012287 (76) = 000 0000 0000 0000.04
void main() {
  int i;
   for (i=0;i<1024;i++)
      A[i]=B[i]+C[i];
falladesA= 103 4
falladesB= 256
```

falladesC= 256 • Fes el mateix per al següent programa:

Al 80 server amo, A mor quade: BLI (I') e von següent programa: int A[512]; 0-12047 5] A[0] -000 1000 1000 1000 1000 int B[512];2048-04095 A ELO] = 0000 000.000 1.0 3#4/Vic0 int C[512]; 698 -081439 E/0 -08000, 0000 1 = 2410 / V = @

```
void main() {
 int i:
    A[i]=B[i]+C[i]; 2 0 00 6
```

falladesA= 517 falladesB= |Z & falladesC= 12 %

 Repeteix els dos apartats anteriors considerant ara que la cache té una política d'escriptura retardada amb assignació.

A codo ite

```
/falladesA= 1024
 falladesB= 1024
falladesC= 1074
falladesA= 12 (
falladesB= 128
falladesC= 17 &
```

