Examen Final (1ª parte)

- Duración del examen: 2 hora y 30 minutos.
- La solución se tiene que escribir en el espacio reservado para ello en el propio enunciado.
- No podéis utilizar calculadora, móvil, apuntes, etc.
- La solución del examen se publicará en el Racó de la FIB y en Atenea mañana.

Nota: La indicación de la puntuación de los ejercicios es sobre 10 puntos, pero esta parte del examen final solo representa 6 puntos de la nota del examen final.


Ejercicio 1 (1,2 puntos)


Cada fila de la tabla tiene 4 columnas con: el vector X de 8 bits, X expresado en hexadecimal, el valor en decimal, Xu, que representa X interpretado como un número natural codificado en binario, y el valor en decimal, Xs, que representa X interpretado como un número entero codificado en binario en Ca2. Completa todas las casillas vacías.

Х	X (hexa)	Xu	Xs
	0x5A		
			-29
10100111			
		56	

Ejercicio 2 (0,6 puntos)

Completad el siguiente cronograma de las señales del esquema lógico considerando que los tiempos de propagación son: Tp(Not)=10u.t., Tp(Mx)=20.t., Tp(biestable)=30.t.






Apellidos y nombre: Grupo: Grupo:

Ejercicio 3 (0,75 puntos)

Dado el siguiente circuito combinacional, los valores de los vectores de 8 bits de entrada X e Y, rellenad la tabla indicando el valor de las señales de salida C, V, el valor del vector de 8 bits de la salida V0 para cada combinación de valores de entrada (cada fila de la tabla). También tenéis que escribir el valor que representa V0 interpretado como un número natural codificado en binario (V0) y el valor que representa V0 interpretado como un número entero codificado en complemento a dos (V3). No os descuidéis de la señal de entrada carry del sumador.

Х	Υ	С	V	W	Wu	Ws
11111111	00011111					
00000000	10000000					
10001000	00010001					



Ejercicio 4 (0,45 puntos)


¿Cuantos bits se necesitan, como mínimo, para representar los siguientes números enteros en complemento a dos (Ca2)? (0.15 puntos)

Xs	# Bits
-17	
25	
-3	

Apellidos y nombre: Grupo: Grupo:

Ejercicio 5 (2 puntos)

A partir del siguiente CLS y leyenda de grafo:



a) Dibujar el grafo de estados. Considera que los biestables se inicializan a 0. (0,75 puntos)

b) Completad el cronograma simplificado (0,75 puntos)

Estado	00	10									
z	1	0	0	1	0	0	1	0	0	1	0
w	10	00									


c) Si cambiamos la implementación del CLS según el modelo de Moore y utilizamos una única ROM y un multiplexor de buses. ¿Cuántos biestables son necesarios? ¿Cuántas palabras tiene la ROM y cuántos bits por palabra? ¿Cuánto vale E si el multiplexor de buses es un MUX-E-1? ¿Cuántos bits de anchura tiene cada bus del multiplexor de buses? (0,5 puntos)


# Biestables	# Palabras ROM	# Bits por/ Palabra ROM	E	# Bits/Bus

Apellidos y nombre: Grupo:...... Grupo:......

Ejercicio 6 (1,5 puntos)

Completa (arcos, etiquetas y mnemotécnicos) el fragmento de grafo de estados de la UCE para que, juntamente con la UPG, implementen el fragmento de código indicado. Los datos son de tipo natural.






Ejercicio 7 (1,5 puntos)


Implementa un PPE que encripte una entrada de 8 bits que llega por el bus X en el mismo ciclo que se activa la señal **ini**=1. La encriptación es muy simple, y rotará dos bits hacia la izquierda, es decir, si la entrada es $b_7b_6b_5b_4b_3b_2b_1b_0$ la salida W será $b_5b_4b_3b_2b_1b_0$ b_7b_6 . Un ejemplo numérico: si X=10001010 entonces W debería ser 00101010.

Una vez tengamos la salida disponible en el bus W, la señal de fi=1.

Durante la encriptación de una palabra se ignorará la señal **ini**, pero sí se tendrá en cuenta en el ciclo en que **fi** valga 1.

Completad el grafo de la UC que implemente este circuito utilizando la siguiente UP, asi como la tabla correspondiente a las salidas de cada nodo.






	Mx1	Mx0	fi
S0			
S1			
S2			
S3			1
S4	0		
S5	0		

Apellidos y nombre: Grupo:...... Grupo:......

Ejercicio 8 (1,5 puntos)

Implementa la Unidad de Control (UC) para el PPE del ejercicio 7. La UC ha de estar basada en una ROM y un MUX de buses. La ROM ha de incluir el contenido (datos) que se encuentra almacenado en ella, para cada una de las posiciones que se puedan direccionar.



Ejercicio 9 (0,5 puntos)

Calcula el camino crítico (si hay más de uno, basta con uno) y el tiempo mínimo de ciclo del PPE de los Ejercicios 7 y 8. Asume los siguientes tiempos de propagación:

Tp(ADD)=600u.t., Tp(MUX)=50 u.t. (cualquier multiplexor de cualquier medida), Tp (SHL-1) = 0 u.t., Tp(Reg)=100 u.t., Tp(ROM)=90 u.t. Todas las entradas necesitan 120u.t. para estabilizarse y las salidas deben estar 50u.t. estables antes del final del ciclo.

_		•		<i>'.</i> •		
<i>1</i> ' ~	m	no	~ ~	riti	\sim	•
.			>			ъ.

Tiempo mínimo de ciclo: