

COMMUNICATIONS

GND Connectat


Pq. tots els disp. de la comunicació tinguin mateixa ref. del qual sig. V_{ss} .
hem de connectar tots els GND. $\nabla \nabla$ IMPO

Classificació

Asíncron / Síncron



Asíncron

Cada disp. té el seu propi clock.
Han d'estar a mateixa freq. per no malinterpretar.



Síncron


Per cada cable de dades hi ha d'haver un cable de clock.



Full / Half Duplex


Full Duplex

Dades es poden enviar dos direccions
en el mateix moment.



Half Duplex

Dades només es poden en 1 direcció
o una direcció cada moment.



Tarda el doble

Port Sèrie

1 cable
per direcció

És Serial, Asíncron, Full-Duplex, Point-2-Point, Multimaster.

Només
2 disp

Qualsevol pot iniciar
comunicació.

Idea principal:

- Per defecte estàs Idle \Rightarrow Emetent 1.
- Algo indica que ja has acabat o començar \Rightarrow Normalment 0
- Bits s'envien 1 a 1 en un temps determinat. (Pre fixat)




- START Bit: Invers del valor de Idle.
- PARITY Bit: (Opcional) Indica quantitat de bits que hi ha \leftarrow Paritat \leftarrow Paritària
- STOP Bit: Permet agafar dades i guardar-les.

$$\text{Total} = 1 (\text{START}) + n (\text{Data}) + 3, 0, 1 (\text{PARITY}) + 3, 1, 1/2, 2 (\text{STOP})$$

USART: Dispositiu que permet comunicar-se \leftarrow Síncron \leftarrow Asíncron.

Permet enviar i rebre dades en fem ús del protocol RS-232.

Shift-Register: Pasen dades a frame, per enviar-se.



Errors Comuns

- Framming error: Error de sincronització de clocks.
"Trobo un bit STOP on no devia".
- Receiver overrun: CPU no llegeix dades que li envien o li envien massa.
S'omple RREGx (FIFO) i port sèrie deixa de funcionar.
- Parity error: No es correix el bit de paritat amb les dades rebudes.
#Pot ser degut a soroll electromagnètic

Implementacions

- Bit-Banging: Tot per software (Delay, Start, ...) Van fent data & 01 \leftarrow i després data >> 1 enviant
- Hardware: Microclup te HW dedicat. 1 bit STOP, 8 bits DATA

REG Tx (Transmissor) TXEN

- TXREGx: Registre on es guarden dades que s'han d'enviar. // Pre càrrega pel TSR
- TXxIF: Indica si TXREGx està dispo per ficar dades (1) o no (0) \leftarrow Sobreescriure
- TSR: Shift Register. Envia dades pel cable.
- TRMT: Indica si s'està enviant dades (0) o ja ho acabat (1)
- Baud Rate Generator: Indica el clock que s'ha de fer servir
 - BRG16: Indica si necessitem 16 bits per indicar el m (1) o no (0).
 - SPBRG: Indicar el valor de velocitat de Baud. (El m en la fórmula)
 - BRGH: Volem que sigui High (1) o Low (0) speed.
 - SYNC: Selecionar Asíncron (0) o Síncron (1).

REG Rx (Receptor) RCEN



- FERR: Detectar Framing Error
- OERR: Overrun Error. ∇ Tot i que hi hagi OERR, si que entrem ISR. ^{El podem gestionar aquí dins}
- RCREGx: FIFO de 2 pos. on entrem dades rebudes. Si arriba tercer \Rightarrow Overrun.
- RCxIF: Indica que hi ha dades a llegir (1) o no (0).

SPI (Serial Peripheral Interface)


És Serial, Síncron, Full-Duplex, Multipoint, Master/Slave.

Connexions:

- MISO: Master Input
- MOSI: Master Output
- SCLK: Source Clock
- SS: Slave Select



Ham de llegir el datasheet del Slave per veure quina inst. envia pel MOSI i el format de la resposta rebuda pel MISO.




I2C (Inter Integrated Circuit)

És Serie, Síncron, Half-Duplex, Multipoint, Master/Slave.

Canal SDA (Dades) i SCL (clock) que estàn connectats en un Pull-Up. (Seque 1)

Procediment:



1. S'envia START BIT
2. S'envia @7b (Màster fabricant)
3. Tipus d'operació R/W (1 bit)
4. Resposta ACK del Rx. ACK=0 \Rightarrow OK
5. Dades s'envien/reben. (8b)
6. Resposta ACK del Tx.
7. S'envia STOP BIT.



Obs: Quan M ha enviat dades ha de ficar-se a escoltar el ACK del Slave.

Aquí (Slave). Fica a 0 el seu TRISAx i envia en LATAx un 0 per fer que SDA carregui a 0V. (Resposta fa carregar)

Master (que estava llegint amb TRISAx=1) veu el SDA en 0 i sé que OK.




1-Wire

Serie, Asíncron, Half-Duplex, Multipoint, M/S. Normes hi ha un cable i GND.


Idea Principal:

1. Host ha de descobrir si hi ha algun.
2. Device avisa de l'existència.
3. Host ho detecta.
4. A partir d'ara (Host) pot enviar rebre dades.

Enviar




Rebre



- Cada disp. té un ID únic.
- Dins dels disp. hi ha un Capacitor que permet "fer foto" del medi.
- Sense Pull-Up.
- És lent i s'ho de fer Bit-Banging.

Per exemple. Accés a algo.

Descobrir



USB

Half-Duplex (1-2)
És Serial, Asíncron, Full-Duplex (3), M/S, Té bus diferencial.

- Signaling: Defineix com representen físicament dades. Interpretacions i Velocitat.
- Codification:
→ NRZ: El 0 fa switch level.
→ Stuffed bit: Bit extra (0) que s'afegeix després del 6^è 1.

— Start: Per defecte $D^+ = 1 \Rightarrow D^- = 0$ per iniciar.

— Stop: Ficar $D^+ = D^- = 0$.

- Packing: Dades s'escrivien seguint estàndard.

PID	Name	Resum
Token	OUT IN SOF SETUP	Iniciar transmissió de dades
Data	DATA 0 DATA 1	Enviar dades s'ho d'amar intercanviat
Handshake	ACK NAK	Ha rebut ok No està dispo (RxTx)

