


TIMERS

Timer 0

8 bits o 16 bits. Pot ser \rightarrow Timer \rightarrow Fa servir F_{osc} intern ($F_{osc}/4$)
 \rightarrow Counter \rightarrow Compta períodes externs. (TICKI)

Hi ha interrupció quan passa de $0xFF.F \rightarrow 0x00.0$

Només té PREescalador. Pot carregar-se valor prèviament.



Exemple

Càlcul de Valors

1. Primer hem de saber cada quant volem que hi hagi un tick. # Normalment $F_{osc}/4$
2. Ara hem de saber si necessitem PRE o no i com calcular-ho.
- 2.1. Volem que hi hagi OVF cada 100 ms \Rightarrow Timer 0 compta desde 0 fins $0xFF.F \Rightarrow$ OVF.

Això sig. que volem saber quants ticks són necessaris per fer 100ms.

$$100 \times 10^{-3} \div \frac{PRE \cdot 4}{F_{osc}} = \text{ticks necessaris}$$

- 2.2. Donat que estarem fent servir 16b, La quantitat de ticks ha de ser $< 2^{16} - 1$.

- 2.3. Finalment queda anar probant possibles valors de PRE # Estàn formulari.

$$\Rightarrow PRE = 2 \Rightarrow 100 \times 10^{-3} \cdot \frac{1}{\frac{2 \cdot 4}{8 \times 10^6}} = 100.000 > 2^{16} - 1 \quad \times$$

$$\Rightarrow \boxed{PRE = 4} \Rightarrow 100 \times 10^{-3} \cdot \frac{1}{\frac{4 \cdot 4}{8 \times 10^6}} = 50.000 < 2^{16} - 1 \quad \checkmark$$

3. Això sig. que si $PRE = 4$, necessitem 50.000 Ticks. \Rightarrow Com que TMRO són 16 que és més gran que 50.000 hauran de carregar $TMRO = (2^{16} - 1) - 50000 = \boxed{15535}$

Configurar Timer 0

1. Configurar TMRO # No impo ordre
2. Afegir el valor del TMRO ∇ IMPO ORDRE
3. Habilitar interrupcions # No impo ordre


ISR del TMRO

```
void interrupt [low/high] ISR(void) {
    if (TMROIE & 1 THROIF) {
        THROIF = 0;
        TMRO = (216 - 1) - 50000;
    }
}
```

OBS = Si fem servir 16b. necessitem 2 cicles per 16 lectura del valor.

Consideracions

- Donat que lectura 16 bits \equiv 2 cicles pot ser que canvi el High i llegim malament. PIC18 fa "foto" del High quan llegim Low.
- A l'hora d'escriure primer s'escriu part alta (En el REG "representant") i en el segon cicle en Low.



H	L	\Rightarrow Podria passar: $L = 0xFF$ $H = 0x06$ Cosa falsa.
0x05	0xFF	
0x06	0x00	

Timer 1/3/5


Sempre 16 bits. Pot ser $\left\{ \begin{array}{l} \text{Timer} \\ \text{Counter} \end{array} \right\}$ Igual TMR0. Interrupció quan $\overbrace{0xFFFF}^{2B} \Rightarrow \overbrace{0x0000}^{2B}$.
 Permeten Complex Gate (Controlar TMR inputs externs) però en CI DESHABILITAT.
 Pot ser usat per Capture / Compare. # Procediment config. igual.

NO OBLIDAR $TMRxGE = 0;$

Timer 2/4/6

Sempre 8 bits. Sempre $F_{osc}/4$. ∇ No té problemes de Latència.

Quan hi ha OVF no hi ha interrupt \Rightarrow Es compara amb el valor de PRx i quan tenen mateix valor s'envia al POST. Quan hi ha hagut POST vegades n que salta interrupció.



Per calcular-ho hem d'anar provant valors de $\left. \begin{array}{l} PRE \\ POST \\ PRx \end{array} \right\}$ fins interrupt cada 1 ms.

Ara en la ISR no fa falta tocar TMRx pq es RESET automàtic.

Es fa servir per PWM.

Capture, Compare i PWM (CCP)

Capture TMR1/3/5

Registra valor del TMRx en el moment exacte que succeeix un event extern. Amb el valor del TMRx-PREV fa una resta i pot saber quant temps hi ha hagut entre events \Rightarrow Freq senyal entrada.

"TMRx INTERRUPT permeten saber el temps entre CCPx INTERRUPTS".

Exemple

```
void main(void) {
```

```
    ANSELRC2 = 0; Digital  
    TRISRC2 = 1; Input
```

```
    CCP1M = 0b0101; Capture.  $\Delta$ LA  
    C1TSEL = 0; TMR1  
    CCP1IF = 0; Seg  
    CCP1IE = 1;
```

```
    TMR1GE = 0;  $\Delta$ IMPO  
    TMR1CS = 0; Fosc/4  
    TICKPS = 0b00; PRE=1  
    TMR1IF = 0; Seg  
    TMR1IE = 1;
```

```
    PEIE = 1; Perifèric  
    GIE = 1; Interrupt
```

```
}
```

```
void interrupt high bicaISR(void) {
```

```
    if (TMR1IE && TMR1IF) {
```

```
        TMR1IF = 0;  
        num_ovf++;  $\leftarrow$  Tractar les vegades que no  
                    extern tenint en compte
```

```
    {
```

```
        if (CCP1IE && CCP1IF) {
```

```
            valor_captura = CCP1H << 8 | CCP1L;
```

```
            if (valor_captura - prev >= valor_captura) {
```

```
                num_ticks = (65535 - valor_captura - prev) +  
                             valor_captura;
```

```
            } else {
```

```
                num_ticks = valor_captura - valor_captura - prev;
```

```
            {
```

```
                num_ticks += (65535) * num_ovf;  $\leftarrow$  Sumar el  
                num_ovf = CCP1IF = 0; que no hem  
                tingut en compte
```

```
            }
```

```
        }
```

RECORDA

volatile uint16_t valor_captura,
valor_captura_prev,
num_ticks;
 \leftarrow ho tractem en ISR

Compare TMR1/3/5

Compara el valor del TMRx amb CCPx i quan coincideixen CCPx genera INTERRUPT.

Pot fer-se servir amb una lògica post que canvi l'estat d'un PIN.

Quan hi ha una INTERRUPT (ISR) hem d'augmentar el valor del CCPx p_q següent
signi al mateix temps. ∇ No hi ha problema OVf p_q TMRx tmb. \leftarrow NO el capturem

Exemple



Això sig. que volem un període de $\frac{1}{440}$ seg.
Però jo només vull sortir-lo a 1 la meitat del temps $\frac{1}{2} \cdot \frac{1}{440}$

Sabem $F_{osc} = 8 \times 10^6 \text{ Hz}$ i $1 \text{ tick} = \frac{4 \cdot PRE}{F_{osc}}$ així que calc m^e ticks per fer $\frac{1}{880}$ seg.

$$\frac{1}{880} \div \frac{4 \cdot PRE}{F_{osc}} = \left[\frac{T_{antiga}}{PRE=1} \right] \approx 22.73 \text{ ticks.}$$


Per configurar-ho en tot igual amb 2 mod:

- NO fa falta iniciar $THRxIE$.
- En la ISR, dins $CCPxIE$, s'ha de fer $CCPx += \text{num-ticks};$
- Iniciar $THRx$ a 0 per ser rigurosos (Sino simplement fallarem la primera).

No pamo res. pg. OVF
pg. tots dos } $THRx, CCPx$ i
faran ovf.

PWM TMR2/4/6

Permet generar un senyal digital a una freq. constant però variant el període.



• Període: Relacionat amb Freq o temps $\cdot PRx$.

• DC: Percentatge temps que està "ON". $CCPRx \cdot \frac{t_{on}}{T} \cdot 100$

Exemple Ens donen: $F_{osc} = 8 \text{ MHz}$, $F_{PWM} = 200 \text{ kHz}$, DC % = modular

• Càlculs: 1. Primer hem de saber el Període del PWM. (Formule al Formulari)

$$\frac{1}{200 \times 10^3} = (PR2 + 1) \cdot 4 \cdot \frac{1}{800 \times 10^6} \cdot TMR2 \cdot PRE \Rightarrow PR2 = 9$$

RECORDEM: PRx de 8 b i PRE sempre més petit.

Si 100% 2. Ara que sabem el període, necessitem saber quanta estona ON.

$$\text{Pulse Width} = DCV \cdot T_{osc} \cdot TMR2 \cdot PRE = 1/F_{PWM} \quad \# \text{ Està en form.}$$

$$DCV = \frac{1}{200 \times 10^3} \cdot \frac{8 \times 10^6}{4 \cdot PRE} = 40 \quad \text{Però aquest és el de 100\% i el nostre modular.}$$

3. Calculem el DCV amb regla de 3

$$DCV = (40 \cdot \text{modular}) / 100 \quad \text{on modular és un valor de \%}$$

IMPO: $CCPxM = 1100$, no 11xx

OBS: Donat que no podem dividir entre 2, afegim 2 b (Multi. per 4) i per això tenim $CCPRxL : CCPxCON < 5:4 >$.

$$\begin{cases} CCPxL = (DCV \gg 2) \& 0xFF; \\ CCPxCON \text{ bits } DCxB = DCV \& 0x03; \end{cases} \quad \text{IMPO}$$

COMMUNICATIONS

GND Connectat

Pq tots els disp. de la comunicació tinguin mateixa ref. del qual sig. Vss.
hem de connectar tots els GND. $\nabla \nabla$ IMPO


Classificació

Asíncron / Síncron

Asíncron



Cada disp. té el seu propi clock.

Han d'estar a mateixa freq per no malinterpretar.



Síncron


Per cada cable de dades hi ha d'haver un cable de clock.



Full / Half Duplex


Full Duplex

Dades es poden enviar dos direccions en el mateix moment.



Half Duplex

Dades només es poden en 1 direcció o una direcció cada moment.



Tardes el doble.

Port Sèrie ^{1 cable per direcció}

És Serial, Asíncron, Full-Duplex, Point-2-Point, Multimaster.

Idea principal:

- Per defecte estàs Idle \Rightarrow Emeterist 1.
- Algo indica que ja has acabat o comences \Rightarrow Normalment 0
- Bits s'envien 1 a 1 en un temps determinat. (Pre fixat)




- START Bit: Invers del valor de Idle
- PARITY Bit: (Opcional) Indica quantitat de 1s que hi ha ^{Parità} _{de senyal}
- STOP Bit: Permet agafar dades i guardar-les

$$\text{Total} = 1 (\text{START}) + n (\text{Data}) + 3, 1 \text{ (PARITY)} + 3, 1 \frac{1}{2}, 2 \text{ (STOP)}$$

USART: Dispositiu que permet comunicar-se ^{Síncron} _{Asíncron}.

Permet enviar i rebre dades en fems uns del protocol RS-232.

Shift-Register: Pasen dades a frame, per enviar-se.



Errors Comuns

- Framming error: Error de sincronització de clocks.
"Trobo un bit STOP on no devia"
- Receiver overrun: CPU no llegeix dades que li envien o li envien massa.
S'omple RCREGx (FIFO) i port sèrie deixa de funcionar.
- Parity Error: No es correu el bit de paritat amb les dades rebudes.
#Pot ser degut a soroll electromagnètic

Implementacions

- Bit-Banging: Tot per software (Delay, Stat, ...) Van fent data & 01 ^{i després data >> 1} _{enviant}
- Hardware: Microchip te HW dedicat. 1 bit STOP, 8 bits DATA

REG Tx (Transmissor) TXEN

- TXREGx: Registre on es guarden dades que s'han d'enviar. // Pte càrrega pel TSR
- TXxIF: Indica si TXREGx està dispo per ficar dades (1) o no (0) ^{Sobre escriure}
- TSR: Shift Register. Envia dades pel cable.
- TRMT: Indica si s'està enviant dades (0) o ja ho acabat (1)
- Baud Rate Generator: Indica el clock que s'ha de fer servir
 - BRG16: Indica si necessitem 16 bits per indicar el m (1) o no (0).
 - SPBRG: Indicar el valor de velocitat de Baud. (El m en la fórmula)
 - BRGH: Volem que sigui High (1) o Low (0) speed.
 - SYNC: Selecció Asincron (0) o Sincron (1).

REG Rx (Receptor) RCEN



- FERR: Detectar Framing Error.
- OERR: Overrun Error. ∇ Tot: que hi hagi OERR si que entrem ISR. ^{El podem gestionar aquí dins}
- RCREGx: FIFO de 2 pos on entrem dades rebudes. Si arriba tercer \Rightarrow Overrun.
- RCxIF: Indica que hi ha dades a llegir (1) o no (0).

SPI (Serial Peripheral Interface)


Es Serial, Síncron, Full-Duplex, Multipoint, Master/Slave.

Connexions:

- MISO: Master Input.
- MOSI: Master Output.
- SCLK: Source Clock.
- SS: Slave Select.



Hem de llegir el datasheet del Slave per veure quina inst. envia pel MOSI i el format de la resposta rebuda pel MISO.




I2C (Inter Integrated Circuit)

Es Serie, Síncron, Half-Duplex, Multipoint, Master/Slave.

Canal SDA (Dades) i SCL (clock) que estàn connectats en un Pull-Up (Seque 1.)

Procediment:



1. S'envia START BIT
2. S'envia @7b (Master fabricant)
3. Tipus d'operació R/W (1 bit)
4. Resposta ACK del Rx. ACK=0 \Rightarrow OK
5. Dades s'envien/reben (8b)
6. Resposta ACK del Tx.
7. S'envia STOP BIT.



Obs: Quan M ha enviat dades ha de ficar-se a escoltar el ACK del Slave.

Aquí (Slave). Fica a 0 el seu TRISx i envia en LATAx un 0 per fer que SDA caigui a 0V. (Resposta fa caiguda)

Master (que estav. llegint amb TRISx = 1) veu el SDA en 0 i sig. que OK.



1-Wire

Serie, Asíncron, Half-Duplex, Multipoint, M/S. Només hi ha un cable i GND.


Idea Principal:

1. Host ha de descobrir si hi ha algú.
2. Device avisa de l'existència.
3. Host ho detecta.
4. A partir d'ara (Host) pot $\begin{cases} \text{enviar} \\ \text{rebre} \end{cases}$ dades.

- Cada disp. té un ID únic.
- Dins dels disp. hi ha un Capacitor que permet "fer foto" del medi.
- Senyal Pull-Up.
- És lent i s'ha de fer Bit-Banging.


Per exemple. Accés a algo.

Descobrir




Device
Host

Enviar




Rebre



USB

Half-Duplex (1-2)
És Serial, Asíncron, Full-Duplex (3), M/S. Té bus diferencial.




- Signaling: Defineix com representen físicament dades. Interquartacions i Velocitat.
- Codification:
 - NRZ: El 0 fa switch level.
 - Stuffed bit: Bit extra (0) que s'afegeix després del 6^è 1.

— Start: Per defecte $D^+ = 1 \Rightarrow D^- = 0$ per iniciar.

— Stop: Ficar $D^+ = D^- = 0$.

- Pacing: Dades s'envien seguint estàndard.



PID	Name	Resum
Token	OUT IN SOF SETUP	Iniciar transmissió de dades
Data	DATA 0 DATA 1	Enviar dades s'ha d'amar intercanviant
Handshake	ACK NAK	Ha rebut OK No està dispo (Rx Tx)