

Von Neumann (T13)

Única manera de almacenar las instrucciones del programa con los dedos.

Em cada ciclo, há uma parcela de controle diferente. (Abraço sempre ao material)

Recuerdo que en Harvard, cuando lo paraba, me lo misterio.

En Multitache, ex. la materia, pour la faire, un petit CES per. gestion. mem.

Fases d'execució d'una instrucció

Fetch

Je lisais instructions de la mémoire à la écriture en registre IR

Aguirre est la première phase à l'exécution TOUTES les instructions.

Decode

"Analitza" la instrucció que hi ha en IR i després et at següent.

Això ho determino amb el "Codi d'Operació" i bit "d'exterior".

Fa alguma outra coisa que venha posteriormente?

Execute

Les anions d'acide forte, dépendent de la instruction.

Se es de menhara, hi he uma fase adicional.

Fetch

La suma de PC per det. següent instrucció ho realitza l'ALU, això es fa en aquesta fase i es guarda en reg. del PC amb senyal 2d PC # Nombre PC ^{després} d'açò.

Instrucció surt de memòria i modifica reg IR (seyal Ld Ir = 1) # També les moca per fer que ALU
reg PC (seyal Ld PC = 1) *canvi control d'entrada*

Decode

A part de devenir état séquent dépend de la structure, on agit état en fa

- Guardar els operands @A i @B en un reg temporal per així ja tindre-los dispo-
nibles en pròxim estat i fer l'operació.

- Calcular el pròxim salt (segueix en farsa tot i que resultat no tingui coherència) per si la pròx. instrucció es de salt. El resultat es guarda en reg. temporal.

⚠️ No canvia estat del Computador tot i calen salt per salt $\rightarrow PC$
 Ld PC = '0'

Ara l ROM que genera els senyals s'anomena "CONTROL UNIT" i és un CLS que determina l'estat següent. A partir de l'Instrucció i Z genera paràmetres control.

⚠ N.O. existeix TrnBr, que si es vol "trencar" seq. es fa fixant a '1' LdPC i canviant la nova posició.

Obs: "LdIR" N.O. és una senyal "sagrada". Quan s'està executant l'estat previ a Fetch, aquesta senyal és 'x' pq. no passa res. El següent estat es Fetch i "machete" el que hi hegi.

Obs: Quan es fa un BNZ/BZ, tot i que s'ha d'anar al PC de l'ordre que portava (depentent d salt), he de ser -2 pq. en F se sumaria 0.

Si vos d'onen a PC=0x0004, en F el PC hauria 0x0002 pq. veu un augment F que se sumaria +2 fent que en Decode PC=0x0004.

Obs: Quan es fa "Fetch" Byte=0 donat que anedim a Memòria, necessitem agafar Word.

$$\text{R@} \leftarrow \text{PC} + \text{SE}(\text{NB}) * 2$$

Transform 8b → 16b JALR salta si o si BZ=BNZ=1 & LdPC=1.
És important que hi hagi un BZ, BNZ previ per saber si saltar o no. Ra & (v1). Força que Ra sigui parell pq fa AND. 1111...1110

Rd guarda el valor del PC actual.
Ra és el valor de PC amb valors parells.

JALR

P/I/L/A on ha de ser 11 pq. guarden P=PC.

JALR Rd, Ra

Això força a Ra ser parell.

Serveix per saltar a una nova

$$\text{PC} = \text{PC} + 2; \text{tmp} = \text{Ra} \& (\text{v1}); \text{Rd} = \text{PC}; \text{PC} = \text{tmp};$$

posició, però recordant l'origen

per poder tornar posteriorment.

| | | | | | | | | | | | | | | | |
|---------|----|---|---|----|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 1 | 1 | a | a | a | d | d | d | x | x | x | x | x | x |
| Codi Op | @A | | | @D | | | | | | | | | | | |

⚠ Tal i com està muntat tot, no es possible guardar PC en Rd i fer càlcul Ra & (v1) en el mateix cicle donat que tots dos casos requereixen ALU en OP's diff.

El que farem serà afegir nov. cable desde PC fins MUX previ a REGFILE

Llanon tindrem complet el senyal "-I/L/A" → "P/I/L/A"

Altres

Temps de cicle ara és 1400nt. → LEU (1350nt) v.s. LDB (1210nt)

$$T_1 (\text{Temps clk}=1) = 210 \text{ nt.} \quad T_0 = T_{\text{TOT}} - T_1 = 1400 - 210 = 1190 \text{ nt.} = T_0 (\text{senyal clk}=0)$$

$$\text{ROM} = 0 + [010100111] = 00000 \quad \text{Estem en E10} \equiv \text{JALR} \quad \text{dividit} \quad \text{E0} \equiv \text{Fetch}$$

E10 Codi Op E #C no fa falta 01010 00000

en JALR