


TIMERS

Timer 0

8 bits o 16 bits. Pot ser \rightarrow Timer → Fa servir Fosc intern (Fosc/4) \rightarrow Counter → Compta períodes externs (TOCKI)

Hi ha interrupció quan passa de 0xFF_F → 0x00_0

Només té PRE escalars. Pot carregar-se valor previament.



Exemple

Càlcul de Valors

1. Primer hem de saber cada quant volem que hi hagi un tick. # Normalment Fosc/4

2. Ara hem de saber si necessitem PRE o no i com calcular-ho.

2.1. Volem que hi hagi OVF cada 100 ms. \Rightarrow Timer 0, compta desde 0 fins 0xFF_F \Rightarrow OVF.

Això sig. que volen saber quants ticks són necessaris per fer 100 ms.

$$100 \times 10^{-3} \div \frac{\text{PRE}:4}{\text{Fosc}} = \text{ticks necessaris.}$$

2.2. Donat que estarem fent servir 16b, la quantitat de ticks ha de ser $< 2^{16}-1$.

2.3. Finalment queda omplir probant possibles valors de PRE. # Estan formulats.

$$\Rightarrow \text{PRE} = 2 \Rightarrow 100 \times 10^{-3} \cdot \frac{1}{2 \cdot 4} = 100.000 > 2^{16}-1 \quad \times$$

$$\Rightarrow \boxed{\text{PRE} = 4} \Rightarrow 100 \times 10^{-3} \cdot \frac{1}{4 \cdot 4} = 50.000 < 2^{16}-1 \quad \checkmark$$

3. Això sig. que si PRE=4, necessitem 50.000 ticks. \Rightarrow Com que TMRO som 16

que és menys grams que 50.000 haurem d'carregar $\text{TMRO} = (2^{16}-1) - 50000 = \boxed{15535}$

Configura Timer 0

ISR del TMRO

1. Configura TMRO. # No impo. ordre

| void interrupt [low/high] ISR(void)

2. Afegir el valor del TMRO ∇ IMPO ORDRE

| if(TMROIE & & TMROIF) {

3. Habilitar interrupcions. # No impo. ordre


| TMROIF=0;

| TMRO=(2¹⁶-1)-50000;

OBS = Si fem servir 16b. necessitem 2 cicles per 16. lectura del valor.

Consideracions

- Donat que lectura 16 bits = 2 cicles pot ser que canvi el High i llegim malament.
- PIC18 fa "foto" del High quan llegim Low.
- Alhora d'escriure primer s'escriu part alta (En el REG "representant") i en el segon cicle en Low.



H	L	Podria passar:
0x05	0xFF	$L = 0xFF$
0x06	0x00	$H = 0x06$

Cosa falsa.

Timer 1/3/5


Sempre 16 bits. Pot ser Counter { Timer TMR0 } Igual Interrupció quan $0xFFFF \Rightarrow 0x0000$.
Permeten Complex Gate (Controlan TMR inputs externs) però en CI DESHABILITAT.
Pot ser usat per Capture / Compare. # Procediment config igual.

NO OBLIDAR $TMRx \cdot GE = 0$;

Timer 2/4/6

Sempre 8 bits. Sempre $F_{osc}/4$. ∇ No té problemes de Latència.

Quan hi ha OVF no hi ha interrupt \Rightarrow Es compara amb el valor de PRx i quan tenen mateix valor s'envia al POST. Quan hi ha hagut POST vegades si que salta interrupció.



PRE
 $POST$
 PRx

fins interrupt cada 1 ms.

Per calcular-ho hem d'amar provenint valors de

Ara en la ISR no fa falta tocar TMRx pq es RESET automàtic.

Es fa servir per PWM.

Capture, Compare i PWM (CCP)

Capture TMR1/3/5

Registra valor del TMR_x en el moment exacte que s'produceix un event extern.

Amb el valor del TMR_x_PREV fa una resta i pot saber quant temps hi ha hagut entre events. \Rightarrow Freq senyal entrada.

" TMR_x INTERRUPT permet saber el temps entre CCPx INTERRUPTS".

Exemple

```

void main(void) {
    ANSELRC2 = 0; Digital
    TRISRC2 = 1; Input
    CCP1M = 0b0101; Capture
    C1TSEL = 0; TMR1
    CCP1IF = 0; Seg
    CCP1IE = 1;
    TMR1GE = 0; TIM0
    TMR1CS = 0; Fosc/4
    T1CKPS = 0b00; PRE=1
    TMR1IF = 0; Seg
    TMR1IE = 1;
    PEIE = 1; Periferic
    GIE = 1; Interrupt
}

```

```

void interrupt high bia ISR(void) {
    if(TMR1IE && TMR1IF) {
        TMR1IF = 0;
        num_orf++; // Tractar les vegades que no estem tenint en compte
    }
    if(CCP1IE && CCP1IF) {
        valor_captura = CCP1H<<8 | CCP1L;
        if(valor_captura - prev >= valor_captura) {
            num_ticks = (65535 - valor_captura - prev) +
                         valor_captura;
        } else {
            num_ticks = valor_captura - valor_captura - prev;
        }
    }
}
```

RECORDA

Volatile uint16_t Valor_captura,
 Valor_captura_prev,
 num_ticks;

Pq ho tradem en ISR

num_ticks += (65535 - num_orf); // Sumar el
 num_orf = CCP1IF = 0; // que no hem tingut en compte


Compare TMR 1/3/5

Compara el valor del TMR_x amb CCPx i quan coincideixen CCPx genera INTERRUPT.

Pot fer-se servir amb una lògica post que canvi l'estat d'un PIN.

Quan hi ha una INTERRUPT (ISR) hem d'augmentar el valor del CCPx pq següent signal mateix temps. \Rightarrow No hi ha problema OVF pq TMR_x tamb. \nwarrow NO el capturem

Exemple



LA

(440 Hz)

Això sig. que volem un període de $\frac{1}{440}$. $\frac{1}{440}$ segPerò ja només vull sortida a 1 la meitat del temps $\frac{1}{2} \cdot \frac{1}{440}$ Sabem $F_{osc} = 8 \times 10^6 \text{ Hz}$ i $1 \text{ tic} = \frac{4 \cdot \text{PRE}}{F_{osc}}$ així que calc m^o ticks per fer $\frac{1}{880}$ seg.

$$\frac{1}{880} \div \frac{4 \cdot \text{PRE}}{F_{osc}} = [\text{PRE} = 1] \approx 22.73 \text{ ticks.}$$

Per configurar-ho en tot igual amb 2 mod:


No passa res. pq OVF
pq tots dos TMRx, CCPx E
faran ovf.

- NO fa falta iniciar TMRx IE- En l'ISR, dins CCPxIE, si ho de fer $\text{CCPx} + = \text{num-ticks}$

- Iniciar TMRx a 0 per ser riguros (Sino s'igualent fallira la primera).

PWM TMR2/4/6

Permet generar un senyal digital a una freq. constant però variant el període.



• Període: Relacionat amb Freq o temps. PRx

• DC: Percentatge temps que està "ON". CCPRx $\frac{t_{on}}{T} \cdot 100$ Exemple Ens diuen: $F_{osc} = 8 \text{ MHz}$, $F_{PWM} = 200 \text{ kHz}$, DC% = modular

• Càlculs: 1. Primer hem de saber el període del PWM (Formula al Formulari)

$$\frac{1}{200 \times 10^3} = (PR2 + 1) * 4 * \frac{1}{800 \times 10^6} * \frac{1}{\text{TMR2}} \xrightarrow{\text{TMR2/PR2}} PR2 = 9$$

⚠ RECORDEM: PRx de 8b i PRE sempre més petit.

Si 100% 2. Ara que sabem el període, necessitem saber quanta estona ON.

Pulse Width = DCV * Tosc * TMR2 - PRE = $1/F_{PWM}$ # Està en form

$$DCV = \frac{1}{200 \times 10^3} \cdot \frac{8 \times 10^3}{10 - \text{PRE}} = 40 \quad \text{Però aquest és el de } 100\% \text{ i el nostre modular.}$$

3. Calcularem el DCV amb regla de 3

$$DCV = (40 * \text{modular}) / 100 \quad \text{on modular és un valor de \% . DCV — modular \%}$$

⚠ IMPO: CCPxM = 1100, no 11xx

OBS: Donat que no podrem dividir entre 2, alegum 2b (Multi per 4) i per això tenim CCPxL: CCPxCON < S:4 >.

$$\begin{aligned} CCPxL &= (DCV \gg 4) \& 0xFF; \\ CCPxCON \text{ bits. } DCV \& B &= DCV \& 0x03; \end{aligned} \quad \{ \text{IMPO}$$

COMMUNICATIONS

GND Connectat


Pq. tots els disp. de la comunicació tinguin mateixa ref del quel sig. Vss hem de connectar tots els GND. **IMPO**

Classificació

Asíncron / Síncron



Asíncron

Cada disp té el seu propi clock.
Hom d'estar a mateixa freq per no malinterpretar.



Síncron


Per cada cable de dades hi ha d'haver un cable de clock.



Full / Half Duplex


Full Duplex

Dades es poden enviar dos direccions en el mateix moment.



Half Duplex

Dades només es poden en 1 direcció o una direcció cada moment.



Tardar el doble.

Port Sèrie 1 cable per direcció



És Serial, Asíncron, Full-Duplex, Point-2-Point, Multimaster.

Idea principal:

- Per detectar estàs. Idle \Rightarrow Emetenent 1.
- Algo indica que ja has acabat o comences \Rightarrow Normalment 0
- Bits. s'envien 1 a 1 en un temps determinat. (Prefixat.)

Només
2 disp

Qualsevol pot iniciar
comunicació.



$$\text{Total} = 1 \text{ (START)} + m \text{ (Data)} + 30, 18 \text{ (PARITY)} + 31, 1^{\text{a}}, 2 \text{ (STOP)}$$

USART: Dispositiu que permet comunicar-se $\xrightarrow{\text{Syncrom}}$ $\xrightarrow{\text{Asincrom}}$.

Permet enviar i rebre dades om ferius del protocol RS-232.

Shift-Register: Passen dades a frame, pu enviar-se.

Errors Comuns

• Framming error: Error de sincronització de clocks.

"Trobo un bit STOP om no deuria".

• Receiver overrun: CPU no llegeix dades que li envien o li envien massa.

S'omple RCREGx (FIFO) i port sèrie deixa de funcionar.

• Parity error: No es corrente el bit de paritat amb les dades rebudes.

#Pot ser degut a soroll electromagnètic

Implementacions

• Bit-Banging: Tot per software (Delay, Start, ...) Van fent data & 01 inviant

• Hardware: Microchip te HW dedicat. 1 bit STOP, 8 bits DATA

REG Tx (Transmissor) TXEN

• TXREGx: Registre on es guarden dades que s'han d'enviar. // Pre carrega pel TSB

• TXxIF: Indica si TXREGx està dispo pu ficar dades (1) o no (0) o Sobreenviure

• TSB: Shift Register. Envia dades pel cable.

• TRMT: Indica si s'estan enviant dades (0) o ja ha acabat (1)

- Band Rate Generator: Indica el clock que s'ha de fer servir

• BRG16: Indican si necessitem 16 bits per indicar el m (1) o no (0).

• SPBRG: Indicar el valor de velocitat de Baud. (El m en la fórmula)


• BRGH: Volem que sigui High (1) o Low (0) speed.

• SYNC: Selecionar Asynrom (0) o Syncrom (1).

• START Bit: Invers del valor de Idle

• PARITY Bit: (Optional) Indica quantitat de Parell
ls que hi ha $\xrightarrow{\text{senar}}$

• STOP Bit: Permet agafar dades i guardar-ho.



REG Rx (Receptor) RCEN




- FERR: Detectar Framing Error.
- OERR: Overrun Error. Tot que hi hagi OERR si que entrem ISR El podem gestionar aquí dins
- RCREGx: FIFO de 2 pos om estan dades rebudes. Si arriba tercera \Rightarrow Overrun.
- RCxFIF: Indica que hi ha dada a llegir (1) o no (0).

SPI (Serial Peripheral Interface)


Clock del Master
És Serial, Síncron, Full-Duplex, Multipoint, Master/Slave.

Connexions:

- MISO: Master Input.
- MOSI: Master Output.
- SCLK: Slave Clock.
- SS: Slave Select.



Hem de llegir el datasheet del Slave per veure quina inst. envia pel MOSI i el format de la resposta rebuda pel MISO.




I2C (Inter Integrated Circuit)

Clock Del Master
És Serie, Síncron, Half-Duplex, Multipoint, Master/Slave.

Canal SDA (Dades) i SCL (Clock) que estan connectats en un Pull-Up (Sense 1).

Procediment:


1. S'envia START BIT
2. S'envia @7b (Master fabricant)
3. Tipus d'operació R/W (1 bit)
4. Resposta ACK del Rx. ACK=0 \Rightarrow OK
5. Dades s'envien/reben (8b)
6. Resposta ACK del Tx.
7. S'envia STOP BIT.



Obs: Quan M ha enviat dades ha de ficar-se a escutar el ACK del Slave.

Aquest (Slave) fica a 0 el seu TRISx i enciu en LATAx un 0 per fer que SDA caigui a OV. (Resistència fa caigud)

Master (qui estava llegint amb TRISx = 1) \Rightarrow reb "el" SDA en 0 i sig. que OK.




1-Wire

Serie, Asíncron, Half-Duplex, Multi-point, MIS. Només hi ha un cable i GND.


Idea Principal:

1. Host ha de descobrir si hi ha algun.
2. Device avisa de l'existència.
3. Host ho detecta.
4. A partir d'això (Host) pot enviar/rebre dades.

Enviar



Rebre



• Cada disp. té un ID únic.


• Dins dels disp. hi ha un capteador que permet "fer foto" del medi.

• Sempre Pull-Up.

• És lent i s'ha de fer Bit-Banging.


Per exemple. Ací en a algú.

Descobrir




USB

És Serial, Asíncron, Full-Duplex (2), MIS, Té bus diferencial.



- Signaling: Defineix com representen físicament dades. Interpretació, Velocitat, ...
- Codification:
 - NRZ: El 0 fa switch level.
 - Stuffed bit: Bit extra (0) que s'afegeix després del 6^e 1.
- Start: Per definir $D^+ = 1 \Rightarrow D^- = 0$ per iniciar.
- Stop: Ficar $D^+ = D^- = 0$.
- Packing: Dades s'envien següent estàndard.



PID	Name	Resum
Toxen	OUT IN SOF SETUP	Iniciar transmissió de dades
Data	DATA 0 DATA 1	Envien dades S'ha d'omar intercalant
Handshake	ACK NAK	Ha rebut ok No està dispo (Rx/Tx)