Skip to content

北京邮电大学“数字逻辑与数字系统”实验课程的电路接线图。

License

Notifications You must be signed in to change notification settings

itdevwu/BUPT-digital-logic-lab

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

5 Commits
 
 
 
 
 
 

Repository files navigation

北邮数电实验电路接线图

简介

本项目收录了北京邮电大学“数字逻辑与数字系统”实验课程的电路图。

目录

依赖

运行环境:

  • Electronics Workbench, Version 5.12

版权

Copyright © 2021 Zhenglong WU (itdevwu).

MIT licensed.

About

北京邮电大学“数字逻辑与数字系统”实验课程的电路接线图。

Topics

Resources

License

Stars

Watchers

Forks