Архитектура компьютера. Конвеер


IPL/IPP Rubtsov Anton 2022



План


- Архитектура компьютера.
- Архитектура набора команд.
- Принцип процессорных вычислений.
- Современные процессоры.
- ▶ Конвеер.
- Параллелизм уровня инструкций. Суперскалярность.

Уровни абстракции



- Физика (Physics) физические явления, такие как поведение заряженых частиц, квантовые эффекты и электромагнитизм.
- Схемотехнические элементы (Devices) преимущественно полупроводниковые элементы, такие как транзисторы.
- Аналоговые схемы (Analog Circuits) это такие схемы, в которой сигналы могут существовать в непрерывном диапазоне величин и каждая из них одинаково значима (усилители, генераторы, преобразователи сигналов и фильтры)
- Цифровые схемы (Digital Circuits) это схемы, предназначенные для преобразования и обработки сигналов, изменяющихся по закону дискретной функции. Здесь – уровень логических вентилей.
- Логический уровень (Logic) комбинированная логика, объединяющая набор логических вентилей в функциональные логические устройсва, такие как суматоры и т.п.

Уровни абстракции



- Микроархитектура (Micro-Architecture) объединение функциональных логических устройств в вычислительный тракт, выполняющий определённые команды.
- Архитектура набора команд (Architecture) описание вычислительного устройсва с точки зрения програмиста, как некоторого набор ресурсов и команд.
- Операционная система (Operating Systems) управление операциями нижнего уровня, такие как доступ к памяти и периферии и тд.
- Прикладное програмное обеспечение (Application Software) решение конкретных прикладных задач

*Иллюстрация: Дэвид М. Харрис и Сара Л. Харрис. Цифровая схемотехника и архитектура компьютера


Архитектура набора команд

На уровне архитектуры набора команд определяются:

- Архитектура памяти
- Взаимодействие с устройсвами ввода вывода
- Режимы адресации
- Регистры
- Машинные команды
- Типы внутренних данных
- Обработчики прерываний и исключительных состояний

На уровне инструкции предоставляемые архитектурой набора команд можно разделить на:

- Системные
- Управления
- Передачи данных
- Обработки данных




Топ 10 инструкций х86


Ранг	инструкция	процент от всех		
ı am		исполняющихся в среднем		
1	load	22%		
2	conditional branch	20%		
3	compare	16%		
4	store	12%		
5	add	8%		
6	and	6%		
7	sub	5%		
8	move register-register	4%		
9	call	1%		
10	return	1%		
	Всего	96%		

IDDUIGHT OT BCCX

Фон Неймановская модель компьютера



Процессор – програмно управляемое устройство, предназначенное для обработки цифровой информации и управлекния процессом этой обработки.



Архитектура Intel 8086




Intel 8086 можно разделить на:

- 1. Устройсво Работы с Шиной (BIU) (Верхняя половина)
- 2. Исполняющее устройсво (EU) (Нижняя половина)

Шаги выполнения инструкции CPU -



- 1. Выборка Инструкции: Загрузка инструкции расположенной по адресу записаном в Счетчике Инструкций (РС)
- 2. Декодирование Инструкции
- 3. Выборка операндов
- 4. Исполнение
- 5. Запись результатов вычислений в память.
 - 1. Запись в регистры
 - 2. Запись в оперативную память
- 6. Обновление счетчика инструкций.



Архитектура Intel 8086


0x43
0xff
0x32
0x45
0х7е
0xe7
0x90
0x23
0xda
0xef
0x12

As 8086 does 2-stage pipelining (overlapping fetching and execution), its architecture is divided into two units:


- 1. Bus Interfacing Unit (BIU)
- 2. Execution Unit (EU)

Устройсво ядра






Стадии исполнения инструкций CPU



Конвеер CPU



Риски управления

Проблемы управления возникают в случае исполения инструкций перехода. Когда во время исполнения СРU обнаруживает переход и вынужден изменить адрес следующей инструкции в РС. При этом весь конвеер должен быть очищен.

Риски управления: Спекулятивное исполнение

В случае последовательной программы:

```
CPI = CPI_{ideal}
```

 $CPI_{ideal} = 1.$

В случае если попадаются инструкции перехода:

```
CPI = CPIideal + penalty * branch_frequency
```

Для:

```
penalty = 20 cycles
branch_frequency = 20%
```

Тогда:

$$CPI = 1 + 20 * 0.2 = 5$$

Риски управления: предсказатель переходов.

Если добавить предсказатель переходов с ошибкой предсказания (misprediction rate) 10%, тогда:

CPI = CPI_{ideal} + penalty * branch_frequency *
miss_rate

<u>Для</u>: penalty = 20 cycles, branch_frequency = 20%

Без предсказателя	С предсказателем		
CPI = 1 + 20 * 0.2 = 5	CPI = 1 + 20 * 0.2 * 0.1 = 1.4		



Увеличение производительности 357.1%

Предсказатель переходов


Реализован в виде наборно-ассоциативного кэша.

Хранит в себе адреса наиболее часто исполняемых инструкций управления

Строка кеша содержит:

- 1. Адрес куда выполнить переход;
- 2. Адрес инструкции управления для которой надо выполнить предсказание;
- 3. Тип перехода:
- Условный
- Безусловный направленый;
- Безусловный ненаправленный;
- Цикл;
- Вызов/Возврат из функции.


Структурные риски: Конфликт доступа к регистрам





Решени: 2 порта чтения, 1 порт записи

Структурные риски : Конфликт доступа к памяти






Решение: разделить кэш первого уровня на кеш данных и кэш инструкций

Риск получить невалидные данные для следующей инструкции

sub R2, R1, R3 and R12, R2, R3 or R13, R6, R2 add R14, R2, R2 sw R15, 100 (R2)



Решение 1: вставлять "пузыри" – приостанавливать конвеер для следующей инструкции

sub R2, R1, R3 stall stall stall and R12, R2, R3 or R13, R6, R2 add R14, R2, R2 sw R15, 100 (R2)

intel_®


Решение 2: Не дожидаться полного окончания записи регистра/памяти

Прямая пересылка после стадии исполнения

```
if (L3.RegWrite and (L3.dst == L2.src1))
    ALUSeIA = 1

if (L3.RegWrite and (L3.dst == L2.src2))
```

ALUSelB = 1



Прямая пересылка после стадии записи в память:

```
if (L4.RegWrite and ((not L3.RegWrite)
or (L3.dst == L2.src1)) and (L4.dst = L2.src1))
ALUSeIA = 2


if (L4.RegWrite and ((not L3.RegWrite)
or (L3.dst == L2.src2)) and (L4.dst = L2.src2))
ALUSeIB = 2
```

Риск испонения инструкции для неактуальных данных сохраняется в случае если инструкция зависит от данных, которые читаются из памяти.

Пример (все переменные находятся в памяти): :

$$a = b + c;$$

$$d = e - f;$$



Пока сохраняется алгоритмический порядок мы получим верный результат!

Паралелизм уровня инструкций

✓ Цель: Уменьшить время исполнения программы СРU

CPU Time = duration of clock cycle \times CPI \times IC



- Уменьшить продолжительность цикла
- Уменьшить СРІ (Циклы на инструкцию)
- Уменьшить ІС (Колличество инструкций)



• НЕТ. Затраты на защиту от рисков описанных ранее станут слишком большими

Что же делать?



- Уменьшать CPI увеличивая внутренний параллелизм (ILP instruction level parallelism).
 - Дублировать модули
 - Или?

Внеочередное исполнение команд: Идея Example:


- (1) $r1 \leftarrow r4 / r7$
- (2) $r8 \leftarrow r1 + r2$
- (3) $r5 \leftarrow r5 + 1$
- (4) $r6 \leftarrow r6 r3$
- (5) $r4 \leftarrow r5 + r6$
- (6) $r7 \leftarrow r8 * r4$

Деление и умножение занимают много тактов


In-order execution

1 2 3 4 5 6

Data Flow Graph



Out-of-order execution



Внеочередное исполнение команд: Имплементация

- 1. Заполнить окно инструкций (Специальная очередь инструкций после декодера)
- 2. Запомнить порядок
- 3. Распаралелить по исполнительным устройствам
- 4. Исполнить
- 5. Восстановить порядок
- 6. Продвинуть очередь

Зависимости между инструкциями

Чтение после чтения (Read-After-Read)

```
(1) \mathbf{r}^{6} \leftarrow \mathbf{r}^{1} / \mathbf{r}^{7} (2) \mathbf{r}^{8} \leftarrow \mathbf{r}^{1} + \mathbf{r}^{2} ... (3) \mathbf{r}^{1} \leftarrow \mathbf{r}^{5} + \mathbf{1} ... (4) \mathbf{r}^{6} \leftarrow \mathbf{r}^{6} - \mathbf{r}^{3} (9) \mathbf{r}^{5} \leftarrow \mathbf{r}^{6} * \mathbf{r}^{4} (9) \mathbf{r}^{5} \leftarrow \mathbf{r}^{6} * \mathbf{r}^{4} ... (9) \mathbf{r}^{5} \leftarrow \mathbf{r}^{6} * \mathbf{r}^{4} ... (8) \mathbf{r}^{7} \leftarrow \mathbf{r}^{8} * \mathbf{r}^{4} ... (8) \mathbf{r}^{7} \leftarrow \mathbf{r}^{8} * \mathbf{r}^{4} ... (9) \mathbf{r}^{5} \leftarrow \mathbf{r}^{6} * \mathbf{r}^{4} ...
```

OISA/DSE/DLJ/Intel® IPP Accel intel®

Чтение после записи (Read-After-Write)

```
(1) r1 \leftarrow r4 \ / \ r7

(2) r8 \leftarrow r1 + r2

(3) r1 \leftarrow r5 + 1

(4) r6 \leftarrow r6 - r3

(5) r4 \leftarrow r5 + r6

(6) r7 \leftarrow r8 * r4

(7) r4 \leftarrow r5 + r6

(8) r7 \leftarrow r8 * r4

...
```

OISA/DSE/DLJ/Intel® IPP Accel intel。

Запись после чтения (Write-After-Read)

```
(1) r1 \leftarrow r4 \ / \ r7

(2) r8 \leftarrow r1 + r2 ...

(3) r1 \leftarrow r5 + 1

(4) r6 \leftarrow r6 - r3

(5) r4 \leftarrow r5 + r6

(6) r7 \leftarrow r8 * r4

(7) r4 \leftarrow r5 + r6 ...

(8) r7 \leftarrow r8 * r4
```

OISA/DSE/DLJ/Intel® IPP Accel

Запись после записи (Write-After-Write)

```
(1) r1 \leftarrow r4 \ / \ r7 (2) r8 \leftarrow r1 + r2 ...
(3) r1 \leftarrow r5 + 1 (3) r1 \leftarrow r5 + 1 (4) r6 \leftarrow r6 - r3 (5) r4 \leftarrow r5 + r6 (1) r1 \leftarrow r4 \ / \ r7 (6) r7 \leftarrow r8 * r4 (7) r4 \leftarrow r5 + r6 ...
(8) r7 \leftarrow r8 * r4
```

OISA/DSE/DLJ/Intel® IPP Accel intel®

Спекулятивное исполнение

```
(1) r1 \leftarrow r4 / r7

(2) r8 \leftarrow r1 + r2

(3) r1 \leftarrow r5 + 1

(4) r6 \leftarrow r6 - r3

(5) jcc L2

(6) L2 r4 \leftarrow r5 + r6

(7) r7 \leftarrow r8 * r4


(8) r4 \leftarrow r5 + r6

(9) r7 \leftarrow r8 * r4
```

Переименование регистров



- Иметь пул физических регистров;
- Поддерживать отображение архитектурных регистров на физические;



Как оно работает?

Для каждой инструкции:

- 1. Выделить свободный физический регистр из пула фезических регистров.
- 2. Обновить отображение архитектурных регистров на физические
- 3. Подменить архитектурные регистры используемые инструкцией физическими

Пример:

```
(1) r1 \leftarrow r4 / r7

(2) r8 \leftarrow r1 + r2

(3) r1 \leftarrow r5 + 1

(4) r6 \leftarrow r6 - r3

(5) r4 \leftarrow r5 + r6

(6) r7 \leftarrow r8 * r4


(7) r4 \leftarrow r5 + r6

(8) r7 \leftarrow r8 * r4
```


```
(1) r1 = &pr1
                              (1) pr1 \leftarrow r4 / r7
(2) r8 = &pr2
                              (2) \mathbf{pr2} \leftarrow \mathbf{pr1} + \mathbf{r2}
(3) r1 = &pr3
                              (3) pr3 \leftarrow r5 + 1
(4) \quad r6 = &pr4
                              (4) pr4 \leftarrow r6 - r3
                              (5) \mathbf{pr5} \leftarrow \mathbf{r5} + \mathbf{pr4}
(5) r4 = &pr5
                              (6) pr6 \leftarrow pr2 * pr5
(6) r7 = &pr6
                              (7) \mathbf{pr7} \leftarrow r5 + \mathbf{pr4}
     r4 = &pr7
                              (8) pr8 \leftarrow pr2 * pr7
(8) r7 = &pr8
```

Back-end

Здесь
расположены 2
физических
регистровых
файла:
целочисленных и
чисел с
плавающей
точкой



Исполнительные устройства (Skylake)



Throughput & Latency



Latency (задержка) - колличество тактов процессора через которые результат вычисления инструкции будет доступен для использования другой инструкцией.



Throughput (пропускная способность) - колличество тактов процессора необходимое на исполнение инструкции. Инструкция с пропускной способностью в 2 такта может занять исполнительный блок на такое количество циклов, что заблокирует выполнение "следующей" инструкции, требующей этого исполнительного блока. Только после того, как инструкция выполнена исполнительным блоком, может поступить следующая инструкция.

Pipeline Width (Ширина конвеера) – максимальное колличество операций, которые могут покинуть конвеер за 1 такт

Нотация инструкции



Inst	Latency	Throughput	Uops	Ports	
ADC (AL, 18)	[1;2]	0.50 / <u>1.00</u>	<u>2</u>	<u>1*p0156+1*p06</u>	
SHR (R16, 1)	SHR (R16, 1) 1 0.50 / 0.50		1	<u>1*p06</u>	

https://uops.info/table.html

1*p0156+1*p06:

- Колличество микроопераций: 2
- Первая микрооперация может испониться на портах: 0, 1, 5, 6
- Вторая микрооперация может испониться на портах : 0, 6

Параметры трактов внеочередного исполнения. Что учитывать?

Feature	Sandy Bridge	Haswell	SkyLake	IceLake
Out-of-order Window	168	192	224	352
Scheduler Entries	54	60	97	?
Integer Register File	160	168	180	?
FP Register File	144	168	168	?
Allocation Queue	28	56	64	?

Resources

- Agner Fog: "The microarchitecture of Intel, AMD, and VIA CPUs: An optimization guide for assembly programmers and compiler makers"
- https://en.wikichip.org/
- Etc. ©