Архитектура памяти

Февраль, 2022





План

- Проблема роста производительности ЭВМ
- Иерархия памяти, что такое память
- Метрики кэш-памяти
- Устройство кэш-памяти
- Оптимизация под кэш
- Пример кода обработки изображений
- Аппаратная оптимизация подсистемы памяти



ПРОБЛЕМА РОСТА ПРОИЗВОДИТЕЛЬНОСТИ ЭВМ

	ЭВМ золотой эры 1980 г. (Herb Sutter. Machine Architecture)	Современные ЭВМ (<u>DDR4</u>) 2022 г.	Улучшение
Ч астота CPU (MHz)	6	>6000	x 1000
Размер (Мб)	2	>3*10 ⁶	х 1.5 млн.
Пропускная способность (Мб/сек)	13	>26000	+2000x
Латентность (наносекунды)	225	<20	+10x
Латентность (такты)	1.4	36	-25x

Главная проблема — "**стена памяти"**

При увеличении объемов и характеристик, память неизбежно отстает от процессора по производительности.

ТИПИЧНЫЕ ХАРАКТЕРИСТИКИ И УРОВНИ ИЕРАРХИИ ПАМЯТИ

Регистры

- Латентность: О тактов
- Память: 32 x 512 бит SIMD (до AVX512)

L1/L2/L3 **Кэш**

- Латентность: 1-40 тактов
- Память: 32Кб 32Мб

Оперативная память (RAM)

- **Латентность**: ~ 30-100 тактов
- Память: GB-TB


Жесткие диски

- Solid-State Disk (SSD):
 - **Латентность**: 0.1 ms (~ 300k тактов)
 - Память: 128 GB 2 TB
- Hard Disk (HDD):
 - **Латентность**: 10 ms (~ 30М тактов)
 - Память: 1 10 TB




intel

ТИПИЧНЫЕ ХАРАКТЕРИСТИКИ И УРОВНИ ИЕРАРХИИ ПАМЯТИ






ЗАЧЕМ НУЖНА ИЕРАРХИЯ



КЭШ - Статическая память

- + Быстрая
- Большой физический размер
- Дорогая
- Сложная для проектирования



DRAM – Днамическая память

- Медленная
- + Малый размер
- + Дешевая
- + Простая при проектировании

ЗАЧЕМ НУЖНА ИЕРАРХИЯ

цена скорость ВЫШЕ НИЖЕ энергопотребление Процессор Ядро процессора **L2** КЭШ КЭШ Регистры -> (DCU) (MLC) L3 Память КЭШ Ядро процессора (DRAM) (LLC) КЭШ КЭШ Регистры (DCU) (MLC)


ЛОКАЛЬНОСТЬ ССЫЛОК

- Локальность ссылок (locality of reference) свойство программ повторно (часто) обращаться к одним и тем же адресам в памяти (данным, инструкциям)
- Типы локальности ссылок:
 - 1. Временная локальность (temporal locality) повторное обращение к одному и тому же адресу через короткий промежуток времени (например, в цикле)
 - 2. Пространственная локальность (spatial locality) свойство программ повторно обращаться через короткий промежуток времени к адресам близко расположенным в памяти друг к другу

Какие технологии используют локальность ссылок:

- 1. Кэш-память
- 2. SIMD-регистры
- 3. Страничная орагнизация памяти в ОС

ЛОКАЛЬНОСТЬ ССЫЛОК



МЕТРИКИ КЭШ ПАМЯТИ

Попадание – CPU находит запрошенный адрес в кэше

Промах – CPU не находит данные в кэше, поиск в следующем уровне памяти

Важная метрика - вероятность промаха (типовое соотношение промахов ко всем обращениям к кешу).

Штрафное время — накладные расходы при кэшпромахе

Время попадания — время доставки данных процессору в случае опадания, включая поиск в кэше

Поиск в кэшах идет последовательно

- L1 промах
- -L2 промах
- L3 промах
- **–** ОЗУ

Вероятность промаха


- 3-10% для L1
- Для L2 может быть очень мала < 1% (зависит от задачи)

Время попадания

- 1-2 такта для L1
- 5 20 тактов для L2
- 50 -70 тактов для L3

Штрафное время

• 50-200 тактов для оперативной памяти (тенденция к цвеличению)



МЕТРИКИ КЭШ ПАМЯТИ

Почему вероятность прома важнее попадания?

- Большая разница между числом промахов и попаданий
 - В 100 раз только для L1
 - 99% попаданий в 2 раза лучше, чем 97%?

```
Время попадания – 1 такт,
```

Штрафное время - 100 тактов

Среднее время доступа:

```
97% попаданий: 0.97 * 1 такт + 0.03 * 100 тактов = 4 такта
```


99% попаданий: 0.99 * 1 такт + 0.01 * 100 тактов = 2 такта



КОГДА КЭШ ЯВЛЯЕТСЯ УЗКИМ МЕСТОМ

```
for (i = 0; i < len; i+=4) {</pre>
   __m128 x0, x1, x2;
   x0 = _mm_loadu_ps(pSrc0 + i);
   x1 = _mm_loadu_ps(pSrc1 + i);
   x2 = _mm_add_ps(x0, x1);
   _mm_storeu_ps(pDst+i, x2);
```

len	size(Kb)	cpe		
		sse	avx2	ratio
64	0.75	0.5	0.3	1.6
128	1.5	0.5	0.3	1.9
256	3	0.5	0.3	2.0
512	6	0.4	0.3	1.8
1024	12	0.5	0.3	1.8
2048	24	0.5	0.3	2.1
4096	48	0.7	0.6	1.2
8192	96	0.7	0.6	1.3
16384	192	0.7	0.6	1.2
32768	384	1.0	1.0	1.0
65536	768	1.2	1.1	1.0
131072	1536	1.2	1.2	1.0
262144	3072	1.2	1.1	1.0
524288	6144	1.2	1.2	1.1
1048576	12288	1.2	1.2	1.0
2097152	24576	1.5	1.4	1.0
4194304	49152	2.6	2.6	1.0
8388608	98304	2.7	2.7	1.0
16777216	196608	2.7	2.7	1.0



КОГДА КЭШ НЕ ЯВЛЯЕТСЯ УЗКИМ МЕСТОМ

```
for (i = 0; i < len; i+=4)
  __m128 x0, x1, x2;
  x0 = _mm_loadu_ps(pSrc0 + i);
  xl = _mm_loadu_ps(pSrcl + i);
  x0 = mm add ps(x0, x1);
  x0 = _mm_add_ps(x0, x1);
  x0 = mm_add_ps(x0, x1);
  x0 = mm_add_ps(x0, x1);
  x0 = mm add ps(x0, x1);
  x0 = mm add ps(x0, x1);
  x0 = _mm_add_ps(x0, x1);
  x0 = mm_add_ps(x0, x1);
  x0 = mm_add_ps(x0, x1);
  x0 = mm add ps(x0, x1);
  x0 = _mm_add_ps(x0, x1);
  x0 = mm_add_ps(x0, x1);
  x0 = mm_add_ps(x0, x1);
  x0 = mm add ps(x0, x1);
  x0 = mm add ps(x0, x1);
  x0 = _mm_add_ps(x0, x1);
  x0 = mm_add_ps(x0, x1);
  x0 = _mm_add_ps(x0, x1);
  x0 = mm add ps(x0, x1);
  x0 = mm add ps(x0, x1);
  x0 = _mm_add_ps(x0, x1);
  x0 = _mm_add_ps(x0, x1);
  _mm_storeu_ps(pDst+i, x0);
```

```
for (i = 0; i < len; i+=8)
   __m256 x0, x1, x2;
  x0 = mm256 loadu_ps(pSrc0 + i);
  x1 = mm256 loadu_ps(pSrc1 + i);
  x0 = mm256 \text{ add ps}(x0, x1);
  x0 = _mm256_add_ps(x0, x1);
  x0 = mm256_add_ps(x0, x1);
  x0 = mm256 add ps(x0, x1);
  x0 = mm256 \text{ add ps}(x0, x1);
  x0 = mm256 \text{ add ps}(x0, x1);
  x0 = _{mm256}add_{ps}(x0, x1);
  x0 = mm256_add_ps(x0, x1);
  x0 = mm256 add ps(x0, x1);
  x0 = mm256 \text{ add ps}(x0, x1);
  x0 = _mm256_add_ps(x0, x1);
  x0 = _mm256_add_ps(x0, x1);
  x0 = mm256_add_ps(x0, x1);
  x0 = mm256 \text{ add ps}(x0, x1);
  x0 = mm256 \text{ add ps}(x0, x1);
  x0 = _{mm256}add_{ps}(x0, x1);
  x0 = mm256_add_ps(x0, x1);
  x0 = mm256_add_ps(x0, x1);
  x0 = mm256 \text{ add ps}(x0, x1);
  x0 = mm256 \text{ add ps}(x0, x1);
  x0 = _{mm256} add_{ps}(x0, x1);
  x0 = mm256 add ps(x0, x1);
  _mm256_storeu_ps(pDst+i, x0);
```


	sse		avx2	
len	size(Kb)	cpe	cpe	ratio
64	0.75	7.508	3.881	1.93
128	1.5	7.54	3.813	1.98
256	3	7.525	3.832	1.96
512	6	7.515	3.797	1.98
1024	12	7.576	3.806	1.99
2048	24	7.526	3.765	2.00
4096	48	7.567	3.785	2.00
8192	96	7.558	3.77	2.00
16384	192	7.534	3.77	2.00
32768	384	7.536	3.773	2.00
65536	768	7.534	3.768	2.00
131072	1536	7.534	3.768	2.00
262144	3072	7.566	3.774	2.00
524288	6144	7.58	3.823	1.98
1048576	12288	7.58	3.822	1.98
2097152	24576	7.596	3.862	1.97
4194304	49152	7.813	4.11	1.90
8388608	98304	7.825	4.127	1.90
16777216	196608	7.821	4.131	1.89

УСТРОЙСТВО КЭША


- Кэш это массив памяти, разбитый на группы
- Группы состоят из линий
- Линия содержит блок данных (обычно 64 байта)

Типы кэшей:


- Кэш прямого отображения: N=1
- Полностью-ассоциативный кэш: K=1, N = S/B
- Множественноассоциативный многоканальный кэш: N = S/(B*K)



СТРУКТУРА АДРЕСА



КЭШ ПРЯМОГО ОТОБРАЖЕНИЯ



Кэш


Линия: **64** байта Размер: **512 байт**

Память разбита на блоки, кратные размеру кэша, любой блок памяти оказаться в кэше.


- + Простая и дешевая реализация
- Медленный поиск из-за большой вероятности промаха

КЭШ ПРЯМОГО ОТОБРАЖЕНИЯ

- Как работает поиск
 - Группа состоит из одной кэш-линии, поэтому поиск по всем группам, в которой ∨-бит = 1 и тэг совпадает со старшей частью адреса.



КАК РАБОТАЕТ КЭШ ПРЯМОГО ТОБРАЖЕНИЯ



Адрес кодируется 4 битами (16-байтная память М[16]):


Кэш:

 $K=2^k=4$ — число групп по одной кэш линии b=1 бит, адресует смещение до 2 байт в одной кэш-линии

Адреса памяти в порядке обращения:

груг	па	V	ТЭГ	data
00] [1	0	M[0-1]
01				
10	$\Big] \Big[$			
]]	[1	0	M[6-7]

ПОЛНОСТЬЮ-АССОЦИАТИВНЫЙ КЭШ




Кэш

Линия: **64** байта Размер: **512 байт**

Любой блок памяти в 64 байта может оказаться в любой кэш линии.

- Слишком дорогая реализация, быстрый поиск

МНОЖЕСТВЕННО-АССОЦИАТИВНЫЙ МНОГОКАНАЛЬНЫЙ КЭШ




Кэш

Линия: 64 байта

Каналов: 2

Размер: **512 байт**


- Кэш равномерно разделен на группы кэш-линий, количество линий в группе – это количество каналов обращения
- 64 байта отображаются на одну линию по любому каналу,
- Одновременный поиск по всем каналам



стоимости и производительности


МНОЖЕСТВЕННО-АССОЦИАТИВНЫЙ МНОГОКАНАЛЬНЫЙ КЭШ

• группа выбирается также п очасти адреса памяти





МНОЖЕСТВЕННО-АССОЦИАТИВНЫЙ МНОГОКАНАЛЬНЫЙ КЭШ


 ■ Группа состоит из нескольких кэш-линий, поэтому поиск происходит внутри группы



КАК РАБОТАЕТ 2-КАНАЛЬНЫЙ МНОЖЕСТВЕННО-АССОЦИАТИВНЫЙ КЭШ







Адрес кодируется 4 битами (16-байтная память М[16]): Кэш:


 $K=2^k=2$ — число групп по 2 кэш-линии b=l бит, адресует смещение до 2 байт в одной кэш-линии

Адреса памяти в порядке обращения:

0	[00	0 ₂],	miss
1	[00]	01,	hit
7	[01	11_{2}^{-}],	miss
8	[10	00,],	miss
0	[00	00 ₂]	hit

группа	a v	ТЭГ	data
0	1	00	M[0-1]
0	1	10	M[8-9]
1	1	01	M[6-7]
1	0		

ПРИМЕР: СУММА ИЗОБРАЖЕНИЙ



Пример использования - Альфа-блендинг для водного знака с прозрачным фоном: $A = A * (1-a_B) + 0.5 * (A * a_B + B * a_B)$

ПРИМЕР: СУММА ИЗОБРАЖЕНИЙ

```
void summ_image(unsigned char* image, unsigned char* resImage, const std::size_t width, const std::size_t height, const
std::size_t bpp)
{
    const std::size_t size{ width * height * bpp };


    const std::size_t iterCount{ ITERATION_COUNT };

    for (std::size_t iter{}; iter < iterCount; ++iter)
    {
        for (std::size_t x{}; x < size; ++x)
        {
            resImage[x] += image[x];
        }
    }
}</pre>

    © Elapsed Time ©: 3.803s
    Clockdocks: 12,356,800,000
    Instructions Retired: 21,550,400,000
```

Intel VTune "Pipe"





This diagram represents inefficiencies in CPU usage. Treat it as a pipe with an output flow equal to the "pipe efficiency" ratio: (Actual Instructions Retired)/(Maximum Possible Instruction Retired). If there are pipeline stalls decreasing the pipe efficiency, the pipe shape gets more narrow.

ОПТИМИЗАЦИЯ ПОД КЭШ

В рамках одного потока

• Выравнивание памяти

загрузка в кэш-линии по 64 байта, по выровненным адресам происходит быстрее, но в современных СРU несуществеено


Разбиение на блоки

разбиение данных и операций над ними на блоки, размеры которых не выходят за пределы КЭШ-памяти.

В рамках многопоточности

По возможности увеличивать нагрузку на потоки, и не выходить за рамки кэш-памяти. В современных CPU это возможно за счет увеличения размеров MLC (L2).

ОПТИМИЗАЦИЯ ПОД КЭШ – КЭШ-БЛОКИНГ



Обработка 2D данных блоками, которые помещаются в кэш, в идеале в L1.

Наиболее оптимальные блоки, хранящие последовательные данные в памяти.

Для суммы изображений достаточно 1D блоков

Идеальный порядок расположения данных в блоке, на практике не применимо, но реализовано аапаратно в GPU. Для 1D блоков непрерывность данных в памяти соблюдена!

ПРИМЕР: СУММА ИЗОБРАЖЕНИЙ – КЭШ БЛОКИНГ

```
void summ image block simd(unsigned char* image, unsigned char* resImage, const std::size t width, const std::size t
height, const std::size t bpp)
    const std::size t size{ width * height * bpp };
    const std::size t xBlockSize{ L1 CACHE SIZE / 2u };
    const std::size t xBlocksCount{ size / xBlockSize };
    const std::size t xBlocksRemainder{ size % xBlockSize };
    const std::size t iterCount{ ITERATION COUNT };
    auto limit = (xBlocksRemainder == 0u) ? size : size - xBlockSize;
    // block sum
    for (std::size t iter{}; iter < iterCount; ++iter)</pre>
        for (std::size_t xx{}; xx < limit; xx += xBlockSize)</pre>
             for (std::size t x{ xx }; x < xx + xBlockSize; x+=32u)</pre>
                 _{m256i} \text{ ymm} = _{mm256} \text{ add} \text{ epi8}(_{mm256} \text{ load}_{si256}((_{m256i}^*)(\text{resImage} + x)),
                                                  _mm256_load_si256((__m256i*)(image + x)));
                 mm256 store si256((m256i*)(resImage + x), ymm);
```


ПРИМЕР: СУММА ИЗОБРАЖЕНИЙ – КЭШ БЛОКИНГ

```
void summ image block simd(unsigned char* image, unsigned char* resImage, const std::size t width, const std::size t
height, const std::size t bpp)
    const std::size t size{ width * height * bpp };
    const std::size t xBlockSize{ L1 CACHE SIZE / 2u };
    const std::size t xBlocksCount{ size / xBlockSize };
    const std::size t xBlocksRemainder{ size % xBlockSize };
    const std::size t iterCount{ ITERATION COUNT };
    auto limit = (xBlocksRemainder == 0u) ? size : size - xBlockSize;
    // block sum
    for (std::size_t xx{}; xx < limit; xx += xBlockSize)</pre>
        for (std::size t iter{}; iter < iterCount; ++iter)</pre>
             for (std::size t x{ xx }; x < xx + xBlockSize; x+=32u)</pre>
                 _{m256i} \text{ ymm} = _{mm256} \text{ add} \text{ epi8}(_{mm256} \text{ load}_{si256}((_{m256i}^*)(\text{resImage} + x)),
                                                  _mm256_load_si256((__m256i*)(image + x)));
                 mm256 store si256((m256i*)(resImage + x), ymm);
```

ЗАВИСИМОСТЬ ОТ РАЗМЕРА БЛОКА: L3<100*L1/L2<10*L1


⊗ Elapsed Time ^②: 0.540s





BlockSize = 100 * L1 (L3 bound, 2*BlockSize>6Mb)






This diagram represents inefficiencies in CPU usage. Treat it as a pipe with an output flow equal to the "pipe efficiency" ratio: (Actual Instructions Retired)/(Maximum Possible Instruction Retired). If there are pipeline stalls decreasing the pipe efficiency, the pipe shape gets more narrow.

BlockSize = 10 * L1 (L2 bound, 2*BlockSize > 256Kb)


ЗАВИСИМОСТЬ ОТ РАЗМЕРА БЛОКА: L3<100*L1/L2<10*L1

⊗ Elapsed Time ^②: 0.347s

_			
	Clockticks:	417,600,000	
	Instructions Retired:	1,457,600,000	
	CPI Rate ®:	0.286	
	MUX Reliability [®] :	N/A*	
\odot	Retiring ®:	100.0%	of Pipeline Slots
	General Retirement [®] :	100.0%	of Pipeline Slots
	Microcode Sequencer [®] :	0.0%	of Pipeline Slots
(3)	Front-End Bound ©:	5.4%	of Pipeline Slots
(>)	Bad Speculation [®] :	1.2%	of Pipeline Slots
(>)	Back-End Bound ®:	0.0%	of Pipeline Slots
	Average CPU Frequency 2:	3.5 GHz	
	Total Thread Count:	1	
	Paused Time ®:	0.210s	



This diagram represents inefficiencies in CPU usage. Treat it as a pipe with an output flow equal to the "pipe efficiency" ratio: (Actual Instructions Retired)/(Maximum Possible Instruction Retired). If there are pipeline stalls decreasing the pipe efficiency, the pipe shape gets more narrow.




BlockSize = L1/2


BlockSize = L1/1024


ПРИМЕР: СВЕРТОЧНЫЙ ФИЛЬТР




ПРИМЕР: СВЕРТОЧНЫЙ ФИЛЬТР











This diagram represents inefficiencies in CPU usage. Treat it as a pipe with an output flow equal to the "pipe efficiency" ratio: (Actual Instructions Retired)/(Maximum Possible Instruction Retired). If there are pipeline stalls decreasing the pipe efficiency, the pipe shape gets more narrow.

ПРИМЕР: СВЕРТОЧНЫЙ ФИЛЬТР - КЕШ БЛОКИНГ



Block size is L1/2






This diagram represents inefficiencies in CPU usage. Treat it as a pipe with an output flow equal to the "pipe efficiency" ratio: (Actual Instructions Retired)/(Maximum Possible Instruction Retired). If there are pipeline stalls decreasing the pipe efficiency, the pipe shape gets more narrow.

```
const std::size t unit{ 1u };
const std::size t size{ width * height * bpp };
std::copy(image, image + size, resImage);
const std::size t xBlockSize{ L1 CACHE SIZE / 2u / 50u / bpp - 2u * bpp};
const std::size t yBlockSize{ 50u };
const std::size t xBlocksCount = (width - 2u) / xBlockSize;
const std::size t yBlocksCount = (height - 2u) / yBlockSize;
const std::size t iterCount{ ITERATION COUNT2 };
// iterative smooth
for (std::size t iter{}; iter < iterCount; ++iter)</pre>
        for (std::size_t yy{1u}; yy < height - 1u; yy += yBlockSize)</pre>
            for (std::size t xx{1u}; xx < width - 1u; xx += xBlockSize)</pre>
                for (std::size t y = yy; y <</pre>
                          std::min(yy + yBlockSize, height - 1u); ++y)
                  for (std::size t x = xx; x <</pre>
                          std::min(xx + xBlockSize, width - 1u); ++x)
                     process pixel(x, y, bpp, width, height, image, resImage);
    std::swap(resImage, image);
} // iteratios loop
```

ПРИМЕР: СВЕРТОЧНЫЙ ФИЛЬТР




```
for (std::size t color{}; color < bpp; ++color)</pre>
      resImage[offset + color] = static cast<unsigned char>(
          (image[offsetU + color] >> 3u) +
          (image[offsetD + color] >> 3u) +
          (image[offsetL + color] >> 3u) +
          (image[offsetR + color] >> 3u) +
          (image[offset + color] >> 1u));
m256i row = shiftByN( mm256 loadu si256(( m256i*)(image + offset)), 1);
   m256i rowU = shiftByN( mm256 loadu si256(( m256i*)(image + offsetU)), 3);
   m256i rowD = shiftByN( mm256 loadu si256(( m256i*)(image + offsetD)), 3);
   __m256i rowL = shiftByN(_mm256_loadu_si256((__m256i*)(image + offsetL)), 3);
    m256i rowR = shiftByN( mm256 loadu si256(( m256i*)(image + offsetR)), 3);
   row = mm256 add epi8(row, rowU);
   row = mm256 add epi8(row, rowD);
   row = mm256 add epi8(row, rowL);
   row = mm256 add epi8(row, rowR);
 static inline m256i shiftByN( m256i src, int n)
     m256i line1a = _mm256_srli_epi16(src, n + 8);
      m256i line1b = mm256 slli epi16(src, 8);
     line1a = mm256 slli epi16(line1a, 8);
     line1b = mm256 srli epi16(line1b, n + 8);
     return mm256 or si256(line1a, line1b);
```

ПРИМЕР: СВЕРТОЧНЫЙ ФИЛЬТР




АППАРАТНАЯ ОПТИМИЗАЦИЯ КЭШЕЙ




Увеличение MLC L2/LLC L3 - смещение баланса в сторону локальной памяти ядер от шареной памяти.

Отказ от инклюзивного L3 кэша:


- 1. Загрузка из памяти делается только в L2
- 2. При заполненном L2, наименее востребованные по числу обращений данные данные скидываются в L3.
- 3. Расшаренные L2 данные между ядрами дублируются в L3, L2 miss + L3 hit инициирует обмен линиями L2-L3, а не дублирование в L2.



АППАРАТНАЯ ОПТИМИЗАЦИЯ КЭШЕЙ



Соотношение MLC (L2) промахов в SKYLAKE, по сравнению с предыдущими архитектурами, меньше единицы, при несущественном росте промахов для LLC (L3) (соотношение >1).



Non-Inclusive L3

АППАРАТНАЯ ОПТИМИЗАЦИЯ ИЕРАРХИИ

■ Архитектуры CPU 1990x-2010x FSB (front-side bus) — коммуникационная шина обеспечивающая доступ CPU к интерфейсу памяти (через северный мост northbridge)

С появлением многоядерных архитектур проблема неоднородного доступа к памяти (NUMA – non-uniform memory access) для кэшей.

Для многоядерных процессоров:


L2 кэш был общий,


L3 кэша не было,

либо он располагался за пределами процессора.

FSB – узкое место, повышение производительности было ограничено

Тенденция — перенос коммуникационных интерфейсов и кэш-памяти ближе к ядрам CPU.





ДЕЦЕНТРАЛИЗАЦИЯ КЭШЕЙ И ИНТЕРФЕЙСОВ ДОСТУПА

При смене архитектуры Core2Duo/Quad->Core I – децентрализация L2 кэша


Intel® QuickPath Interconnect (QPI) высокопроизводительный коммуникационный интерфейс точка-к-точке (впервые реализован с 2008 года – Sandy Bridge).

- Решил проблему узкого места FSB, децентрализовав интерфейсы памяти


- Обеспечивал протокол когерентности кэшей (MESI) – решение проблемы

NUMA для кэшей.

Shared Front-side Bus, up until 2004




Intel® QuickPath Interconnect




КОЛЬЦЕВЫЕ ИНТЕРФЕЙСЫ ДОСТУПА К 13 КЭШУ

Skylake LLC ring(client)



СЕТОЧНЫЙ КОММУНИКАЦИОННЫЙ ИНТЕРФЕЙС



- Mesh Interconnect Architecture Intel Skylake
- Сеточный интерфейс коммуникации (MESH) сетка из кольцевых интерфейсов коммуникации между вычислительными устройствами
- Сетка работает на тайловом расположении компонент, тайлы заполняют CPU и могут быть 2 типов:
- ядро процессора
- контроллер памяти IMC (integrated memory controller)

Коммникационный интерфейс между тайлами имеет вид сетки (MESH)

#