

Arquitetura de Computadores

Detalhes essenciais

- Instruções de vírgula flutuante e SIMD
- 1. Desempenho
- 2. Pipelining
- 3. Memória Cache
- 4. Periféricos

1. Desempenho

- Desempenho relativo | "Sistema A é m vezes mais rápido que B"

$$m = \frac{\text{desempenho A}}{\text{desempenho B}} = \frac{t_{\text{exec B}}}{t_{\text{exec A}}}$$

- $t_{\text{CPU}} = \frac{\text{nº de ciclos}}{f_{\text{clock}}}$

- $\text{CPI} = \frac{\text{nº de ciclos}}{N_{\text{instr.}}}$

$$t_{\text{exec.}} = N_{\text{instr.}} \times \text{CPI} \times \frac{1}{f_{\text{clock}}}$$

- Lei de Amdahl : Speedup


$$S_{\text{global}} = \frac{s}{\frac{p}{s_{\text{process}}} + (s - p)}$$

- Benchmark : média geométrica

$$\sqrt[n]{\prod_{i=1}^n \left(\frac{t_{\text{referencia}}}{t_{\text{amostra}}} \right)}$$

2. Pipelining

→ Andares



→ Atalhos

• Geral



• Loads



• Compilador

Reordenar instruções de forma a evitar protelamentos

• Branches

• Condição avaliada em MEM

• Assume-se que o salto não é tomado

→ Registras

IF / ID | PC, instruction code

ID / EX | PC, Read data 1, Read data 2, write register, Imm


Control { ALU src, ALU op, Branch, MemRead, MemWrite, MemtoReg, RegWrite }

EX / MEM | Add sum, Zero, Read data 2, ALU result, write register

Control { Branch, MemRead, MemWrite, MemtoReg, RegWrite }

MEM / WB | Read data, write register, Control { MemtoReg, RegWrite }

3. Memória Cache



→ Endereços

Tag | Restantes bits
 Index | 2^m endereços → m bits
 WO | 2^m words/bytes → m bits
 BO | 2^2 bytes/word → 2 bits

Tag	Index	word offset	Byte offset
-----	-------	-------------	-------------

→ Mapeamento direto

Index	V	Tag	Data
0			
1			
2			
...			

→ Associatividade (m-way)

Index	V	Tag	Data	V	Tag	Data
0						
1						
2						
...						

m-way

→ Write-through e No-allocate (Simplificado)

Leitura	Hit	ler cache
	Miss	<ul style="list-style-type: none"> ler memória Colocar na cache e atualizar tag e V=1
Escrita	Hit	Escrever em cache e memória
	Miss	Escrever na memória

→ Write-back e allocate-on-miss (Menos comum a memória)

ler cache	
<ul style="list-style-type: none"> (Se D=1) Escrever valor do cache na memória ler memória Colocar na cache e atualizar 	
Escrever em cache (D=1)	
<ul style="list-style-type: none"> (Se D=1) Escrever valor do cache na memória Escrever em cache e atualizar tag, V=1 e D=1 	

→ Desempenho

$$CPI_{stall} = \frac{N^{\circ} \text{acessos a memória}}{N^{\circ} \text{ins. tre. eqs}} \times \text{taxa}_{falhas} \times \text{penalidade}_{falhas}$$

$$t_{acesso_{MEM}} = t_{acesso} + \text{taxa}_{falhas} \times \text{penalidade}_{falhas} \rightarrow \frac{t_{MEM}}{f}$$

4. Periféricos


→ Disco Rígido

$$t_{acesso} = t_{posura} + t_{rotação} + t_{transferência} + t_{controlador}$$

$$\underbrace{\frac{1}{2} \cdot \frac{60}{RPM}}$$

Capacidade / cilindro

$$= N^{\circ} \text{ setores} \times N^{\circ} \text{ bytes / setor}$$



→ Técnicas de E/S

Varrimento / Polling

CPU sempre a verificar se o dispositivo está pronto.

Interrupção

Dispositivo interrompe CPU quando necessário.

DMA: Acesso direto a memória

CPU passa ao DMA para tratar da tarefa e o DMA interrompe o CPU quando for concluída.

