# Arquitetura de Computadores

Detalhes essenciais

-	_	lms-	trage	200	de	Vice	gull	z F	Recta	eari	te	R	SIM	j
			. /								-			

- . . . .
- . . . . . . .

## Desempenho

· Desempenho relativo / Sistema A e M

· lei de Amdahl: Speedul

$$S_{global} = \frac{\rho}{S_{postal}} + (s - \rho)$$

## Pifelining

- Andares IF WB > Aladhos

· Geral

Comfiledor

Reordenar instruçãos de forma a evitor frotelamentos

Branches

- · Comdiego avaliada em MEM
- · Assume -se que o sabto mão é tomado

> Registron

IF/ID | PC, instruction code


ID/Ex | PC, Read objta 1, Read obsta 2, write register, Imm

antral & ALU See, ALUOP, Branch, Man Road, Hem Wite, Mento Reg, Reswi

EX/MEH | Add sum, Zero, Read data 2, ALU cosult, Write register
Control & Branch, Mem Read, Man Write, Hem to Reg, Reg Write }

MEM / WB / Read data, Write register, Contral & Memto Reg, Beg Write &

## 3. Memória Cache



#### 7 Emderegas

Tag	ĺ	Restantes bits
Imdex	ĺ	2 m enderses -> m bits
wo		2 mords/blow -> m bits
		-3 1 1 / 1 <del></del> 0 1 1




### > Mafeamento diceto

Index	ν	Tag	Data				
o							
1							
2							



-dex	ν	Tag	Daota		V Tag	Data
0						
٠.	$\prod$			•	$\prod$	
2	П			•		T
	1			·		

### > Write - through e No - allocate (Simplicidada)



### Write - back e allocato - om-inion (Henos acous a memoria)

- . (Se D=3) Escaver valor do asete ma memória
- · In memoria · Coloear ma cache a atualizar

Escrever em cache (D=3).

- · (Se D=3) Eserever valor de eache ma memória
- · Escrer em ca che e atualizar tag, V=8 e D= 1

#### - Desemfenho


4. Periféries

#### > Diseo Rígido

taxesso = the + taxes for the exist.

Cafacidade / eilindro

= N° setores X N° bytes / setor



#### -> Técnicas de 5/5

Variamento / Palling
LPU senfre a verificer se o diafantivo
esta fronto.

#### Internfeso

Disfasitivo interconfe CPU quando mecanário.

### DMA: Aemo direto a memoria CPU Pada ao DMA Para tratar da tarata e o

DHA interromple a CPU quando for completada.

