源码开放学ARM

@亚嵌李明老师1

2012-10-19

¹This is the PDF file for the how to write opensource book contents. It is licensed under the Creative Commons Attribution—Non Commercial—Share Alike 3.0 license. I hope you enjoy it, I hope it helps you learn the software development, and I hope you' 11 continuously watch this: http://limingth.github.com/LASO/, will be happy if you follow my weibo http://weibo.com/limingth

前言

学习目标

ARM 阶段的学习,构成了嵌入式软件开发工程师知识体系中不可缺少的一个内容。在这个阶段我们努力培养学员具备以下的素质和能力:

- 1) 掌握ARM体系结构和汇编语言。
- 2) 能够初步学会阅读硬件原理图和芯片数据手册。
- 3) 具备为SoC芯片常见外设如 UART, NandFlash, Timer 等编写驱动程序的能力。
- 4) 能够完成 Bootloader 项目的程序编写和移植工作。

适合对象

本阶段对于学员学习基础的要求如下:

- 1) 掌握C语言, 熟悉指针的用法。
- 2) 学过计算机组成原理和数字电路等课程。
- 3) 具备一定的英文阅读能力。
- 4) 对计算机底层的运行机制和软硬件协同工作具有浓厚的兴趣。

如何写作本书的

对于有志于参与本书编写的学员,可以通过学习以下内容来进一步了解关于如何写书的相关知识。

如何安装 GIT

* http://progit.org/book/zh/ch1-4.html

如何使用 GitHub

* http://www.worldhello.net/gotgithub/index.html

如何用 markdown 写书

* http://www.slideshare.net/larrycai/write-book-in-markdown

如何生成 pdf 版本

* http://github.com/larrycai/kaiyuanbook/blob/master/BUILD.md

简介轻量级标记语言 Markdown

* http://www.worldhello.net/gotgithub/appendix/markups.html

Github 偏爱的 Markdown

* http://github.github.com/github-flavored-markdown/

在线的 Markdown 编辑浏览器

* http://dillinger.io/

致谢

在本书的编写过程中,得到了很多热心人士,同时也是技术高手的帮助。

Peter Wang (@happycasts) 开源电子书 LGCB 的作者,从他这儿我学会了用 github 搭建这本书的写作方法,Peter 还有很多精心录制的学习开源技术的视频,大家一定不要错 讨。

chunzi Pro Git 的中文译者,正是这本书教会了我如何使用Git,启发了我想要通过协作迭代来写书,后来我发现协作本身比写作更有乐趣。虽然后来没有采用Pro Git的框架,但还是非常感谢chunzi及时回复了我的邮件,相信这本书还会帮助到更多的人。

Larry Cai (@larrycaiyu) 上海爱立信研发中心的软件开发高级专家,从微博上加入"中文开源技术书"之后,身为管理员的larry就一直默默主动帮我解决从 markdown 到生成 pdf 格式的各种细节问题,他所维护的 mkbok 这里强烈推荐噢,以后一定会成为GitHub 上写书必备之利器。

tonghuix 倡导自由开源生活方式的 @爱开源未来,正是他的提醒,我最后将本书的名字定为《源码开放学ARM》,以此表示对开源社区文化的尊重和支持,等有机会我会争取在开源硬件上写一本真正开源学习的书。

所有来自这些朋友的热情帮助和技术支持,让我常有如拨云雾而见青天之顿悟,虽然你们中的大多数未有机会得以见面,但对技术传播和分享的共同热爱使我们心灵相通。在此希望能够一并致谢。

参与

你可以通过 ®亚嵌李明老师 联系作者或者发邮件给 limingth AT gmail.com 告知你希望出现在书中的内容和想要解决的问题。

如果你愿意参与本书的编写,可以通过 fork 《源码开放学ARM》 作出贡献。

本作品采用知识共享署名-非商业性使用-相同方式共享 2.5 中国大陆许可协议进行许可。

目录

前	言		i
目	录	į	iii
1	开发	环境搭建	1
	1.1	硬件平台	1
		1.1.1 芯片识别	1
		1.1.2 外设识别	2
		1.1.3 准备工作	2
		1.1.4 硬件平台的验证	2
	1.2	硬件原理图	3
		1.2.1 原理图包含的信息	3
		1.2.2 核心板	4
		1.2.3 底板	4
	1.3	开发工具链	4
		1.3.1 ADS 安装使用说明	5
		1.3.2 Linux	7
	1.4	基本开发流程	7
		1.4.1 Windows 平台开发	8
2	芯片	手册导读	1
_			
			1
			12
			13
			13
	2.2	de Nobre and Control of	4
			14
			4
			4
	2.3	At the state of th	15
	2.0		15
			16
	2.4		17
	۷.4		17
		2	. 1

3	GPI	D 控制器	9
	3.1	控制器内部结构	9
	3.2	GPIO 输出引脚	9
	3.3	GPIO 特殊功能寄存器	20
	3.4	GPIO 驱动代码实现	20
		3.4.1 汇编程序	21
		3.4.2 ARM汇编的延时函数	21
		3.4.3 立即数的表示	21
		3.4.4 连接开发板	21
		3.4.5 led.c 参考代码实现	22
		3.4.6 button.c 参考代码实现	22
		3.4.7 buzzer.c 参考代码实现	23
4	CLO	CK 时钟管理 2	25
_			25
			25
			25
	12		25
	4.2		26
	13		26
	4.0		26
			26
			26
			28
		* * * * · · · · · · · · · · · · · · · ·	
	4 4	_ = 322/8/22	28
	4.4	377 32 337 337 337 337 337 337 337 337 3	28
			28
		4.4.2 代码举例:	29
5	UAR	T 控制器 3	1
	5.1	串口的硬件连接(硬件原理图)	31
	5.2	串口的管脚功能复用	31
	5.3		32
	5.4	串口控制器结构	32
		5.4.1 串口控制器功能	32
		5.4.2 串口控制器框图	32
	5.5		33
		5.5.1 串口寄存器分类 SFR:	33
		5.5.2 查看 uboot 对串口寄存器的设置	33
	5.6		34
		6.1.15	34
			35
6	SUB	AM 控制器 3	37
J			37
	0.1		37
		11/4dc/bd/yr	•

		6.1.2 SDRAM 内部结构	37
		6.1.3 从SoC芯片到SDRAM芯片	38
	6.2	SDRAM 管脚功能复用	38
	6.3	SDRAM 时序图	39
	6.4	SDRAM 控制器结构	39
	6.5	SDRAM 寄存器配置	39
	6.6	SDRAM 驱动代码实现	40
		6.6.1 课堂修改作业	50
_	Maria		- 4
7	7.1		51 51
	7.1		51
	–		51
	7.3	Nand Flash Timing 时序	52
	7.4		
	7.5	NandFlash 寄存器配置	52
		7.5.1 NandFlash 寄存器分类	52
	7 .0	7.5.2 初始化配置	52
	7.6	32 31 40 32 (32)	53
		7.6.1 nand.c 参考代码实现	53
		7.6.2 nand.h 参考代码实现	55
		7.6.3 思考问题: 如何访问 Flash O地址	55
8	Exce	eption 异常处理	57
	8.1	异常相关基本概念	57
		8.1.1 ARM 的工作模式有几种? 各是哪些?	57
			57
		8.1.3 ARM 的异常有几种? 各是哪些?	57
	8.2	异常向量表的实现	58
		8.2.1 ARM 的异常向量表是指什么? 有什么特点?	58
	8.3	异常处理流程....................................	58
		8.3.1 ARM 的软中断异常发生后,硬件做何响应?	58
		8.3.2 cpu 内核跳转到 0x8 之后, 软件需要做哪些工作?	58
	8.4		59
		8.4.1 New Project	59
9	Inte	- L	61
	9.1	1 4 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	61
		71 N N 10 1 4 1 5 1 5 1 5 1 5 1 5 1 5 1 5 1 5 1 5	61
		1 ADC TRAINED	61
	9.2	中断处理流程	62
		9.2.1 哪些事情硬件做,哪些事情软件做?	62
		9.2.2 如何跳转	62
			00
	9.3	中断寄存器配置	62
	9.3		63
	9.3	9.3.1 中断相关寄存器的设计演变	

	9.4.1 乡	兴验验证结论 :							٠									•	•		•	•	65
10	PWM Timer 定	时器																					67
	10.1 定时器工	上作原理																					67
	10.2 定时器寄	存器配置																					67
	10.3 定时器驱	动代码实现 .																					68
11	DMA 控制器																						71
		:原理																					71
		器配置																					71
		代码实现																					71
		连接																					71
		CD 基本概念																					71
		CD 结构层次																					72
		na1s 信号描述																					72
		功能复用																					72
		ing 时序																					73
		器结构																					73
		器配置																					73
		CD 寄存器分类																					73
		の の の 始 化配置 ・																					74
		代码实现																					75
		cd.c 参考代码																					75
	11.10.11	ca.c > 1/4	<i></i>	/Li	•	•	•	• •	•	•	•	•	•	•	•	•	•	•	•	•	•	•	
																							81
12	ADC 控制器																						
12	12.1 ADC 工作	:原理																					81
12	12.1 ADC 工作 12.2 ADC 寄存	器配置																					81 81
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动	器配置 1代码实现																					
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件	·器配置 p代码实现 ·连接						 			• •			 									81
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件	器配置 1代码实现						 			• •			 									81 81
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件 12.4.1 I	·器配置 p代码实现 ·连接		· ·				· · · · · · · · · · · · · · · · · · ·						 									81 81 84
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件 12.4.1 I 12.5 IIS 管脚	器配置 g代码实现 :连接 IS 基本概念		 										 									81 81 84 84
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件 12.4.1 I 12.5 IIS 管脚 12.6 IIS Timi	器配置 1代码实现 连接 IS 基本概念 I功能复用						· · · · · · · · · · · · · · · · · · ·															81 81 84 84 84
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件 12.4.1 I 12.5 IIS 管脚 12.6 IIS Timi 12.7 IIS 控制	器配置 I代码实现 :连接 IS 基本概念 I功能复用												· · · · · · · · · ·			·						81 84 84 84 85
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件 12.4.1 I 12.5 IIS 管脚 12.6 IIS Timi 12.7 IIS 控制 12.8 IIS 寄存	器配置)代码实现 ;连接 IS 基本概念]功能复用 Ing 时序 器结构																					81 84 84 84 85 85
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件 12.4.1 I 12.5 IIS 管脚 12.6 IIS Timi 12.7 IIS 控制 12.8 IIS 寄存 12.8.1 I	器配置)代码实现 ;连接 IS 基本概念 l功能复用 .ng 时序 !器结构 !器配置											· · · · · · · · ·										81 84 84 84 85 85
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件 12.4.1 I 12.5 IIS 管脚 12.6 IIS Timi 12.7 IIS 控制 12.8 IIS 寄存 12.8.1 I 12.9 IIS 驱动	器配置 付码实现 连接 IS 基本概念 I功能复用 Ing 时序 !器结构 !器配置 IS 寄存器分类																				· · · · · · · · · · · · · · · · · · ·	81 81 84 84 85 85 85 85
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件 12.4.1 I 12.5 IIS 管脚 12.6 IIS Timi 12.7 IIS 控制 12.8 IIS 寄存 12.8.1 I 12.9 IIS 驱动	器配置)代码实现 连接 IS 基本概念 I功能 时序 l器结置 i器 寄存器分类 I代码实现							· · · · · · · · · · · · · · · ·			· · · · · · · · · ·										· · · · · · · · · · · · · ·	81 81 84 84 85 85 85 85 85
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件	器配置 代接 IS 基本概念 IJ IS 基本概念 IJ IS 器配													· · · · · · · · · · · · · · · · · · ·								81 81 84 84 85 85 85 85 85
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件 12.4.1 I 12.5 IIS 管脚 12.6 IIS Timi 12.7 IIS 控制 12.8 IIS 寄存 12.8.1 I 12.9 IIS 驱动 12.9.1 I 12.10AC97 管例	器配置 代接 IS 基本概念 IS 基本原 IS 基本概念 IS 等复序 IS 寄穿实 IS 寄实现			· · · · · · · · · · · · · · · · · · ·												· · · · · · · · · · · · · · · · · · ·	· · · · · · · · · · · · · · · · · · ·					81 84 84 84 85 85 85 85 85 85 88
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件	器配置 · · · · · · · · · · · · · · · · · · ·																· · · · · · · · · · · · · · · · · · ·	· · · · · · · · · · · · · · · · · · ·				81 81 84 84 85 85 85 85 85 85 88 90
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件	器配置 · · · · · · · · · · · · · · · · · · ·	· · · · · · · · · · · · · · · · · · ·																				81 84 84 85 85 85 85 85 85 89 90
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件	器配置 :连基 : IS 基 : IS 是 : I																					81 84 84 85 85 85 85 85 85 90 90
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件	·器配置: · · · · · · · · · · · · · · · · · · ·																					81 84 84 85 85 85 85 85 85 89 90 90
12	12.1 ADC 工作 12.2 ADC 寄存 12.3 ADC 驱动 12.4 IIS 硬件 12.4.1 I 12.5 IIS 管脚 12.6 IIS Timi 12.7 IIS 控制 12.8 IIS 寄存 12.8.1 I 12.9 IIS 驱动 12.9.1 I 12.10AC97 硬作 12.12AC97 Tim 12.13AC97 控行 12.14AC97 寄行 12.14.28	器配码接基能时构置器的代码接基的 mg 结配的 a																					81 84 84 85 85 85 85 85 85 89 90 90

13	Linux	(驱动开发基础																								93
	13.1	驱动基本概念																								93
		13.1.1设备																								93
		13.1.2设备驱动																								93
		13.1.3 设备文件																								94
		13.1.4 系统调用																								95
	13.2	硬件基础知识																								95
		13.2.1 处理器																								95
		13.2.2 存储																								96
		13.2.3 常见接口和总线																								96
	13.3	开发环境搭建																								97
		13.3.1 获得参考资料 .																								97
		13.3.2 安装交叉编译器																								97
		13.3.3 搭建测试环境 .																								100
	13.4	开发调试流程																								102
		13.4.1 基本流程																								102
		13.4.2 课堂小练习																								103
14		〈内核模块																								105
		用户空间编写驱动程序 .																						•	•	105
	14.2	main.c	•			•	•	•	•	•		•		•	•	•	•		•	•	•	•	•	•	•	105
		init.c																								106
		Makefile																						•	•	106
	14.5	内核模块程序结构	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	107
		14.5.1 内核	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	107
		14.5.2 模块的由来	•			٠		٠	•	٠	•	•		•	•	•	•			•	•	•	•		•	107
		14.5.3 模块的定义	•		•							•		•										•	•	108
		14.5.4 运行在kerne1空间			•							•		•										•	•	109
		14.5.5不能使用库函数								•					•						•					109
		14.5.6 模块与驱动的关系			•							•		•										•	•	109
		,																								109
		14.5.8 模块的参数	•		•							•		•										•	•	110
	14.6	模块加载和卸载								•					•						•					110
		14.6.1 模块的操作命令																								110
		14.6.2 许可协议																								111
		14.6.3 用户空间和kernel	空	间	的	数:	据	互.	传																	111
		14.6.4 命名空间和符号导	出																							112
	14.7	内核模块代码实现																								112
		14.7.1 write hello.c ke	rn	e1	m	odı	u1	е																		112
		14.7.2 write a Makefile	t	0	CO	mp:	i1	е																		113
		14.7.3 compile and test	i	t																						113
1 F	Lies	,今你是人女司马士																								115
15		(字符设备驱动																								115
	15.1	字符设备驱动结构																						•	•	115
		人名 人名 人名				٠																				115
		15.1.2字符设备驱动结构		•	•		•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	115

		主设备			号 .									•	•		•										•	•	117
		15.2.1	主次设	と番号			•		•				•		•	•	•			•		•		•	•	•			117
		15.2.2	注册设	と各			•	•	•					•	•	•	•			•	•		•		•		•		118
		15.2.3	调用范	1例																		•							118
		15.2.4	设备编	号的	内部	表	示								•														119
		15.2.5	cdev岩	ちちゅう																•									119
		15.2.6	分配和	1释放	设备	号																							120
	15.3	文件操作	作和fi	.1e结村	勾 .																								121
		15.3.1	file_c	opera	tior	1														•									121
		15.3.2	基本元	素																									121
		15.3.3	接口含	ì义																									121
	15.4	GPIO/UA	ART 驱	动代码	冯实	现																							122
		15.4.1	led 驱	弦动																									122
		15.4.2	课堂结	系 习:	串口	1设	备	驱	动	(ch	ar	d	ev	ice	е (dri	ĹV	er)										124
		15.4.3	uart 4	驱动																									131
1.0	— мс.	ᄼᄱᅜᄼ																											125
16	-	的概念 中断的标	HIT. A																										135 135
	10.1	中國問題 16.1.1																									•	•	135
																													135
		16.1.2																											
		16.1.3	•																								٠	•	136
		16.1.4																									•	•	136
	16.2	中断相																											136
		16.2.1																									٠	•	136
	10.0	16.2.2																									٠	•	138
		中断处3																											139 139
		16.3.1			凶致	L	•																				٠	•	
		16.3.2			· ·		•																				•	•	141
		16.3.3																										•	141
		16.3.4																											
	10.4	16.3.5		• •	· ·																								142
	16.4	GPIO/UA																											143
		16.4.1			· ·																								143
		16.4.2																											143
		16.4.3																											144
		16.4.4	UART	十断7	「的	٠	•	•	•	•	•	•	•	•	•	•	•	•		•	•	•	•	•	•	•	•	•	148
17	Linux	x 并发																											155
	17.1	并发的标	概念 .																										155
		17.1.1	并发类	き型																									155
18		x 阻塞	ins A																										157
		阻塞的																											157
		18.1.1	并发类	き型																									157

第1章

开发环境搭建

1.1 硬件平台

本课程采用 广州友善之臂 的 Tiny210 开发板 作为实验开发平台。 关于这个硬件开发 板的详细描述和介绍,可以参考阅读下面这个链接的内容。 http://arm9.net/tiny210.asp



图 1.1: Tiny210广州友善之臂开发板

请通过阅读上述材料之后,回答以下有关开发板硬件平台的问题:

- 1) 开发板采用的主芯片是什么型号, 基于什么 ARM 内核?
- 2) 开发板运行程序的主频是多少? 使用什么内存? 内存有多大?
- 3) 开发板上面能够运行哪几种操作系统? 它们有什么差别?
- 4) 什么叫 BSP , 开发板的 BSP 支持哪些外设?

1.1.1 芯片识别

board: tiny210

CPU: S5PV210 (封装/FBGA)

MEM: K4T1G08

2 第1章 开发环境搭建

FLASH: K9F2G08
NET: DM9000
AUDIO: WM8960
UART: MAX3232

1.1.2 外设识别

reset键

key键/home/back/menu

串口

网口

USB□

SD卡

CAMERA接口

MIC/HEARPHONE

AV□

启动跳线: NAND-SDboot

可变电阻: ADC LCD接口: 外接LCD

1.1.3 准备工作

需要参加课程的学员提前准备好以下环境:

- 1) 电源线 (5v)
- 2) 串口线 (双母头)
- 3) 开发板 (已经烧写了 u-boot 或者用 SD 卡可以启动到 u-boot 下)
- 4) 超级终端 (hypertrm, 115200, 无硬件流控, 连接开发板有输出)
- 5) 如果是用笔记本,通常没有串口,需要自备一根 USB转RS232串口的线,并安装相应驱动。 推荐使用 Z-Tek 力特,驱动比较好装: http://www.360buy.com/product/134961.html

如果开发板是刚拿到的,则一般都没有烧写 u-boot,可以自己烧写 u-boot 到开发板 SD卡上,这需要准备以下条件:

- 1) SD卡(自备, 2G或者4G都可以)
- 2) SD卡读卡器(自备,连接PC后格式化为 FAT32 分区,可以显示盘符)

烧写SD卡的步骤可以参考随开发板附带的《用户手册》,需要用到 SD-Flasher.exe 这个工具。

1.1.4 硬件平台的验证

在开始学习后继内容之前,通常需要对硬件平台进行以下3个方面的正确性验证:

- 1) 主芯片 (通常使用 jtag 工具,能够读取到 cpu 的 ID)
- 2) 串口输出 (通常使用 超级终端,设置好波特率和流控制,能够和开发板bootloader进行交互)
- 3) 下载和烧写 (一般通过串口或者usb进行,下载是到 SDRAM,烧写是到 NandFlash)

串口连接开发板、验证bootloader命令的输入输出:

- 1) 连接开发板
- 2) 启动超级终端 hypertrm(.exe)
- 3) 选择 COM1 (pc)
- 4) 修改波特率为 115200
- 5) 修改流控制为 无 (none) (否则影响输入)
- 6) 连接之后, 重启开发板, 及时按回车键, 输入 help (如果发现有输出但无法输入, 留意 Scroll Lock 是否被误按)

嵌入式开发的硬件平台,是以后我们学习ARM开发课程的实验平台。目前常见的硬件开 发板从 ARM7、ARM9、ARM11内核一直到 Cortex A/R/M 系列发展很快,大部分都是采用核心 板+底板的结构,如何进一步了解硬件设计的原理,弄懂主芯片和外设之间的作用关系,就 需要我们了解硬件设计原理图方面的知识了。

1.2 硬件原理图

通常提供硬件平台的厂家,都会随开发板光盘附带硬件原理图。硬件原理图一般都是以 PDF格式提供,这和硬件设计人员通过使用 Prote1/0rCAD Capture 这样的硬件原理图设计 工具产生的文件不同,但PDF的文档方便查阅,易于打开,对于嵌入式软件开发工程师用于 开发已经足够了。

Tiny210-core-board.pdf

Tiny210-mother-board.pdf

推荐使用 FoxReader 福昕阅读器来打开 PDF 文档

- 1. Ctrl + 放大 Ctrl 缩小 Ctrl 滚轮也可以
- 2. Ctrl + F 查找
- 3. Ctrl + Shift + N 跳转
- 4. Ctrl + TAB 切换文档

1.2.1 原理图包含的信息

核心板的原理图和底板的原理图,通常分为两个文件存放。通过查看原理图,能够知道 哪些信息?

有哪些芯片

芯片有哪些管脚

芯片之间的连接关系

芯片与外设本身之间的连接关系

得到有些芯片管脚的默认连接(接地/接电源/NC (No Connection) 不连接的管 脚)

电阻电容等分立元件 (模拟电路)

1.2.2 核心板

核心板一般包含了最小系统,也就是主芯片SoC,内存SDRAM,闪存FLASH,复位电路 Reset,调试接口JTAG,时钟CLOCK和电源Power。请在原理图上分别找到这些器件,并初步 熟悉了解它们的芯片型号。

主芯片 SoC: S5PV210 -> 584pin [S5PV210_UM_REV1.1.pdf] 内存 Mem: K4T1G -> 1Gb=128MB [K4T1G164QE_rev11.pdf] 闪存 Flash: K9F2G08 -> 2Gbx8bit=256MB [K9F2G08.pdf]

复位电路 Reset: Max811 [MAX811T.pdf]

调试电路 Jtag: TCK/TDI/TD0/TMS/TRST 时钟 CLOCK: 24Mhz (X1) XXTI/XXT0

发光二极管 LED: LED1-4

高清接口 HDMI: mini HDMI(CON8)

1.2.3 底板

底板一般包含了常见外设,例如通用GPIO,串口UART,网卡Net,液晶屏接口LCD,音频接口Audio等。请在原理图上找到这些器件,并初步熟悉了解它们的芯片型号。

CONN-AB: 30*2 * 2个 = 120pin 引出(例如串口TxD/RxD)

CONN-C: 15*2 = 30pin 引出 (例如I2C, CAM)

Power-On/Off: S1

NET: DM9000AEP (Ethernet) HR91105A [DM9000.pdf]
Audio: WM8960 (DA/AD convert) [WM8960_Rev40.pdf]
Buzzer: PWM Timer (been)

Buzzer: PWM Timer (beep)
RTC: Real-Time Clock
I2C-Eeprom: MAC address (6 bytes)

Buttons: K1-K8 (XEINT16-27) SD-CARD: Data(4pin) + (4pin)

LCD: 40pin / 45pin (DATA-24pin) [H43-HSD043I9W1.pdf]

以上所有芯片的数据手册,都可以在开发板附带光盘中找到,也可以从 https://github.com/limingth/ARM-Resources 链接下载得到。

1.3 开发工具链

在ARM开发领域,有两大类开发工具可以选择,一类是基于 Windows 平台的 SDT, ADS, RealView MDK, DS-5 系列, 一类是基于 Linux 平台的 GNU Cross-Toolchain 。

考虑到从简单到复杂的学习路线,我们先介绍 Windows 平台上的工具链。一旦我们对工具链背后的开发思路比较了解之后,再来学习 Linux 上的工具就会比较容易上手。

有关 ADS 工具和 MDK 工具的介绍,可以参考阅读百度百科的介绍。

ADS简介

MDK简介

DS-5 (ARM Development Studio 5) 是 ARM 公司最新推出的开发工具套件,采用 Eclipse IDE, 支持对于裸机, RTOS 和 Linux 系统的调试。

DS-5下载页面

总体说来,不同的开发工具套件虽然在界面上做了很大改动,但后台使用的命令行工具 链基本是一样的。下面以 ADS 安装为例,对命令行工具链做一个简单说明。

1.3.1 ADS 安装使用说明

工具下载 http://limingth.github.com/ARM-Tools

ADS1.2.zip 解压之后运行 setup.exe 安装

注意: 1) Full 安装, 不是 Typical

2) Install Licence, 在解压后的 crack\licence.dat

安装完成之后

安装目录: C:\Program Files\ARM\ADSv1_2\Bin

图形开发环境

IDE.exe - ADS IDE

axd.exe - AXD debugger

命令行开发工具链 启动命令行方式

开始 -> 运行 -> cmd 命令打开一个窗口

C:>path

是否有 C:\Program Files\ARM\ADSv1_2\bin

如果是 path 问题, 需要添加 路径到 path 环境变量

我的电脑 -> 鼠标右键属性 -> 高级 -> 环境变量 -> 系统变量下面添加

(注意用分号间隔;原来的不要删除掉,把 C:\Program Files\ARM\ADSv1_2\bin 添加到最后)

C:>armcc

是否有这个命令,这一点最重要,如果成功则会输出

ARM C Compiler, ADS1.2 [Build 805]

armcc [options] file1 file2 ... filen

Main options:

XXXXX

armcc.exe - C compiler (armcpp.exe) /(gcc)

armasm.exe - ASM Assembler /(as) armlink.exe - Linker /(ld)

fromelf.exe - Bin-Utils /(objdump/objcopy)

6 第1章 开发环境搭建

armcc 常用编译参数

- -c 只编译,不连接
- -D (定义)条件编译 (-DDEBUG)
- -U (不定义)条件编译 (-DDEBUG)
- -g 增加调试信息
- -I 指定 include 路径(自己的)
- -0n 编译优化级别
- -S 生成汇编
- -0 指定生成文件名

思考问题: arm-linux-gcc 交叉编译器的库 和 armcc 链接的库是否一样?

用法举例:

armcc hello.c

默认会生成 __image.axf (a.out), 其中 axf 文件是 ELF 格式的可执行文件

armcc -c hello.c

默认会生成 hello.o , 此时还需要 link 之后才能生成 axf 可执行文件

特殊用法:

如果一个C程序,没有 main 函数,编译会怎么样? (有警告warning,无错误error,能生成可执行文件axf)

C编译器

armasm 通常只生成 .o 的目标文件

用法举例:

armasm start.s

默认会生成 start.o, 此时还需要 link 之后才能生成 axf 可执行文件

asm 汇编器

armlink 常用链接参数

- -ro-base 指定可执行代码的位置(代码段执行地址)
- -rw-base 数据段执行地址
- -first 指定 .o 文件放在链接的最开始处
- -entry 指定 axd 调试工具加载 axf 文件的入口地址(转成bin之后就丢失了)
- -scatter file 指定链接脚本 (.scf文件/在linux下.lds文件)

用法举例:

armlink hello.o -o hello.axf

armlink -first start.o -ro-base 0x0 -entry begin start.o main.o -o hello4.axf

obj 链接器

fromelf 常用转换参数

- -bin 生成bin文件, 最终烧写到开发板上
- -c 生成txt文本文件,反汇编文件
- -d 打印数据段内容
- -s 打印符号表
- -t 打印字符串表

用法举例:

fromelf -bin hello.axf -o hello.bin fromelf -c -s -d hello.axf -o hello.txt

bin-utils 二进制转换工具

单独汇编程序的编译链接

armasm start.s armlink start.o -o demo.axf

单独C程序的编译链接

armcc -c hello.c armlink hello.o -o hello.axf

汇编和C程序的混合链接

armasm start.s armcc -c main.c

armlink -first start.o -ro-base 0x0 -entry begin start.o main.o -o demo.axf

综合应用

DDI0100E_ARM_ARM.pdf - ARM体系结构知识,侧重于内核 ADS_CompilerGuide_D.pdf - 编译器使用

ADS_AssemblerGuide_B.pdf - 汇编器使用 ADS_LinkerGuide_A.pdf - 链接器使用 ADS_DebugTargetGuide_D.pdf - 调试器使用

ARM Docs 开发文档

1.3.2 Linux

arm-linux-gcc

1.4 基本开发流程

1.4.1 Windows 平台开发

ADS 汇编语言格式要点 TAB 开头

ARM 汇编语言格式要求除了 label 标号之外, 其他包含伪操作和指令的行都应该以一个 TAB 开头。

AREA 名称

AREA 表示定义代码段/数据段区域的开始,后面跟的名称会进入符号表参与链接。

ENTRY 入口

表示指定汇编程序的入口,最多只能写一个,也可以不写。

END 结束

表示汇编程序的结束,必须要写。

;注释

分号表示注释,用//或者/**/都不是注释。

label 定义符号

用于程序跳转时的标号, 必须顶格写。

import symbol

用于链接外部的符号名,例如跳转到C语言的主函数。

export symbol

用于对外输出汇编程序内部的符号名,汇编文件内部的symbol默认对外是不公开的,隐藏的、类似C程序的static修饰。

C 程序注意要点 main函数的负面影响

链接器会引入很多外部代码,带来跟踪调试的很多问题,同时造成可执行bin文件的体积明显增大。

** "main的用法" **

默认main函数真正的入口是"main",因此直接用 "__main" 来定义C语言的主函数是比较便利的做法。

替换return 0

如果主程序没有无限循环,那么最后执行 return 0 的结果是不可预期的,应该用 while(1); 无限循环来替代。

volatile 修饰符

编译器对 volatile 修饰的变量或者指针,都会避免优化,强制访存。这对于嵌入式寄存器的读写操作是非常必要的。

unsigned 修饰符

对于特殊功能寄存器的访问,通常不需要进行算术运算,将它们声明为 unsigned 无符号整型是通常的做法。

编写 Makefile all 目标

第一个默认的目标,一般都起名为 all, make执行时不需要跟目标名,会自动执行默认目标。

clean 目标

清除中间产生的不必要的文件,例如 .o .bak 等。

宏变量

引入 PRJ, SRCS, OBJS, 增强项目的可移植性。

匹配替换技巧

\$(SRC:.c=.o)的用法,灵活替换源文件到目标文件。

依赖关系的传递

用依赖关系,对于文件数量较多,编译时间较长的项目非常有好处,可以做到增量编译。 隐含规则

%o:%c 的用法,如果需要修改编译参数,则需要重新实现该条隐含规则。

make clean 清除原有临时文件 make 重新生成所有文件

make 编译项目

loadb 输入命令 超级终端菜单 -> 传送 -> 发送文件 -> 选择文件 + Kermit协议 -> 点击发送

go 0x21000000 之后观察 LED1 灯亮的现象

测试可执行文件

测试可执行文件

第2章

芯片手册导读

2.1 内部结构框图

如何阅读芯片手册,是很多初学者需要面临和解决的问题,但大部分人都会感到难以入手不知所措。除了数据手册一般都全部采用英文书写所带来的困难之外,更多的困难还在于不知道如何去阅读相关章节,不知道哪些是真正重要的或者哪些是无关紧要的内容。

我们以 S5PV210 芯片数据手册为例,给大家讲解一下应该如何阅读芯片手册。这本手册大约有2000多页,如果能够把握住其中的内容,则阅读其他手册也应该没有障碍。

2.1.1 S5PV210 芯片数据手册目录结构

```
—、Overview
   1. overview
       block diagram
   2. memory map
       System Memory Map
       SFRs (Special Function Register)
           0xE0000000 - 0xFB6FFFFF (max-512M)
           真实的存储容量:寄存器的个数 * 4bytes
           以串口为例: 15个 * 4组 = 60个 * 50 = 3K * 4 = 12K
   3. ball map
       pin assignment
       signal description
           UART-RxD0/TxD0 CTS0/RTS0
\equiv、System
   1. GPI0
   2. Clock
   3. Power
   4. boot sequence
三、Bus
   1. AXI/AHB
四、Interrupt
   1. Vectored Interrupt Controller
五、Memory
   1. DRAM => DDR memeory
   2. SROM => SRAM + ROM(Nor Flash)
   3. OneNand
   4. Nand
```

```
5. Compact Flash
六、DMA
   1. DMA Controller
七、Timer
   1. PWM Timer
   2. System Timer
   3. Watchdog Timer
   4. RTC
八、Connectivity
   1. UART
   2. IIC-bus
   SPI (serial peripheral interface)
   4. USB Host
   5. USB OTG
   6. SD/MMC
九、Multimedia
   1. LCD
   2. CAM
   3. G3D
   4. CODEC
   5. TVOUT
   6. VIDEO
   7. MIXER
   8. IMAGE ROTATOR
   9. JPEG
   10. G2D
+、AUDIO
   1. IIS
   2. AC97
   3. PCM
   4. ADC (TS)
   KeyPad
+- 、Security
```

2.1.2 S5PV210 Block Diagram 芯片内部结构框图

```
PRODUCT OVERVIEW
Block Diagram
   CPU (运算) (控制)
   BUS (地址/数据/控制)
   Controllers (特殊功能寄存器)
Pin Assignment Diagram 管脚定义
SIGNAL DESCRIPTIONS 信号描述
SPECIAL REGISTERS (SFRs)
SYSTEM MANAGER
   System Memory Map (系统内存映射)
       0x4000000 = 0x40M = 64M
   System Manager Registers (10+)
SFR
   Name + Address + R/W + desc. + Reset Value
   Bit-Field 位域
Timing 时序图
Controller 控制器
```

```
OVERVIEW 综述
Block Diagram 框图
SPECIAL REGISTERS 特殊功能寄存器
Timing 时序图
```

2.1.3 芯片手册的一般结构

```
CORE - Cortex-A8
   ALU (运算器)
   Regs (通用寄存器)
   MMU
   CACHE
BUS
   片内 - 地址线32bit
   片外 - 地址线取决于BANK的大小
iRAM (SRAM)
iROM
Peripheral Controllers
   Memory cont.
   GPIO cont.
   UART cont.
   USB cont.
   IIC cont.
   SD cont.
   SPI cont.
   DMA cont.
   Interrupt cont.
   G3D, G2D
   HDMI
   CAMERA
   TVOUT
   IMAGE ROTATOR
   JPEG
```

2.1.4 芯片手册应该怎样阅读?

```
Overview
    CHIP Block Diagram, MemoryMap,
    Pin Assignment, Signal Description
    SFRs (how many, address range)
    Controllers (how many)
System
    Clock (BUS), Power
    Boot Sequence (启动/引导流程)
   GPI0
Device
   UART
    NandFlash
    Memory (DDR)
```

DMA
Interrupt
PWM Timer
LCD + TS
AUDIO
DM9000
SD
Security

2.2 存储管理和地址映射

2.2.1 存储器件

对于一个SoC芯片,最重要的认识莫过于了解它所能支持的存储器件和地址空间。这对于任何一个SoC芯片而言,都应该放在精读内容的首位。

存储器件主要包括以下这些,了解和掌握它们的接口和存储特性,是做嵌入式底层开发人员所必须掌握的理论知识。

1) 片内的 RAM iRAM - SRAM

2)片外的 RAM SRAM SDRAM

DDR SDRAM

- 3) 片内的 ROM iROM
- 4) 片外的 ROM Nor Flash Nand Flash OneNand Flash

2.2.2 地址空间

地址空间主要是指32位地址线 0-4G 所对应(也可称为映射)的存储器件和访问方法(如何读写)。

0 地址 - 加电后运行的第一条指令

片内RAM - 可以无需初始化直接使用的存储

SFR - 特殊功能寄存器的地址范围

SDRAM - 程序通过bootloader命令可以下载到的地址

虚地址 - 使能MMU之后的虚拟地址

2.2.3 Memory Map 存储映射

存储映射这个概念是本节最重要的知识,以 S5PV210 芯片为例,了解并掌握它的映射情况。

2.3 特殊功能寄存器

特殊功能寄存器(Special Function Register) 是在 SoC 芯片内部的一个重要组成部分,区别于 ARM 内核的 RO-R15 这样的寄存器,这些寄存器本质上和片内的 SRAM 一样,按地址访问,掉电以后值会丢失,无需初始化直接可以访问这样一些特性。

从逻辑结构上看,所有对特殊功能寄存器(以下简称 SFRs)的访问操作的实现,都对应到不同的外设控制器上。访问指令本质上和对外部存储器的读写一样,都是通过LDR和STR汇编指令来实现的。

2.3.1 关于内核,控制器,总线和外设之间的关系

```
内核: Cortex-A8 (CORE)
  寄存器 Regs (RO-R15, CPSR)
  指令集 Ins (add/sub, ldr/str)
  总线(访存指令)
地址概念:
  cpu: 32bit ldr r0, [r1] (r1:addr)
     1)SRAM:
     2)SFR:
     3)DDR:
     4)Device internal memory:
总线概念:
  片内总线
     地址线-32bit 由 地址寄存器的字节数 决定
  片外总线
     地址线-29bit 由 设计cpu时,外接的单个存储器件的最大容量 决定
  内存控制器
     通过把 32bit 的最大访存范围,分割为若干个 bank 来进行统一访问
外设控制器概念:
  外设 = 可见(接插件/关联芯片/连接线) + 不可见(外设控制器)
  外设控制器 = 寄存器接口 <---- 黑匣子(类似函数库.0) ---> 外设工作的时序图
总结关系:
  都是涉及到裸板驱动(无操作系统/无MMU参与)
```

本质上除了运算之外,都是变成为对地址的读写 C语言的指针,在本阶段,占一个很重要的角色。

2.3.2 特殊功能寄存器的设置

所有我们设置的SFR,都应该和外设控制器内部的工作逻辑有关。因此了解Controller的工作方式和内在逻辑,是我们能够得以正确配置这些寄存器的正确路径。

每一个 controllers 都有一批自己的寄存器,通过读写操作就可以用来进行软件编程和控制。

全大写,未来用来宏定义的,前面部分是这个Controller的缩写,后面部分就是它的功能)

CON - control 控制

STAT - status 状态

DAT - data 数据

MOD - mode 模式

FIFO - fifo 缓冲寄存器

CFG - config 配置

CNT - counter 计数

TXH - transmit Holder 发送缓冲

RXH - receive Holder 接收缓冲

BRDIV - baud divisor 波特率分频因子

Register Name

这个地址,是在写代码的时候,所对应操作的寄存器的唯一标识。 名字只是用来帮助记忆的,不是内部标识,也不是用来给编译器的。

Register Address

#define PRO_ID (*(volatile unsigned int *)0xE0000000)

volatile 关键词的作用

http://learn.akae.cn/media/index.html http://learn.akae.cn/media/ch19s06.html

写法要点:

强制类型转换,1个括号 防止优先级结合问题,1个括号 unsigned 无符号类型,防止右移问题 int 类型对应4个字节,依据手册决定是否换为 char 类型

2.4 时序图

2.4.1 基本概念

时序图的基本概念

时序图是芯片与芯片之间进行数据通信所需要遵循的一种协议。通过时序图能够直观的 看出,不同的芯片引脚在时间轴上的不同时刻所呈现出来的高低电平的变换,这些引脚中, 有的代表地址信息, 有的代表数据信息, 有的代表控制信息, 它们出现的先后顺序是有严格 的时间参数规定的,这称为 Timing 。

芯片手册里的时序图一般都会列出其中关键的时间参数名称,在手册中都可以查到这些 时间参数的具体要求。

- 最小值 min max - 最大值 typical - 典型值

[Timing Table]

第3章

GPIO 控制器

3.1 控制器内部结构

```
GPIO Controller
how many pin
pin number, pin name, pin mux functional
device <-> GPIO (LED1 -> GPJ2_0) 原理图
GPIO SFRs
Set mux function
控制寄存器 GPXCON
Set pin value
数据寄存器 GPXDAT
Set interrupt function
中断寄存器 ...
```

3.2 GPIO 输出引脚

General Purpose Input/Output (p92-p352)

```
1) 237 multi-functional input/output port pins
    34 general port groups
2) GPIO <---> peripheral controller (signal mux)
3) GPIO Block Diagram
    APB bus (addr + data) *(int *)0xE0000000 = 0x1234;
    Register File (GPIO SFRs)
    Mux Control (functional)
    Interrupt Control (Interrupt cont.)
4) Pin Mux Description
    pin name -> GPIO name
    default function
```

3.3 GPIO 特殊功能寄存器

```
GPIO REGISTER DESCRIPTION
    addr range: 0xE020_0000 - 0xE020_0F80
    Reg1: GPA0CON: GPA0 + CON (control)
        bit-field name: GPA0CON[7] -> GPA0_7
        field width: [31:28]
        GPA0_7 pin setting:
            input: 0000
            output: 0001
            UART_1: 0010
            INT: 1111
    Reg2: GPA0DAT
        bit-field: [7:0]
                      the pin state(high-level:1 low-level:0)
        when input:
        when output: set bit 1, output high-level
        when functional: leave this pin to peripheral controller
    Reg3: GPA0PUD
        Pull-up
        Pull-down
            00 = Pull-up/down disabled
            01 = Pull-down enabled
            10 = Pull-up enabled
            11 = Reserved
    Reg4: GPA0_INT_CON
        Sets the signaling method
            000 = Low level
            001 = High level
            010 = Falling edge triggered
            011 = Rising edge triggered
            100 = Both edge triggered
            101 ^{\sim} 111 = Reserved
    Reg5: GPA0_INT_MASK
        Enables Interrupt / Masked
            0 = Enables Interrupt
            1 = Masked
    Reg6: GPA0_INT_PEND
        Interrupt occur status
            0 = Not occur
            1 = Occur interrupt
```

3.4 GPIO 驱动代码实现

3.4.1 汇编程序

```
TAB
AREA led
CODE, DATA
READONLY
label
instruction...
END
```

3.4.2 ARM汇编的延时函数

```
主程序中
  bl delay
   ...
delay
   ldr r0, =0x10000000
go_on
  sub r0, r0, #1
  cmp r0, #0
  bne go_on
   mov pc, lr
```

3.4.3 立即数的表示

```
mov 操作, #后面跟着的数字是立即数, 会写入指令中
有效位不超过8位,同时通过循环右移偶数位得到
1\ 0000\ 0010 = 0x102
10\ 0000\ 0100 = 0x204
```

3.4.4 连接开发板

```
启动超级终端 hypertrm (.exe)
选择 COM1 (pc)
修改波特率为 115200
修改流控制为 无 (none) (影响输入)
连接之后,输入 help
如果发现有输出但无法输入, 留意 Scroll Lock 是否被误按
# loadb 输入命令
超级终端菜单 -> 传送 -> 发送文件
-> 选择文件 + Kermit协议 -> 点击发送
# go 0x21000000
之后观察 LED1 灯亮啦
```

3.4.5 led.c 参考代码实现

```
// led.c
#define GPJ2CON (*(volatile unsigned int *)0xE0200280)
#define GPJ2DAT (*(volatile unsigned int *)0xE0200284)
void led_init(void)
    // LED1-4: GPJ2_0, ... GPJ2_3
    // 0001 0001 0001 0001 = output
    GPJ2CON &= ~0xFFFF;
    GPJ2CON |= 0x1111;
    return;
}
void led_on(void)
    // set bit 0 -> led on
    GPJ2DAT &= ~0xF;
    return;
}
void led_off(void)
    // set bit 1 -> led off
    GPJ2DAT |= 0xF;
    return;
}
```

3.4.6 button.c 参考代码实现

```
// button down -> DAT = 0
int index = which - 1;

if ((GPH2DAT & (1<<index)) == 0)
    return 1;

return 0;
}</pre>
```

3.4.7 buzzer.c 参考代码实现

```
// buzzer.c
                   (*(volatile unsigned int *)0xE02000A0)
(*(volatile unsigned int *)0xE02000A4)
#define GPD0CON
#define GPD0DAT
void buzzer_init(void)
    // buzzer GPD0CON
    // [0] SET 1
    GPD0CON |= 1<<0;
    return;
}
void buzzer_on(void)
    // set bit 1 -> buzzer on
    GPD0DAT |= 1<<0;
    return;
}
void buzzer_off(void)
    // set bit 0 -> buzzer off
    GPD0DAT &= ^{\sim}(1<<0);
    return;
}
```

第4章

CLOCK 时钟管理

4.1 时钟发生器

4.1.1 时钟源的周期换算关系

```
24Mhz 输入时钟
10^(-3) 毫秒 10^(-6) 微秒 10^(-9) 纳秒
1Khz 10^3 1Mhz 10^6 1Ghz 10^9
1Ghz -> 1纳秒
100Mhz -> 10纳秒
```

4.1.2 Clock Controller 时钟控制器 (p353-p417)

```
CMU: Clock Management Unit
   总线频率
   MSYS: Main (200Mhz-100Mhz)
       Cortex A8 Core
       DRAM controller
   DSYS: Display (166Mhz-83Mhz)
       JPEG
   PSYS: Peripheral (133Mhz-66Mhz)
       UART
       AC97
       PWM Timer
       GPI0
Clock Generator 时钟发生器
   S5PV210 Top-Level Clocks
       XXTI - 24Mhz --> (4 PLLS's input)
       XrtcXTI - 32.768Khz
   4 PLLs (APLL, MPLL, VPLL, EPLL)
       Phase Locked Loop 锁相环(倍频)
```

4.2 时钟输出频率

4.2.1 时钟输出

```
MSYS clock domain (H->HighPerformance P->Peripheral)
   AHB / APB
   freq(ARMCLK) = 1000Mhz
                           1000M/1
   freq(HCLK_IMEM) = 100Mhz HCLK_M/2
DSYS clock domain
   freq(HCLK_DSYS) = 166Mhz
                          HCLK_D/2
   freq(PCLK_DSYS) = 83Mhz
PSYS clock domain
   freq(HCLK_PSYS) = 133Mhz
                        HCKL_P/2
   freq(PCLK_PSYS) = 66Mhz
   freq(SCLK_ONENAND) = 133M/166Mhz
PLL PMS setting
```

4.3 锁相环和分频器

4.3.1 锁相环 PLL

```
PLL: Fin -> Fout 倍频 XPLL_CON
MUX: 0/1 选择器 SRC选择源 CLK_SRC
DIV: /2-16 分频器 DIV CLK_DIV

REGISTER DESCRIPTION
OM[0]: cpu pin OM[0]=0, XXTI=24M
Fin_PLL: 24Mhz
APLL: APLL_CON: e0100100: 0xa07d0301 => 1000Mhz
```

4.3.2 分频器 Divider

```
Mux_APLL: CLK_SRC0, 0xe0100200: 10001111 [0]=> 1
Mux_MSYS: CLK_SRC0, 0xe0100200: 10001111 [16]=> 0
DIV_APLL: CLK_DIV0, 0xE0100300: 14131440 [2:0]=> 0 = /1
DIV_APLL: CLK_DIV0, 0xE0100300: 14131440 [10:8]=> 100 = /5
```

4.3.3 寄存器配置

```
[FriendlyLEG-TINY210]# md 0xe0100100
e0100100: a07d0301 00000000 a29b0c01 00000000 ..}.....
```

e0100110: a8500303 00000000 00000000 000000	00P
e0100120: a06c0603 00000000 00000000 000000	00
e0100130: 00000000 00000000 00000000 000000	00
e0100140: 00000000 00000000 00000000 000000	00
e0100150: 00000000 00000000 00000000 000000	00
e0100160: 00000000 00000000 00000000 000000	00
e0100170: 00000000 00000000 00000000 000000	00
e0100180: 00000000 00000000 00000000 000000	00
e0100190: 00000000 00000000 00000000 000000	00
e01001a0: 00000000 00000000 00000000 000000	00
e01001b0: 00000000 00000000 00000000 000000	00
e01001c0: 00000000 00000000 00000000 000000	00
e01001d0: 00000000 00000000 00000000 000000	00
e01001e0: 00000000 00000000 00000000 000000	
e01001f0: 00000000 00000000 00000000 000000	00
[FriendlyLEG-TINY210]# md 0xe0100200	
e0100200: 10001111 00000000 00000000 0000000	00
e0100210: 66667777 00000000 00000000 0000000	
e0100220: 00000000 00000000 00000000 0000000	
e0100230: 00000000 00000000 00000000 0000000	
e0100240: 00000000 00000000 00000000 000000	
e0100250: 00000000 00000000 00000000 000000	
e0100260: 00000000 00000000 00000000 000000	
e0100270: 00000000 00000000 00000000 000000	
e0100280: ffffffff ffffffff 00000000 000000	
e0100290: 00000000 00000000 0000000 000000	
e01002a0: 00000000 00000000 00000000 0000000	
e01002b0: 00000000 00000000 00000000 0000000	
e01002c0: 00000000 00000000 00000000 0000000	
e01002d0: 00000000 00000000 00000000 000000	
e01002e0: 00000000 00000000 00000000 000000	
e01002f0: 00000000 00000000 00000000 000000	
20100210. 00000000 00000000 0000000 000000	00
[FriendlyLEG-TINY210]# md 0xe0100300	
e0100300: 14131440 00000400 00000000 000000	AA A
e0100310: 99990000 00000000 00070000 000000	0.0
e0100320: 00000000 00000000 00000000 000000	
e0100330: 00000000 00000000 00000000 0000000 e0100340: 00000000 00000000 00000000 0000000 0000	0.0
e0100350: 00000000 00000000 00000000 000000	0.0
e0100350: 00000000 00000000 00000000 0000000	
e0100370: 00000000 00000000 00000000 0000000	0.0
e0100380: 00000000 00000000 00000000 0000000	0.0
e0100390: 00000000 00000000 00000000 0000000	
e01003a0: 00000000 00000000 00000000 000000	0.0
e01003b0: 00000000 00000000 00000000 000000	
e01003c0: 00000000 00000000 00000000 000000	0.0
e01003d0: 00000000 00000000 00000000 000000	
e01003e0: 00000000 00000000 00000000 000000	0.0
e01003f0: 00000000 00000000 00000000 000000	00

4.3.4 分析 ARMCLK 的产生

4.3.5 举例: UART 串口时钟 PCLK PSYS 的生成过程

```
Mux_PSYS: CLK_SRC0, 0xe0100200: 10001111 [24]=>0 Fout_mpll

MPLL: MPLL_CON: 0xa29b0c01 => 667Mhz (p358)
    Equation to calculate the output frequency:
    FOUT = MDIV X FIN / (PDIV X 2^SDIV)
    Fout = (0x29b)*24M/(12 * 2^1) = 667Mhz

Mux_MPLL: CLK_SRC0, 0xe0100200: 10001111 [4]=> 1 Fout_mpll

DIV_HCLKP: CLK_DIV0, 0xE0100300: 14131440 [27:24]=> 0100 = /5 -> 667/5 = 133Mhz
DIV_PCLKP: CLK_DIV0, 0xE0100300: 14131440 [30:28]=> 001 = /2 -> 133/2 = 66Mhz
```

4.4 时钟驱动代码实现

4.4.1 Clock 时钟管理知识点总结

```
时钟管理单元 CMU
MSYS Domain
MSYS (Cortex A8, DRAM)
DSYS Domain
DSYS (JPEG, IIC_HDMI)
PSYS Domain
PSYS (JTAG, NandFlash, USB, IIS, AC97, IIC, PWM Timer, RTC)

几点结论:
ARMCLK 进行分频可以得到 HCLK_MSYS, PCLK_MSYS
不同 domain 域之间,输出频率的关系 PCLK = HCLK / 2

时钟发生器 Clock Generator
锁相环 PLL (Phase-Locked Loop)
APLL, MPLL, EPLL, VPLL
```

```
倍频公式 Fout = Fin * M/(P * 2^S)
      Fout_mpll / Fin_mpll
   分频器 Divider
     1-2-4-8-16 分频 divider
      Div_out = Div_in / (DIVN + 1)
     DIV_PCLKP DIV_HCLKP
   二路选通器 Mux
     OM 时钟源选择
输入时钟
  X1: XXTI/XXTO 24Mhz
   X2: XusbXTI 24Mhz
   X3: XhdmiXTI 24Mhz
   X4: XrtcXTI 32.768khz
   24Mhz 12Mhz 常用输入频率
输出时钟
  ARMCLK (1Ghz)
  HCLKM / PCLKM (200Mhz / 100Mhz)
  HCLKD / PCLKD (166Mhz / 83Mhz)
  HCLKP / PCLKP (133Mhz / 66Mhz)
  记住 100Mhz = 10ns
Clock 时钟特殊功能寄存器
  PLL_CON - APLL_CON
  CLK_SRC
  CLK_DIVn
经验总结
   PLL Sel 决定用或者不用 PLL 锁相环的输出时钟
   串口的时钟输入,采用 MPLL 的输出,但是也可以用 APLL 的输出
   时钟输出的图表,可以从后往前分析
   24Mhz 时钟的选择 是因为 iROM 是采用 24Mhz 时钟 (P354)
   搜索芯片手册的时候,通过在图标的名字,DIV_HCKLP DIVHCLKP, HCLKP
   时钟的输出都可以通过软件来控制,输出主频越高,耗电量越高
```

4.4.2 代码举例:

- 1) 设置 ARMCLK 分频因子 从 1 到 8, 把 1Ghz 调整为 128Mhz
- 2) 设置 DIV_PCLKP 分频因子 从 2 到 4, 把 PCLK 从 66M 调整为 33M 修改超级终端把 波特率 改为 57600 来测试 PCLK 的设置是否成功

第5章

UART 控制器

5.1 串口的硬件连接(硬件原理图)

COMO 接口 DB9 九针公头

pin2: RSRXD0
pin3: RSTXD0
pin5: GND

通过 TxD 发送字符(以字节为单位 5-8bits) 通过 RxD 接收字符(以字节为单位 5-8bits)

RS232 电平:-15v->+15v (+15v-逻辑0, -15v-逻辑1)

TTL 电平: 0->+5v (0-逻辑0, 5v-逻辑1) 逻辑电平的转换: MAX3232 (美信芯片)

查看 MAX3232 芯片+核心板原理图可得

RSTXD0 <- XuTxD0 -- TINY1B B7 -- XuTXD0/GPA0_1 RSRXD0 -> XuRxD0 -- TINY1B B8 -- XuRXD0/GPA0_0

结论: GPA0 管理了 UART 的 Txd/Rxd 两个引脚

5.2 串口的管脚功能复用

参考 S5PV210芯片手册

GPA0 Mux Function 查看 GPA0[0] GPA0[1],确认了 UART 的复用功能 查看 GPA0CON 寄存器,了解如何设置 (0010) GPA0CON:地址 0xe02000000 [FriendlyLEG-TINY210]# md 0xe02000000

e0200000: 22222222 000000ab 00005555 00000000 """"....UU....... e0200010: 00000000 00000000 00005555 00000000UU......

[FriendlyLEG-TINY210]# mw 0xe0200000 0x222222202

结论:RXD 影响接收, TXD 影响发送

RTS和CTS对发送和接收暂时无影响(无流控制)

5.3 串口时序图




图 5.1: UART Timing

Timing:

空闲状态 high-level 起始位 start bit - 1 bit 数据位 data bit - 8bit 奇偶校验 odd/even Parity (无) 停止位 stop bit - 1 bit

5.4 串口控制器结构

5.4.1 串口控制器功能

UART Controller (p853-p882)

类似是一个函数,需要了解它的->输入,输出,如何实现

1. 输出:Timing(串行通信实现时序图)

Serial I/O Frame Timing Diagram (Normal UART) ->p860

2. 输入: SFR (串口控制器的寄存器)

REGISTER DESCRIPTION ->p864 3. 实现:Block Diagram(结构框图)

. 实现:Block Diagram(结构框图) Block Diagram of UART ->p854

5.4.2 串口控制器框图

Block Diagram:

Peripheral Bus 外设总线
 *(int *)SFR_ADDR = value;
Controll Unit 控制单元
 Control Regs (数据位,停止位,奇偶校验位,时钟源选择,工作模式等)
Baud-Rate Gengenrator 波特率发生器
 Clock Source 时钟源 (PCLK=66M)

Transmitter 发送器
 Transmit shifter 发送移位器
 Transmit buffer 发送队列FIFO缓冲器
Receiver 接收器
 Receiver shifter 接收移位器
Receiver buffer 接收队列FIFO缓冲器

5.5 串口寄存器配置

5.5.1 串口寄存器分类 SFR:

```
15 Regs Register Address
控制类 通常是可读可写, 属性 R/W 6个
   ULCON0 0xE290_0000
   UCON0 0xE290_0004
   UFCON0 0xE290_0008
   UMCON0 0xE290_000C
   UBRDIV0 0xE290_0028
   UDIVSLOTO 0xE290 002C
                           4个
状态类 通常是只读,属性 R
   UTRSTAT0 0xE290_0010
   UERSTAT0 0xE290_0014
   UFSTAT0 0xE290_0018
   UMSTATO 0xE290_001C
数据类 通常是可读可写,属性 R/W 2个
   UTXH0 0xE290_0020
   URXH0 0xE290_0024
中断类 通常是可读可写,属性 R/W 3个
   UINTP0 0xE290_0030
   UINTSP0 0xE290_0034
   UINTM0 0xE290_0038
```

5.5.2 查看 uboot 对串口寄存器的设置

```
[FriendlyLEG-TINY210]# md 0xe2900000
                       ....E.......
e2900000: 00000003 00000245 00000000 00000000
e2900010: 00000000 00000000 00010000 00000010
                       e2900020: 00000000 0000000d 00000023 00000808
                       . . . . . . . . # . . . . . . .
                       .....
e2900030: 00000005 00000005 00000000 00000000
e2900040: 00000000 00000000 00000000 ......
```

```
ULCON0
        0xE290_0000
                        00000003
UCON0
         0xE290_0004
                          00000245
UFCON0
          0xE290_0008
                        0
UMCON0
          0xE290 000C
                        0
UBRDIV0
         0xE290_0028 00000023
UDIVSLOT0
           0xE290_002C 00000808
其中 FIFO control & Modem control 可以不用设置
Timing setting
   ULCON0 0x3
      data bit: 8bit
      stop bit: 1bit
       parity: none
   UCON0
         0x245
       enable Transmit & Receive MODE: 01 01 (INT&Polling)
       interrupt: disable
       dma: disable
CLOCK setting
   UCON0 00: PCLK (66M)
      --> 115200 bps (bit/second)
       --> 波特率并不是串口控制器的工作频率,串口控制器在接收采样时,是波特率的16倍
   66Mhz = 66000000hz
   分频因子 = 66000000 / (115200*16) - 1
   (分频因子 + 1) = PCLK/(bps*16)
   UBRDIV0: 0x23 = (66000000)/(115200*16)-1= 35
   UDIVSLOT0:
```

5.6 串口驱动代码实现

5.6.1 uart.c 参考代码实现

```
// uart.c
#define ULCON0 (*(volatile unsigned int *)0xE2900000)
#define UCON0
                    (*(volatile unsigned int *)0xE2900004)
#define UTRSTAT0 (*(volatile unsigned int *)0xE2900010)
                   (*(volatile unsigned char *)0xE2900020)
#define UTXH0
#define URXH0
                    (*(volatile unsigned char *)0xE2900024)
#define UBRDIV0 (*(volatile unsigned int *)0xE2900028)
#define UDIVSLOT0
                     (*(volatile unsigned int *)0xE290002C)
void uart_init(void)
   // 66Mhz / (115200*16) - 1 = 0x23
   // 66Mhz / (19200*16) - 1 = 0xD5
   //UBRDIV0 = 0xD5;
   return;
}
```

```
char uart_getchar(void)
    char c;
   // polling receive status: if buffer is full
   //while ((UTRSTAT0 & (1<<0)) == 0)
   while (!(UTRSTAT0 & (1<<0)))
       ;
    c = URXH0;
    return c;
}
void uart_putchar(char c)
   // polling transmit status: if buffer is empty
   //while ((UTRSTAT0 & (1<<2)) == 0)
   while (!(UTRSTAT0 & (1<<2)))
       ;
   UTXH0 = c;
    return;
}
```

5.6.2 uart.h 参考代码实现

```
// uart.h
void uart_init(void);
char uart_getchar(void);
void uart_putchar(char c);
```

第6章

SDRAM 控制器

6.1 SDRAM 硬件连接

6.1.1 SDRAM 引脚描述

硬件原理图

1) 从芯片角度

地址线 A0-A13 14根

BA0, BA1, BA2

数据线 DQ0-DQ7 * 4 = 32bit data bus (8bit * 4chips)

控制线 nCS, nRAS, nCAS

2) 从处理器角度

地址线 Xm1ADDR0-Xm1ADDR13

Xm1BA0, Xm1BA1, Xm1CSn1/BA2

数据线 Xm1DATA0-Xm1DATA31

控制线 Xm1CSn0, Xm1RASn, Xm1CASn

6.1.2 SDRAM 内部结构

芯片手册

1Gbit = 128MByte

内部分 8 bank, 每个bank = 128M/8 = 16M (24根地址线)

24根地址线的信号分为行地址和列地址

行地址:14根 列地址:10根

6.1.3 从SoC芯片到SDRAM芯片

```
128M * 4 chips = 512M 存储容量 (512M = 2^29)
29根地址线 (A0-A28)
   A28,A27,A26 : BA2,BA1,BA0
   A25-A12: 行地址 14根
   A11-A2: 列地址 10根
   A1, A0, - GND
如何访问 0x0 地址
   A31,A30,A29 : 000 -> nCS 片选无效
   A28,A27,A26 : 0 00
   A25-A12: 00 0000 0000 0000
   A11-A2: 0000 0000 00
   A1, A0: 00
如何访问 0x20000000 地址
   A31,A30,A29: 001 -> nCS 片选有效
   A28,A27,A26 : 0 00
   A25-A12: 00 0000 0000 0000
   A11-A2: 0000 0000 00
   A1, A0: 00
如何访问 0x21000000 地址
   A31,A30,A29 : 001 -> nCS 片选有效
   A28,A27,A26 : 0 00
   A25-A12: 01 0000 0000 0000
   A11-A2: 0000 0000 00
   A1, A0: 00
如何访问 0x3FFFFFF 地址
   A31,A30,A29: 001 -> nCS 片选有效
   A28,A27,A26 : 1 11
   A25-A12: 11 1111 1111 1111
   A11-A2: 1111 1111 11
   A1, A0: 11
如何访问 0x40000000 地址
   A31,A30,A29 : 010 -> nCS 片选无效
   A28,A27,A26 : 0 00
   A25-A12: 00 0000 0000 0000
   A11-A2: 0000 0000 00
   A1, A0: 00
```

6.2 SDRAM 管脚功能复用

搜索芯片数据手册,发现所有管脚均无功能复用。

举例 Xm1ADDR[0]

```
Xm1DATA[0]
Xm1SCLK
Xm1RASn Xm1CASn
Xm1CSn[0]
```

6.3 SDRAM 时序图

```
Timing:
http://www.cnblogs.com/iqstudy/articles/2034422.html
http://www.cnblogs.com/adamite/archive/2010/05/22/1422792.html
http://blog.sina.com.cn/wangdxlove
http://blog.sina.com.cn/s/blog_5755d4b70100b3o0.html
http://blog.chinaunix.net/uid-9012903-id-3056317.html
http://blog.163.com/hanozi@126/blog/static/1865756200897105453/
```

6.4 SDRAM 控制器结构

http://www.doc88.com/p-47549556518.html

6.5 SDRAM 寄存器配置

```
[FriendlyLEG-TINY210]# md 0xF0000000
f0000000: 0ff02330 00202400 20e00323 00e00323 0#...$ .#.. #...
f0000010: 00110400 ff000000 79101003 00000086 .....y....
f0000020: 00000000 00000000 ffff00ff 00000000
                              .....C4+..$$C...
f0000030: 00000618 2b34438a 24240000 0bdc0343
f0000040: 00001db7 00000000 60000000 00000000
                              .....
f0000050: 000005b2 00000000 00000000 00000000
DDR 寄存器配置参数
  data width: 32bit
  row address bit: 14bit
  col address bit: 10bit
  memory type: DDR2
  number of banks: 8banks (DDR chip)
  Average Periodic Refresh Interval: 0x618
    7.8us * 200Mhz = 1560 = 0x618
    7.8us: 刷新周期
  Timing 时间参数
     . . .
```

6.6 SDRAM 驱动代码实现

```
armboot - Memory Initialize Code for S5PV210/ARM-Cortex CPU-core
   Copyright (c) 2009 Samsung Electronics
* See file CREDITS for list of people who contributed to this
 * project.
* This program is free software; you can redistribute it and/or
* modify it under the terms of the GNU General Public License as
 * published by the Free Software Foundation; either version 2 of
 * the License, or (at your option) any later version.
 * This program is distributed in the hope that it will be useful,
* but WITHOUT ANY WARRANTY; without even the implied warranty of
* MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
* GNU General Public License for more details.
* You should have received a copy of the GNU General Public License
* along with this program; if not, write to the Free Software
* Foundation, Inc., 59 Temple Place, Suite 330, Boston,
* MA 02111-1307 USA
 * Base codes by scsuh (sc.suh)
* Modified By JhoonKim (jhoon_kim@nate.com), aESOP Embedded Forum(http://www.aesop.or.kr)
* 10.08.15 - To Supported for SEC K4T1G164QX DDR2 Memory for aESOP S5PV210
*/
/* #include <config.h>
/*#include "s5pc110.h"
#include "tiny210.h"
*/
* SDRAM Controller
*/
#define APB_DMC_0_BASE
                                 0xF0000000
#define APB_DMC_1_BASE
                                 0xF1400000
#define ASYNC_MSYS_DMC0_BASE
                                   0xF1E00000
#define ELFIN GPIO BASE
                                  0xE0200000
#define DMC0_MEMCONTROL
                           0x00202400 // MemControl BL=4, 1Chip, DDR2 Type, dynamic self refresh, force precharge, dynamic p
define DMC0_MEMCONFIG_0 0x20E00323 // MemConfig0 256MB config, 8 banks,Mapping Method[12:15]0:linear, 1:linterleaved, 2:#
#define DMC0_MEMCONFIG_1
                           0x00E00323
                                         // MemConfig1
#define DMC1_MEMCONTROL
                             0x00202400 // MemControl BL=4, 2 chip, DDR2 type, dynamic self refresh, force precharge, dynami
define DMC1_MEMCONFIG_0 0x40F00313 // MemConfig0 512MB config, 8 banks,Mapping Method[12:15]0:linear, 1:linterleaved, 2:#
```

```
#define DMC1_MEMCONFIG_1
                           0x00F00313
                                         // MemConfig1
                            0x00000618 // TimingAref 7.8us*133MHz=1038(0x40E), 100MHz=780(0x30C), 20MHz=156(0x9C), 10MHz=
#define DMC0_TIMINGA_REF
#define DMC0_TIMING_ROW
                               0x2B34438A
                                             // TimingRow
                                                               for @200MHz
#define DMC0_TIMING_DATA
                               0x24240000
                                              // TimingData CL=3
#define DMC0_TIMING_PWR
                               0x0BDC0343
                                              // TimingPower
#define DMC1_TIMINGA_REF
                            0x00000618 // TimingAref 7.8us*133MHz=1038(0x40E), 100MHz=780(0x30C), 20MHz=156(0x9C), 10MHz=
#define DMC1_TIMING_ROW
                               0x2B34438A
                                              // TimingRow
                                                               for @200MHz
                                              // TimingData
#define DMC1_TIMING_DATA
                               0x24240000
                                                               CL=3
#define DMC1_TIMING_PWR
                               0x0BDC0343
                                             // TimingPower
    .globl mem_ctrl_asm_init
mem_ctrl_asm_init:
#ifndef CONFIG_EVT1
    ldr
           r0, =ASYNC_MSYS_DMC0_BASE
        r1, =0x0
    ldr
    str r1, [r0, #0x0]
    /* This register is removed at EVT1 of C110. */
         r1, =0x0
    ldr
    str
          r1, [r0, #0xC]
#endif
/* #ifdef CONFIG_MCP_SINGLE */
#if 1
#define MP1_0DRV_SR_OFFSET
                                  0x3CC
#define MP1_1DRV_SR_OFFSET
                                  0x3EC
#define MP1_2DRV_SR_OFFSET
                                  0x40C
#define MP1_3DRV_SR_OFFSET
                                  0x42C
#define MP1_4DRV_SR_OFFSET
                                  0x44C
#define MP1_5DRV_SR_OFFSET
                                  0x46C
#define MP1_6DRV_SR_OFFSET
                                  0x48C
#define MP1_7DRV_SR_OFFSET
                                  0x4AC
#define MP1_8DRV_SR_OFFSET
                                  0x4CC
#define MP2_0DRV_SR_OFFSET
                                  0x4EC
#define MP2_1DRV_SR_OFFSET
                                  0x50C
#define MP2_2DRV_SR_OFFSET
                                  0x52C
#define MP2_3DRV_SR_OFFSET
                                  0x54C
#define MP2_4DRV_SR_OFFSET
                                  0x56C
#define MP2_5DRV_SR_OFFSET
                                  0x58C
#define MP2_6DRV_SR_OFFSET
                                  0x5AC
#define MP2_7DRV_SR_OFFSET
                                  0x5CC
#define MP2_8DRV_SR_OFFSET
                                  0x5EC
    /* DMC0 Drive Strength (Setting 2X) */
    ldr r0, =ELFIN_GPIO_BASE
```

```
r1, =0x0000AAAA
ldr
str r1, [r0, #0x3cc]
      r1, [r0, #MP]
str
str
      r1, [r0, #MP1_0DRV_SR_OFFSET]
      r1, =0x0000AAAA
ldr
      r1, [r0, #MP1_1DRV_SR_OFFSET]
str
      r1, =0x0000AAAA
ldr
      r1, [r0, #MP1_2DRV_SR_OFFSET]
str
ldr
      r1, =0x0000AAAA
      r1, [r0, #MP1_3DRV_SR_OFFSET]
str
ldr
      r1, =0x0000AAAA
      r1, [r0, #MP1_4DRV_SR_OFFSET]
str
ldr
      r1, =0x0000AAAA
      r1, [r0, #MP1_5DRV_SR_OFFSET]
str
ldr
      r1, =0x0000AAAA
str
      r1, [r0, #MP1_6DRV_SR_OFFSET]
ldr
      r1, =0x0000AAAA
str
      r1, [r0, #MP1_7DRV_SR_OFFSET]
      r1, =0x00002AAA
ldr
      r1, [r0, #MP1_8DRV_SR_OFFSET]
str
/* DMC1 Drive Strength (Setting 2X) */
ldr
      r0, =ELFIN_GPIO_BASE
ldr
      r1, =0x0000AAAA
str
      r1, [r0, #MP2_0DRV_SR_OFFSET]
ldr
      r1, =0x0000AAAA
      r1, [r0, #MP2_1DRV_SR_OFFSET]
str
      r1, =0x0000AAAA
ldr
      r1, [r0, #MP2_2DRV_SR_OFFSET]
str
ldr
      r1, =0x0000AAAA
      r1, [r0, #MP2_3DRV_SR_OFFSET]
str
      r1, =0x0000AAAA
ldr
      r1, [r0, #MP2_4DRV_SR_OFFSET]
str
ldr
      r1, =0x0000AAAA
      r1, [r0, #MP2_5DRV_SR_OFFSET]
str
      r1, =0x0000AAAA
ldr
str
      r1, [r0, #MP2_6DRV_SR_OFFSET]
ldr
      r1, =0x0000AAAA
```

```
str
           r1, [r0, #MP2_7DRV_SR_OFFSET]
    ldr
           r1, =0x00002AAA
           r1, [r0, #MP2_8DRV_SR_OFFSET]
    str
#define DMC CONCONTROL
                                   0x00
#define DMC_MEMCONTROL
                                   0x04
#define DMC_MEMCONFIG0
                                   0x08
#define DMC_MEMCONFIG1
                                   0x0C
#define DMC_DIRECTCMD
                                  0x10
#define DMC_PRECHCONFIG
                                0x14
#define DMC_PHYCONTROL0
                                0x18
#define DMC_PHYCONTROL1
                                0x1C
#define DMC_RESERVED
                                 0x20
#define DMC_PWRDNCONFIG
                                0x28
#define DMC_TIMINGAREF
                                   0x30
#define DMC_TIMINGROW
                                  0x34
#define DMC_TIMINGDATA
                                   0x38
#define DMC_TIMINGPOWER
                                0x3C
#define DMC_PHYSTATUS
                                  0x40
#define DMC_CHIP0STATUS
                                0x48
#define DMC_CHIP1STATUS
                                 0x4C
#define DMC_AREFSTATUS
                                   0x50
#define DMC_MRSTATUS
                                 0x54
                                 0x58
#define DMC_PHYTEST0
#define DMC_PHYTEST1
                                 0x5C
#define DMC_QOSCONTROL0
                                 0x60
#define DMC_QOSCONFIG0
                                   0x64
#define DMC_QOSCONTROL1
                                0x68
                                   0x6C
#define DMC_QOSCONFIG1
#define DMC_QOSCONTROL2
                                0x70
#define DMC QOSCONFIG2
                                   0x74
                                0x78
#define DMC_QOSCONTROL3
#define DMC_QOSCONFIG3
                                   0x7C
#define DMC_QOSCONTROL4
                                0x80
#define DMC_QOSCONFIG4
                                   0x84
#define DMC_QOSCONTROL5
                                 0x88
#define DMC_QOSCONFIG5
                                   0x8C
#define DMC_QOSCONTROL6
                                0x90
#define DMC_QOSCONFIG6
                                   0x94
                                0x98
#define DMC_QOSCONTROL7
#define DMC_QOSCONFIG7
                                   0x9C
                                0xA0
#define DMC_QOSCONTROL8
#define DMC_QOSCONFIG8
                                   0xA4
#define DMC_QOSCONTROL9
                                 0xA8
#define DMC_QOSCONFIG9
                                   0xAC
#define DMC_QOSCONTROL10
                                 0xB0
#define DMC_QOSCONFIG10
                                 0xB4
#define DMC_QOSCONTROL11
                                 0xB8
#define DMC_QOSCONFIG11
                                 0xBC
#define DMC_QOSCONTROL12
                                 0xC0
#define DMC_QOSCONFIG12
                                0xC4
#define DMC_QOSCONTROL13
                                 0xC8
#define DMC_QOSCONFIG13
                                0xCC
#define DMC_QOSCONTROL14
                                 0xD0
```

```
#define DMC_QOSCONFIG14
                                0xD4
#define DMC_QOSCONTROL15
                                 0xD8
                                0xDC
#define DMC_QOSCONFIG15
* SDRAM Controller
*/
#define APB_DMC_0_BASE
                                  0xF0000000
#define APB_DMC_1_BASE
                                  0xF1400000
#define ASYNC_MSYS_DMC0_BASE
                                    0xF1E00000
#define DMC_CONCONTROL
                                   0x00
#define DMC_MEMCONTROL
                                   0x04
#define DMC_MEMCONFIG0
                                   0x08
#define DMC_MEMCONFIG1
                                   0x0C
#define DMC_DIRECTCMD
                                  0x10
#define DMC_PRECHCONFIG
                                0x14
#define DMC_PHYCONTROL0
                                0x18
#define DMC_PHYCONTROL1
                                0x1C
#define DMC_RESERVED
                                 0x20
#define DMC_PWRDNCONFIG
                                0x28
#define DMC_TIMINGAREF
                                   0x30
                                  0x34
#define DMC_TIMINGROW
#define DMC_TIMINGDATA
                                   0x38
#define DMC_TIMINGPOWER
                                0x3C
#define DMC_PHYSTATUS
                                  0x40
#define DMC_CHIP0STATUS
                                0x48
#define DMC_CHIP1STATUS
                                0x4C
#define DMC_AREFSTATUS
                                   0x50
#define DMC_MRSTATUS
                                 0x54
#define DMC_PHYTEST0
                                 0x58
#define DMC_PHYTEST1
                                 0x5C
                                0x60
#define DMC_QOSCONTROL0
#define DMC_QOSCONFIG0
                                   0x64
#define DMC_QOSCONTROL1
                                0x68
#define DMC_QOSCONFIG1
                                   0x6C
#define DMC_QOSCONTROL2
                                0x70
#define DMC_QOSCONFIG2
                                   0x74
#define DMC_QOSCONTROL3
                                0x78
#define DMC_QOSCONFIG3
                                   0x7C
                                0x80
#define DMC_QOSCONTROL4
#define DMC_QOSCONFIG4
                                   0x84
#define DMC_QOSCONTROL5
                                0x88
                                   0x8C
#define DMC_QOSCONFIG5
#define DMC_QOSCONTROL6
                                0x90
#define DMC_QOSCONFIG6
                                   0x94
#define DMC_QOSCONTROL7
                                0x98
#define DMC_QOSCONFIG7
                                   0x9C
#define DMC_QOSCONTROL8
                                0xA0
#define DMC_QOSCONFIG8
                                   0xA4
                                0xA8
#define DMC_QOSCONTROL9
#define DMC_QOSCONFIG9
                                   0xAC
#define DMC_QOSCONTROL10
                                 0xB0
#define DMC_QOSCONFIG10
                                0xB4
#define DMC_QOSCONTROL11
                                 0xB8
```

```
#define DMC_QOSCONFIG11
                               0xBC
#define DMC_QOSCONTROL12
                                0xC0
#define DMC_QOSCONFIG12
                               0xC4
#define DMC_QOSCONTROL13
                                0xC8
#define DMC_QOSCONFIG13
                               0xCC
#define DMC_QOSCONTROL14
                                0xD0
#define DMC QOSCONFIG14
                               0xD4
#define DMC_QOSCONTROL15
                                0xD8
#define DMC_QOSCONFIG15
                               0xDC
   /* DMC0 initialization at single Type*/
          r0, =APB_DMC_0_BASE
   ldr
          r1, =0x00101000
                                         @PhyControl0 DLL parameter setting, manual 0x00101000
          r1, [r0, #DMC_PHYCONTROL0]
   str
   ldr
          r1, =0x00000086
                                         @PhyControl1 DLL parameter setting, LPDDR/LPDDR2 Case
          r1, [r0, #DMC_PHYCONTROL1]
   str
          r1, =0x00101002
                                         @PhyControl0 DLL on
   ldr
          r1, [r0, #DMC_PHYCONTROL0]
   str
   ldr
          r1, =0x00101003
                                         @PhyControl0 DLL start
          r1, [r0, #DMC_PHYCONTROL0]
   str
find_lock_val:
   ldr r1, [r0, #DMC_PHYSTATUS]
                                          @Load Phystatus register value
          r2, r1, #0x7
   and
          r2, #0x7
                                  @Loop until DLL is locked
   cmp
          find_lock_val
   bne
   and
          r1, #0x3fc0
          r2, r1, LSL #18
   mov
          r2, r2, #0x100000
   orr
          r2 ,r2, #0x1000
          r1, r2, #0x3
   orr
                                      @Force Value locking
          r1, [r0, #DMC_PHYCONTROL0]
   str
#if 0 /* Memory margin test 10.01.05 */
         r1, r2, #0x1
                                      @DLL off
   orr
          r1, [r0, #DMC_PHYCONTROL0]
   str
#endif
   /* setting DDR2 */
                                         @ConControl auto refresh off
        r1, =0x0FFF2010
   ldr
        r1, [r0, #DMC_CONCONTROL]
   str
  ldr r1, =DMC0_MEMCONTROL
                                   @MemControl BL=4, 1 chip, DDR2 type, dynamic self refresh, force precharge, dynamic power dow
   str r1, [r0, #DMC_MEMCONTROL]
  ldr r1, =DMC0_MEMCONFIG_0
                                     @MemConfig0 256MB config, 8 banks, Mapping Method[12:15]0:linear, 1:linterleaved, 2:Mixed
   str r1, [r0, #DMC_MEMCONFIG0]
   ldr
          r1, =DMC0_MEMCONFIG_1
                                            @MemConfig1
          r1, [r0, #DMC_MEMCONFIG1]
   str
```

```
ldr
        r1, =0xFF000000
                                        @PrechConfig
        r1, [r0, #DMC_PRECHCONFIG]
 str
ldr r1, =DMC0_TIMINGA_REF
                                   QTimingAref 7.8us*133MHz=1038(0x40E), 100MHz=780(0x30C), 20MHz=156(0x9C), 10MHz=78(0x4E)
        r1, [r0, #DMC_TIMINGAREF]
 str
        r1, =DMC0 TIMING ROW
                                         @TimingRow
 ldr
                                                       for @200MHz
        r1, [r0, #DMC_TIMINGROW]
 str
 ldr
        r1, =DMC0_TIMING_DATA
                                          @TimingData
                                                         CL=4
        r1, [r0, #DMC_TIMINGDATA]
 str
        r1, =DMC0_TIMING_PWR
                                         @TimingPower
 ldr
 str
        r1, [r0, #DMC_TIMINGPOWER]
        r1, =0x07000000
                                        @DirectCmd
                                                      chip0 Deselect
 ldr
        r1, [r0, #DMC_DIRECTCMD]
 str
        r1, =0x01000000
 ldr
                                        @DirectCmd
                                                       chip0 PALL
 str
        r1, [r0, #DMC_DIRECTCMD]
 ldr
        r1, =0x00020000
                                        @DirectCmd
                                                       chip0 EMRS2
        r1, [r0, #DMC_DIRECTCMD]
 str
 ldr
        r1, =0x00030000
                                        @DirectCmd
                                                      chip0 EMRS3
        r1, [r0, #DMC_DIRECTCMD]
 str
 ldr
        r1, =0x00010400
                                        @DirectCmd
                                                       chip0 EMRS1 (MEM DLL on, DQS# disable)
        r1, [r0, #DMC_DIRECTCMD]
 str
        r1, =0x00000542
                                        @DirectCmd
                                                       chip0 MRS (MEM DLL reset) CL=4, BL=4
 ldr
        r1, [r0, #DMC_DIRECTCMD]
 str
        r1, =0x01000000
                                        @DirectCmd
                                                       chip0 PALL
 ldr
 str
        r1, [r0, #DMC_DIRECTCMD]
        r1, =0x05000000
                                        @DirectCmd
                                                       chip0 REFA
 ldr
        r1, [r0, #DMC_DIRECTCMD]
 str
 ldr
        r1, =0x05000000
                                        @DirectCmd
                                                       chip0 REFA
        r1, [r0, #DMC_DIRECTCMD]
 str
        r1, =0x00000442
                                        @DirectCmd
                                                       chip0 MRS (MEM DLL unreset)
 ldr
        r1, [r0, #DMC_DIRECTCMD]
 str
        r1, =0x00010780
                                        @DirectCmd
                                                       chip0 EMRS1 (OCD default)
 ldr
        r1, [r0, #DMC_DIRECTCMD]
 str
        r1, =0x00010400
                                        @DirectCmd
                                                      chip0 EMRS1 (OCD exit)
 1dr
        r1, [r0, #DMC_DIRECTCMD]
 str
 ldr
        r1, =0x07100000
                                        @DirectCmd
                                                      chip1 Deselect
 str
        r1, [r0, #DMC_DIRECTCMD]
        r1, =0x01100000
                                        @DirectCmd
                                                       chip1 PALL
 ldr
        r1, [r0, #DMC_DIRECTCMD]
```

```
ldr
          r1, =0x00120000
                                          @DirectCmd
                                                         chip1 EMRS2
          r1, [r0, #DMC_DIRECTCMD]
    str
                                          @DirectCmd
                                                         chip1 EMRS3
    ldr
           r1, =0x00130000
          r1, [r0, #DMC_DIRECTCMD]
    str
    ldr
          r1, =0x00110400
                                          @DirectCmd
                                                         chip1 EMRS1 (MEM DLL on, DQS# disable)
    str
          r1, [r0, #DMC_DIRECTCMD]
          r1, =0x00100542
                                          @DirectCmd
                                                        chip1 MRS (MEM DLL reset) CL=4, BL=4
    ldr
          r1, [r0, #DMC_DIRECTCMD]
    str
           r1, =0x01100000
                                          @DirectCmd
                                                        chip1 PALL
    ldr
          r1, [r0, #DMC_DIRECTCMD]
    str
    ldr
           r1, =0x05100000
                                          @DirectCmd
                                                         chip1 REFA
          r1, [r0, #DMC_DIRECTCMD]
    str
    ldr
          r1, =0x05100000
                                          @DirectCmd
                                                         chip1 REFA
          r1, [r0, #DMC_DIRECTCMD]
    str
          r1, =0x00100442
                                          @DirectCmd
                                                        chip1 MRS (MEM DLL unreset)
    ldr
          r1, [r0, #DMC_DIRECTCMD]
    str
          r1, =0x00110780
    ldr
                                          @DirectCmd
                                                        chip1 EMRS1 (OCD default)
    str
          r1, [r0, #DMC_DIRECTCMD]
                                                         chip1 EMRS1 (OCD exit)
    ldr
          r1, =0x00110400
                                          @DirectCmd
          r1, [r0, #DMC_DIRECTCMD]
    str
          r1, =0x0FF02030
                                          @ConControl
    ldr
                                                         auto refresh on
    str
          r1, [r0, #DMC_CONCONTROL]
          r1, =0xFFFF00FF
    ldr
                                          @PwrdnConfig
          r1, [r0, #DMC_PWRDNCONFIG]
    str
  ldr r1, =0x00202400
                                 @MemControl BL=4, 1 chip, DDR2 type, dynamic self refresh, force precharge, dynamic power dow
          r1, [r0, #DMC_MEMCONTROL]
   str
    /* DMC1 initialization */
          r0, =APB_DMC_1_BASE
   ldr
          r1, =0x00101000
                                          @Phycontrol0 DLL parameter setting
    ldr
          r1, [r0, #DMC_PHYCONTROL0]
    str
    ldr
          r1, =0x00000086
                                          @Phycontrol1 DLL parameter setting
    str
          r1, [r0, #DMC_PHYCONTROL1]
          r1, =0x00101002
                                          @PhyControl0 DLL on
    ldr
          r1, [r0, #DMC_PHYCONTROL0]
    str
          r1, =0x00101003
                                          @PhyControl0 DLL start
    1dr
          r1, [r0, #DMC_PHYCONTROL0]
    str
find_lock_val1:
    ldr
         r1, [r0, #DMC_PHYSTATUS]
                                           @Load Phystatus register value
```

```
and
          r2, r1, #0x7
          r2, #0x7
                                 @Loop until DLL is locked
   cmp
          find_lock_val1
   bne
          r1, #0x3fc0
   and
          r2, r1, LSL #18
   mov
          r2, r2, #0x100000
   orr
          r2, r2, #0x1000
   orr
          r1, r2, #0x3
                                     @Force Value locking
   orr
          r1, [r0, #DMC_PHYCONTROL0]
   str
#if 0 /* Memory margin test 10.01.05 */
        r1, r2, #0x1
   orr
                                     @DLL off
   str
        r1, [r0, #DMC_PHYCONTROL0]
#endif
   /* settinf fot DDR2 */
   ldr r0, =APB_DMC_1_BASE
   ldr r1, =0x0FFF2010
                                        Qauto refresh off
   str r1, [r0, #DMC_CONCONTROL]
  ldr r1, =DMC1_MEMCONTROL
                                  @MemControl BL=4, 2 chip, DDR2 type, dynamic self refresh, force precharge, dynamic power of
   str r1, [r0, #DMC_MEMCONTROL]
  ldr r1, =DMC1_MEMCONFIG_0
                                   @MemConfig0 512MB config, 8 banks, Mapping Method[12:15]0:linear, 1:linterleaved, 2:Mixed
   str r1, [r0, #DMC_MEMCONFIG0]
   ldr
          r1, =DMC1_MEMCONFIG_1
                                          @MemConfig1
   str r1, [r0, #DMC_MEMCONFIG1]
          r1, =0xFF000000
   ldr
        r1, [r0, #DMC_PRECHCONFIG]
   str
                                 @TimingAref 7.8us*133MHz=1038(0x40E), 100MHz=780(0x30C), 20MHz=156(0x9C), 10MHz=78(0x4
  ldr r1, =DMC1_TIMINGA_REF
   str r1, [r0, #DMC_TIMINGAREF]
                                         @TimingRow
                                                      for @200MHz
   ldr
          r1, =DMC1_TIMING_ROW
   str
          r1, [r0, #DMC_TIMINGROW]
          r1, =DMC1_TIMING_DATA
                                          @TimingData
   ldr
                                                         CL=3
          r1, [r0, #DMC_TIMINGDATA]
   str
          r1, =DMC1_TIMING_PWR
                                         @TimingPower
   ldr
          r1, [r0, #DMC_TIMINGPOWER]
   str
          r1, =0x07000000
   ldr
                                        @DirectCmd chip0 Deselect
          r1, [r0, #DMC_DIRECTCMD]
   str
                                                      chip0 PALL
   ldr
          r1, =0x01000000
                                        @DirectCmd
          r1, [r0, #DMC_DIRECTCMD]
   str
          r1, =0x00020000
                                                      chip0 EMRS2
   ldr
                                        @DirectCmd
          r1, [r0, #DMC_DIRECTCMD]
```

Ldr)
Str)
Str	
Str	
str r1, [r0, #DMC_DIRECTCMD] ldr r1, =0x05000000 @DirectCmd chip0 REFA str r1, [r0, #DMC_DIRECTCMD] @DirectCmd chip0 MRS (MEM DLL unreset) ldr r1, =0x000000442 @DirectCmd chip0 EMRS1 (OCD default) str r1, [r0, #DMC_DIRECTCMD] @DirectCmd chip0 EMRS1 (OCD default) ldr r1, =0x00010400 @DirectCmd chip0 EMRS1 (OCD exit) str r1, [r0, #DMC_DIRECTCMD] @DirectCmd chip1 Deselect ldr r1, =0x07100000 @DirectCmd chip1 PALL str r1, [r0, #DMC_DIRECTCMD] @DirectCmd chip1 EMRS2 str r1, [r0, #DMC_DIRECTCMD] @DirectCmd chip1 EMRS3 str r1, [r0, #DMC_DIRECTCMD] @DirectCmd chip1 EMRS3	
str r1, [r0, #DMC_DIRECTCMD] ldr r1, =0x00000442 @DirectCmd chip0 MRS (MEM DLL unreset) str r1, [r0, #DMC_DIRECTCMD] @DirectCmd chip0 EMRS1 (OCD default) ldr r1, =0x00010400 @DirectCmd chip0 EMRS1 (OCD exit) str r1, [r0, #DMC_DIRECTCMD] @DirectCmd chip0 EMRS1 (OCD exit) ldr r1, =0x00100000 @DirectCmd chip1 Deselect str r1, [r0, #DMC_DIRECTCMD] @DirectCmd chip1 PALL ldr r1, =0x00120000 @DirectCmd chip1 EMRS2 str r1, [r0, #DMC_DIRECTCMD] @DirectCmd chip1 EMRS3 ldr r1, =0x00130000 @DirectCmd chip1 EMRS3 str r1, [r0, #DMC_DIRECTCMD] @DirectCmd chip1 EMRS3	
Str	
Str	
str r1, [r0, #DMC_DIRECTCMD] ldr r1, =0x07100000 @DirectCmd chip1 Deselect str r1, [r0, #DMC_DIRECTCMD] ldr r1, =0x01100000 @DirectCmd chip1 PALL str r1, [r0, #DMC_DIRECTCMD] ldr r1, =0x00120000 @DirectCmd chip1 EMRS2 str r1, [r0, #DMC_DIRECTCMD] ldr r1, =0x00130000 @DirectCmd chip1 EMRS3 str r1, [r0, #DMC_DIRECTCMD]	
str r1, [r0, #DMC_DIRECTCMD] ldr r1, =0x01100000 @DirectCmd chip1 PALL str r1, [r0, #DMC_DIRECTCMD] ldr r1, =0x00120000 @DirectCmd chip1 EMRS2 str r1, [r0, #DMC_DIRECTCMD] ldr r1, =0x00130000 @DirectCmd chip1 EMRS3 str r1, [r0, #DMC_DIRECTCMD]	
str r1, [r0, #DMC_DIRECTCMD] ldr r1, =0x00120000	
str r1, [r0, #DMC_DIRECTCMD] ldr r1, =0x00130000 @DirectCmd chip1 EMRS3 str r1, [r0, #DMC_DIRECTCMD]	
str r1, [r0, #DMC_DIRECTCMD]	
ldr r1, =0x00110440 @DirectCmd chip1 EMRS1 (MEM DLL on, DQS# disable	
str r1, [r0, #DMC_DIRECTCMD])
ldr r1, =0x00100542 @DirectCmd chip1 MRS (MEM DLL reset) CL=4, BL=4 str r1, [r0, #DMC_DIRECTCMD]	
ldr r1, =0x01100000 @DirectCmd chip1 PALL str r1, [r0, #DMC_DIRECTCMD]	
ldr r1, =0x05100000 @DirectCmd chip1 REFA str r1, [r0, #DMC_DIRECTCMD]	
ldr r1, =0x05100000 @DirectCmd chip1 REFA str r1, [r0, #DMC_DIRECTCMD]	
ldr r1, =0x00100442 @DirectCmd chip1 MRS (MEM DLL unreset)	

```
r1, [r0, #DMC_DIRECTCMD]
   str
                                       @DirectCmd chip1 EMRS1 (OCD default)
   ldr
         r1, =0x00110780
          r1, [r0, #DMC_DIRECTCMD]
   str
         r1, =0x00110400
                                       @DirectCmd chip1 EMRS1 (OCD exit)
   ldr
         r1, [r0, #DMC_DIRECTCMD]
   str
          r1, =0x0FF02030
                                       @ConControl auto refresh on
   ldr
   str r1, [r0, #DMC_CONCONTROL]
   ldr r1, =0xFFFF00FF
                                       @PwrdnConfig
   str r1, [r0, #DMC_PWRDNCONFIG]
  ldr r1, =DMC1_MEMCONTROL
                               @MemControl BL=4, 2 chip, DDR2 type, dynamic self refresh, force precharge, dynamic power of
   str r1, [r0, #DMC_MEMCONTROL]
#else /* CONFIG_MCP_SINGLE */
#endif /* CONFIG_MCP_AC / CONFIG_MCP_H / CONFIG_MCP_B / CONFIG_MCP_D */
   mov pc, lr
```

6.6.1 课堂修改作业

- 1) 修改 uart_init, 把波特率改为 19200
- 2) 修改 时钟发生器,把 PCLK 输出改为 33M,波特率重新计算 115200
- 3) 实现 puts("hello, world"); 输出 "hello, world" 实现 实现 putchar_hex('a') 十六进制, 输出 0x61

目的:了解 \n换行 \r回车 之间的差别

4) 修改 DRAM Controller,

把 col address 的宽度改为 9bit

把 data bit 的32bit 改为 8bit

用上述 putchar_hex 输出接口,观察读取DDR内存单元的数值变化

第7章

NandFlash 控制器

7.1 K9F2G08 芯片

48-pin TSOP1 封装

NC - No Connect 不连接, 留待扩展 (25pin NC)

控制信号:

CLE: Command Latch Enable 命令锁存使能 ALE: Address Latch Enable 地址锁存使能

nCE: Chip Enable 芯片使能(片选)

nRE: Read Enable 读使能 nWE: Write Enable 写使能 nWP: Write Protect 写保护 R/nB: Ready/not Busy 闲/不忙

7.2 NandFlash 管脚功能复用

Signal Desc.

IO[7:0]: 无地址线, 也无数据线, 只有IO线 (IO0-IO7)

CLE: 命令锁存使能 ALE: 地址锁存使能 nCE: 芯片使能(片选)

nRE: 读使能 nWE: 写使能 nWP: 写保护

R/nB: 就绪/忙 信号

7.3 Nand Flash Timing 时序

READ ID Timing (p31) CLE 命令周期 写1次 90h

```
ALE 地址周期 写1次 00h
   DAT 数据周期 读5次 id = 0x EC DA 10 95 44
READ page Timing (p23)
  CLE 命令周期 写1次 00h
  ALE 地址周期 写5次
  CLE 命令周期 写1次 30h
   忙等待周期 R/nB 高有效
   数据周期 读2048次data + 64次ECC
```

NandFlash 控制器结构 7.4

7.5 NandFlash 寄存器配置

7.5.1 NandFlash 寄存器分类

```
SFR 特殊功能寄存器 (部分)
控制类
  NFCONF 0xB0E00000
  NFCONT 0xB0E00004
  NFCMMD 0xB0E00008 [7:0] 命令
  NFADDR 0xB0E0000C [7:0] 地址
数据类
  NFDATA 0xB0E00010 [31:0] 数据
状态类
  NFSTAT 0xB0E00028
```

7.5.2 初始化配置

```
mw 0xe0200320 0x22222222
mw 0xb0e00000 0x00006552
mw 0xb0e00004 0x00c100c5
mw 0xb0e00008 0x90
mw 0xb0e0000c 0x00
md 0xb0e00010
GPIO 功能复用设置为 NF signal
   ALE: MP0_3[1]
   CLE: MP0_3[0]
   MP0_3CON Address = 0xE020_0320
   mw 0xe0200320 0x22222222
NFCONF 0x00001000 -> 0x00006552
   NAND clock = 133M (p363-NFCON) -> 7.5ns (1 clock)
   Nand Timing (k9f2g08.pdf - p13)
   mw 0xb0e00000 0x00006552
```

7.6 NandFlash 驱动代码实现

7.6.1 nand.c 参考代码实现

```
// nand.c
#define
          NFCONF (*(volatile unsigned int *)0xB0E00000)
#define NFCONT (*(volatile unsigned int *)0xB0E00004)
#define NFCMMD (*(volatile unsigned char *)0xB0E00008)
#define
          NFADDR (*(volatile unsigned char *)0xB0E0000C)
          NFDATA (*(volatile unsigned char *)0xB0E00010)
#define
#define
          NFSTAT (*(volatile unsigned int *)0xB0E00028)
#define MP0_3CON (*(volatile unsigned int *)0xE0200320)
#define PAGE_SIZE
                  2048
void nand_init(void)
   // [15:12] TACLS = 1 -> (1) 1/133Mhz = 7.5ns
   // [11:8] TWRPH0 = 1 -> (1+1) 7.5ns * 2 = 15ns
   // [7:4] TWRPH1 = 1 -> (1+1) 7.5ns * 2 = 15ns
   NFCONF |= 1<<12 | 1<<8 | 1<<4;
   // AddrCycle [1] 1 = 5 address cycle
   NFCONF |= 1<<1;
   // MODE [0] NAND Flash controller operating mode
   // 0 = Disable NAND Flash Controller
   // *1 = Enable NAND Flash Controller
   NFCONT |= 1<<0;
   // Reg_nCE0 [1] NAND Flash Memory nRCS[0] signal control
   // *0 = Force nRCS[0] to low (Enable chip select)
   // 1 = Force nRCS[0] to High (Disable chip select)
   NFCONT \delta = (1 << 1);
   // GPIO functional mux setting
   // 0010 = NF_xxx
   MP0_3CON = 0x22222222;
```

```
return;
}
void nand_read_id(char id[])
    int i;
    // write read_id cmd 90h
    NFCMMD = 0x90;
    // write address 00h
    NFADDR = 0x00;
    for (i = 0; i < 5; i++)
       id[i] = NFDATA;
    return;
}
void nand_read_page(int addr, char buf[])
    int i;
    char tmp;
    // write read_page cmd 00h
    NFCMMD = 0x00;
    // write 5 address
    NFADDR = (addr>>0) & 0xFF;
    NFADDR = (addr>>8) & 0x7;
    NFADDR = (addr>>11) & 0xFF;
    NFADDR = (addr>>19) & 0xFF;
    NFADDR = (addr>>27) & 0x1;
    // write read_page cmd 30h
    NFCMMD = 0x30;
    // wait for R/nB -> Ready
    while ((NFSTAT & (1<<0)) == 0)
    // read data 2048 bytes
    for (i = 0; i < PAGE_SIZE; i++)
       buf[i] = NFDATA;
    for (i = 0; i < 64; i++)
       tmp = NFDATA;
    return;
}
void nand_read(int nand_addr, char * sdram_addr, int size)
    int pages = (size - 1)/PAGE_SIZE + 1;
    int i;
```

7.6.2 nand.h 参考代码实现

```
// nand.h
void nand_init(void);

void nand_read_id(char id[]);

void nand_read_page(int addr, char buf[]);

void nand_read(int nand_addr, char * sdram_addr, int size);
```

7.6.3 思考问题: 如何访问 Flash 0地址

```
1. 软件上访问 应该是 计算出 0 地址所在的 page + block
   NFCMMD = 0x00;
   NFADDR = 0x0;
   NFCMMD = 0x30;
   wait R/nB;
   read NFDATA 2048;
2. 硬件上
   NFCMMD = 0x00; -> CLE 使能/ALE 禁止, IO[7:0] = 0x00;
   NFADDR = 0x0; -> ALE 使能/CLE 禁止, IO[7:0] = 0x00;
   NFADDR = 0x0; -> ALE 使能/CLE 禁止, IO[7:0] = 0x00;
   NFADDR = 0x0; -> ALE 使能/CLE 禁止, IO[7:0] = 0x00;
   NFADDR = 0x0; -> ALE 使能/CLE 禁止, IO[7:0] = 0x00;
   NFCMMD = 0x00; -> CLE 使能/ALE 禁止, IO[7:0] = 0x30;
   read NFSTAT; -> R/nB 线会设置 STAT 寄存器 0 位
   read NFDATA; -> nRE 使能, CLE/ALE 禁止, IO[7:0] => NFDATA 中
```

第8章

Exception 异常处理

8.1 异常相关基本概念

8.1.1 ARM 的工作模式有几种? 各是哪些?

8.1.2 ARM 的寄存器有多少? 各是哪些?

8.1.3 ARM 的异常有几种?各是哪些?

复位异常 数据访问中止 快速中断 快速中断 普通中断 指令预取中止

软件中断: SWI 未定义指令异常: 什么样的指令是未定义?

8.2 异常向量表的实现

8.2.1 ARM 的异常向量表是指什么? 有什么特点?

异常发生后的入口地址

从0开始的32字节,7种异常都有入口,0x14保留

向量一般情况下是指地址,但是异常向量表里面存放是指令

所有ARM内核的处理器都按上述方式工作

0x0: reset 0x8: swi 0x18: IRQ

0x1C: FIQ(放在最后,那么好处是可以省一条跳转)

里面存放的是跳转指令

跳转指令可以是 B (相对, 有限) / BL(不能)

还可以是 LDR (任意跳转)

B: 0xEA000000 + offset LDR: 0xE59ff000 + offset

8.3 异常处理流程

8.3.1 ARM 的软中断异常发生后, 硬件做何响应?

硬件要做6件事情,以发生SWI异常为例:

- 1. 保存 (PC-4) -> LR_svc (PC 是当前执行指令地址+8)
- 2. 保存 CPSR -> SPSR_svc
- 3. 修改 CPSR -> SVC mode
- 4. 修改 CPSR I-bit -> disable IRQ
- 5. 映射相应(USR ->) SVC 模式的寄存器
- 6. 修改 PC -> 0x8

8.3.2 cpu 内核跳转到 0x8 之后,软件需要做哪些工作?

PC 跳转到 0x8 之后, 第一个问题是如何返回? 包括两个返回:

- 1. 地址的返回 mov pc, lr
- 2. 模式的返回 movs pc, lr

```
mov pc, lr [0xe1a0f00e]
movs pc, lr [0xe1b0f00e]
```

直接返回没有实际意义,因此第二个问题是如何跳转到 swi_handler ?

```
b 跳转 b swi_handler
  0xEA000000 | offset offset计算公式 ( swi_handler - (0x8+8) ) / 4
   offset: 代表从 PC 到 目标地址 之间相差的指令数
ldr 跳转 ldr pc, [pc, offset]
   0xE59FF000 | offset offset计算公式 ( data_addr - (0x8+8) )
   offset: 代表从 PC 到 数据存储地址 之间相差的字节数
   data_addr: 代表 存储目标地址的内存单元的地址,这个地址被看成为一个数据,用ldr从内存中读出来。
```

跳转到 handler 之后, handler 需要做哪些工作?

```
swi_handler 要做以下工作:
  1. 保存现场: r0-r12, r14 压栈
     STMFD r13!, {r0-r12, r14}
  2. 进入异常处理:
     BL C_swi_handler ; 用C实现
   3. 恢复现场: r0-r12, pc 出栈
     A) LDMFD r13!, {r0-r12, pc}^
     B) LDMFD r13!, {r0-r12, r14}
        movs pc, lr
      将原来保存的 spsr 恢复给 CPSR
```

8.4 软中断异常代码实现

8.4.1 New Project

```
start.s -> add to project
main.c -> add to project
Setting -> ARM Linker -> 1. robase 0x21000000
          layout start.o
          PostLinker fromELF
start.s
   1. 切换模式到 USR = 0xD0
   2. 跳转到 C
main.c
   1. 在C程序中调用软中断的方法
      int __swi(0x1) sys_add(int a, int b, int c);
      ret = sys_add(1, 2, 3);
```

```
上述代码会编译生成 4 条指令
   [0xe3a02003] mov r2,#3
   [0xe3a01002] mov
                     r1,#2
   [0xe3a00001] mov r0,#1
   [0xef000001] swi
                    0x1
2. 在C程序中, 注册 SWI 异常的处理函数
   因为要跳转的地址是在 0x21000000+ 区域,
   因此只能在 0x8 注册一条 LDR 跳转指令,而不是B指令
   实现办法是: 0x8: 写入一条 0xE59FFxxx (xxx=>020)
         0x30: 写入 handler 的地址
3. 实现一个真正的在汇编中能够返回模式和地址的 asm_swi_handler
   需要修改 0x30: (int)asm_swi_handler
   需要在 start.s 里面加入一个 asm_swi_handler 的函数
   它的实现应该为:
   asm_swi_handler
      stmfd r13!, {r0-r12, r14}
      bl C_swi_handler
      ldmfd r13!, {r0-r12, r14}
      movs pc, lr
   需要
         import C_swi_handler
      export asm_swi_handler
4. 修改 C_swi_handler 使得它能够传递用户参数
int C_swi_handler(int usera, int userb, int userc)
{
   return add(usera, userb, userc);
}
5. 修改 asm_swi_handler 使得它能够漏过返回值给用户
asm_swi_handler
  stmfd r13!, {r1-r12, r14}
   bl C_swi_handler
   ldmfd r13!, {r1-r12, r14}
6. 最后测试时, 把 0x8 处的断点去掉,
从用户看来,系统调用 sys_add 本质就是一条 swi 指令,而不是一个函数。
```

第9章

Interrupt 控制器

9.1 中断相关基本概念

9.1.1 异常和中断的概念区分

异常指的都是内核里面(Cortex-A8)发生的事情

例如: 执行 swi 指令

中断指的都是板子上面(tiny210)发生的事情

例如:用户按下 K1 按键,

定时器Timer(不在板子上,但在芯片里)

联系在于?都有模式的切换,中断处理需要包含异常处理

异常模式包含(中断)异常模式

9.1.2 中断处理的相关概念

属于 Controller (Samsung) + Board (tiny210)

中断源 Interrupt Source

VIC PL192 手册下载 - 属于 Controller (Samsung) http://infocenter.arm.com/help/topic/com.arm.doc.ddi0273a/DDI0273.pdf

中断控制器 Interrupt Controller

中断模式的响应和恢复,属于 Core (ARM) Cortex-A8 Core (ARM) 手册下载 -

http://infocenter.arm.com/help/topic/com.arm.doc.ddi0344k/DDI0344K_cortex_a8_r3p2_trm.pdf

内核 ARM Core

S3C4510 - ARM7TDMI S3C2440 - ARM920T S3C6410 - ARM1176 S5PV210 - Cortex A8

常见的 Soc - ARM Core

9.2 中断处理流程

9.2.1 哪些事情硬件做,哪些事情软件做?

1. 中断触发(用户/用户设置/外部数据) 中断触发条件的初始化操作--软件有关

2. 中断响应(从当前位置跳转到 0x18) 保存原来的模式和返回的地址--硬件有关

3. 中断发生后的(老的)现场保存和恢复 压栈和出栈--软件有关

4. 中断返回

恢复原来的模式和地址--软件有关

5. 中断标志位 SFR Pending bit

pending bit 的设置--硬件有关 (控制器寄存器PND)

pending bit 的清除--软件有关 (控制器寄存器PND)

作用:识别中断源/调用相应的handler--软件有关(可以交给VIC实现)

6. 中断允许位 CPSR I-bit

加电之后, I-bit 的初始状态是 关闭/禁止 的 (0xD3->0x53)

MSR/MRS 可以允许使能--软件有关(内核寄存器CPSR)

7. IRQ发生 -> Pending bit -> I-bit enable -> 跳转

(跳转之前, 硬件会完成 disable I-bit,

因此不再响应后继任何中断,直到软件恢复CPSR)

8. 在软件恢复CPSR(重新允许中断)之前,软件需要清除之前的pending bit(VIC+ADDR寄存器=0)

内核和处理器升级的过程,就是不断把原来软件的工作交给硬件来做。

中断的优先级

中断的处理程序 ISR -> 中断的向量表

9.2.2 如何跳转

```
IC VIC

b irq_handler0 VectADDR -> PC

LDR pc, =irq_handler0 VIC interface(A31-A0)
```

9.3 中断寄存器配置

9.3.1 中断相关寄存器的设计演变

```
IC IC Vectored IC ->
       ARM7(4510) ARM9(2440) ARM11(6410) & A8(210)
______
  CPSR I-bit CPSR I-bit CPSR I-bit
                      VIC Port(Enable)
    VIC interface(PC<->A0-A31)
内核
(Core)
           INTOFFSET VectADDRESS(32bit->A0-A31)
Vectors(handlers)

INTPRI Priority

INTMOD INTPND (IRQ/FIQ)STATUS(PND)

中断 INTPND INTMOD SELECT(MOD) IRQ/FIQ

控制器 INTMSK INTMSK ENABLE(MSK)

(IC) SRCPND RAWINTR(SRC)
                            INTMSK
                        INTPND(clear)
EINTCON EINTCON EINTCON
中断源 (F/R/L) (F/R/L) (F/R/L)
控制器 GPXCON GPXCON GPXCON (GPIO) (EINT) (EINT)
硬件层 Key/UART/USB/Timer
```

9.3.2 S5PV210 中断相关寄存器

```
中断源 GPIO Controller
   GPH2CON[0] [3:0] Set the pin mux function as EXT_INT
       0000 = Input
       0001 = Output
       0010 = Reserved
       0011 = KP\_COL[0]
       0011 ^{\sim} 1110 = Reserved
   * 1111 = EXT_INT[16]
   EXT_INT_2_CON[0] [2:0] Sets the signaling method of EXT_INT[16]
       000 = Low level
       001 = High level
       010 = Falling edge triggered
       011 = Rising edge triggered
       100 = Both edge triggered
       101 \sim 111 = Reserved
   EXT_INT_2_MASK[0] [0]
      0 = Enables Interrupt
      1 = Masked
   EXT_INT_2_PEND[0] [0] (R)
```

CPSR I-bit

```
0 = Not occur
       1 = Occur interrupt
向量中断控制器 Vectored Interrupt Controller
   VICORAWINTR 0xF200_0008 R
       Specifies the Raw Interrupt Status Register
        RawInterrupt [31:0] Shows the status of the FIQ interrupts before masking by the
           VICINTENABLE and VICINTSELECT Registers:
           0 = Interrupt is inactive before masking
           1 = Interrupt is active before masking
    VIC0INTENABLE 0xF200_0010 R/W
        Specifies the Interrupt Enable Register
       IntEnable [31:0] Enables the interrupt request lines
           Write:
           0 = No effect
            1 = Enables Interrupt.
   VICINTENCLEAR
        IntEnable Clear
           Write:
           0 = No effect
            1 = Disables Interrupt in VICINTENABLE Register.
   VIC0IRQSTATUS 0xF200_0000 R
       Specifies the IRQ Status Register
       IRQStatus [31:0] Shows the status of the interrupts after masking by the
           VICINTENABLE and VICINTSELECT Registers:
           0 = Interrupt is inactive
           1 = Interrupt is active.
   VIC0INTSELECT 0xF200_000C R/W
       Specifies the Interrupt Select Register
       IntSelect [31:0] Selects interrupt type for interrupt request:
            0 = IRQ interrupt
           1 = FIQ interrupt
   VICOVECTADDRO 0xF200_0100 R/W
       Specifies the Vector Address 0 Register
       VICVECTADDR[0-31] Bit Description
           VectorAddr 0-31 [31:0] Contains ISR vector addresses.
   VICOVECTPRIORITYO 0xF200_0204 R/W
       Specifies the Vector Priority 1 Register
       VectPriority [3:0] Selects vectored interrupt priority level. You can select
           any of the 16 vectored interrupt priority levels by
           programming the register with the hexadecimal value of
           the priority level required, from 0-15.
    VICOADDRESS 0xF200_0F00 R/W
       Specifies the Vector Address Register
       VectAddr [31:0]
       Contains the address of the currently active ISR
内核
```

```
__asm
   {
       mov r0, #0x53
       msr CPSR_cxsf, r0
VIC Enable (p15)
   __asm
       mrc p15, 0, r0, c1, c0, 0
       orr r0, r0, #(1<<24)
       mcr p15, 0, r0, c1, c0, 0
    }
```

9.4 硬件中断异常代码实现

9.4.1 实验验证结论:

```
第一阶段, 观察 GPIO 控制器里面的 pending bit 设置情况
   VICO(IRQ/FIQ)STATUS 标识中断是否通过(IRQ/FIQ)
  VIC0INTSELECT 选择IRQ还是FIQ
VIC0INTENABLE 使能中断通过
VIC0RAWINTR 通过 EXT_INT_2_MASK 之后的情况
   EXT_INT_2_MASK 中断 Mask bit
  EXI_INI_2_PEND 中断 Pending UII
EXT_INT_2_CON 下升沿触发 Falling Edge
CDH2CON 管脚复用 EXT_INT[16]
第二阶段,如何清除 pending bit ?
   写1清除 pending bit
   写0无效
   3种清0的写法,只有最后一种是正确的清除。
   PEND |= 1<<0; (not good)
   PEND = 0xFFFFFFFF; (not good)
   PEND = 1<<0;
                 (Good!)
   VICORAWINTR 寄存器取决于 EXT_INT_2_PEND 的值,如 PEND 是 1,则通过 MASK 之后它也是 1;
   如果 PEND 做了清除,则相应的 VICORAWINTR 中的位,也随之清除;无需手工清除该寄存器的位。
第三阶段,观察中断控制器中的使能Enable和状态Status标识寄存器
   使能 Enable 寄存器在 RAW 和 STATUS 之间
   STATUS 寄存器的标识位无需软件清除, 只要清除 PENDing 位, 该状态位自动清 0
   SELECT 寄存器决定该中断是 IRQ 还是 FIQ, 从而硬件会设置不同的 STATUS 寄存器
第四阶段,如何打开 CPSR I-bit?
   通过 汇编 MSR (SVC: 0xD3 1101->0101 0x53->CPSR)
   __asm
      mov r0, #0x53
```

```
msr cpsr, r0 }
```

第五阶段,中断发生了之后怎么办?

接下来有2种处理办法:

- A) 简单的办法就是使用 VIC 向量中断控制器的功能
 - 1. 跳转的地址向量要提前设置好
 - 2. 通知内核, 启用 VIC Port 功能

紧接着的问题是,如何在执行完 beep 之后返回主程序?

原因: beep 程序不能作为 IRQ_handler 真正的 IRQ_handler 应该要完成

- 1) 保存cpu 现场 STMFD
- 2) 清除掉 Pending bit, 调用 beep
- 3) 恢复cpu 现场 LDMFD

修改 start.s , 实现 IRQ_handler

- 1) IRQ 模式下的 sp 指针需要初始化
- 2) 除了清除pending bit 之外, 还需要清除 VICOADDRESS = 0;
- 3) 返回地址 lr 寄存器需要 减4 即 sub lr, lr, #4

(lr-4)->PC SPSR->CPSR

- B) 复杂的办法就是不用 VIC , 自己实现全过程
 - 1. 当 IRQ 异常发生的时候, cpu 跳转到 0x18
 - 2. 背景知识: reset 0 地址被映射 map 到 iROM (内容不可修改)
 - 0 地址 在 iROM 中 (0xD0000000)

iRAM (0xD0020000) -> 0x20000 (iROM 被映射到了 0x20000)

通过 md 命令, 查看相关内存单元值, 发现 0x18: 0xEA000018

经过一系列分析,最终在 iROM 中的跳转指令会加载从 0xD0037400 地址开始的值,作为异常发生后要跳转的地址+offset ,因此只需要修改 0xD0037418 的向量即可。

3. (int)IRQ_handler \rightarrow 0xD0037400 + 0x18

如果是 SWI 软件中断,则在 0xD0037408 处填写swi_handler的地址

4. 参考代码: https://github.com/limingth/ARM-Codes/tree/master/tiny210-codes/A-INT-demo

第10章

PWM Timer 定时器

10.1 定时器工作原理

功能: 计时,中断,PWM Timer (驱动PWM信号的设备)

原理: 类似于以前的 "沙漏"

沙漏的计时原理:沙子量,漏沙的速度,到时的反转(连续)

Timer:

沙子量: Counter的初值

漏沙速度:counter--(自动完成,并且依据Clock=PCLK=66Mhz)

反转:reload 操作(InitValue -> Counter)

装沙子: Manual update

真正的硬件设计是怎样的?

TCNTBn - 用来装沙子的量筒,可以修改

TCNTn - 真正用来做 counter--, 不可修改, 不可见

TCNTOn - 可以用来观察 TCNTn 的值的变化

10.2 定时器寄存器配置

```
Register Address
TCFG0 0xE250_0000 65

PCLK = 66M 66000000 -> 分频

Timer Input Clock Frequency = PCLK / ( {prescaler value + 1} ) / {divider value}

{prescaler value} = 1~255

{divider value} = 1, 2, 4, 8, 16, TCLK
```

```
66M/66(65+1) = 1M = 1000000
TCFG1
          0xE250_0004
                          0100=0x4
   1M/16 = 62500
TCON
       0xE250_0008
   *[3] Timer 0 Auto Reload on/off
           0 = One-Shot
           1 = Interval Mode(Auto-Reload)
    [2] Timer 0 Output Inverter on/off
           0 = Inverter Off
           1 = TOUT_0 Inverter-On
    *[1] Timer 0 Manual Update
           0 = No Operation
           1 = Update TCNTB0, TCMPB0
   *[0] Timer 0 Start/Stop
           0 = Stop
           1 = Start Timer 0
TCNTB0 0xE250_000C
   val = 62500 (=1s)
TCMPB0 0xE250_0010
TCNT00 0xE250_0014
    read value -> TCNT0's value
TINT_CSTAT, R/W, Address = 0xE250_0044)
    Interrupt Control and Status Register
    Timer 0 Interrupt Status
       [5] Timer 0 Interrupt Status Bit.
       Clears by writing '1' on this bit.
    Timer 0 interrupt Enable
       [0] Enables Timer 0 Interrupt.
           1 = Enables
           0 = Disabled
```

10.3 定时器驱动代码实现

```
// init Timer
// step 0: setup clock TCFG0+TCFG1
// step 1: TCNTBn <- init value
// setp 2: Set the manual update bit
// and clear only manual update bit
// enable auto-reload bit
// step 3: Set the start bit
// step 4: Enable interrupt
while (1)
{
    // polling TCNT00, putint_hex()</pre>
```

```
// polling TINT_CSTAT bit[5] == 1 ?
           beep();
}
// init VIC
Timer0 SRC = bit[21] belong to VIC0
Timer0 中断传递相关寄存器
VICO(IRQ/FIQ)STATUS标识中断是否通过(IRQ/FIQ)VICOINTSELECT选择IRQ还是FIQ: bit21VICOINTENABLE使能中断通过: bit21VICORAWINTR通过Timer0之后的情况 bit21
TINT_CSTAT 中断(MSK) Enable bit [0]
TINT_CSTAT 中断(PND) Status bit [5]
TCNTB0 触发方式 1 sec interrupt
     (TCFG0 + TCFG1) clock init
                  管脚复用 TOUT0
 -GPD0CON
```

第11章

DMA 控制器

11.1 DMA 工作原理

功能: 原理:

沙漏的计时原理:沙子量,漏沙的速度,到时的反转(连续)

11.2 DMA 寄存器配置

Register Address

11.3 DMA 驱动代码实现

// init DMA

11.4 LCD 硬件连接

11.4.1 LCD 基本概念

LCD 控制器 controller SoC

LCD 驱动器 driver Module

LCD 模块 lcd module

11.4.2 LCD 结构层次

11.5 LCD signals 信号描述

```
VD[23:0] - 数据线 RGB (8 bit)
VCLK - 像素时钟
VSYNC - 垂直同步信号 (场)
HSYNC - 水平同步信号 (行)
VDEN - 数据有效信号
Power - backlight
RGB interface Timing
V-场
H-行
   SPW - Pulse Width 同步信号脉冲宽度
  BPD - back porch 后肩
   FPD - Front Porch 前肩
   消影时间
LINEVAL - 行数 height - x
HOZVAL - 列数 width - y
int pixels[600x][800y];
```

11.6 LCD 管脚功能复用

```
// LCD VD[0] - LCD VD[15] (GPI0 - GPI15)

GPICON = 0xAAAAAAAAA;
```

```
GPIPUD = 0xAAAAAAAA;
// LCD VD[16] - LCD VD[23] (GPJ0 - GPJ7)
// LCD HSYNC VSYNC VDEN VCLK (GPJ8 - GPJ11)
GPJCON = 0xAAAAAAAA;
GPJPUD = 0xAAAAAAAA;
```

11.7 LCD Timing 时序

LCD Timing 时序

11.8 LCD 控制器结构

LCD 控制器结构

11.9 LCD 寄存器配置

11.9.1 LCD 寄存器分类

```
SFR 特殊功能寄存器 (部分)
   DISPLAY_CONTROL
   VIDCON0
   VIDCON1
   SHADOWCON
时序参数
   VIDTCON0
   VIDTCON1
   VIDTCON2
数据类
   VIDW00ADD0B0
   VIDW00ADD1B0
窗口参数
   WINCON0
   VIDOSD0A
   VIDOSD0BB
```

11.9.2 初始化配置

```
// GPIO Functional as LCD Signals
GPF0CON = 0x222222222; // GPF0[7:0]
GPF1CON = 0x22222222;
                          // GPF1[7:0]
GPF2CON = 0x22222222;
                          // GPF2[7:0]
GPF3CON = 0x22222222; // GPF3[7:0]
// XpwmTOUT1 GPD0_1 output high level
// GPD0 Control Register (GPD0CON, R/W, Address = 0xE020_00A0)
GPD0CON |= 1<<4;
GPD0DAT |= 1<<1;
// clock init (CLK_SRC1, CLK_DIV1 are optional)
DISPLAY_CONTROL = 2<<0; // 10: RGB=FIMD I80=FIMD ITU=FIMD
// LCD SFR init
// ENVID [1] Video output and the logic immediately enable/disable.
// 0 = Disable the video output and the Display control signal.
// 1 = Enable the video output and the Display control signal.
// ENVID_F [0] Video output and the logic enable/disable at current frame end.
// 0 = Disable the video output and the Display control signal.
// 1 = Enable the video output and the Display control signal.
// see 210.pdf p1228
VIDCON0 |= 1<<0 | 1<<1;
// CLKVAL_F [13:6] Determine the rates of VCLK and CLKVAL[7:0]
// VCLK = Video Clock Source / (CLKVAL+1) where CLKVAL >= 1
VIDCON0 |= 1<<4;
// LCD module para, see H43-HSD043I9W1.pdf p13
VIDCON0 |= 14 << 6; // 166M/(14+1) = 11M < 12M(max)
// LCD module para, see H43-HSD043I9W1.pdf p13
// IHSYNC [6] Specifies the HSYNC pulse polarity.
// 0 = Normal
    1 = Inverted
// IVSYNC [5] Specifies the VSYNC pulse polarity.
// 0 = Normal
// 1 = Inverted
VIDCON1 |= 1<<5 | 1<<6;
// LINEVAL [21:11]
// HOZVAL [10:0]
VIDTCON2 = (ROW - 1)<<11 | (COL - 1)<<0; // 479*271
// ENWIN_F [0] Video output and the logic immediately enable/disable.
// 0 = Disable the video output and the VIDEO control signal.
// 1 = Enable the video output and the VIDEO control signal.
WINCON0 |= 1<<0;
// BPPMODE_F [5:2] Select the BPP (Bits Per Pixel) mode Window image.
// 1011 = unpacked 24 BPP (non-palletized R:8-G:8-B:8 )
WINCON0 |= 0xB<<2;
```

```
// WSWP_F [15] Specifies the Word swap control bit.
   // 0 = Swap Disable
   // 1 = Swap Enable
   WINCON0 |= 1<<15;
   // left top pixel (0, 0)
   VIDOSD0A |= 0<<11;
   VIDOSD0A |= 0<<0;
   // right bottom pixel (479, 271)
   VIDOSD0B |= (COL - 1)<<11;
   VIDOSD0B |= (ROW - 1)<<0;
   // fb address
   VIDW00ADD0B0 = FB_ADDR;
   VIDW00ADD1B0 = FB_ADDR + ROW * COL * 4;
   // LCD module para, see H43-HSD043I9W1.pdf p13
#define HSPW (40 - 1)
#define HBPD (5 - 1)
#define HFPD (2 - 1)
#define VSPW (8 - 1)
#define VBPD (8 - 1)
#define VFPD (2 - 1)
   VIDTCON0 = VBPD<<16 | VFPD<<8 | VSPW<<0;
   VIDTCON1 = HBPD<<16 | HFPD<<8 | HSPW<<0;
   // C0_EN_F 0 Enables Channel 0.
   // 0 = Disables 1 = Enables
   SHADOWCON = 0x1;
```

11.10 LCD 驱动代码实现

11.10.1 lcd.c 参考代码实现

```
// lcd.c
#define GPF0CON
                      (*(volatile unsigned int *)0xE0200120)
#define GPF1CON
                    (*(volatile unsigned int *)0xE0200140)
#define GPF2CON
                      (*(volatile unsigned int *)0xE0200160)
                      (*(volatile unsigned int *)0xE0200180)
#define GPF3CON
#define GPD0CON
                    (*(volatile unsigned int *)0xE02000A0)
#define GPD0DAT
                      (*(volatile unsigned int *)0xE02000A4)
#define CLK_SRC1
                   (*(volatile unsigned int *)0xe0100204)
#define CLK_DIV1
                 (*(volatile unsigned int *)0xe0100304)
#define DISPLAY_CONTROL
                        (*(volatile unsigned int *)0xe0107008)
#define VIDCON0
                    (*(volatile unsigned int *)0xF8000000)
#define VIDCON1
                     (*(volatile unsigned int *)0xF8000004)
#define VIDTCON2
                    (*(volatile unsigned int *)0xF8000018)
#define WINCON0
                   (*(volatile unsigned int *)0xF8000020)
```

```
#define WINCON2
                  (*(volatile unsigned int *)0xF8000028)
#define SHADOWCON (*(volatile unsigned int *)0xF8000034)
#define VIDOSD0A
                 (*(volatile unsigned int *)0xF8000040)
#define VIDOSD0B
                  (*(volatile unsigned int *)0xF8000044)
#define VIDOSD0C (*(volatile unsigned int *)0xF8000048)
#define VIDW00ADD0B0
                        (*(volatile unsigned int *)0xF80000A0)
#define VIDW00ADD1B0
                        (*(volatile unsigned int *)0xF80000D0)
                    (*(volatile unsigned int *)0xF8000010)
#define VIDTCON0
#define VIDTCON1
                    (*(volatile unsigned int *)0xF8000014)
#define FB_ADDR
                     (0x22000000)
#define COL 480
#define ROW
              272
void lcd_init(void)
   // GPIO Functional as LCD Signals
   GPF0CON = 0x222222222; // GPF0[7:0]
   GPF1CON = 0x22222222;
                             // GPF1[7:0]
   GPF2CON = 0x22222222;
                             // GPF2[7:0]
   GPF3CON = 0x22222222;
                             // GPF3[7:0]
   // XpwmTOUT1 GPD0_1 output high level
   // GPD0 Control Register (GPD0CON, R/W, Address = 0xE020_00A0)
   GPD0CON |= 1<<4;
   GPD0DAT |= 1<<1;
   // clock init (CLK_SRC1, CLK_DIV1 are optional)
   DISPLAY CONTROL = 2<<0; // 10: RGB=FIMD I80=FIMD ITU=FIMD
   // LCD SFR init
   // ENVID [1] Video output and the logic immediately enable/disable.
   // 0 = Disable the video output and the Display control signal.
   // 1 = Enable the video output and the Display control signal.
   // ENVID_F [0] Video output and the logic enable/disable at current frame end.
         0 = Disable the video output and the Display control signal.
         1 = Enable the video output and the Display control signal.
   // see 210.pdf p1228
   VIDCON0 |= 1<<0 | 1<<1;
   // CLKVAL_F [13:6] Determine the rates of VCLK and CLKVAL[7:0]
   // VCLK = Video Clock Source / (CLKVAL+1) where CLKVAL >= 1
   VIDCON0 |= 1<<4;
   // LCD module para, see H43-HSD043I9W1.pdf p13
   VIDCON0 |= 14 << 6; // 166M/(14+1) = 11M < 12M(max)
   // LCD module para, see H43-HSD043I9W1.pdf p13
   // IHSYNC [6] Specifies the HSYNC pulse polarity.
   // 0 = Normal
   // 1 = Inverted
   // IVSYNC [5] Specifies the VSYNC pulse polarity.
   // 0 = Normal
       1 = Inverted
```

```
VIDCON1 |= 1<<5 | 1<<6;
   // LINEVAL [21:11]
    // HOZVAL [10:0]
   VIDTCON2 = (ROW - 1)<<11 | (COL - 1)<<0; // 479*271
   // ENWIN_F [0] Video output and the logic immediately enable/disable.
   // 0 = Disable the video output and the VIDEO control signal.
   // 1 = Enable the video output and the VIDEO control signal.
   WINCON0 |= 1<<0;
   // BPPMODE_F [5:2] Select the BPP (Bits Per Pixel) mode Window image.
   // 1011 = unpacked 24 BPP (non-palletized R:8-G:8-B:8 )
   WINCON0 |= 0xB<<2;
   // WSWP_F [15] Specifies the Word swap control bit.
   // 0 = Swap Disable
   // 1 = Swap Enable
   WINCON0 |= 1<<15;
   // left top pixel (0, 0)
   VIDOSD0A |= 0<<11;
   VIDOSD0A |= 0<<0;
   // right bottom pixel (479, 271)
   VIDOSD0B |= (COL - 1)<<11;
   VIDOSD0B |= (ROW - 1)<<0;
    // fb address
    VIDW00ADD0B0 = FB_ADDR;
   VIDW00ADD1B0 = FB_ADDR + ROW * COL * 4;
   // LCD module para, see H43-HSD043I9W1.pdf p13
#define HSPW (40 - 1)
#define HBPD (5 - 1)
#define HFPD (2 - 1)
#define VSPW (8 - 1)
#define VBPD (8 - 1)
#define VFPD (2 - 1)
   VIDTCON0 = VBPD<<16 | VFPD<<8 | VSPW<<0;
   VIDTCON1 = HBPD<<16 | HFPD<<8 | HSPW<<0;
   // C0_EN_F 0 Enables Channel 0.
   // 0 = Disables 1 = Enables
   SHADOWCON = 0x1;
   return;
}
void lcd_draw_pixel(int row, int col, int color)
   int * pixel = (int *)FB_ADDR;
    *(pixel + row * COL + col) = color;
    return;
```

```
}
void lcd_clear_screen(int color)
   int i, j;
    for (i = 0; i < ROW; i++)
        for (j = 0; j < COL; j++)
           lcd_draw_pixel(i, j, color);
       }
    return;
}
void lcd_draw_hline(int row, int col1, int col2, int color)
   int j;
    for (j = col1; j \le col2; j++)
        lcd_draw_pixel(row, j, color);
    }
    return;
}
void lcd_draw_vline(int col, int row1, int row2, int color)
    int i;
    for (i = row1; i <= row2; i++)
        lcd_draw_pixel(i, col, color);
    return;
}
void lcd_draw_cross(int row, int col, int halflen, int color)
    lcd_draw_hline(row, col-halflen, col+halflen, color);
    lcd_draw_vline(col, row-halflen, row+halflen, color);
    return;
}
void lcd_draw_bmp(int bmp_file_addr)
    int i, j;
    char * p = (char *)bmp_file_addr;
    int blue, green, red;
    int color;
```

```
// read bmp file
   // bmp file header is 54 bytes
   p += 54;
    for (i = 0; i < 272; i++)
       for (j = 0; j < 480; j++)
           blue = *p++;
           green = *p++;
           red = *p++;
           color = red << 16 | green << 8 | blue << 0;
           lcd_draw_pixel(271-i, j, color);
       }
    return;
}
```

第12章

ADC 控制器

12.1 ADC 工作原理

功能: 模数转换

用法: 电阻屏的电压信号转换成位置坐标

12.2 ADC 寄存器配置

```
Register Address
#define ADCCON
                 (*(volatile unsigned int *)0x7E00B000)
#define ADCTSC
                (*(volatile unsigned int *)0x7E00B004)
#define ADCDLY
                 (*(volatile unsigned int *)0x7E00B008)
#define ADCDAT0
                 (*(volatile unsigned int *)0x7E00B00C)
#define ADCDAT1
                  (*(volatile unsigned int *)0x7E00B010)
                  (*(volatile unsigned int *)0x7E00B014)
#define ADCUPDN
#define ADCCLRINT
                   (*(volatile unsigned int *)0x7E00B018)
#define ADCCLRINTPNDNUP
                          (*(volatile unsigned int *)0x7E00B020)
```

12.3 ADC 驱动代码实现

```
int adc_read_xy(int * x, int * y)
{
  int data;
```

```
// SEL_MUX [5:3] Analog input channel select
// 000 = AIN 0
// 001 = AIN 1
// 010 = AIN 2
// 011 = AIN 3
// 100 = YM
// 101 = YP
// 110 = XM
// 111 = XP
// TS_XP Xadc_AIN7 AC3
// TS_YM Xadc_AIN4 AE3
// TS_YP Xadc_AIN5 AD4
// TS_XM Xadc_AIN6 AE4
ADCCON = (1<<14) | (49<<6) | (5<<3);
//ADCDLY = 100000;
// AUTO_PST [2] Automatic sequencing conversion of X-Position and Y-Position
// 0 = Normal ADC conversion.
ADCTSC &= ^{\sim}(1<<2);
// begin X
// XY_PST [1:0] 01 = X-position measurement
// 10 = Y-position measurement
ADCTSC |= (1<<0);
ADCTSC \delta = (1 << 1);
```

```
//ADCTSC |= (1<<2);
//ADCTSC = 0xC;
ADCCON |= 0x1;
//\ \mu \pm A/D \square^{\text{\tiny TM aa}} \hat{E}' \, \text{\tiny $''$} \emptyset^{\text{\tiny TM}} \square^{\circ} \square \pm \pounds \text{\tiny $''$} \Xi^{a} [\emptyset]^{a} \cdot \square' \, \partial \emptyset \text{\tiny $''$} \hat{A} \emptyset
while (ADCCON & (1<<0))
  ;
while(!(ADCCON & (1<<15)))
  // begin Y
// XY_PST [1:0] 01 = X-position measurement
// 10 = Y-position measurement
ADCTSC |= (1<<1);
ADCTSC \delta = (1 << 0);
ADCCON |= 0x1;
while (ADCCON & (1<<0))
  ;
while(!(ADCCON & (1<<15)))
  ; //컥″A/D□™<sup>aa</sup>μ□Ω·□¯
```

```
*y = ( (int)ADCDAT1 & 0x3ff ); //\partial_i°A/D0<sup>maa</sup>\mu00″æ0
    return data;
}
```

12.4 IIS 硬件连接

12.4.1 IIS 基本概念

```
音频总线
1, 帧时钟: LRCK (Left/Right)
代表1秒钟时间内有多少个帧数据
典型:wav文件中22Khz, 44Khz
22000个音频帧数据,播放1个帧,需要 1/20000 秒 = 50 微秒
2, 位(串行)时钟: SCLK (serial)
代表在1个帧里面,数据所需要的位数
典型:左右声道各8bit, 16bit
结论: SCLK/LRCK = 16 or 32
3, SD (serial data) 数据线
串行数据
```

上一节 | 目录索引 | 下一节

12.5 IIS 管脚功能复用

I2SSDO : Serial Data Output 数据输出 I2SSDI : Serial Data Input 数据输入

I2SSCLK : Serial Bit Clock 位时钟 I2SLRCK : Left/Right Channel Clock 帧时钟(左右声道合在一起) CDCLK : CODEC Clock (System Clock) 编解码器的工作时钟 (最快) fs

12.6 IIS Timing 时序

Signal Timing 信号时序图 I2SSD0 **I2SSCLK I2SLRCK**

12.7 IIS 控制器结构

IIS 控制器结构

12.8 IIS 寄存器配置

12.8.1 IIS 寄存器分类

```
SFR 特殊功能寄存器
IISCON :
IISMOD :
IISPSR :
IISFCON :
IISFIFO :
PCLK = 50Mhz
----- = PSR Value
master clock
master clock = fs * 256 (384)
fs = 22Khz
```

12.9 IIS 驱动代码实现

12.9.1 IIS.c 参考代码实现

```
// IIS.c 源码
#define IISFIFO (*(volatile unsigned int *)0x55000010)
#define IISCON (*(volatile unsigned int *)0x55000000)
#define IISMOD (*(volatile unsigned int *)0x55000004)
#define IISFCON (*(volatile unsigned int *)0x5500000C)
#define IISPSR (*(volatile unsigned int *)0x55000008)
#define GPECON (*(volatile unsigned int *)0x56000040)
void IIS_init(void)
   // GPE0,1,2,3,4
   // [9:8] 10 = I2SDO
   // [7:6] 10 = I2SDI
   // [5:4] 10 = CDCLK
   // [3:2] 10 = I2SSCLK
   // [1:0] 10 = I2SLRCK
   GPECON |= 1<<1 | 1<<3 | 1<<5 | 1<<7 | 1<<9;
   // IIS init
   // IIS interface [0]     0 = Disable (stop)
   // 1 = Enable (start)
   IISCON |= 1<<0;
   // Transmit/receive mode select
   // 10 = Transmit mode 11 = Transmit and receive mode
   IISMOD |= 1<<7;
   // Transmit FIFO [13] 0 = Disable 1 = Enable
   IISFCON |= 1<<13;
   // Master clock frequency select
   // [2] 0 = 256fs 1 = 384fs
   // (fs: sampling frequency)
   IISMOD |= 1<<2;
   // IIS prescaler [1] 0 = Disable 1 = Enable
   IISCON |= 1<<1;
   // PCLK / (N+1) = master clock
   // master clock = 384 * 22Khz
   // PCLK = 50M = 50000 Khz
   // N+1 = 50000Khz/ (384*22Khz) = 5.91 = 6
   IISPSR = 5<<5 | 5<<0; // 22Khz
   // IISPSR = 2<<5 | 2<<0; // 44Khz
   // Serial data bit per channel
   // [3] 0 = 8-bit 1 = 16-bit
   IISMOD |= 1<<3;
   // Serial bit clock frequency select
   // [1:0] 00 = 16fs 01 = 32fs
   // 10 = 48fs 11 = N/A
   IISMOD |= 1<<0;
```

```
}
void IIS_trans_data(short * pdata, int size)
   while (size > 0)
        while((IISCON & (1<<7)) == (1<<7))
       IISFIF0 = *pdata;
       pdata++;
        size -= 2;
   }
    return;
}
void IIS_trans_data_dma(short * pdata, int size)
   //init IIS = DMA mode
   //Transmit FIFO access mode select [15] 0 = Normal 1 = DMA
   IISFCON |= 1<<15;
    //init dma mem->IISFIF0
    //Transmit DMA service request [5] 0 = Disable 1 = Enable
   IISCON |= 1<<5;
#define DISRC2
                       (*(volatile unsigned int *)0x4B000080)
#define DISRCC2
                    (*(volatile unsigned int *)0x4B000084)
#define DIDST2
                      (*(volatile unsigned int *)0x4B000088)
#define DIDSTC2
                    (*(volatile unsigned int *)0x4B00008C)
#define DCON2
                    (*(volatile unsigned int *)0x4B000090)
#define DMASKTRIG2
                    (*(volatile unsigned int *)0x4B0000A0)
   //start dma
   DISRC2 = (int)pdata;
   DISRCC2 = 0x0;
   DIDST2 = (int)0x55000010;
   DIDSTC2 = 1<<1 | 1<<0;
   DCON2 = (unsigned int)size/2;
   DCON2 |= 1<<23 | 1<<20 | 1<<22;
   DMASKTRIG2 = 1<<1;
    return;
}
short * get_wavdata(int wav_addr, int * size)
   int offset;
    char c0, c1, c2, c3;
    short *p_wavdata;
   char * p_datasize;
   offset = *(int *)(wav_addr + 0x10);
   if (offset == 0x10)
    {
```

```
p_datasize = (char *)(wav_addr + 0x24+4);
        p_{wavdata} = (short *)(wav_{addr}+0x24+4+4);
    }
    else
        p_datasize = (char *)(wav_addr + 0x26+4);
        p_{wavdata} = (short *)(wav_{addr}+0x26+4+4);
    c0 = *(p_datasize+0);
    c1 = *(p_datasize+1);
    c2 = *(p_datasize+2);
    c3 = *(p_datasize+3);
    *size = (c0<<0) | (c1<<8) | (c2<<16) | (c3<<24);
    putint_hex(size);
    return p_wavdata;
}
void IIS_playwav_dma(int wav_addr)
    short * p_wavdata;
    int size = 0x100000;
    p_wavdata = get_wavdata(wav_addr, &size);
    IIS_trans_data_dma(p_wavdata, size);
}
void IIS_playwav(int wav_addr)
    short * p_wavdata;
    int size = 0x100000;
    p_wavdata = get_wavdata(wav_addr, &size);
    IIS_trans_data(p_wavdata, size);
}
```

12.10 AC97 硬件连接

```
AC97 Controller
------AC-Link
```

AC97 CODEC
AC-Link
Controller>
PCM data
BMP = BMP Header + DIB
WAV = WAV Header + PCM data
PCM DIB
(Pulse-Code Modulation)
(device independant bitmap)
AC97 Signals
1. X97SYNC 帧同步信号
fixed at 48Khz
2. X97BITCLK 位时钟
fixed at 15.288Mhz
3. X97SDO/X97SDI 数据输出/输入
4. Reset

12.11 AC97 管脚功能复用

12.12 AC97 Timing 时序

```
AC97 Timing
1 Frame = 256 bits = 32 bytes
1 Frame = 13 time slots
slot 0 = Tag Phase = 16bit
slot 1-12 = Data Phase = 20bit * 12
16bit + 20bit * 12 = 256bits
48Khz * 256 = 12.288 Mhz
Sample BIT CLK = BITCLK * 2 = 24.576Mhz
MCLKA = 24.576Mhz => 由外部晶振制造的
```

12.13 AC97 控制器结构

AC97 控制器结构

12.14 AC97 寄存器配置

12.14.1 AC97 寄存器分类

```
AC97 SFR
AC97 Controller : Control & Status Reg
AC97 CODEC: Command & Status Reg
   refer to WM9714.pdf Page80 (Register Map)
```

(FIFO ADDRESS Reg) AC97 PCM OUT/IN DATA: FIFO DATA Reg

12.14.2 初始化流程

AC97 State Machine (FSM) 0: IDLE 1: INIT (reset value) 2: READY (aclink-on) 3: ACTIVE 4: LP 5: WARM

12.15 AC97 驱动代码实现

12.15.1 AC97.c 参考代码实现

```
AC97 Coding
1. AC97 Controller Init -> State 3 Ready
2. AC97 CODEC INIT -> Enable, Volume, 44Khz
3. AC97 PCM OUT -> WAV PCM Data -> FIFO Reg
4. AC97 DMA PCM OUT -> DMA
```

第 13 章

Linux 驱动开发基础

13.1 驱动基本概念

13.1.1 设备

计算机最基本的三个组成部分: CPU、内存及其输入输出(I/O)设备。我们说的设备驱动中的设备就是输入输出设备。

常见的设备有:键盘、鼠标、串口、声卡、显卡、网卡、SD、flash、IDE、USB、PCI···· CPU与这些设备的接口就是输入/输出。CPU从这些设备上获取数据叫做输入,CPU将数据写入到设备上就是输出。例如对硬盘的读写。

以上的设备中键盘、鼠标是我们常见的数据设备。用来接受用户的输入。串口是一个数据传输设备,工作原理相对简单而且工作稳定。

声卡、显卡是常见的多媒体设备,主要是输出信息给用户。

网卡是我们常见的网络设备,也是计算机里非常重要的设备之一。它的作用主要用来在 计算机之间的通讯。

SD卡、flash、IDE都是存储设备,具有容量较大、断电数据不丢失等特点。

USB、PCI都是总线协议驱动,他们的驱动不针对详细设备。注意:这里USB总线不包含USB设备(例如:USB鼠标驱动就是一个设备,而不是一个总线驱动)。

img: MC2410E开发板

ref: http://www.pldd.gsrtvu.cn/zjkj/32/1/zb.html

13.1.2 设备驱动

我们可以写个简单的驱动来访问设备。可以不在任何具有操作系统的裸机上,也可以在bootloader里。例如:串口,网卡等。 但常见的驱动运行在Linux,Windows操作系统上。我们这节课要研究的就是Linux操作系统上的驱动。

Linux操作系统的驱动与裸机(或者bootloader) 上的驱动有很多的不同。

- * 要考虑与应用层的接口,例如:应用程序获取键盘输入;
- * 考虑多用户,例如:几个程序都在访问串口;
- * 考虑其他的协议,例如:网络协议;

等等还有很多细节区别。关于这个区别的细节后面章节将会有描述。 设备、驱动和操作系统三者之间的关系是:

- 71
- * 驱动是提供操作系统访问硬件的接口,
- * 设备可以通过产生中断通知操作系统有数据到来或者发送,
- * 驱动是操作系统内核和硬件之间的一个中间接口和媒介。
- * 内核通过驱动来最终控制硬件。
- *操作系统中的驱动和设备的关系是——对应的;
- * 应用和驱动是一对多关系;

img: Linux设备驱动层次结构

从图中我们可以看出应用并不是直接和设备驱动进行交互,而是通过抽象层统一的系统 调用接口和驱动交互。

操作系统中的驱动的任务

- * 具有一般驱动的操作功能: 初始化设备, 读写设备;
- * 将设备的数据分配给应用;例如:网卡驱动,控制台驱动;
- * 将用户数据分配给设备;例如:读写硬盘上的文件;

用户程序和操作系统,驱动程序之间是如何实现关联的? 这就需要了解设备文件这个概念。

13.1.3 设备文件

Unix(Linux是类Unix系统)操作系统从一开始就将设备看作文件,通过操作文件的接口统一操作设备。 Linux上大部分设备都有对应的设备文件;应用程序可以通过设备文件访问设备。

Linux通过设备驱动程序为应用程序提供了统一抽象的接口,从而隐藏了大量不同设备之间的区别和细节。 在Linux中对硬件设备的操作和通常的文件一样,利用标准的文件操作可以对设备上进行打开、关闭、读取或者写入操作。 系统中的每个设备由"设备特殊文件"来代表。 通过/dev访问驱动程序,/dev目录下的文件可用来访问驱动程序

ls /dev/

/dev/hda 系统中的第一个IDE硬盘

/dev/hdc 光驱

/dev/sdb 系统中的u盘

/dev/mmcblk 系统中的sd卡

/dev/ttyS0 串口设备

/dev/tty0-6 虚拟控制台

/dev/null /dev/zero 软件设备

/dev/random /dev/urandom 随机数字

* 从串口读取数据: cat /dev/ttyS0

* 从串口写入数据:echo "数据" > /dev/ttyS0

* dd 命令

将文件写入串口中

dd if=1.txt of=/dev/ttyS0

写入0x00到2.txt中,每次读写的数据量是512个字节,写入2次

dd if=/dev/zero of=2.txt bs=512 count=2

常用设备文件操作方法

13.1.4 系统调用

img: 内核-驱动-文件系统

13.2 硬件基础知识

13.2.1 处理器

内核 主流处理器体系结构

ARM

MIPS

PowerPC

68K/ColdFire

X86

冯·诺伊曼结构和哈佛结构

冯·诺伊曼结构

程序指令存储器和数据存储器合并在一起的存储器结构。

程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置,

因此程序指令和数据的宽度相同。

哈佛结构

将程序指令和数据分开存储,指令和数据可以有不同的数据宽度。

独立的程序总线和数据总线,分别作为CPU与每个存储器之间的专用通信路径,具有较高的执行效率。

RISC vs CISC

RISC

精简指令集计算机,减少指令条数、指令单周期执行。

CISC

复杂指令集计算机,指令复杂,指令周期长。

常用控制器

内存控制器 MemC 中断控制器 IntC Timer 定时器 DMA控制器 DMAC 串口控制器 UARTC

特殊功能寄存器

控制类 CON, CFG, DIV, MSK 数据类 DAT, TXH/RXH, CNTO 状态类 STAT, PND

控制器和特殊功能寄存器

13.2.2 存储

MMU

Memory Management Unit 存储管理单元

CP15

ARM 协处理器

TLB

Translation Lookaside Buffer,即转换旁路缓存,是转换表的Cache,因此也经常被称为"快表"。

MMU虚拟地址和物理地址 ref: http://blog.sina.com.cn/s/blog_5d6836440100bfgg.html http://www.cnblogs.com/timkyle/archive/2012/03/09/2388384.html

X86 Linux 内存设计

0 - 3G 用户空间 3G - 4G 系统空间

ARM Linux 内存设计 0 - (3G-16M) 用户空间 (3G-16M) - 3G Kernel Modules 3G - 4G 系统空间

内核空间和用户空间 ref: http://blog.csdn.net/hzpeterchen/article/details/5363518

13.2.3 常见接口和总线

串口

I2C总线

USB总线

ISA总线

PCI总线

以太网接口

http://www.technibble.com/articlecontent/2009/07/computer-hardware-chartl.jpg 计算机接口大全

13.3 开发环境搭建

13.3.1 获得参考资料

https://github.com/limingth/ARM-Lessons/tree/master/CortexA8-s5pv210-20120901

https://github.com/limingth/ARM-Lessons/tree/master/CortexA8-s5pv210-20120901/tiny210/drivers

驱动源码

https://github.com/limingth/ARM-Lessons/tree/master/CortexA8-s5pv210-20120901/tiny210/examples

应用程序

http://oss.org.cn/kernel-book/ldd3/index.html 《linux设备驱动程序》(第3版) 《深入分析Linux内核源码》 http://oss.org.cn/kernel-book/index.htm 《linux设备驱动开发详解》(第2版) 《linux内核设计与实现》(第2版)

相关书籍

http://lxr.free-electrons.com/ 在线阅读Linux内核源码,查找内核符号的定义和引用 http://kernelbook.sourceforge.net/kernel-api.html/ 查找哪些函数可以在模块中使用。

常用网站

13.3.2 安装交叉编译器

tar zxvf arm-linux-gcc-4.5.1-v6-vfp-20120301.tgz vi ~/.bashrc -> path 环境变量

```
/* led.c */
#include <stdio.h>
#include <stdlib.h>
#include <unistd.h>
#include <sys/ioctl.h>
#include <sys/types.h>
#include <sys/stat.h>
#include <fcntl.h>
int main(int argc, char **argv)
    int on;
    int led_no;
    int fd;
    if (argc != 3 || sscanf(argv[1], "%d", &led_no) != 1 || sscanf(argv[2], "%d", &on) != 1 ||
            on < 0 || on > 1 || led_no < 0 || led_no > 3) {
        fprintf(stderr, "Usage: leds led_no 0|1\n");
        exit(1);
    }
    fd = open("/dev/leds0", 0);
    if (fd < 0) {
        fd = open("/dev/leds", 0);
    if (fd < 0) {
        perror("open device leds");
        exit(1);
    ioctl(fd, on, led_no);
    close(fd);
    return 0;
}
```

编译应用程序

```
/* mini210_leds.c */
#include <linux/kernel.h>
#include <linux/module.h>
#include <linux/miscdevice.h>
#include <linux/fs.h>
#include <linux/types.h>
#include <linux/moduleparam.h>
#include <linux/slab.h>
#include <linux/ioctl.h>
#include <linux/cdev.h>
#include <linux/delay.h>

#include <mach/gpio.h>
```

```
#include <mach/regs-gpio.h>
#include <plat/gpio-cfg.h>
#define DEVICE_NAME "leds"
static int led_gpios[] = {
    S5PV210_GPJ2(0),
    S5PV210_GPJ2(1),
    S5PV210_GPJ2(2),
    S5PV210_GPJ2(3),
};
#define LED_NUM
                      ARRAY_SIZE(led_gpios)
static long mini210_leds_ioctl(struct file *filp, unsigned int cmd,
        unsigned long arg)
{
    switch(cmd) {
        case 0:
        case 1:
           if (arg > LED_NUM) {
                return -EINVAL;
           }
            gpio_set_value(led_gpios[arg], !cmd);
            //printk(DEVICE_NAME": %d %d\n", arg, cmd);
            break;
        default:
            return -EINVAL;
    }
    return 0;
}
static struct file_operations mini210_led_dev_fops = {
              = THIS_MODULE,
    .unlocked_ioctl = mini210_leds_ioctl,
};
static struct miscdevice mini210_led_dev = {
    .minor = MISC_DYNAMIC_MINOR,
                   = DEVICE_NAME,
    .name
                   = &mini210_led_dev_fops,
    .fops
};
static int __init mini210_led_dev_init(void) {
    int ret;
    int i;
    for (i = 0; i < LED_NUM; i++) {
        ret = gpio_request(led_gpios[i], "LED");
        if (ret) {
            printk("%s: request GPIO %d for LED failed, ret = %d\n", DEVICE_NAME,
```

```
led_gpios[i], ret);
            return ret;
        }
        s3c_gpio_cfgpin(led_gpios[i], S3C_GPIO_OUTPUT);
        gpio_set_value(led_gpios[i], 1);
    }
    ret = misc_register(&mini210_led_dev);
    printk(DEVICE_NAME"\tinitialized\n");
    return ret;
}
static void __exit mini210_led_dev_exit(void) {
    for (i = 0; i < LED_NUM; i++) {
        gpio_free(led_gpios[i]);
    misc_deregister(&mini210_led_dev);
}
module_init(mini210_led_dev_init);
module_exit(mini210_led_dev_exit);
MODULE_LICENSE("GPL");
MODULE_AUTHOR("FriendlyARM Inc.");
```

编译设备驱动

13.3.3 搭建测试环境

```
    有ip吗?没有则用ifconfig;
sudo /etc/init.d/networking restart
    能ping通自己ip吗?
    能ping通网关ip吗? 不能则换网线试试;
    能ping通 8.8.8.8 吗?
不能则sudo route add default gw 192.168.x.x 设置默认网关;
    能ping通www.google.com 吗?
不能则修改 /etc/resolv.conf 配置dns ,添加nameserver 8.8.8.8;
```

Config Net

```
vi /etc/eth0-setting
IP = 192.168.0.201
```

```
Gateway = 192.168.0.1
DNS = 192.168.0.1
```

设置开发板 ip 地址

```
sudo ifconfig eth0 192.168.0.200
```

设置主机 ip 地址

```
$ ftp 192.168.0.201
Name: root
Password: root
ftp> binary
ftp> put led
ftp> quit
```

ftp 上传

```
vi ftp.sh
   #!/bin/sh
   DIR=$1
   FILE=$2
   ftp -i -in <<!
   open 192.168.0.201 21
   user username password
   cd /tmp
   lcd $DIR
   bin
   put $FILE
   bye
test ftp.sh
   chmod 777 ftp.sh
   ./ftp.sh leds led
       (leds is dir name, led is file name)
    ./ftp.sh . led
       (if ftp.sh is in same diretory as led file)
```

ftp 脚本

```
$ rx xxx
          (通过xmodem协议)
```

串口上传

13.4 开发调试流程

13.4.1 基本流程

make

编译驱动内核模块

编译应用程序 https://github.com/limingth/ARM-Lessons/blob/master/CortexA8-s5pv210-20120901/tiny210/examples/leds/led.c

 $https://github.com/limingth/ARM-Lessons/blob/master/CortexA8-s5pv210-20120901/tiny210/examples/buttons/buttons_test.c$

 $https://github.com/limingth/ARM-Lessons/blob/master/CortexA8-s5pv210-20120901/tiny210/examples/pwm/pwm_test.c$

- \$ make led
- \$ make buttons_test
- \$ make pwm_test

ftp.sh 网络传输rx 串口传送

下载至开发板上

insmod led.ko printk 输出调试信息

加载驱动

调用 ioctl 点亮 led 灯 ./led

编译 buttons_test.c , 运行按键测试程序 ./buttons_test

编译 pwm_test.c , 运行蜂鸣器测试程序 ./pwm_test

测试应用

13.4.2 课堂小练习

完成一个 跑马灯 的应用程序。读取用户按键编号 n, 作为启动 跑马灯 之后的循环次数。 要求每次按键按下时,蜂鸣器播放一个对应频率的按键音,循环结束后,蜂鸣器播放一个结束音。

第14章

Linux 内核模块

14.1 用户空间编写驱动程序

14.2 main.c

 $1imingth@ubuntu: \sim /1ed-drv-on-1inux$ cat main.c

```
#include <stdio.h>
#include <unistd.h>
#include <stdlib.h>
extern void * init(int addr);
int main(int argc, char * argv[])
   volatile int * vmem;
   int i = 0;
   if (argc == 1)
       printf("./sfr addr size\n");
       return 0;
   }
   printf("addr = %s, size = %s \n", argv[1], argv[2]);
   unsigned int addr = strtoul(argv[1], 0, 16);
    int size = atoi(argv[2]);
   printf("SFR addr = 0x%x, size = 0x%x\n", addr, size);
    vmem = init(addr);
    for (i = 0; i < size; i++)
       if (i % 4 == 0)
            printf("%8x : ", (int)(addr+i*4));
        printf("%8x ", vmem[i]);
```

```
if(i % 4 == 3)
           printf("\n");
   }
   return 0;
}
```

14.3 init.c

 $1imingth@ubuntu: \sim /1ed-drv-on-1inux$ cat init.c

```
#include <fcntl.h>
#include <sys/mman.h>
#include <stdio.h>
#include <stdlib.h>
void * init(int addr)
    void * vmem;
   int fd = open("/dev/mem", O_RDWR);
    if (fd < 0)
    {
        printf("FD error!\n");
       exit(1);
    }
    vmem = mmap(0,1,PROT_READ|PROT_WRITE, MAP_SHARED, fd, addr);
    if (vmem == MAP_FAILED)
        printf("Mmap error!\n");
        exit(1);
    }
    return vmem;
}
```

14.4 Makefile

```
all:
   gcc init.c main.c -o a.out
   arm-linux-gcc init.c main.c -o sfr
   cp sfr ../
clean:
   -rm *.obj *.o app
```

14.5 内核模块程序结构

14.5.1 内核

在计算机科学中,内核是操作系统最基本的部分。 它是为众多应用程序提供对计算机 硬件的安全访问的一部分软件,这种访问是有限的,并且内核决定一个程序在什么时候对某 部分硬件操作多长时间。直接对硬件操作是非常复杂的,所以内核通常提供一种硬件抽象的 方法来完成这些操作。硬件抽象隐藏了复杂性,为应用软件和硬件提供了一套简洁,统一的接口,使程序设计更为简单。

宏内核结构在硬件之上定义了一个高阶的抽象界面,应用一组原语(或者叫系统调用)来 实现操作系统的功能,例如进程管理,文件系统,和存储管理等等,这些功能由多个运行 在核心态的模块来完成。 尽管每一个模块都是单独地服务这些操作,内核代码是高度集成 的,而且难以编写正确。因为所有的模块都在同一个内核空间上运行,一个很小的bug都会 使整个系统崩溃。然而,如果开发顺利,单内核结构就可以从运行效率上得到好处。

宏内核结构的例子:

传统的UNIX内核,例如伯克利大学发行的版本 Linux内核 MS-DOS, Windows 9x (Windows 95, 98, Me)

微内核结构由一个非常简单的硬件抽象层和一组比较关键的原语或系统调用组成,这些原语仅仅包括了建立一个系统必需的几个部分,如 线程管理,地址空间和进程间通信等。微核的目标是将系统服务的实现和系统的基本操作规则分离开来。例如,进程的输入/输出锁定服务可以由运行在微核之外的一个服务组件来提供。这些非常模块化的用户态服务器用于完成操作系统中比较高级的操作,这样的设计使内核中最核心的部分的设计更简单。一个服务组件的失效并不会导致整个系统的崩溃,内核需要做的,仅仅是重新启动这个组件,而不必影响其它的部分。

微内核结构的例子:

Mach, 用于GNU Hurd和MacOS X Minix QNX

VxWorks

NEXTSTEP http://zh.wikipedia.org/wiki/NEXTSTEP

微内核和宏内核

14.5.2 模块的由来

一般Linux kernel编译后生成一个vmlinux(非压缩格式)或者zImage(压缩格式)文件。 我们统称为kernel image。一般kernel image包含很多驱动,例如: 键盘、鼠标、网卡等等。 当我们往kernel里添加一个新的驱动时,例如: 声卡驱动。在调试阶段,我们会经常编译整个kernel,然后重启机器来调试驱动。

以上操作很耗时,很繁琐。因此Linux kernel开发者采用了一种的机制,将kernel分成静态的kernel image部分和可动态加载部分。 一般我们调试新的驱动就采用动态加载机制,这样我们无须编译整个kernel也无须重启机器。这就是模块。

14.5.3 模块的定义

模块是Linux kernel 的一部分(通常是设备驱动)。它能被静态编译到kernel image 里面,也可以动态加载。按需动态装入模块使内核空间达到最小。一旦模块被装入到Linux 内核,那么它就像任何标准的内核代码一样成为内核的一部分,具有相同的权限和职责。 关于模块的几个描述如下:

```
运行在kernel空间;
不能使用printf等用户库的函数;
可以动态加载和卸载。
```

我们来看一个模块的例子:

```
Makefile文件
obj-m := hello.o
KDIR := /home/limingth/tiny210/src/linux-2.6.35.7
all:
    make -C $(KDIR) SUBDIRS=$(PWD)
                                      modules
clean:
   rm -rf *.o *.ko *.mod.* *.cmd
   rm -rf .*
hello.c文件
#include <linux/module.h>
#include <linux/kernel.h>
MODULE_AUTHOR("AKAEDU");
MODULE_DESCRIPTION("module example ");
MODULE_LICENSE("GPL");
int __init
akae_init (void)
   printk ("Hello, akaedu\n");
   return 0;
}
void __exit
akae_exit (void)
```

```
{
    printk ("module exit\n");
    return;
}

module_init(akae_init);
module_exit(akae_exit);
```

14.5.4 运行在kernel空间

因为模块是kernel的一部分,而不是一个普通的应用程序,所以它在kernel空间运行。

14.5.5 不能使用库函数

看上面例子中打印"hello, akaedu"。使用的是printk,而不是printf。因为库函数提供的接口是给应用程序使用的,并且运行空间在应用空间。所以类似于printf这样的库函数不能在模块中使用。

关于kernel 的API, 我们可以访问 http://kernelbook.sf.net 我们可以通过这个网站查找哪些函数可以在模块中使用。当然最直接的还是通过查看kernel源代码,来获取这些函数。

14.5.6 模块与驱动的关系

模块并不全是驱动,例如我们看的第一个例子,它就是显示信息而已。但大多数模块都是驱动。 后面的课程我们会详细描述驱动模块的写法。

14.5.7 模块的基本元素

```
模块需要有自己的入口函数和退出函数。如下表所示:
int init_module(void)
{
    return 0;
}

void cleanup_module(void)
{
    return;
}
```

函数名 注意函数名称的写法。 特别注意: return 0; 不可缺少!!! 但我们经常会看到 kerne1里的入口函数如下:

```
module_init(akae_init);
module_exit(akae_exit);
```

110 第14章 Linux 内核模块

并没有我们上面描述的函数名称,这是为什么呢?它怎么实现的呢? 答案很简单: 其实module_init是一个宏定义。将akae_init函数别名为init_module。 见kernel代码的include/linux/init.h文件(此处不再重点讲解)。

头文件 一般来说Linux kernel的模块都有如下的头文件:

```
#include <linux/module.h>
#include <linux/kernel.h>
```

14.5.8 模块的参数

```
static int count;
module_param(count, int, 0);
module_param(name, type, num);
```

这里 name 是你的变量的名子(也是参数名), type 是数组元素的类型, perm是通常的权限值.0表示没有权限限制。

insmod hello.ko count=10

使用参数加载

14.6 模块加载和卸载

14.6.1 模块的操作命令

插入模块 模块编译后需要通过特定的工具加载,这个工具就是insmod.与其相关的命令还有几个,我们来看看详细的描述:

insmod
bash# insmod hello.ko

查看模块 查看当前有多少模块。 1smod

\$ lsmod

Module Size Used by hello 2304 0

Used by表明有没有用户使用这个模块。如果使用了就不能rmmod它。

cat /proc/modules 查看已经加载的模块信息。

删除模块 删除已经有的模块。

rmmod

\$ rmmod hello

\$ modprobe helllo.ko

modprobe, 如同 insmod, 加载一个模块到内核.

它的不同在于它会查看要加载的模块,看是否它引用了当前内核没有定义的符号.

如果发现有,modprobe 在定义相关符号的当前模块搜索路径中寻找其他模块.

当 modprobe 找到这些模块(要加载模块需要的),它也把它们加载到内核.

如果你在这种情况下使用 insmod 代替,命令会失败,在系统日志文件中留下一条 " unresolved symbols "消息.

modprobe 工具

\$ modinfo hello.ko

modinfo 命令可以获得模块作者,说明,参数和许可协议等信息。

modinfo 工具

14.6.2 许可协议

内核认识的特定许可有, "GPL"(适用 GNU 通用公共许可的任何版本), "GPL v2"(只适用 GPL 版本 2), "GPL and additional rights", "Dual BSD/GPL", "Dual MPL/ GPL",和 "Proprietary".除非你的模块明确标识是在内核认识的一个自由许可下,否 则就假定它是私有的,内核在模块加载时被"弄污浊"了. 象我们在第1章 "许可条款"中 提到的,内核开发者不会热心帮助在加载了私有模块后遇到问题的用户.

可以在模块中包含的其他描述性定义有

MODULE_AUTHOR (声明谁编写了模块),

MODULE_DESCRIPION(一个人可读的关于模块做什么的声明),

MODULE_VERSION (一个代码修订版本号;看 linux/module.h> 的注释以便知道创建版本字串使用的惯例),

MODULE_ALIAS (模块为人所知的另一个名子),

MODULE_DEVICE_TABLE (来告知用户空间,模块支持那些设备).

14.6.3 用户空间和kernel空间的数据互传

模块在很多时候需要和用户程序交互,其中包括数据传输。 在模块里做传输的时候使 用memcpy往往会出错。

请看例子:

14.6.4 命名空间和符号导出

```
cat /proc/kallsyms 查看内核的符号表。
EXPORT_SYMBOL(symbol_name)
```

14.7 内核模块代码实现

14.7.1 write hello.c kernel module

```
#include <linux/init.h>
#include <linux/module.h>

MODULE_LICENSE("Dual BSD/GPL");

static int hello_init(void)
{
    printk(KERN_ALERT "Hello, world");
    return 0;
}

static void hello_exit(void)
{
    printk(KERN_ALERT"Goodbye, cruel world");
}

module_init(hello_init);
module_exit(hello_exit);
```

14.7.2 write a Makefile to compile

```
2.6 内核中编译外部模块的 Makefile
代码:
  引用
  01 obj-m := hello.o
  03 KDIR := /lib/modules/$(shell uname -r)/build
  04 PWD := $(shell pwd)
  06 default:
  07 $(MAKE) -C $(KDIR) SUBDIRS=$(PWD) modules
  09 clean:
  10 rm -rf *.ko
  11 rm -rf *.mod.*
  12 rm -rf .*.cmd
  13 rm -rf *.o
第 1 行
定义生成模块的名称。没有特殊约定时,hello.c 将会成为编译成 hello.c 的源代码文件。
第3行
指定内核源代码的位置
第 4 行
指定编译对象模块源代码所在位置的当前目录。
第 7 行
指定编译模块的命令。
第 8 行
利用编译结果清除所有的生成文件。
编译后,会生成许多文件,2.6 内核中生成的模块实际名称为 hello.ko , 也可以使用 hello.o 。
```

14.7.3 compile and test it

```
make
make V=1 (verbose)
insmod hello.ko
rmmod hello
```

第15章

Linux 字符设备驱动

15.1 字符设备驱动结构

15.1.1 设备分类

字符设备 一个字符(char)设备是一种可以当作一个字节流来访问存取的设备(如同一个文件);一个字符驱动负责实现这种行为. 这样的驱动常常至少实现 open, close, read, 和 write 系统调用. 文本控制台(/dev/console)和串口(/dev/ttyS0 及其类似的设备)就是两个字符设备的例子,因为它们很好地展现了流的抽象. 字符设备通过文件系统结点来存取,例如 /dev/ttyl 和 /dev/lp0. 在一个字符设备和一个普通文件之间唯一有关的不同就是,你经常可以在普通文件中移来移去,但是大部分字符设备仅仅是数据通道,你只能顺序存取.然而,存在看起来象数据区的字符设备,你可以在里面移来移去. 例如,frame grabber 经常这样,应用程序可以使用 mmap 或者 lseek 存取整个要求的图像.

块设备 如同字符设备,块设备通过位于 /dev 目录的文件系统结点来存取. 一个块设备 (例如一个磁盘)应该是可以驻有一个文件系统的. 在大部分的 Unix 系统,一个块设备只能 处理这样的 I/O 操作,传送一个或多个长度经常是 512 字节(或一个更大的 2 的幂的数)的整块. Linux,相反,允许应用程序读写一个块设备象一个字符设备一样 它允许一次 传送任意数目的字节. 结果就是,块和字符设备的区别仅仅在内核在内部管理数据的方式上,并且因此在内核/驱动的软件接口上不同. 如同一个字符设备,每个块设备都通过一个文件系统结点被存取的,它们之间的区别对用户是透明的. 块驱动和字符驱动相比,与内核的接口完全不同.

网络接口 任何网络事务都通过一个接口来进行,就是说,一个能够与其他主机交换数据的设备.通常,一个接口是一个硬件设备,但是它也可能是一个纯粹的软件设备,比如环回接口.一个网络接口负责发送和接收数据报文,在内核网络子系统的驱动下,不必知道单个事务是如何映射到实际的被发送的报文上的.很多网络连接(特别那些使用 TCP 的)是面向流的,但是网络设备却常常设计成处理报文的发送和接收.一个网络驱动对单个连接一无所知;它只处理报文.

15.1.2 字符设备驱动结构

字符设备是指发送或者接受数据按照字符方式进行,一般应用程序都通过设备文件来访问字符设备。

116 第15章 Linux 字符设备驱动

字符设备的驱动一般在 kernel-src/drivers/char 目录下。常见的字符设备有: 鼠标,控制台,声卡,显示设备, touch panel, 串口,并口等等。

我们可以在Linux源代码目录通过 make menuconfig来看到字符设备。

字符设备管理 我们都知道应用程序是通过设备文件来访问字符设备的。那么设备文件通过什么标示来对应相关的驱动呢?这就是我们前面提到的设备号。

因为应用程序要与字符设备进行数据交互(read, write)。那么驱动还要提供读写函数。 并且要求将读写函数与设备号连接起来。这就是我们下面要讲的应用和驱动的关联。

应用和驱动关联 在前面的课程我们谈到了设备文件,给出了设备文件和设备号的概念。 这节课我们先看一个例子:

```
#include <stdio.h>
#include <sys/types.h>
#include <sys/stat.h>
#include <fcntl.h>
#define filename "/dev/akae_c"
int main (void)
    int fd;
    char buf[10];
    int ret;
    fd = open (filename, O_RDWR);
    if (fd < 0)
        printf ("Open %s file error,please use sudo !",filename);
        return -1;
    }
    ret = read (fd,buf,10);
    if (ret != 10)
        printf ("NOTICE: read %s file,get %d Bytes\n",filename,ret);
    }
    ret = write (fd,buf,10);
    if (ret != 10)
        printf ("NOTICE: write %s file,get %d Bytes\n",filename,ret);
    }
    close (fd);
    return 0;
}
```

- * 应用程序可以通过打开设备文件访问设备;
- * 可以通过read, write函数访问设备驱动;

15.2 主设备号和次设备号

15.2.1 主次设备号

字符设备通过文件系统中的名字来存取. 那些名字称为文件系统的特殊文件,或者设 备文件,或者文件系统的简单结点;惯例上它们位于/dev 目录.字符驱动的特殊文件由使 用 1s-1 的输出的第一列的 "c"标识. 块设备也出现在 /dev 中, 但是它们由 "b"标识. 本章集中在字符设备,但是下面的很多信息也适用于块设备.

如果你发出 1s-1 命令, 你会看到在设备文件项中有 2 个数(由一个逗号分隔)在最后 修改日期前面,这里通常是文件长度出现的地方. 这些数字是给特殊设备的主次设备编号. 下面的列表显示了一个典型系统上出现的几个设备。 它们的主编号是 1,4,7,和 10,而 次编号是 1, 3, 5, 64, 65, 和 129.

```
crw-rw-rw- 1 root root 1, 3 Apr 11 2002 null
crw----- 1 root root 10, 1 Apr 11 2002 psaux
crw----- 1 root root 4, 1 Oct 28 03:04 tty1
crw-rw-rw- 1 root tty 4, 64 Apr 11 2002 ttys0
crw-rw---- 1 root uucp 4, 65 Apr 11 2002 ttyS1
crw-w---- 1 vcsa tty 7, 1 Apr 11 2002 vcs1
crw-w---- 1 vcsa tty 7,129 Apr 11 2002 vcsa1
crw-rw-rw- 1 root root 1, 5 Apr 11 2002 zero
```

传统上, 主编号标识设备相连的驱动. 例如, /dev/null 和 /dev/zero 都由驱动 1 来 管理,而虚拟控制台和串口终端都由驱动 4 管理;同样,vcs1 和 vcsa1 设备都由驱动 7 管理. 现代 Linux 内核允许多个驱动共享主编号, 但是你看到的大部分设备仍然按照一个 主编号一个驱动的原则来组织.

次编号被内核用来决定引用哪个设备. 依据你的驱动是如何编写的(如同我们下面见到 的),你可以从内核得到一个你的设备的直接指针,或者可以自己使用次编号作为本地设备 数组的索引. 不论哪个方法,内核自己几乎不知道次编号的任何事情,除了它们指向你的 驱动实现的设备.

主设备号是由linux/ma,jor.h定义的。 设备号和设备名可在内核源代码的 Documentation/devices.txt里查到, mknod 可为这些指定的设备创建节点, 当然节点的位置不是一 定要在/dev下, 但是为了便于管理一般都是指定/dev。

mknod 命令 mknod - make block or character special files

```
mknod [OPTION]... NAME TYPE [MAJOR MINOR]
   option 有用的就是 -m 了
   name 自定义
   type 有 b 和 c 还有 p
```

- b 表示特殊文件是面向块的设备(磁盘、软盘或磁带)。
- c 表示特殊文件是面向字符的设备(其他设备)。
- p 创建 FIFO(已命名的管道)。

15.2.2 注册设备

通用方法

注册一个字符设备的经典方法是使用:

```
int register_chrdev(unsigned int major, const char *name, struct file_operations *fops);
```

这里, major 是感兴趣的主编号, name 是驱动的名字(出现在 /proc/devices), fops 是缺省的 file_operations 结构. 一个对 register_chrdev 的调用为给定的主编号,并且为每一个建立一个缺省的 cdev 结构. 如果你使用 register_chrdev,从系统中去除你的设备的正确的函数是:

```
int unregister_chrdev(unsigned int major, const char *name);
```

major 和 name 必须和传递给 register_chrdev 的相同, 否则调用会失败.

15.2.3 调用范例

```
struct file_operations xxx_fops =
{
    .owner = THIS_MODULE,
    .open = xxx_open,
    .read = xxx_read,
    .write = xxx_write,
    .release = xxx_release,
};

xxx_init() 中注册设备
rc = register_chrdev(XXX_MAJOR, "akae", &xxx_fops);

xxx_release() 中卸载设备
rc = unregister_chrdev(XXX_MAJOR, "akae");
```

当前已经注册使用的设备可以通过 cat /proc/devices 文件得到:

```
Character devices:
1 mem
2 pty
3 ttyp
4 ttyS
6 lp
7 vcs
10 misc
13 input
14 sound
21 sg
180 usb
Block devices:
2 fd
8 sd
11 sr
65 sd
66 sd
```

15.2.4 设备编号的内部表示

在内核中, dev_t 类型(在 linux/types.h 中定义)用来持有设备编号 包括. 对于 2.6.0 内核, dev_t 是 32 位的量, 12 位用作主编号, 20 位用作次编号. 你 的代码应当, 当然, 对于设备编号的内部组织从不做任何假设; 相反, 应当利用在 linux/ kdev_t.h 中的一套宏定义. 为获得一个 dev_t 的主或者次编号,使用:

```
MAJOR(dev_t dev);
MINOR(dev_t dev);
```

相反,如果你有主次编号,需要将其转换为一个 dev_t,使用:

```
MKDEV(int major, int minor);
```

15.2.5 cdev结构体

在 Linux 2.6 内核中使用 cdev结构体描述字符设备, cdev 结构体的定义如下:

```
struct cdev
   struct kobject kobj; /*所属模块*/
   struct module *owner;
   struct file_operations /*文件操作结构体*/
   struct list_head list;
               /*设备号*/
   dev_t dev;
   unsigned int count;
};
```

Linux 2.6内核提供了一组函数用于操作 cdev结构体, 如下所示:

```
void cdev_init(struct cdev *, struct file_operations *);
struct cdev *cdev_alloc(void);
void cdev_put(struct cdev *p);
int cdev_add(struct cdev *, dev_t, unsigned);
void cdev_del(struct cdev *);
```

cdev_init()函数用于初始化 cdev 的成员,并建立 cdev 和 file_operations 之间的连接。

cdev_init()函数内部实现

```
1 void cdev_init(struct cdev *cdev, struct file_operations *fops)
2 {
3    memset(cdev, 0, sizeof *cdev);
4    INIT_LIST_HEAD(&cdev->list);
5    cdev->kobj.ktype = &ktype_cdev_default;
6    kobject_init(&cdev->kobj);
7    cdev->ops = fops;    /*将传入的文件操作结构体指针赋值给cdev的ops*/
8 }
```

cdev_alloc()函数用于动态申请一个cdev内存。

```
1 struct cdev *cdev_alloc(void)
2 {
3 struct cdev *p=kmalloc(sizeof(struct cdev),GFP_KERNEL); /*分配cdev
的内存*/
4 if (p) {
5 memset(p, 0, sizeof(struct cdev));
6 p->kobj.ktype = &ktype_cdev_dynamic;
7 INIT_LIST_HEAD(&p->list);
8 kobject_init(&p->kobj);
9 }
10 return p;
11 }
```

15.2.6 分配和释放设备号

在 调用 cdev_add() 函数向系统注册字符设备之前 , 应首先调用 register_chrdev_region() 函数向系统申请设备号。

相反地 , 在调用 cdev_del() 函数从系统注销字符设备之后, 应该调用 unregister_chrdev_region() 以释放原先申请的设备号,

这两个函数的原型如下:

```
int register_chrdev_region(dev_t from, unsigned count, const char *name);
void unregister_chrdev_region(dev_t from, unsigned count);
```

15.3 文件操作和file结构

15.3.1 file_operation

这个结构, 定义在 linux/fs.h, 是一个函数指针的集合. 每个打开文件(内部用一个 file 结构来代表,稍后我们会查看)与它自身的函数集合相关连(通过包含一个称为 f op 的成员,它指向一个 file_operations 结构). 这些操作大部分负责实现系统调用,因此, 命名为 open, read, 等等. 我们可以认为文件是一个"对象"并且其上的函数操作称为它 的"方法",使用面向对象编程的术语来表示一个对象声明的用来操作对象的动作.

15.3.2 基本元素

file_operations的主要域:

struct module *owner:指向模块自身。

open:打开设备。 release: 关闭设备。 read:从设备上读数据。 write:向设备上写数据。 ioctl:操作设备函数。

mmap:映射设备空间到进程的地址空间。

15.3.3 接口含义

struct module *owner

第一个 file operations 成员根本不是一个操作; 它是一个指向拥有这个结构的模块 的指针. 这个成员用来在它的操作还在被使用时阻止模块被卸载. 几乎所有时间中,它被 简单初始化为 THIS MODULE, 一个在 linux/module.h 中定义的宏.

```
ssize_t (*read) (struct file *, char __user *, size_t, loff_t *);
```

用来从设备中获取数据. 在这个位置的一个空指针导致 read 系统调用以 -EINVAL("Invalid argument") 失败. 一个非负返回值代表了成功读取的字节数(返 回值是一个 "signed size" 类型,常常是目标平台本地的整数类型).

```
ssize_t (*write) (struct file *, const char __user *, size_t, loff_t *);
```

发送数据给设备. 如果 NULL, -EINVAL 返回给调用 write 系统调用的程序. 如果非 负,返回值代表成功写的字节数.

```
int (*ioctl) (struct inode *, struct file *, unsigned int, unsigned long);
```

ioct1 系统调用提供了发出设备特定命令的方法(例如格式化软盘的一个磁道,这不是读也不是写). 另外,几个 ioct1 命令被内核识别而不必引用 fops 表. 如果设备不提供ioct1 方法,对于任何未事先定义的请求(-ENOTTY, "设备无这样的 ioct1"),系统调用返回一个错误.

```
int (*mmap) (struct file *, struct vm_area_struct *);
```

mmap 用来请求将设备内存映射到进程的地址空间. 如果这个方法是 NULL, mmap 系统调用返回 -ENODEV.

```
int (*open) (struct inode *, struct file *);
```

尽管这常常是对设备文件进行的第一个操作,不要求驱动声明一个对应的方法. 如果这个项是 NULL,设备打开一直成功,但是你的驱动不会得到通知.

```
int (*release) (struct inode *, struct file *);
```

在文件结构被释放时引用这个操作. 如同 open, release 可以为 NULL.

15.4 GPIO/UART 驱动代码实现

15.4.1 led 驱动

```
#include <linux/module.h> // module_init
#include <asm/io.h> // ioremap
#include <linux/fs.h> // file_operations
#include <asm/uaccess.h> // copy_from_user

MODULE_LICENSE("GPL");

#define MA 240

volatile int * pled;

int led_drv_open(struct inode *inode, struct file *filp)
{
   int major, minor;

major = MAJOR(inode->i_rdev);
```

```
minor = MINOR(inode->i_rdev);
    printk("led drv open: major %d, minor %d\n", major, minor);
    return 0;
}
ssize_t led_drv_write(struct file *filp, const char __user * buf, size_t count, loff_t *f_pos)
    char kbuf[128];
    //buf[count] = '\0';
    printk("led drv write %d\n", count);
// printk("buf = %s\n", buf);
// printk("buf at %p\n", buf);
   printk("count = %d\n", count);
   copy_from_user(kbuf, buf, count);
    *pled = buf[0];
// printk("kbuf = %s\n", kbuf);
// printk("kbuf at %p\n", kbuf);
    return count;
}
int led_drv_release(struct inode *inode, struct file *filp)
    printk("led drv release ok!\n");
    return 0;
}
struct file_operations led_fops =
    .owner = THIS_MODULE,
    .open = led_drv_open,
    .write = led_drv_write,
    .release = led_drv_release,
};
static int led_drv_init(void)
    int rc;
    printk("led init \n");
    pled = ioremap(0xE0200284, 4);
    //*pled = 0;
    rc = register_chrdev(MA, "akae", &led_fops);
    if (rc < 0)
    {
        printk("register failed\n");
        return -1;
```

```
printk("register char ok %d!\n", rc);

return 0;
}

static void led_drv_exit(void)
{
    printk("led exit \n");

    //*pled = 0xF;
    unregister_chrdev(MA, "akae");
    printk("unregister char ok!\n");

    return;
}

module_init(led_drv_init);
module_exit(led_drv_exit);
```

15.4.2 课堂练习: 串口设备驱动 (char device driver)

```
Makefile for kernel module
基本的内核模块功能, uart_drv_init, uart_drv_exit, #include, License
串口的驱动接口: uart_init, uart_putchar, uart_getchar (ioremap)
insmod uart_drv.ko
uart_drv_init -> write "hello" -> for + uart_putchar
uart_drv_init -> read char -> write char -> echo
```

1基本驱动功能实现

```
/* uart_drv.c */
#include <linux/kernel.h>
#include <linux/module.h>
#include <asm/io.h>

MODULE_LICENSE("GPL");

struct uart_sfr
{
   int ulcon;
   int ucon;
   int ufon;
   int ufon;
   int umcon;
   int utrstat;
   int uerstat;
   int ufstat;
```

```
int umstat;
    int utxh;
    int urxh;
    int ubrdiv;
    int udivslot;
};
typedef struct uart_sfr USFR;
static volatile USFR *puart;
void uart_init(void)
{
#if 0
    // see how linux set UART0 regs
    puart = ioremap(0xe2900000, sizeof(USFR));
    printk("reg ulcon = %x\n", puart->ulcon);
    printk("reg ucon = %x\n", puart->ucon);
    printk("reg ubrdiv = %x\n", puart->ubrdiv);
    printk("reg udivslot = %x\n", puart->udivslot);
#endif
    puart = ioremap(0xe2900c00, sizeof(USFR));
    puart->ulcon = 0x3;
    puart->ucon = 0x7c5;
    puart->ubrdiv = 0x23;
    puart->udivslot = 0x808;
    return;
}
int uart_putchar(char c)
    while ((puart->utrstat & (1 << 2)) == 0)
    puart->utxh = c;
    return 0;
}
int uart_drv_init(void)
    printk("uart_drv init ok \n");
    uart_init();
    uart_putchar('h');
    uart_putchar('e');
    uart_putchar('l');
    uart_putchar('l');
    uart_putchar('o');
    uart_putchar('\n');
    return 0;
}
```

```
void uart_drv_exit(void)
{
    printk("uart_drv exit ok \n");
    return;
}

module_init(uart_drv_init);
module_exit(uart_drv_exit);
```

example code

2加入字符设备驱动的接口 加入对于串口 UART3 的 open, release, read, write

```
open - 115200, 8N1 (init)
read - return 1 (getchar())
write - uart_putchar() 每次写入1个字节
release - null
```

加入注册字符设备和注销字符设备

```
struct file_operations fops =
{
    ...
};
init -> register_chrdev(245, "notmyttyS3", &f_ops)
exit -> unregister_chrdev(245, "notmyttyS3")
```

创建设备文件的节点

```
mknod myttyS3 c 245 3
```

测试字符设备驱动

```
test write: echo "hello" > myttyS3
test read: cat myttyS3
```

```
/* uart_drv.c */
#include <linux/kernel.h>
#include <linux/module.h>
```

```
#include <linux/fs.h>
#include <asm/io.h>
#include <linux/cdev.h>
MODULE_LICENSE("GPL");
#define UART MAJOR
                      245
struct uart_sfr
    int ulcon;
    int ucon;
    int ufcon;
    int umcon;
    int utrstat;
    int uerstat;
    int ufstat;
    int umstat;
    int utxh;
    int urxh;
    int ubrdiv;
    int udivslot;
};
typedef struct uart_sfr USFR;
static volatile USFR *puart;
void uart_init(void)
#if 0
   // see how linux set UART0 regs
   puart = ioremap(0xe2900000, sizeof(USFR));
   printk("reg ulcon = %x\n", puart->ulcon);
    printk("reg ucon = %x\n", puart->ucon);
    printk("reg ubrdiv = %x\n", puart->ubrdiv);
    printk("reg udivslot = %x\n", puart->udivslot);
#endif
    puart = ioremap(0xe2900c00, sizeof(USFR));
    puart->ulcon = 0x3;
    puart->ucon = 0x7c5;
    puart->ubrdiv = 0x23;
    puart->udivslot = 0x808;
    return;
}
int uart_putchar(char c)
    while ((puart->utrstat & (1<<2)) == 0)
       ;
    puart->utxh = c;
    return 0;
```

```
}
char uart_getchar(void)
   char c;
    while ((puart->utrstat & (1<<0)) == 0)
    c = puart->urxh;
    return c;
}
int uart_drv_open(struct inode * inode, struct file * filp)
   printk("uart open\n");
    uart_init();
   uart_putchar('o');
    uart_putchar('p');
   uart_putchar('e');
    uart_putchar('n');
    uart_putchar('\n');
    return 0;
}
int uart_drv_release(struct inode * inode, struct file * filp)
   printk("uart release\n");
   uart_putchar('c');
    uart_putchar('l');
    uart_putchar('o');
   uart_putchar('s');
    uart_putchar('e');
    uart_putchar('\n');
    return 0;
}
int uart_drv_write(struct file * filp, const char __user * buf, size_t count, loff_t *f_pos)
    char c;
   printk("uart write %d bytes\n", count);
    c = *buf;
    uart_putchar(c);
    return 1;
}
```

```
int uart_drv_read(struct file * filp, char __user * buf, size_t count, loff_t *f_pos)
{
    char c;
    printk("uart read %d bytes\n", count);
    c = uart_getchar();
    *buf = c;
    return 1;
}
struct file_operations uart_drv_fops =
    .owner = THIS_MODULE,
    .open = uart_drv_open,
    .release = uart_drv_release,
    .write = uart_drv_write,
    .read = uart_drv_read,
};
struct cdev uart_cdev;
dev_t uart_dev_no;
int uart_drv_init(void)
    printk("uart_drv init ok \n");
    //register_chrdev(UART_MAJOR, "myttyS3", &uart_drv_fops);
    // use cdev
    uart_dev_no = MKDEV(UART_MAJOR, 3);
    register_chrdev_region(uart_dev_no, 1, "myttyS3");
    cdev_init(&uart_cdev, &uart_drv_fops);
    cdev_add(&uart_cdev, uart_dev_no, 1);
    return 0;
}
void uart_drv_exit(void)
    printk("uart_drv exit ok \n");
    //unregister_chrdev(UART_MAJOR, "myttyS3");
    // use cdev
    unregister_chrdev_region(uart_dev_no, 1);
    cdev_del(&uart_cdev);
    return;
}
module_init(uart_drv_init);
module_exit(uart_drv_exit);
```

example code

```
引入系统调用, open, read, write, close
在 read 和 write 的基础上,实现简单的 shell 功能
```

3 加入应用程序

```
/* test.c */
#include <sys/types.h>
#include <sys/stat.h>
#include <fcntl.h>
#include <stdio.h>
#include <unistd.h>
int fd;
char mygetchar(void)
   char c;
   read(fd, &c, 1);
    // echo
   write(fd, &c, 1);
    return c;
}
void myputchar(char c)
   write(fd, &c, 1);
    return;
}
void myputs(char * s)
   while (*s)
       myputchar(*s++);
    return;
}
void mygets(char * s)
    char c;
   while ((c = mygetchar()) != '\r')
       *s++ = c;
```

```
*s = '\0';
    myputs("\r\n");
    return;
}
int main(void)
    fd = open("myttyS3", O_RDWR);
    while (1)
    {
        char buf[512];
       myputs("akaedu $ ");
       mygets(buf);
       myputs(buf);
       myputs("\r\n");
    #if 0
       char c;
       c = mygetchar();
       myputchar(c);
    #endif
    close(fd);
    return 0;
}
```

example code

15.4.3 uart 驱动

```
#include <linux/module.h>
#include <linux/fs.h> // register_chrdev
#include <asm/io.h>
//#include <asm/uaccess.h>
#define MA 243
MODULE_LICENSE("GPL");
struct\ uart\_sfr
   int ulcon;
   int ucon;
   int ufcon;
   int umcon;
   int utrstat;
   int uerstat;
```

```
int ufstat;
    int umstat;
    int utxh;
    int urxh;
    int ubrdiv;
    int udivslot,
};
typedef struct uart_sfr USFR;
static volatile USFR *puart;
//#define printk
                       noprintk
int noprintk(char * fmt, ...)
    return 0;
}
#define PRINT(x) printk(\#x " = 0x%x \n", x);
int uart_open(struct inode * inode, struct file * filp)
    int major = MAJOR(inode->i_rdev);
    int minor = MINOR(inode->i_rdev);
    int * p;
    int i;
    printk("uart open: major %d, minor %d\n", major, minor);
    puart = ioremap(0xe2900000, sizeof(USFR));
    p = (int *)puart;
    PRINT((int)p);
    for (i = 0; i < sizeof(USFR)/4; i++)
        PRINT(*p++);
    }
    puart->ufcon = 0;
    return 0;
}
int uart_release(struct inode * inode, struct file * filp)
    printk("uart release\n");
    return 0;
}
int uart_putchar(char c)
    while ((puart->utrstat & (1 << 2)) == 0)
       ;
```

```
puart->utxh = c;
    return 0;
}
int myputchar(char c)
    if (c == '\n')
       uart_putchar('\r');
   uart_putchar(c);
    return 0;
}
int uart_write(struct file * filp, const char __user * buf, size_t count, loff_t *f_pos)
    int i;
   printk("uart write\n");
    printk("buf = %c\n", buf[0]);
    printk("count = %d\n", count);
    for (i = 0; i < count; i++)
        myputchar(buf[i]);
    return count;
}
int uart_ioctl(struct inode * inode, struct file * filp, unsigned int cmd, unsigned long arg)
    printk("uart ioctl\n");
   printk("cmd = %d\n", cmd);
    if (cmd == 19200)
       puart->ubrdiv = 0xd5;
    if (cmd == 115200)
        puart->ubrdiv = 0x23;
    return 0;
}
struct file_operations uart_fops =
    .owner = THIS_MODULE,
    .open = uart_open,
    .release = uart_release,
    .write = uart_write,
```

```
.ioctl = uart_ioctl,
};
int uart_init(void)
   int rc;
   rc = register_chrdev(MA, "myuart", &uart_fops);
    if (rc < 0)
       printk("register chrdev failed! %d\n", rc);
       return -1;
   printk("uart init ok \n");
    return 0;
}
void uart_exit(void)
   printk("uart exit ok \n");
   unregister_chrdev(MA, "myuart");
    return;
}
module_init(uart_init);
module_exit(uart_exit);
```

第 16 章

中断的概念

16.1 中断的概念

所谓中断,是一个过程。一般CPU在执行程序的时候,遇到外部紧急事件需要处理。CPU 会立即暂停正在执行的程序,马上处理紧急事件后,再接着执行被暂停的程序。这个概念叫做中断。

中断可分为同步(synchronous)中断和异步(asynchronous)中断: 1. 同步中断是当指令执行时由 CPU 控制单元产生,之所以称为同步,是因为只有在一条指令执行完毕后 CPU 才会发出中断,而不是发生在代码指令执行期间,比如系统调用。 2. 异步中断是指由其他硬件设备依照 CPU 时钟信号随机产生,即意味着中断能够在指令之间发生,例如键盘中断,串口中断,网卡中断。

根据中断的来源,中断可分为内部中断和外部中断,内部中断的中断源来自CPU内部(软件中断指令、溢出、除法错误等,例如,操作系统从用户态切换到内核态需借助CPU内部的软件中断),外部中断的中断源来自CPU外部,由外设提出请求。 根据是否可以屏蔽中断分为可屏蔽中断与不屏蔽中断 (NMI) ,可屏蔽中断可以通过屏蔽字被屏蔽,屏蔽后,该中断不再得到响应,而不屏蔽中断不能被屏蔽。

根据中断入口跳转方法的不同,中断分为向量中断和非向量中断。采用向量中断的 CPU 通常为不同的中断分配不同的中断号,当检测到某中断号的中断到来后,就自动跳转到与该中断号对应的地址执行。

不同中断号的中断有不同的入口地址。非向量中断的多个中断共享一个入口地址,进入该入口地址后再通过软件判断中断标志来识别具体是哪个中断。也就是说,向量中断由硬件提供中断服务程序入口地址,非向量中断由软件提供中断服务程序入口地址。

一般我们将第一类归为异常;第二类归为外部中断,也就是我们常说的中断(不包括异常)。今天我们要描述的就是外部中断。

16.1.1 中断与轮询/DMA的关系

轮询 轮询是早期计算机对I/0设备访问的一种管理方式;定时对各种设备轮流询问,看是否有需要处理的要求。如果设备需要处理,我们就加以处理,否则返回继续执行。

中断 当设备希望CPU处理此设备的数据时,设备就会主动向CPU发送处理请求。CPU会暂停当前任务来执行这个请求。这种处理方式叫做中断。

DMA DMA (Direct Memory Access)直接内存访问,原本是指:设备不通过CPU将数据传输到内存的意思。目前很多系统都有DMA控制器,支持DMA访问。

16.1.2 中断轮询优缺点

轮询的缺点: 在我们使用的桌面系统中经常需要获取键盘,鼠标的输入信息。这些信息的输入是不定时的。 如果采取轮询方式去读取数据,就给设计者带来麻烦。有些应用需要不停的敲打键盘,例如打字员。有些应用很少敲打键盘,例如:媒体播放。如何给定一个合理的轮询时间间隔是非常重要的。

再如我们的网络应用,有时候我们几个小时不需要接收网络数据,有些应用需要大量网络数据,例如: 网络服务器。

当这些设备都采取轮询方式去工作的时候,几乎很难设计一个完善的操作系统。这就是轮询的最大缺点。而中断恰好解决了这个问题。

中断的缺点: 但是中断方式处理起来非常复杂;当中断产生后,系统需要保存当前执行的任务信息,并且中断执行完成后,需要返回到正确的执行任务。这是一个复杂的事情。而像 Bootloader这样的系统里去实现这样的程序是没有必要的。因此大部分的Bootloader里是没有中断处理的。 当一个设备的中断非常频繁的时候,会给系统带来非常大的开销,这个时候如果采用轮询的方式,避免大量的中断进程与系统进程的切换,可以提高系统的执行效率。

16.1.3 DMA与轮询

轮询的方式读取数据会消耗很多CPU的时间,而DMA的方式就会减少很多CPU的时间,从 而大大提高的了系统的效率。

看一个例子分别说明: 当我们从硬盘上读取一个扇区(512字节)内容。

★ 轮询方式:

设置硬盘寄存器,告诉硬盘我们需要读取第315扇区内容;从硬盘的寄存器读取512次(如果每次一个字节)。

★ DMA方式:

设置硬盘寄存器,告诉硬盘我们需要读取第315扇区内容;DMA控制器将512个字节的内容存放到内存后通知CPU。

因此DMA方式省去了CPU去访问512次硬盘的时间。

16.1.4 DMA与中断

上面我们两次提到了轮询,我们是否能够发现这两次轮询的作用并不一样。 也就是中断取代了轮询的通知方式,DMA取代了轮询的读写数据方式。

那么DMA和中断是什么关系呢?其实在现代的操作系统中,DMA和中断是并存的。 他们的着重点不相同。他们是互相配合的关系。

16.2 中断相关数据结构

16.2.1 Linux中断数据结构

上面我们已经讲述了 SoC 中断控制器可以支持多个设备。当一个设备产生中断后,CPU 进入中断状态,Linux处理流程如下:

```
保护现场;
通过中断控制寄存器获取产生中断的设备;
找到设备的处理程序;
调用设备处理程序;
返回中断
```

那么我们就需要有一个表来存放设备的中断处理程序。这个表在Linux里叫做irq_desc[]。每个IRQ中断线,Linux都用一个irq_desc_t数据结构来描述,我们把它叫做IRQ描述符,NR_IRQS个IRQ形成一个全局数组irq_desc[],其定义在 include/linux/irq.h 中:数据结构irq_desc里有一项叫做irqaction。它里面就包含着 handler() 函数。内核中的定义:

```
* struct irq_desc - interrupt descriptor
* @handle_irq:
                     highlevel irq-events handler [if NULL, __do_IRQ()]
* Ochip: low level interrupt hardware access
* @msi desc:
                 MSI descriptor
* @handler_data: per-IRQ data for the irq_chip methods
* @chip data:
                  platform-specific per-chip private data for the chip
      methods, to allow shared chip implementations
* @action: the irq action chain
* @status:
               status information
* @depth: disable-depth, for nested irq_disable() calls
* @wake_depth: enable depth, for multiple set_irq_wake() callers
* @irq_count: stats field to detect stalled irqs
* @irqs_unhandled: stats field for spurious unhandled interrupts
* @last_unhandled: aging timer for unhandled count
* @lock: locking for SMP
* @affinity: IRQ affinity on SMP
* Ocpu: cpu index useful for balancing
* @pending_mask: pending rebalanced interrupts
* @dir: /proc/irq/ procfs entry
* @affinity_entry: /proc/irq/smp_affinity procfs entry on SMP
* @name: flow handler name for /proc/interrupts output
*/
struct irq_desc {
   irq_flow_handler_t handle_irq;
   struct irq_chip
                        *chip;
                       *msi_desc;
   struct msi_desc
   void
                 *handler_data;
   void
                 *chip_data;
   struct irgaction *action; /* IRQ action list */
                status; /* IRQ status */
   unsigned int
                  depth; /* nested irq disables */
   unsigned int
   unsigned int
                    wake_depth; /* nested wake enables */
   unsigned int
                    irq_count; /* For detecting broken IRQs */
   unsigned int
                    irqs_unhandled;
   unsigned long
                      last_unhandled; /* Aging timer for unhandled count */
   spinlock t
                   lock;
#ifdef CONFIG SMP
```

```
affinity;
   cpumask_t
   unsigned int
                    cpu;
#if defined(CONFIG_GENERIC_PENDING_IRQ) || defined(CONFIG_IRQBALANCE)
   cpumask_t pending_mask;
#endif
#ifdef CONFIG PROC FS
   struct proc_dir_entry *dir;
#endif
                   *name;
   const char
} ____cacheline_internodealigned_in_smp;
extern struct irq_desc irq_desc[NR_IRQS];
* Migration helpers for obsolete names, they will go away:
*/
#define hw_interrupt_type irq_chip
typedef struct irq_chip hw_irq_controller;
#define no_irq_type no_irq_chip
typedef struct irq_desc irq_desc_t;
```

irgaction结构记录当中断发生时具体的处理函数

```
struct irqaction {
void (*handler)(int, void *, struct pt_regs *);
                /*具体的处理函数*/
unsigned long flags;
unsigned long mask;
const char *name;
void *dev_id;
 struct irqaction *next; /*利用该成员形成链表*/
};
```

irq_desc_t的action成员实际是一个irqaction结构的链表,因为多个设备可能共享一 个中断源,每个设备都必须提供一个irqction结构挂入action链表。

Hw interrupt type 中断控制器相关的操作。

```
此结构体用来描述中断控制器,它是一个抽象的中断控制器,其成员是一系列指向函数的指针。
typename:给相应的控制器起一个便于理解的名字。
startup:允许从给定的控制器的IRQ所产生的事件。(基本上与enable相同)
shutdown:禁止从给定的控制器的IRQ所产生的事件。(基本上与disable相同)
```

以上三个结构体的关系可以用下面一张图来说明:

Irqaction: 中断处理函数等相关信息,包括共享中断。

16.2.2 初始化irq_desc

初始化成员 从 arch/arm/plat-s5p/include/plat/irqs.h

```
我们可以获取如下信息:
/* UART interrupts, each UART has 4 interrupts per channel so
* use the space between the ISA and S3C main interrupts. Note, these
* are not in the same order as the S3C24XX series! */
#define IRQ_S5P_UART_BASE0
                           (16)
#define IRQ S5P UART BASE1 (20)
#define IRQ_S5P_UART_BASE2 (24)
#define IRQ_S5P_UART_BASE3 (28)
#define UART_IRQ_RXD
                           (0)
#define UART_IRQ_ERR
                           (1)
#define UART_IRQ_TXD
                           (2)
#define IRQ_S5P_UART_RX0
                           (IRQ_S5P_UART_BASE0 + UART_IRQ_RXD)
#define IRQ_S5P_UART_TX0
                         (IRQ_S5P_UART_BASE0 + UART_IRQ_TXD)
#define IRQ_S5P_UART_ERR0 (IRQ_S5P_UART_BASE0 + UART_IRQ_ERR)
#define IRQ_S5P_UART_RX1
                         (IRQ_S5P_UART_BASE1 + UART_IRQ_RXD)
#define IRQ_S5P_UART_TX1 (IRQ_S5P_UART_BASE1 + UART_IRQ_TXD)
#define IRQ_S5P_UART_ERR1 (IRQ_S5P_UART_BASE1 + UART_IRQ_ERR)
#define IRQ_S5P_UART_RX2 (IRQ_S5P_UART_BASE2 + UART_IRQ_RXD)
. . .
#define IRQ_EINT(x)  ((x) < 16 ? ((x) + S5P_EINT_BASE1) \
                   : ((x) - 16 + S5P_EINT_BASE2))
#define EINT_OFFSET(irq) ((irq) < S5P_EINT_BASE2 ? \</pre>
                       ((irq) - S5P_EINT_BASE1) : \
                       ((irq) + 16 - S5P_EINT_BASE2))
#define IRQ_EINT_BIT(x)
                           EINT_OFFSET(x)
```

初始化数据结构

16.3 中断处理程序

16.3.1 Linux 注册函数

前面部分讲了irq_desc 的初始化,初始化是为了设备驱动的使用。 设备驱动还要将设备处理回掉函数注册到irq_desc的表项中。这就是我们要讲的request_irq。 声明在 linux/interrupt.h:

```
int request_irq(unsigned int irq,
    irqreturn_t (*handler)(int, void *, struct pt_regs *),
    unsigned long flags,
```

```
const char *dev_name,
    void *dev_id);

void free_irq(unsigned int irq, void *dev_id);
```

从 request_irq 返回给请求函数的返回值或者是 0 指示成功,或者是一个负的错误码,如同平常.函数返回 -EBUSY 来指示另一个驱动已经使用请求的中断线是不寻常的.函数的参数如下:

unsigned int irq // 请求的中断号

irqreturn_t (*handler) // 安装的处理函数指针. 我们在本章后面讨论给这个函数的参数以及它的返回值。

unsigned long flags // 与中断管理相关的选项的位掩码(后面描述)。

const char *dev_name (下一节看到) //这个传递给 request_irq 的字串用在 /proc/interrupts 来显示中断的拥有者 (下一节看到)

void *dev_id // 用作共享中断线的指针. 它是一个独特的标识,用在当释放中断线时以及可能还被驱动用来指向它自己的私有数据区(来标识哪个设备在中断). 如果中断没有被共享,dev_id 可以设置为 NULL,但是使用这个项指向设备结构不管如何是个好主意. 我们将在"实现一个处理"一节中看到 dev_id 的一个实际应用.

flags 中可以设置的位如下:

SA INTERRUPT

当置位了,这表示一个"快速"中断处理.快速处理在当前处理器上禁止中断来执行(这个主题在"快速和慢速处理"一节涉及).

SA_SHIRQ

这个位表示中断可以在设备间共享. 共享的概念在"中断共享"一节中略述.

SA SAMPLE RANDOM

这个位表示产生的中断能够有贡献给 /dev/random 和 /dev/urandom 使用的加密池.这些设备在读取时返回真正的随机数并且设计来帮助应用程序软件为加密选择安全钥.这样的随机数从一个由各种随机事件贡献的加密池中提取的.如果你的设备以真正随机的时间产生中断,你应当设置这个标志.如果,另一方面,你的中断是可预测的(例如,一个帧抓取器的场消隐),这个标志不值得设置 -- 它无论如何不会对系统加密有贡献.可能被攻击者影响的设备不应当设置这个标志;例如,网络驱动易遭受从外部计时的可预测报文并且不应当对加密池有贡献.更多信息看 drivers/char/random.c 的注释.

设备通过函数request_irq()注册一个IRQ号,并提供相应的处理函数。

下面是键盘驱动程中注册中断的代码:

```
request_irq(IRQ_EINT0, key1_irq_isr, SA_INTERRUPT, "key2345irq", NULL);
```

IRQ_EINTO是IRQ号, key1_irq_isr()是处理函数。如果该函数成功的话,irq_desc[IRQ_EINTO]的action成员将会指向一个新分配的irqaction结构,该结构的handler指向key1_irq_isr()。

16.3.2 /proc 接口

无论何时一个硬件中断到达处理器,一个内部的计数器递增,提供了一个方法来检查设 备是否如希望地工作. 报告的中断显示在 /proc/interrupts. 下面的快照取自一个双处理 器 Pentium 系统:

```
root@montalcino:/bike/corbet/write/ldd3/src/short# cat /proc/interrupts
  CPU0 CPU1
0: 4848108 34 IO-APIC-edge timer
2:
     0
             0 XT-PIC cascade
              1 IO-APIC-edge rtc
       3
8:
10: 4335
11: 8903
              1 IO-APIC-level aic7xxx
              0 IO-APIC-level uhci_hcd
      49
12:
              1 IO-APIC-edge i8042
     0
NMI:
LOC: 4848187 4848186
ERR:
     0
MIS:
       0
```

第一项是中断的号,第二项是中断的次数,第三项是中断的触发方式,第四项是中断名 称。

16.3.3 中断的处理过程

中断信号由外部设备发送到中断控制器,中断控制器根据IRQ号转换成相应的中断向量号传给CPU

CPU接收中断后,保存现场,根据中断向量号到IDT中查找相应的处理函数。对于IRQ n的中断,它的处理函数IRQi

```
do {
   status |= action->flags;
   action->handler(irq,action->dev_id,regs); /*调用设备的处理函数*/
     action = action->next;
  } while (action);
```

调用do_IRQ()函数。该函数完成对中断控制器确认、设置中断源状态等动作,接着它会根据IRQ号找到描述中断具例 while循环是用来处理设备共享中断号的情况。 #### 最后do_IRQ()函数要检查是否有软中 断,如有则调用do softirq()执行软中断。

跳转到 ret_from_intr退出,恢复中断前的现场。 实际使用过程中,中断的信号常常是用 来作为唤醒等待队列里面睡眠的进程的,这就需要了解有关等待队列的知识。

16.3.4 等待队列

在 Linux 中,一个等待队列由一个"等待队列头"来管理,一个 wait_queue_head_t 类型的结构, 定义在 linux/wait.h 中. 一个等待队列头可被定义和初始化, 使用:

或者动态地,如下:

```
wait_queue_head_t my_queue;
init_waitqueue_head(&my_queue);
```

当一个进程睡眠,它这样做以期望某些条件在以后会成真. 如我们之前注意到的,任何睡眠的进程必须在它再次 醒来时检查来确保它在等待的条件真正为真. Linux 内核中睡眠的最简单方式是一个宏定义,称为 wait_event(有几个变体);它结合了处理睡眠的细节和进程在等待的条件的检查.

wait event 的形式是:

```
wait_event(queue, condition)
wait_event_interruptible(queue, condition)
```

基本的唤醒睡眠进程的函数称为 wake_up. 它有几个形式(但是我们现在只看其中 2 个):

```
void wake_up(wait_queue_head_t *queue);
void wake_up_interruptible(wait_queue_head_t *queue);
```

wake_up 唤醒所有的在给定队列上等待的进程(尽管这个情形比那个要复杂一些,如同我们之后将见到的). 其他 的形式(wake_up_interruptible)限制它自己到处理一个可中断的睡眠. 通常,这 2 个是不用区分的(如果你使用可 中断的睡眠);

16.3.5 范例代码

实际上,惯例是使用 wake_up 如果你在使用 wait_event , wake_up_interruptible 如果你在使用 wait_event_interruptible.

实现一个有简单行为的设备:任何试图从这个设备读取的进程都被置为睡眠. 无论何时一个进程写这个设备,所有的睡眠进程被唤醒. 这个行为由下面的 read 和 write 方法实现:

注意这个例子里 flag 变量的使用. 因为 wait_event_interruptible 检查一个必须变为真的条件, 我们使用 flag 来创建 那个条件.

16.4 GPIO/UART 中断代码实现

16.4.1 相关文件

16.4.2 中断框架代码

```
//#include <linux/kernel.h>
#include <linux/module.h>
#include <linux/sched.h>
#include <linux/fs.h>
//#include <asm/uaccess.h>
int flag = 0;
#define MA 134
wait_queue_head_t myqueue;
ssize_t myread(struct file *fl, char * buf, size_t size, loff_t * loff)
    printk("myread() begin!\n");
   printk("myread() &flag = %p\n", &flag);
    printk("myread() wait begin!\n");
    wait_event_interruptible(myqueue, flag != 0);
    flag = 0;
    printk("myread() wait end!\n");
    //return sizeof(int);
    return 0;
}
int mywrite(struct file *fl, const char * buf, size_t size, loff_t * loff)
{
    printk("mywrite() begin!\n");
    printk("mywrite() &flag = %p\n", &flag);
```

```
printk("mywrite() wake up begin!\n");
    wake_up_interruptible(&myqueue);
    flag = 1;
    printk("mywrite() wake up end!\n");
    return 1;
}
struct file_operations fops =
    .read = myread,
    .write = mywrite,
};
int int_init(void)
    int rc;
    printk("int init\n");
    rc = register_chrdev(MA, "mychar", &fops);
    if (rc < 0)
        printk("register failed\n");
        return -1;
    }
    init_waitqueue_head(&myqueue);
    return 0;
}
void int_exit(void)
    printk("int exit\n");
    unregister_chrdev(MA, "mychar");
    return;
}
module_init(int_init);
module_exit(int_exit);
```

16.4.3 GPIO 中断代码

```
#include <linux/module.h> // module_init
#include <asm/io.h> // ioremap
#include <linux/fs.h>
                       // file_operations
#include <asm/uaccess.h> // copy_from_user
```

```
#include <linux/sched.h>
                           // wait_queue
                           // S5PV210_GPH2
#include <mach/gpio.h>
#include <mach/regs-gpio.h>
#include <linux/interrupt.h> // requst_irq
#include <linux/irq.h>
                        // IRQ_TYPE_EDGE_BOTH
MODULE_LICENSE("GPL");
#define MA
             240
volatile int * pbtn;
static int ev_press = 0;
wait_queue_head_t btn_waitq;
static int irq;
struct btn_desc
   int gpio;
   int number;
   char * name;
};
static struct btn_desc btns[] =
   { S5PV210_GPH2(0), 0, "KEY0" },
   { S5PV210_GPH2(1), 1, "KEY0" },
   { S5PV210_GPH2(2), 2, "KEY0" },
};
static irqreturn_t btn_irq_handler(int irq, void * dev_id)
   printk("btn irq handler !!!\n");
   ev_press = 1;
   wake_up_interruptible(&btn_waitq);
    return IRQ_HANDLED;
}
int btn_drv_open(struct inode *inode, struct file *filp)
   int major, minor;
   int err;
   major = MAJOR(inode->i_rdev);
   minor = MINOR(inode->i_rdev);
   printk("btn drv open: major %d, minor %d\n", major, minor);
    irq = gpio_to_irq(btns[0].gpio);
    printk("irq = %d\n", irq);
```

```
// see include/linux/irq.h for more types
   //err = request_irq(irq, btn_irq_handler, IRQ_TYPE_EDGE_BOTH,
    err = request_irq(irq, btn_irq_handler, IRQ_TYPE_EDGE_FALLING,
            "btn0", NULL);
   if (err)
    {
        printk("request irq failed!\n");
   }
   printk("request irq ok! err = %d\n", err);
    init_waitqueue_head(&btn_waitq);
    return 0;
}
ssize_t btn_drv_read(struct file *filp, char __user * buf, size_t count, loff_t *f_pos)
   printk("btn read!\n");
   wait_event_interruptible(btn_waitq, ev_press);
   ev_press = 0;
    return 0;
}
ssize_t btn_drv_write(struct file *filp, const char __user * buf, size_t count, loff_t *f_pos)
    //char kbuf[128];
   //buf[count] = '\0';
   printk("btn drv write %d\n", count);
// printk("buf = %s\n", buf);
// printk("buf at %p\n", buf);
   printk("count = %d\n", count);
// copy_from_user(kbuf, buf, count);
   *pbtn = buf[0];
     printk("kbuf = %s\n", kbuf);
     printk("kbuf at %p\n", kbuf);
    return count;
}
int btn_drv_release(struct inode *inode, struct file *filp)
{
   printk("btn drv release ok!\n");
   free_irq(irq, NULL);
    return 0;
}
```

```
struct file_operations btn_fops =
    .owner = THIS_MODULE,
    .open = btn_drv_open,
    .read = btn_drv_read,
    .write = btn_drv_write,
    .release = btn_drv_release,
};
static int btn_drv_init(void)
    int rc;
    printk("btn init \n");
    pbtn = ioremap(0xE0200284, 4);
    //*pbtn = 0;
    rc = register_chrdev(MA, "akae", &btn_fops);
    if (rc < 0)
        printk("register failed\n");
        return -1;
    printk("register char ok %d!\n", rc);
    return 0;
}
static void btn_drv_exit(void)
    printk("btn exit \n");
    //*pbtn = 0xF;
    unregister_chrdev(MA, "akae");
    printk("unregister char ok!\n");
    return;
}
module_init(btn_drv_init);
module_exit(btn_drv_exit);
```

参考实现 arch/arm/mach-s5pv210/inc1ude/mach/gpio.h:175:

```
#define S5PV210_GPH2(_nr) (S5PV210_GPI0_H2_START + (_nr))
```

```
S5PV210_GPIO_H2_START = S5PV210_GPIO_NEXT(S5PV210_GPIO_H1),

#define S5PV210_GPIO_NEXT(__gpio) \
   ((__gpio##_START) + (__gpio##_NR) + CONFIG_S3C_GPIO_SPACE + 1)

#define S5PV210_GPIO_H2_NR (8)
```

```
drivers/gpio/gpiolib.c:1575: * __gpio_to_irq() - return the IRQ corresponding to a GPIO
drivers/gpio/gpiolib.c:1583:int __gpio_to_irq(unsigned gpio)

/**
        * __gpio_to_irq() - return the IRQ corresponding to a GPIO
        * @gpio: gpio whose IRQ will be returned (already requested)
        * Context: any
        *
        * This is used directly or indirectly to implement gpio_to_irq().
        * It returns the number of the IRQ signaled by this (input) GPIO,
        * or a negative errno.
        */
int __gpio_to_irq(unsigned gpio)
{
        struct gpio_chip        *chip;
        chip = gpio_to_chip(gpio);
        return chip->to_irq? chip->to_irq(chip, gpio - chip->base) : -ENXIO;
}
EXPORT_SYMBOL_GPL(__gpio_to_irq);
```

```
如何从gpio 号获得中断号 irq arch/arm/mach-s5pv210/mach-mini210.c
arch/arm/mach-s5pv210/mach-mini210.c:2128: .init_irq = s5pv210_init_irq,
arch/arm/mach-s5pv210/cpu.c:150:void __init s5pv210_init_irq(void)
arch/arm/plat-samsung/include/plat/cpu.h:51:extern void s5p_init_irq(u32 *vic,
u32 num_vic);
arch/arm/plat-s5p/irq-eint.c:217:int __init s5p_init_irq_eint(void)
```

16.4.4 UART 中断代码

```
#include <linux/module.h>
#include <linux/fs.h> // register_chrdev
#include <asm/io.h>
#include <plat/map-base.h>
#include <plat/regs-serial.h>
//#include <asm/uaccess.h>
#define MA 243
```

```
MODULE_LICENSE("GPL");
struct\ uart\_sfr
   int ulcon;
   int ucon;
   int ufcon;
    int umcon;
    int utrstat;
    int uerstat;
   int ufstat;
   int umstat;
   int utxh;
    int urxh;
    int ubrdiv;
    int udivslot;
};
typedef struct uart_sfr USFR;
static volatile USFR *puart;
static volatile USFR *puart2;
//#define printk
                       noprintk
int noprintk(char * fmt, ...)
    return 0;
}
#define PRINT(x)
                  printk(#x " = 0x%x\n", x);
#include <linux/irq.h>
#include <linux/interrupt.h>
                                  // request_irq
// see it in arch/arm/plat-s5p/include/plat/irqs.h
#define UART_RX (28 + 0)
#define UART_ERR (28 + 1)
#define UART_TX (28 +
#define UART_TX
                      (28 + 2)
int flag = 0;
wait_queue_head_t uart_waitq;
int myputchar(char);
char outputc;
static irgreturn_t uart_read_irq_handler(int irq, void * dev_id)
    char c;
    printk("in read irq!!!\n");
    flag = 1;
    wake_up_interruptible(&uart_waitq);
```

```
c = puart2->urxh;
    myputchar(c);
    return IRQ_HANDLED;
}
static irqreturn_t uart_write_irq_handler(int irq, void * dev_id)
    static int i = 0;
    printk("in write irq!!! %d \n", i++);
    puart2->utxh = outputc;
    disable_irq_nosync(UART_TX);
    //disable_irq(UART_TX);
    return IRQ_HANDLED;
}
int uart_open(struct inode * inode, struct file * filp)
   int major = MAJOR(inode->i_rdev);
    int minor = MINOR(inode->i_rdev);
    int * p;
    int i;
    int ri;
    printk("uart open: major %d, minor %d\n", major, minor);
// puart = ioremap(0xe2900000, sizeof(USFR)); // uart0
// puart = ioremap(0xe2900000, 0x10000); // uart0
   puart = S3C24XX_VA_UART0;
   puart2 = ioremap(0xe2900c00, sizeof(USFR)); // uart3
// puart2 = S3C24XX_VA_UART1;
    p = (int *)puart;
    PRINT((int)p);
    for (i = 0; i < sizeof(USFR)/4; i++)
       PRINT(*p++);
// puart = (USFR *)(((int)puart) + 0xc000);
// puart->ufcon = 0; // fifo is important!
    p = (int *)puart2;
    PRINT((int)p);
    for (i = 0; i < sizeof(USFR)/4; i++)
        PRINT(*p++);
    puart2->ucon = 0x7c5;
    puart2->ubrdiv = 0x23;  // 115200
    puart2->udivslot = 0x808;  // 115200
    p = (int *)puart2;
```

```
PRINT((int)p);
   for (i = 0; i < sizeof(USFR)/4; i++)
    { PRINT(*p++);
#if 0
   puart->ulcon = 3;
   puart->ucon = 0x7c5;
// puart->ufcon = 0x111; // fifo is important!
   puart->umcon = 0;
   puart->ubrdiv = 0x23;  // 115200
   puart->udivslot = 0x808;  // 115200
#endif
    ri = request_irq(UART_RX, uart_read_irq_handler, 0, "read_irq", NULL);
        printk("request irq %d failed! ri = %d\n", UART_RX, ri);
        printk("request irq %d ok! ri = %d\n", UART_RX, ri);
   init_waitqueue_head(&uart_waitq);
    ri = request_irq(UART_TX, uart_write_irq_handler, 0, "write_irq", NULL);
        printk("request irq %d failed! ri = %d\n", UART_TX, ri);
   else
        printk("request irq %d ok! ri = %d\n", UART_TX, ri);
   printk("uart open finished!\n");
    return 0;
}
int uart_release(struct inode * inode, struct file * filp)
   printk("uart release\n");
   free_irq(UART_RX, NULL);
    free_irq(UART_TX, NULL);
   printk("free irq %d ok! \n", UART_RX);
   printk("free irq %d ok! \n", UART_TX);
   return 0;
}
#if 0
int uart_putchar(char c)
    while ((puart->utrstat & (1<<2)) == 0)
       ;
   puart->utxh = c;
#if 1
   while ((puart2->utrstat & (1<<2)) == 0)
       ;
   puart2->utxh = c;
```

```
#endif
    return 0;
}
#else
int uart_putchar(char c)
    // uart0 putchar using polling
#if 0
    while ((puart->utrstat \delta (1<<2)) == 0)
       ;
    puart->utxh = c;
#endif
    printk("uart putchar %c(%d)\n", c, c);
    // uart3 putchar using irq
    outputc = c;
    enable_irq(UART_TX);
    return 1;
}
#endif
int myputchar(char c)
    if (c == '\n')
       uart_putchar('\r');
    uart_putchar(c);
    return 0;
}
int uart_read(struct file * filp, char __user * buf, size_t count, loff_t *f_pos)
    printk("uart read\n");
    wait_event_interruptible(uart_waitq, flag != 0);
    flag = 0;
    return 0;
}
int uart_write(struct file * filp, const char __user * buf, size_t count, loff_t *f_pos)
{
    int i;
    printk("uart write\n");
    printk("buf = %c\n", buf[0]);
    printk("count = %d\n", count);
```

```
for (i = 0; i < count; i++)
        //myputchar(buf[i]);
        uart_putchar(buf[i]);
// myputchar(buf[0]);
    return count;
}
int uart_ioctl(struct inode * inode, struct file * filp, unsigned int cmd, unsigned long arg)
    printk("uart ioctl\n");
    printk("cmd = %d\n", cmd);
    if (cmd == 19200)
        puart->ubrdiv = 0xd5;
    if (cmd == 115200)
        puart->ubrdiv = 0x23;
    return 0;
}
struct file_operations uart_fops =
    .owner = THIS_MODULE,
    .open = uart_open,
    .release = uart_release,
    .write = uart_write,
    .read = uart_read,
    //.ioctl = uart_ioctl,
};
int uart_init(void)
    int rc;
    rc = register_chrdev(MA, "myuart", &uart_fops);
   if (rc < 0)
        printk("register chrdev failed! %d\n", rc);
        return -1;
    printk("uart init ok \n");
    return 0;
}
void uart_exit(void)
{
```

154 第16章 中断的概念

```
printk("uart exit ok \n");
unregister_chrdev(MA, "myuart");

return;
}

module_init(uart_init);
module_exit(uart_exit);
```

第 17 章

Linux 并发

17.1 并发的概念

17.1.1 并发类型

他们是互相配合的关系。

第 18 章

Linux 阻塞

18.1 阻塞的概念

18.1.1 并发类型

他们是互相配合的关系。