
ARHITECTURA SISTEMELOR DE CALCUL

UB, FMI, CTI, ANUL III, 2022-2023



MEMORII CACHE


Ce este memoria cache?

Este o memorie, rapida, intermediara, temporara, care stocheaza informatiile mai frecvent utilizate.


Informatia necesara UC este cautata mai intai in memoria cache si apoi in memoria principala.

Daca exista mai multe memorii chache (ierarhizate) atunci informatia este cautata, mai inatai in memoriile cache, in ordine ierarhica, si apoi daca nu este gasita, in memoria principala


Arhitecturi cu memorii cache



(a) Memory hierarchy for server







```
Memtest86 v4.3.7
                              AMD Athlon II X3 440
CPU Clk : 3010 MHz
                              Pass 28% ##########
L1 Cache:
          128K
                35264 MB/s | Test 35% ################
L2 Cache: 512K
                15747 MB/s | Test #7 [Moving inversions, 32 bit pattern]
L3 Cache: None
                            | Testing: 1024K - 2008M
                                                      2007M of 1964M
Memory : 1964M
                  4158 MB/s | Pattern: fffffffff
CPU:
      012
                                       | CPUs Found: 3
                                                           CPU Mask: ffffffff
State: | WW
                                       | CPUs_Started: 3
                                                           CPUs_Active:
Time
      0:19:20
                Iterations: 3
                                 AdrsMode:64Bit
                                                  Pass:
                                                                Errors:
                                                                           0
                  Pass complete, no errors, press Esc to exit
         (c)configuration (Space)scroll_lock (Enter)scroll unlock
(ESC)exit
```

```
Memtest86 v4.3.7
                       Intel Core i7-9700K @ 3.60GHz
CPU C1k : 3601 MHz
                      ! Pass 7% ##
L2 Cache: 256K 125492 MB/s : Test #4 [Moving inversions, 8 bit pattern]
L3 Cache: 12288 67177 MB/s | Testing: 14G - 16G 2048M of 16G
Memory :
         16G 21230 MB/s : Pattern: 40404040
CPU:
     01234567
                             : CPUs Found: 8 CPU Mask: ffffffff
State: HHHH/HHH
                              Iterations: 1 AdrsMode:64Bit Pass: 0 Errors:
Time
     0:01:35
(ESC)exit (c)configuration (Space)scroll_lock (Enter)scroll_unlock
```

Cateva definiţii

cache hit:

 eveniment de identificare a informației cautate in memoria cache (succes)

cache miss:

 eveniment cauzat de lipsa informației cautate in memoria cache (insucces)

hit rate:

 Procentul de accesari cu succes a memoriei cache, din totalul accesarilor

miss rate:

Procentul de accesari fara succes a memoriei cache, din totalul accesarilor

Rata tipica de succes (hit rate): >=95%

Design simplu de memorie cache


Memoria cache este divizata in blocuri, de dimensiuni egale.

- Numarul de blocuri in memoria cache este, uzual, o putere a lui 2.
- Exemplu simplu
 - fiecare bloc conține un byte.
 - Index cu dimensiunea de 3 biti
 - 8 blocuri

8-bit data

Block

index





Fiecare memorie cache are atasat un controler de memorie. Ce face controlerul de memorie?

4 intrebari importante:

- 1. Cand este copiat un bloc de date, din memoria principala in cache, unde este plasat el?
- 2. Cum se stabileste daca un cuvant (bloc) este deja in cache, sau trebuie adus mai intai din memoria principala?
- 3. Cache-ul se poate umple.

Pentru a incarca un nou bloc, trebuie sa inlocuim unul existent!

Care va fi acela?

4. Cum se desfasoara o operație de scriere in memorie?

TIPURI DE MEMORIE CACHE

Memorie cache cu:

Mapare directa

Mapare complet asociativa

Mapare directa in seturi asociative

Memoria cache cu mapare directa (cea mai simpla structura)

Fiecarei adrese din memoria principala ii corespunde o poziție precisa in memoria cache.

Exemplu:


Memorie principala de 16 byte Memorie cache de 4 byte

vor fi mapate in blocul 0


Locațiile de memorie 1, 5, 9 si 13

vor fi mapate in blocul 1

Cum se calculeaza?




- Se foloseste operatorul de calculare a restului!
- Daca memoria cache contine 2^k blocuri atunci cuvantul aflat in memoria principala la adresa *i* va fi copiat in cache in locatia indicata de index:
 - $index = i \mod 2^k$
- (i%2k)
- In exemplul nostru
- adresa 14 va fi mapata
- in blocul 2.
- 14 mod 4 = 2



O cale echivalenta: identificarea celor mai putin semnificativi biţi din adresa In cazul nostru: ultimii 2 biti

Se poate observa ca adresa 14 (1110 in binar) este mapata in blocul 2 (10 in binar).

A lua cei mai putin semnificativi k biţi dintr-o valoare binara insemna a calcula mod 2^k .






Cum se gasesc datele in cache?

Prin folosirea metodei inverse: soluția este nedeterminata (nu este unica!)


De exemplu: blocul 2 din cache poate conține date de la adresele 2, 6, 10 sau 14.




Trebuie introdus in cache o informație suplimentara: tag-ul.


Suplineste lipsa informatiilor (restul de adresa)

Distinge locatia de memorie din care provine blocul.









Tag+Index=adresa



O informație suplimentara bitul de prezența (valid bit)

"lupta impotriva gunoiului"

In cache pot ramane informaţii din operaţiuni anterioare care nu mai sunt valide (de exemplu fac parte din alt program, cu execuţie finalizata, sau care au fost inlocuite in memoria principala)










Ce se intampla in cazul unui cache hit


- Cand CPU inițiaza citirea din memorie, adresa (m biți) este trimisa unui controler de cache.
 - Cei mai puțin semnificativi k biți sunt transformați in index (cache) si se deschide accesul catre blocul corespunzator.
 - Daca blocul este valid si tag-ul se potriveste cu cei mai semnificativi (m-k) biti informația va fi trimisa catre CPU (impreuna cu un semnal de hit).



Ce se intampla in caz de cache miss


 Daca CPU nu primeste semnalul hit, (adica primeste 0 si nu 1) initiaza operatiunea de citire din memoria de rang imediat inferior. (in cazul sistemului cu un singur cache, citeste direct din memoria principala)

Incarcarea unui bloc in cache





Memorii cache cu blocuri mai mari de 1 byte






Adrese de bloc

- Daca un bloc din cache are 2^n byte, putem sa divizam memoria principala in fragmente de 2^n byte.
- Pentru a determina adresa (indexul) blocului din cache, adresa din memoria principala i, se imparte la 2ⁿ (imparțire intreaga)


 $i/2^n$

- In exemplul nostru:
- Putem sa gandim o memorie principala de 16 byte ca o memorie cu 8 blocuri .

- De exemplu, adresele 12 si 13 corespund adresei de bloc 6, deoarece
- $\mathbf{12}/2 = 6$ and $\mathbf{13}/2 = 6$.











Localizarea datelor in cache

- Sa presupunem ca avem un cache cu 2^k blocuri continand 2ⁿ byte.
- Putem determina pozitia in cache a unui octet plecand de la adresa sa din memoria principala.
 - Cei mai putin semnificativi n biti vor determina offset-ul care decide pozitia octetului in bloc.
 - Cei k biti vor identifica unul din cele 2^k blocuri din cache (index)




In exemplul nostru folosim un cache cu 2² blocuri si 2¹ byte per bloc. Astfel conținutul adresei 13 (1101) va fi stocata in locatia 1 din blocul 2.







dinspre CPU



Un alt exemplu










Dezavantajele maparii directe

Daca programul utilizeaza succesiv adresele 2, 6, 2, 6, 2, ...,

Rezulta cache miss de fiecare data


Ingreuneaza accesul la memorie





Maparea complet asociativa

- Datele pot fi amplasate in orice bloc
 - tag = adresa completa




Maparea directa in seturi asociative


Blocurile sunt grupate in seturi. Datele sint inmagazinate orice bloc dintr-un set, dar intr-un anumit set.

1-way associativity 8 sets, 1 block each

2-way associativity 4 sets, 2 blocks each




4-way associativity 2 sets, 4 blocks each






- Cache cu 2^s seturi ,
- Fiecare set cu 2^x blocuri (2^x-way associative cache)
- Fiecare bloc cu 2ⁿ byte







2-way set associative cache








RA= read address










MMU="MEMORY MANAGEMENT UNIT"

Processor	Туре	Year of Introduction	L1 Cache ^a	L2 Cache	L3 Cache
IBM 360/85	Mainframe	1968	16-32 kB	_	_
PDP-11/70	Minicomputer	1975	1 kB	-	_
VAX 11/780	Minicomputer	1978	16 kB	_	-
IBM 3033	Mainframe	1978	64 kB	_	_
IBM 3090	Mainframe	1985	128–256 kB	_	-
Intel 80486	PC	1989	8kB	_	-
Pentium	PC	1993	8 kB/8 kB	256–512 kB	_
PowerPC 601	PC	1993	32 kB	_	-
PowerPC 620	PC	1996	32 kB/32 kB	_	-
PowerPC G4	PC/server	1999	32 kB/32 kB	256 kB to 1 MB	2 MB
IBM S/390 G6	Mainframe	1999	256 kB	8 MB	-
Pentium 4	PC/server	2000	8 kB/8 kB	256 kB	-
IBM SP	High-end server/ supercomputer	2000	64 kB/32 kB	8 MB	-
CRAY MTA ^b	Supercomputer	2000	8kB	2 MB	-
Itanium	PC/server	2001	16 kB/16 kB	96 kB	4 MB
Itanium 2	PC/server	2002	32 kB	256 kB	6 MB
IBM POWER5	High-end server	2003	64 kB	1.9 MB	36 MB
CRAY XD-1	Supercomputer	2004	64 kB/64 kB	1 MB	-
IBM POWER6	PC/server	2007	64 kB/64 kB	4 MB	32 MB
IBM z10	Mainframe	2008	64 kB/128 kB	3 MB	24–48 MB
Intel Core i7 EE 990	Workstation/ server	2011	6×32 kB/ 32 kB	1.5 MB	12 MB
IBM zEnterprise 196	Mainframe/ server	2011	24×64 kB/ 128 kB	24×1.5 MB	24 MB L3 192 MB L4






Core	Cache Type	Cache Size (kB)	Cache Line Size (words)	Associativity	Location	Write Buffer Size (words)
ARM720T	Unified	8	4	4-way	Logical	8
ARM920T	Split	16/16 D/I	8	64-way	Logical	16
ARM926EJ-S	Split	4-128/4-128 D/I	8	4-way	Logical	16
ARM1022E	Split	16/16 D/I	8	64-way	Logical	16
ARM1026EJ-S	Split	4-128/4-128 D/I	8	4-way	Logical	8
Intel StrongARM	Split	16/16 D/I	4	32-way	Logical	32
Intel Xscale	Split	32/32 D/I	8	32-way	Logical	32
ARM1136-JF-S	Split	4-64/4-64 D/I	8	4-way	Physical	32

ARM





ARM

