PUCY MP_02

Kacper Szkudlarek, Maciej Stefańczyk

 $26~\mathrm{maja}~2010$

Spis treści

1		lizacja ogólna	2
	1.1	Treść zadania	2
	1.2	Założenia projektowe	2
	1.3	Schemat blokowy układu	4
2	Opi	s komponentów	5
	2.1	Moduł CPU	5
		2.1.1 Wczytywanie instrukcji, operandów i rejestrów	5
		2.1.2 Opis stanów procesora	6
	2.2	Pamięci wewnętrzne	6
		2.2.1 Pamięć RAM	6
		2.2.2 Pamięć ROM	7
	2.3	Moduł operacji złożonej – mnożenie Bootha	8
	2.4	Moduł wejścia – klawiatura PS/2	9
	2.5		10
		2.5.1 Moduł zamiany liczb U2 na BCD	11
	2.6	Moduł testowy – wyprowadzanie danych w postaci binarnej	11
3	Ass	embler	12
	3.1	Opis	12
	3.2	Instrukcja użycia	
		3.2.1 Definicja języka	
			13
			14
	3.3		14
4	Kor	ly źródłowe	L7
-			17
			38

Rozdział 1

Realizacja ogólna

1.1 Treść zadania

Zadanie polegało na zaprojektowaniu 8-bitowego mikrokontrolera ogólnego przeznaczenia, wyposażonego w kilka wbudowanych podzespołów (pamięć ROM, pamięć RAM, układ wejściowy wczytujący dane z klawiatury, układ wyjściowy drukujący dane na drukarce) oraz umożliwiającego podłączanie kolejnch podzespołów poprzez wyprowadzoną na zewnątrz szynę systemową. Bloki funkcjonalne mikrokontrolera powinny być zaprojektowane jako niezależne elementy współpracujące ze sobą za pośrednictwem wewnętrznej, trójstanowej szyny systemowej.

1.2 Założenia projektowe

Dane wejściowe i wyjściowe wprowadzane i wypisywane są w postaci 4 znaków ASCII w postaci ZDDD, wyznaczających wartość dziesiętną ze znakiem z przedziału [-128, +127]. Dane na wejściu podawane są bez błędów, jednak mimo tego zabezpieczyliśmy się przed podaniem liczb spoza zakresu.

Zestaw instrukcji

Procesor powinien obsługiwać następujący zestaw poleceń: (patrz też: 3.3)

• Instrukcje sterujące

STOP

Zatrzymanie wykonywania programu, wyjście z tego stanu możliwe jedynie przez reset układu.

RESET

Powrót programu do pierwszej instrukcji. $PC \le 0$

JMP A

Skok bezwarunkowy pod adres A (8 bitów). $PC \le A$

JZ Rd A

Skok warunkowy pod adres A. Rd == 0 => PC <= A

• Operacje arytmetyczne i logiczne

ADD Rd, Ra, Rb

Dodawanie. $Rd \le Ra + Rb$

SUB Rd, Ra, Rb

Odejmowanie. $Rd \ll Ra - Rb$

MUL Rd, Ra, Rb

Mnożenie (wykonywane metodą Bootha). $Rd \ll Ra * Rb$

AND Rd, Ra, Rb

Iloczyn bitowy. $Rd \ll RaandRb$

OR Rd, Ra, Rb

Suma bitowa. $Rd \ll RaorRb$

• Operacje na pamięci oraz wejścia/wyjścia

LDI Rd, D

Załadowanie wartości do rejestru Rd. $Rd \le D$

LD Rd, Ra, Rb

Wczytanie danych z pamięci spod adresu wskazywanego przez rejestry Ra i Rb. Rd <= (RaRb)

STORE Rd, A

Zapisanie zawartości rejestru Rd do pamięci pod adres A (16-bitowy). Rd => (A)

IN Rd, A

Wczytanie do rejestru Rd danych z urzadzenia wejściowego o adresie A (8-bitowy). Rd <= IN(A)

OUT Rd, A

Wyprowadzenie zawartości rejestru Rd do urzadzenia wyjściowego o adresie A (8-bitowy). Rd => OUT(A)

Wszystkie operacje wykonywane są na liczbach 8-bitowych zapisanych w kodzie U2. Mikrokontroler posiada 8 rejestrów ogólnego przeznaczenia (R0..R7).

Szyna systemowa

Szyna systemowa składa się z 3 grup sygnałów: linii adresowych (16 bitów), linii danych (8 bitów) oraz sygnałów sterujących, które dokładniej opisane są niżej.

/RD Sygnał żądania odczytu danych

/WR Sygnał żądania zapisu danych

/MREQ Sygnał żądania dostępu do przestrzeni adresowej pamięci (16 bitów)


/IOREQ Sygnał żądania dostępu do przestrzeni adresowej wejścia/wyjścia (8 bitów)

WT Sygnał oczekiwania sygnalizujący trwającą operację, procesor powinien zaczekać

Dodatkowo do każdego komponentu doprowadzone są sygnały GEN (zegar systemowy 40MHz) oraz CR (asynchroniczne zerowanie układu).

1.3 Schemat blokowy układu

Na rysunku 1.1 przedstawiony został schemat blokowy zaprojektowanego układu. Każdy bloczek oznacza w ogólnosci pojedynczy moduł systemu (zaprojektowany osobno i niezależnie od pozostałych). Bloczki zawarte wewnątrz innych są ich częścią składową i poza nimi nie ma do nich dostępu (np. blok mnożenia i rejestry CPU, zamiana postaci U2 na format BCD w układzie wyjściowym).



Rysunek 1.1: Ogólny schemat blokowy projektowanego układu.

Rozdział 2

Opis komponentów

2.1 Moduł CPU

2.1.1 Wczytywanie instrukcji, operandów i rejestrów

Główny moduł mikrokontrolera został zaimplementowany w postaci jednej maszyny stanów, której poszczególne stany są dokładniej omówione w dalszj części opisu. Przy projektowaniu została podjęta decyzja, że zamiast warunkowego pobieraniadrugiego i ewentualnie trzeciego bajtu z pamięci w zależności od instrukcji, a także od warunkowego pobierania wartości z rejestrów, zawsze będą pobierane 3 słowa z pamięci i odczytywane trzy rejestry. Działa to w sposób następujący:

- Z pamięci odczytywane jest pierwsze słowo (zawierające kod rozkazu i ewentualnie numer rejestru)
- Z pamięci odczytywane jest drugie słowo, a jednoczeście do zmiennej pomocniczej wczytywana jest zawartość rejestru o numerze zakodowanym w pierwszym słowie
- Z pamięci wczytywane jest trzecie słowo, a z rejestrów wczytywane są te o numerach zakodowanych w drugim słowie

W ten sposób zawsze do trzech zmiennych IC1..IC3 wczytywane są trzy słowa z pamięci programu, a do zmiennych TMP0..TMP2 wczytywana jest zawartość trzech rejestrów. Dzięki temu w późniejszym etapie przy wykonywaniu instrukcji wszystkie potrzebne dane są już przygotowane i wykonanie operacji najczęściej sprowadza się do zapisania wyniku do pamięci i odpowiedniego zwiększenia licznika rozkazów PC. Jeśli instrukcja, którą obsługujemy jest krótsza niż 3 słowa (a większość jest), to po zwiększeniu PC "niewykorzystane" słowa zostaną ponownie wczytane i zinterpretowane przez następną komendę.

Niewątpliwą zaleta takiego rozwiązania jest duże uproszczenie funkcji każdej instrukcji, przy poświęceniu niewiele dłuższego czasu na obsługę całego cyklu (różnica jest praktycznie niezauważalna, a w niektórych przypadkach rozwiązanie zastosowane przez nas jest szybsze od pobierania kolejnych słów instrukcji i wczytywania zawartości rejestrów już w funkcji obsługi danej instrukcji).

2.1.2 Opis stanów procesora

Pojedynczy cykl pracy procesora, a więc przejście od wczytania instrukcji i operandów aż do jej wykonania i zapisania wyników, moze wymagać przejścia przez następujące stany:

ST0

Sprawdzenie, czy nie został ustawiony sygnał STOP (poprzez wykonanie instrukcji STOP bądź niedozwoloną sekwencję sterującą), oraz pobranie z pamięci słowa spod adresu wskazywanego przez PC.

ST1

Odczekanie ustalonej liczby taktów na ustalenie się danych odczytanych z pamięci¹

ST2

Zapisanie danych do odpowiednich zmiennych pomocniczych (dane wczytane z pamięci do zmiennych IC1..IC3, wczytanie zawartości odpowiednich rejestrów do zmiennych TMP0..TMP2)

ST3

Interpretacja oraz wykonanie instrukcji wczytanej z pamięci. Wszystkie operandy sa już wczytane, a więc w większości przypadków wymagane jest jedynie zapisanie wyniku odpowiedniego działania do pamięci bądź do rejestru. W przypadku operacji wymagających odczekania na sygnał WAIT jest to realizowane już wewnątrz danego bloku instrukcji.

ST_WAIT

Stan oczekiwania przed rozpoczęciem nowego cyklu pracy, wykorzystywany podczas zapisu wyników wykonania poprzedniej instrukcji do pamięci.

Kod modułu został umieszczony na listingu 4.1.

2.2 Pamięci wewnętrzne


Do realizacji pamieci wewnętrznych zostyały wykorzystane moduly zawarte w bobliotece LPM firmy Altery. Bilbioteka zawiera konfigorowalne definicje podtsawowych, najczęściej używanych bloków funkcjonalnych, które można zrealizować na układach FPGA.

2.2.1 Pamięć RAM

Do realizacji pamieci RAM został użytu moduł lpm_ram_dq. Jest to pamieć RAM z rozdzielonym wejściem i wyjściem. Może być używana jako pamięć synchroniczna lub asynchroniczna. W projekcie pamieć została zdefiniowana jako synchroniczna. Synchronizowany jest dostęp do danych, jak i szyny adresowej. Sygnałem synchronizującym operacje zapisu i odzcytu danych jest zegar systemowy. Ponieważ szyna danych, do której podłączny jest moduł, jest trójstanowa, niezbędne było także takie skonfigurwowanie elementy, by

¹Podczas testów okazało się, że pamięć nie nadąża z ustawieniem danych na liniach, przez co procesor dostawał błędne odczyty

w momencie, gdy nie jest odpowiednio wysterowany do pracy, pozostawiał szynę danych wolną dla innych modułów.



Rysunek 2.1: Przebiegi czasowe na poszczególnych liniach modułu pamięci RAM.


Kod modułu został umieszczony na listingu 4.2.

2.2.2 Pamięć ROM

Pamięć ROM równierz w oparciu o moduł z bibliteki LPM - lpm_rom. Moduł może być używany zarówneo jako pamięć synchroniczna i asynchroniczna. W projekcie pamieć zostałą użyta w postaci asynchronicznej. Sterowany jest jedynie dostęp modułu do trójstanowej szyny danych. W momencie, gdy nie następuje odczyt danych, moduł przechodzi w stan wysokiej impedancji, pozostawiajać wolny dostęp do szyny danych. W symulacji 2.2 użyty został następujący plik konfiguracyjny zawartosci pamięci:

Listing 2.1: Plik źródłowy dla symulacji 2.2

Kod modułu został umieszczony na listingu 4.3.



Rysunek 2.2: Przebiegi czasowe na poszczególnych liniach modułu pamięci ROM.

2.3 Moduł operacji złożonej – mnożenie Bootha

Algorytm Bootha jest wykorzystywany do mnożenia dwóch liczb binarnych zapisanych w postaci U2.

Algorytm polega na sukcesywnym dodawaniu do sumy częściowej P jednej z dwóch predefiniowanych wartości – A bądź S. Oznaczmy przez m i r mnożną i mnożnik naszego działania, a przez n ich ilość bitów.

- 1. Ustalenie początkowych wartości A, S i P (każde z nich powinno być długości 2n+1 bitów)
 - (a) Wypełnienie najstarszych n bitów liczby A wartością m, pozostałe bity zerujemy (A = $\{m, 0..0\}$)
 - (b) Wypełnienie najstarszych n bitów liczby S wartością -m (w dopełnieniu do 2), pozostałe bity zerujemy (S = {-m, 0..0})
 - (c) Wypełniamy najstarsze bity P zerami, następnie wstawiamy liczbę r, a najmłodszy bit ustawiamy na 0 (P = {0..0, r, 0})
- 2. Jeśli dwa najmłodsze bity sumy częściowej P wynoszą:
 - (a) 01: P = P + A
 - (b) 10: P = P + S
 - (c) 00 lub 11: P pozostaje bez zmian
- 3. Przesunięcie arytmetyczne P o jeden bit w prawo
- 4. Powtórzenie kroków od 2 i 3 w sumie n razy


5. Wynikiem mnożenia jest P po usunięciu najmłodszego bitu (przesunięciu bitowym w prawo)

W projekcie mnożenie zostało zrealizowane jako osobny blok funkcjonalny, do którego podawane są mnożna i mnożnik. Blok ten posiada własny sygnał WAIT oznaczający trwające obliczenia, a po ich zakończeniu wynik jest udostępniany przy pomocy odpowiednich sygnałów. Obie liczby na wejściu muszą być tej samej długości (w projekcie przyjęto n=8, ale łatwo jest to zmienić), wynik natomiast jest dwukrotnie dłuższy (ze względu na architekturę projektowanego mikrokontrolera odczytywane jest tylko 8 młodszych bitów).


Kod modułu został umieszczony na listingu 4.4.

2.4 Moduł wejścia – klawiatura PS/2

Moduł odpowiada za komunikację układu z urządzeniami zewnętrznymi za pomocą portu PS2. Transmisja danych przychodzących synchronizowana jest poprzez zewnętrzny zegar (ok. 15 kHz) dostarczany przez urządzenie komunikujące się z układem. Wewnętrzna struktura modułu oparta jest o maszynę stanów taktowana wewnętrznym sygnałem (ok. 20 MHz). Maszyna stanów bada kolejność wprowadzanych znaków, jeżeli jest poprawna, wprowadzana liczba konwertowana jest na U2. Konwersja odbywa się poprzez sumowanie odpowiednio przemnożonych kolejnych cyfr dziesiętnych wprowadzanej liczby i odpowiednie ustawienie bitu znaku, jeżeli liczba należy do przedziału [-128; 127]



Rysunek 2.3: Przebiegi czasowe na liniach portu PS/2 podczas transmisji pojedynczego znaku z klawiatury.




Rysunek 2.4: Przebiegi czasowe na liniach modułu PS2 (odczytanie 3 znaków z portu).


Kod modułu został umieszczony na listingu 4.5.

2.5 Moduł wyjścia – drukarka LPT

Moduł odpowiada za komunikację z urządzeniami zewnętrznymi przy użyciu portu LPT. Moduł oparty jest o maszynę stanów taktowaną wewnętrznym zegarem (ok. 20 MHz). Poszczególne stany automatu odpowiadają etapom transmisji danych poprzez łącze równoległe. Moduł korzysta z opisanego poniżej modułu służącego do konwersji liczb z postaci U2 do BCD. Transmisja danych opiera się o wystawianie i utrzymywanie sygnałów sterujących zgodnie wymogami czasowymi transmisji (rys. 2.5), a także badanie stanu linii sterujących wejściowych. Moduł dokonuje także zamiany poszczególnych znaków liczby w postaci BCD na ich odpowiedniki w kodzie ASCII, które są następnie wysyłane do urządzenia zewnętrznego (drukarki zgodnej ze standardem Centronix).



Rysunek 2.5: Przebiegi czasowe na najważniejszych liniach portu LPT podczas wysyłania danych.




Rysunek 2.6: Wynik symulacji modułu LPT. Na wejście (LPT_DATA) podana została liczba 123. Widać 6 cykli zapisu do drukarki (inicjowane zmianą sygnału LPT_STROBE) oraz oczekiwanie na zakończenie cyklu pracy aż do zdjęcia sygnałów LPT_WR oraz LPT_IOREQ.

Kod modułu został umieszczony na listingu 4.6.

2.5.1 Moduł zamiany liczb U2 na BCD

Pierwszym krokiem konwersji liczb jest sprawdzenie i zapisanie znaku liczby w kodzie U2 i zamiana jej wartości bezwzględnej na liczbę w postaci NKB. Liczba z postaci NKB do postaci BCD konwertowana jest za pomocą algorytmu Shitf and Add 3 . Ogólna zasada działania algorytmu opiera się na stworzeniu bufora odpowiadającego sumarycznej wielkości znaków wyjściowych (u nasz 10 bit, po 4 bit na dziesiątki i jedności, 2 bity na cyfrę setek) i odpowiednim wsuwaniu z prawej strony liczby binarnej i testowaniu jej wartości. Jeżeli wartość kolumnie odpowiadającej którejś z cyfr liczby dziesiętnej jest większa bądź równa 5 to do tej kolumny dodajemy 3. Po wsunięciu wszystkich bitów konwertowanej liczby algorytm się kończy. W każdej z kolumn otrzymujemy wartość binarnie zapisaną wartość dziesiętną danej cyfry.



Rysunek 2.7: Symulacja działania modułu zamiany liczb na postać BCD.

Kod modułu został umieszczony na listingu 4.7.

2.6 Moduł testowy – wyprowadzanie danych w postaci binarnej

W czasie testowania stworzonego mikrokontrolera powstał jeszcze jeden dodatkowy moduł testowy. Pozwala on na wyprowadzanie 8-bitowej danej w postaci binarnej na zewnątrz. Do modułu tego może zostać podłączony dowolny moduł (systemu SML3) potrafiący wyświetlić takie dane, np. wyświetlacz 7-segmentowy (dane zostaną pokazane w formie dwóch cyfr szesnastkowych) bądź zestaw diod LED (wtedy każda dioda będzie odpowiadała stanowi jednego z bitów).

Moduł okazał się potrzebny w sytuacji, kiedy niezbędne było podglądanie i "zamrażanie" stanu jednej ze zmiennych w układzie, która jedynie przez krótki czas przechowywała wynik obliczeń, a po za nim zawsze się zerowała (a więc proste jej wyprowadzenie na zewątrz nie dawało zadowalających rezultatów).

Kod modułu został umieszczony na listingu 4.8.

Rozdział 3

Assembler

3.1 Opis

W celu ułatwienia testowania układu stworzony został prosty program mający na celu tłumaczenie kodu programu z postaci źródeł assemblera na pliki .mif wczytywane przez program Quartus. Program, pomimo swojej prostoty, w znaczący sposób skrócił czas tworzenia programów testowych, a także wyeliminował potencjalne błędy mogące powstać podczas ręcznego uzupełniania zawartości ROMu.

Prostota programu nie oznacza jednak, że jest on bardzo ograniczony. Wręcz przeciwnie – został napisany w sposób umożliwiający bardzo łatwe zaadaptowanie go do różnych architektur i zestawów instrukcji. Poprzez modyfikację pliku z definicją języka można zmienić długość kodów operacji, dodać nowe instrukcje, modyfikować ilość rejestrów wewnętrznych procesora, tworzyć nowe typy instrukcji (różne ilości i typy operandów).

3.2 Instrukcja użycia

3.2.1 Definicja języka

Plik z definicją języka podzielony jest na 3 sekcje:

- definicja instrukcji
- definicja rejestrów
- definicja typów instrukcji

Każdy z sektorów musi zaczynać się liczbą oznaczającą ilość jego wpisów, a cały plik nie powinien zawierać pustych linii. Każdy wpis powinien być umieszczony dokładnie w jednej linii.

Definiowanie instrukcji

Ogólna postać definicji pojedynczej instrukcji składa się z 3 części:

- Kod operacji w postaci binarnej wstawiany jest bezpośrednio w pliku wynikowym. Jego długość nie jest okreslona, ale dla danego typu instrukcji powinna być stała (każda instrukcja powinna w sumie składać się z pełnych bajtów).
- Mnemonik instrukcji tekstowy odpowiednik instrukcji używany w kodach źródłowych, podczas parsowania zastępowany odpowiednim kodem.
- Typ instrukcji jeden z typów określonych w 3 sekcji pliku z definicją języka. Określa ilość i typy parametrów dla danej instrukcji.

Rejestry procesora

W drugiej sekcji zawarta jest prosta definicja rejestrów dostepnych dla danej architektury. Każda linia składa się z nazwy symbolicznej rejestru i następujągo po niej binarnego kodu daneg rejestru (który wykorzystywany jest podczas tworzenia pliku wynikowego jako część instrukcji).

Definiowanie typów instrukcji

Trzecia sekcja pliku z definicją języka zawiera zdefiniowane typy instrukcji (do nich własnie odnoszą się typy z sekcji pierwszej). Każdy typ składa się z 2 głównych części: liczbiwego kodu typu oraz definicji składni instrukcji danego typu.

Definicja składni może zawierać jeden bądź wiele elementów składowych, z których kazdy oznacza, jak wynikowo powinna zostać złozona instrukcja, a także jakiego typu parametry są dozwolone. Możliwe wartości do wstawienia w tym miejscu to:

- OPCODE kod instrukcji (mnemonik w kodzie źródłowym, binarny kod operacji w pliku wynikowym)
- Rd symboliczna nazwa jednego z rejestrów, zamieniana na jego kod w pliku wynikowym
- IM8 liczba całkowita (w postaci dziesiętnej bądź szesnastkowej poprzedzonej '0x'), w pliku wynikowym zapisywana w postaci 8-bitowej
- IM16 jak IM8, tyle że w pliku wynikowym zamieniana na liczbę 16-bitową
- 0 w tym miejscu w pliku wynikowym zostanie wstawione jedno 0, nie wpływa na postać instrukcji w kodzie źródłowym. Używane do wyrównywania instrukcji do wielokrotności 8 bitów.

3.2.2 Pliki źródłowe

Format plików źródłowych jest dość prosty, podobny do standardowych plików assemblera. Instrukcje zapisywane są przy pomocy kodów określonych w definicji języka, argumenty oddzielone mogą być przecinkiem, spacją, tabulatorem bądź dowolną ich kombinacją.

Komentarze dostępne są jedynie w wersji całej linii (linia komentarza powinna zaczynać się od średnika). Wszystkie komentarze umieszczone na początku pliku przed pierwszą

linią z kodem bądź przed pierwszą pustą linią są umieszczane na początku pliku wynikowego, pozostałe komentarze umieszczane są w pliku wynikowym bezpośrednio przed kodem wygenerowanym z następnej instrukcji.

3.2.3 Kompilacja

W celu kompilacji programu napisanego w assemblerze do postaci pliku .mif (wczytywanego przez program Quartus jako zawartość pamięci) należy wydać następującą komendę:

asm plik [OPCJE]

przy czym opcje mogą być następujące:

-o nazwa_pliku

Określenie nazwy pliku wynikowego (jeśli nie zostanie okrślona domyślnie zapisany zostanie plik none.mif)

-hc

Usunięcie komentarzy z pliku wynikowego (domyślnie komentarze z kodu źródłowego są przepisywane do pliku wynikowego)

-hi

Usunięcie przepisywania instrukcji z pliku źródłowego do pliku wynikowego (domyślnie instrukcje umieszczane są w komentarzach przed wygenerowanym z nich kodem)

--help

Wyświetlenie pomocy

3.3 Przykłady

Assembler dla procesora z projektu

Listing 3.1: Definicja języka

```
1 14
2 00000 STOP 0
3 00001 RESET 0
4 00010 JMP 1
5 00011 JZ 2
6 00100 ADD 3
7 00101 SUB 3
8 00110 LD 3
9 01000 OR 3
10 01001 AND 3
11 01010 LDI 2
12 01011 IN 2
13 01100 OUT 2
14 01110 STORE 4
```

```
15 10100 MUL
16 8
         000
17 RO
         001
18 R1
         010
19 R2
         011
20 R3
         100
21 R4
22 R5
         101
23 R6
         110
24 R7
         111
25 5
         OPCODE 0 0 0
26 0
         OPCODE 0 0 0 IM8
27 1
28 2
         OPCODE Rd IM8
29 3
         OPCODE Rd O Rd O Rd
30 4
         OPCODE Rd IM16
```

Dostępnych jest 14 instrukcji 5 typów, każda z nich ma 5-bitowy kod. Procesor wyposażony jest w 8 rejestrów, każdy z nich o 3-bitowym kodzie. Typy instrukcji można przetłumaczyć następująco:

 instrukcja składa się jedynie z samego kodu operacji, pozostałe zera służą do dopełnienia długości kodu wynikowego do wielokrotności 8 bitów. Instrukcja bezargumentowa.

Przykład: STOP – zatrzymanie wykonywania programu

1. instrukcja posiadająca jeden argument typu całkowitoliczbowego, 8 bitowego.

Przykład: JMP 0x20 – skok bezwarunkowy pod podany adres

2. instrukcja posiadająca dwa argumenty – w kolejności symbol rejestru oraz stałą liczbową 8-bitową.

Przykład: LDI R3, -123 – załadowanie do rejestru R3 wartości -123

- 3. instrukcja posiadająca 3 argumenty, wszystkie będące symbolami rejestrów.
 - Przykład: ADD R2, R3, R4 dodanie rejestrów R3 i R4, umieszczenie wyniku w rejestrze R2
- 4. instrukcja posiadająca dwa argumenty symbol rejestru oraz stała liczbową 16-bitową.

Przykład: STORE R5, 0x1234 – zapisanie wartości rejestru R5 do pamięci RAM pod adres 0x1234.

Listing 3.2: Przykładowy kod programu

```
R1, -1
        ΙN
7
               R2, R1, R0
        ADD
               R2, 0
        OUT
               R1, -1
        ΙN
10
               R3, R1, R2
        MUL
11
               R3, 0
        OUT
12
14; stop operation
        STOP
```

Listing 3.3: Plik wynikowy dla źródła z listingu 3.2

```
1 -- Simple test program for VHDL general-purpose CPU
2 -- Authors:
     Maciej Stefanczyk
       Kacper Szkudlarek
5 WIDTH = 8;
6 DEPTH = 32;
7 ADDRESS_RADIX = DEC;
8 DATA_RADIX = BIN;
10 CONTENT BEGIN
11 -- 6: IN
             RO , -1
       0 :
              01011000;
        1:
              11111111;
14 -- 7: IN
              R1, -1
        2:
              01011001;
        3 :
              11111111;
17 -- 8: ADD R2, R1, R0
        4 :
              00100010;
18
        5:
              00010000;
19
20 -- 9: OUT
              R2, 0
        6:
              01100010;
        7:
              0000000;
23 -- 10: IN
              R1, -1
     8:
              01011001;
        9:
              11111111;
26 -- 11: MUL R3, R1, R2
       10 :
              10100011;
       11 :
              00010010;
29 -- 12: OUT
              R3, 0
        12 : 01100011;
30
        13 : 00000000;
32 -- stop operation
33 -- 15: STOP
34
       14 : 00000000;
35 END;
```

Rozdział 4

Kody źródłowe

4.1 Mikrokontroler

Listing 4.1: cpu.vhd

```
-- CPU module
5 library ieee;
6 use ieee.std_logic_1164.all;
7 use ieee.std_logic_arith.all;
9 library lpm;
10 use lpm.lpm_components.lpm_ram_dp;
12 entity cpu is
13 port ( CPU_CR : in std_logic;
          CPU_GEN : in std_logic;
          CPU_DATA : inout std_logic_vector (7 downto 0);
          CPU_ADDR : buffer std_logic_vector (15 downto 0);
          CPU_MREQ : buffer std_logic;
          CPU_IOREQ : buffer std_logic;
18
          CPU_RD : buffer std_logic;
19
          CPU_WR : buffer std_logic;
          CPU_WT : in std_logic);
22 end entity cpu;
_{\rm 24} architecture cpu of cpu is
25 COMPONENT booth_multiply is
      GENERIC ( n : INTEGER := 8 );
      PORT
27
      (
                        IN STD_LOGIC_VECTOR(n-1 DOWNTO 0);
                       IN STD_LOGIC_VECTOR(n-1 DOWNTO 0);
                       OUT STD_LOGIC_VECTOR(2*n-1 DOWNTO 0);
          WYN
                       OUT STD_ULOGIC;
          MUL_WT
          MUL_GEN :
                       IN STD_ULOGIC;
          MUL_CR :
                       IN STD_ULOGIC;
```

```
MUL
              : IN STD_ULOGIC
      );
37 END COMPONENT booth_multiply;
39 type stany is (STO, ST1, ST2, ST3, ST4, ST5, ST6, ST7, ST_WAIT);
40 shared variable STAN : stany;
42 -- sterowanie pamiecia rejestrow
43 shared variable REG_A : std_logic_vector (2 downto 0);
44 shared variable REG_D : std_logic_vector (2 downto 0);
45 shared variable D_A : std_logic_vector (7 downto 0);
46 shared variable R_D : std_logic_vector (7 downto 0);
47 shared variable WR_ENA : std_logic;
49 -- instruction cache
50 shared variable IC1 : std_logic_vector (7 downto 0);
51 shared variable IC2 : std_logic_vector (7 downto 0);
52 shared variable IC3 : std_logic_vector (7 downto 0);
54 -- register cachce
55 shared variable TMPO : std_logic_vector (7 downto 0);
56 shared variable TMP1 : std_logic_vector (7 downto 0);
57 shared variable TMP2 : std_logic_vector (7 downto 0);
59 shared variable TMP : std_logic;
61 -- OUT_LPT
62 shared variable OUT_WT: std_logic;
64 -- IN_PS2
65 shared variable IN_WT: std_logic;
67 -- mnozarka
68 shared variable B_M : std_logic;
69 shared variable M_WT : std_logic;
70 shared variable M_WY : std_logic_vector (7 downto 0);
72 -- flaga ustawiana po instrukcji STOP, zawiesza dzialanie procesora
73 shared variable STOP : std_logic;
75 -- program counter
76 shared variable PC: integer range 0 to 63;
78 -- pomocnicze liczniki
79 shared variable CNT : std_logic_vector(1 downto 0);
80 -- shared variable DELAY : integer := 0;
81 shared variable DELAY : std_logic_vector(2 downto 0) := "000";
83 -----
84 -- funkcje pomocnicze
85 -----
86 function READ_REG(ADR : in std_logic_vector) return std_logic_vector is
87 begin
REG_A := ADR;
```

```
return (D_A);
90 end function READ_REG;
92 function WRITE_REG(ADR : in std_logic_vector; D : in std_logic_vector)
      return std_logic is
93 begin
       R_D := D;
       REG_D := ADR;
95
       WR_ENA := '1';
96
       return('1');
97
98 end function WRITE_REG;
100 function READ_RAM(ADR : in std_logic_vector) return std_logic is
101 begin
       CPU_ADDR <= ADR;
       CPU_RD <= '0';
103
       CPU_WR <= '1';
104
       CPU_MREQ <= '0';
105
       CPU_IOREQ <= '1';
       return('1');
108 end function READ_RAM;
110 function WRITE_RAM(ADR : in std_logic_vector) return std_logic is
111 begin
       CPU_ADDR <= ADR;
112
       CPU_RD <= '1';</pre>
113
       CPU_WR <= '0';
       CPU_MREQ <= '0';
115
       CPU_IOREQ <= '1';
116
       return('1');
117
118 end function WRITE_RAM;
119
120 function WRITE_OUT(ADR : in std_logic_vector) return std_logic is
       CPU\_ADDR \le (x"00" \& ADR);
122
       CPU_RD <= '1';</pre>
123
       CPU_WR <= '0';
124
       CPU_MREQ <= '1';
125
       CPU_IOREQ <= '0';
126
       return('1');
127
128 end function WRITE_OUT;
130 function READ_IN(ADR : in std_logic_vector) return std_logic is
131 begin
       CPU\_ADDR \leftarrow (x"00" \& ADR);
132
       CPU_RD <= '0';</pre>
133
       CPU_WR <= '1';
134
       CPU_MREQ <= '1';</pre>
135
       CPU_IOREQ <= '0';
136
       return('1');
138 end function READ_IN;
139
140 begin
```

```
141 mulO: booth_multiply port map ( M => TMP1, R => TMP2, WYN(7 downto 0)
      => M_WY, MUL_WT => M_WT, MUL_GEN => CPU_GEN, MUL_CR => CPU_CR, MUL
      => B_M);
143 regA: lpm_ram_dp
           generic map (LPM_WIDTH => 8, LPM_WIDTHAD => 3, LPM_NUMWORDS =>
144
               8,
                    LPM_INDATA => "REGISTERED", LPM_OUTDATA =>
145
                        "UNREGISTERED",
                    LPM_RDADDRESS_CONTROL => "UNREGISTERED",
146
                    LPM_WRADDRESS_CONTROL => "REGISTERED")
147
           port map ( rdaddress => REG_A, q => D_A,
148
                         wraddress => REG_D, data => R_D, wren => WR_ENA,
149
                            wrclken => '1', wrclock => CPU_GEN);
150
151
152 pO: process (CPU_GEN, CPU_CR) is
       begin
           if(CPU_CR = '0') then
                PC := 0; -- poczatek adresow pamieci ROM
155
                CNT := "00";
156
                CPU_DATA <= (others => 'Z');
157
                CPU_RD <= '1';
                CPU_WR <= '1';
159
                CPU_MREQ <= '1';
160
                CPU_IOREQ <= '1';
                STAN := STO;
162
                STOP := '0';
163
           elsif (rising_edge(CPU_GEN)) then
164
165
                case STAN is
166
167
                    when STO \Rightarrow --jesli PC < od 32 (max pamieci), odczyt
168
                        instrukcji z ROM
                         IF (STOP = '1') THEN
169
                             STAN := STO;
170
                         ELSE
171
                             STAN := ST1;
172
173
                             CPU_ADDR <= conv_std_logic_vector(PC, 16);</pre>
                             CPU_RD <= '0';
174
                             CPU_WR <= '1';
175
                             CPU_MREQ <= '0';
                             CPU_IOREQ <= '1';
177
                             CPU_DATA <= (others => 'Z');
178
                             WR_ENA := '0';
179
                             B_M := '0';
180
                         END IF;
181
182
                    when ST1 => --oczekiwanie na odczyt z pamieci
183
184
                         if (UNSIGNED (DELAY) < 3) THEN
                             DELAY := UNSIGNED(DELAY) + 1;
185
                             STAN := ST1;
186
                         ELSE
187
                             STAN := ST2;
188
```

```
DELAY := "000";
189
                          END IF;
190
191
                     when ST2 => -- wstepne pobranie instrukcji i operandow
192
                          case CNT is
193
                               when "00" =>
194
                                   IC1 := CPU_DATA;
195
                                   STAN := STO;
196
                                   CNT := "01";
197
                                   PC := PC + 1;
198
                               when "01" =>
199
                                   IC2 := CPU_DATA;
200
                                   STAN := STO;
201
                                   CNT := "10";
202
                                   PC := PC + 1;
                                   TMPO := READ_REG(IC1(2 downto 0));
204
                               when "10" =>
205
                                   TMPO := D_A;
206
                                   IC3 := CPU_DATA;
207
                                   STAN := ST1;
208
                                   CNT := "11";
209
                                   PC := PC - 2;
210
                                   TMP1 := READ_REG(IC2(6 downto 4));
212
                               when "11" =>
                                   TMP1 := D_A;
213
                                   TMP2 := READ_REG(IC2(2 downto 0));
214
                                   STAN := ST3;
215
                                   CNT := "00";
216
                          end case;
217
                          CPU_RD <= '1';</pre>
218
                          CPU_WR <= '1';
219
                          CPU_MREQ <= '1';
220
                          CPU_IOREQ <= '1';</pre>
221
222
                     when ST_WAIT =>
223
                          if (UNSIGNED(DELAY) < 1) THEN
224
                               DELAY := UNSIGNED(DELAY) + 1;
225
                               STAN := ST_WAIT;
^{226}
                          ELSE
                               STAN := STO;
228
                               DELAY := "000";
229
                          END IF;
230
231
                     when ST3 =>
232
                          TMP2 := D_A;
233
234
                          case IC1(7 downto 3) is
235
                               when "00000" => -- OK STOP
236
                                   STOP := '1';
237
238
                                   STAN := STO;
239
                               when "00001" => --
                                                        JMP 0
240
                                   PC := 0;
241
                                   STAN := STO;
242
```

```
243
                             when "00010" => --
                                                     JMP A
244
                                  PC := CONV_INTEGER(UNSIGNED(IC2));
245
                                  STAN := STO;
246
247
                             when "00011" => --
                                                     JZ Rd, A
248
                                  IF (TMPO = x"OO") THEN
249
250
                                      PC := CONV_INTEGER(UNSIGNED(IC2));
                                  END IF;
251
                                  STAN := STO;
252
253
                             when "00100" => -- OK Rd <= Ra + Rb
254
                                  TMP := WRITE_REG(IC1(2 downto 0),
255
                                     UNSIGNED(TMP1) + UNSIGNED(TMP2));
                                  PC := PC + 2;
                                  STAN := STO;
257
258
                             when "00101" => -- OK Rd <= Ra - Rb
259
                                  TMP := WRITE_REG(IC1(2 downto 0),
                                     UNSIGNED(TMP1) - UNSIGNED(TMP2));
                                  PC := PC + 2;
261
                                  STAN := STO;
262
                             when "00110" => -- OK Rd <= RAM(RaRb)
264
                                  if (DELAY = "000") then
265
                                      TMP := READ_RAM( (TMP1 & TMP2) );
266
                                      DELAY := UNSIGNED(DELAY) + 1;
267
                                  elsif(UNSIGNED(DELAY) < 3) then</pre>
268
                                      DELAY := UNSIGNED(DELAY) + 1;
269
270
                                  else
                                      CPU_RD <= '1';
                                      TMP := WRITE_REG(IC1(2 downto 0),
272
                                          CPU_DATA);
                                      DELAY := "000";
273
                                      PC := PC + 2;
274
                                      STAN := STO;
275
                                  end if;
276
277
                             when "01000" => -- OK Rd <= Ra # Rb
278
                                  TMP := WRITE_REG(IC1(2 downto 0), TMP1 or
279
                                     TMP2);
                                  PC := PC + 2;
280
                                  STAN := STO;
281
282
                             when "01001" => -- OK Rd <= Ra & Rb
283
                                  TMP := WRITE_REG(IC1(2 downto 0), TMP1 and
284
                                     TMP2);
                                  PC := PC + 2;
285
                                  STAN := STO;
286
287
                             when "01010" => -- OK Rd <= DIN
288
                                  TMP := WRITE_REG(IC1(2 downto 0), IC2);
289
290
                                  PC := PC + 2;
291
```

```
STAN := STO;
292
293
                               when "01110" => -- OK Rd => RAM(A)
294
                                   CPU_DATA <= TMPO;</pre>
                                   TMP := WRITE_RAM((IC2 & IC3));
296
297
                                   PC := PC + 3;
298
                                   STAN := ST_WAIT;
299
300
                               when "10100" => --
                                                       Rd  <= Ra * Rb
301
                                   TMP := M_WT;
302
                                   if(UNSIGNED(DELAY) < 3) then</pre>
303
                                        B_M := '1';
304
                                        DELAY := UNSIGNED(DELAY) + 1;
305
                                   else
307
                                        if (M_WT = '1') then
308
                                             STAN := ST3;
309
310
                                             TMPO := M_WY;
                                        else
311
                                             B_M := '0';
312
                                             TMP := WRITE_REG(IC1(2 downto 0),
313
                                                M_WY);
314
                                             PC := PC + 2;
315
                                             STAN := STO;
316
                                             DELAY := "000";
317
                                        end if;
318
                                   end if;
319
320
                               when "01100" => -- Rd => OUT(A)
321
                                   if (UNSIGNED (DELAY) < 3) then
322
                                        CPU_DATA <= TMPO;
323
                                        TMP := WRITE_OUT(IC2);
324
                                        DELAY := UNSIGNED(DELAY) + 1;
325
                                   else
326
                                        if(CPU_WT = '1') then
327
                                             STAN := ST3;
328
329
                                        else
                                             PC := PC + 2;
330
                                             STAN := STO;
331
                                             DELAY := "000";
                                        end if;
333
                                   end if;
334
335
                               when "01011" =>
336
                                   if (UNSIGNED (DELAY) < 3) then
337
                                        TMP := READ_IN(IC2);
338
                                        DELAY := UNSIGNED(DELAY) + 1;
339
340
                                   else
                                        if(CPU_WT = '1') then
341
                                             STAN := ST3;
342
343
                                        else
344
```

```
TMP := WRITE_REG(IC1(2 downto 0),
345
                                                 CPU_DATA);
                                             PC := PC + 2;
346
                                             STAN := STO;
                                             DELAY := "000";
348
                                        end if;
349
                                    end if;
350
351
                               when others =>
352
                                    STOP := '1';
353
                                    STAN := STO;
                          end case; -- IC1
355
356
                      when others =>
357
                          STOP := '1';
                          STAN := STO;
359
360
                 end case;
361
            end if;
363
364
       end process p0;
365
367 end architecture cpu;
```

Listing 4.2: ram.vhd

```
1 -----
_2 -- RAM
_3 -- pamiec dostepna pod adresami Ox100 - Ox1FF
6 library ieee;
7 use ieee.std_logic_1164.all;
8 library lpm;
9 use lpm.lpm_components.lpm_ram_dp;
10 use lpm.lpm_components.lpm_ram_dq;
11
12 entity ram is
13 port ( RAM_GEN : in std_logic;
          RAM_DATA : inout std_logic_vector (7 downto 0);
14
          RAM_ADDR : in std_logic_vector (15 downto 0);
15
          RAM_MREQ : in std_logic;
          RAM_WR : in std_logic;
          RAM_RD : in std_logic);
18
19 end entity ram;
{\tt 21} architecture pamiec_RAM of ram is
22 shared variable DOUT : std_logic_vector (7 downto 0);
23 signal ENAB : std_logic;
24
25 begin
26 \text{ f0: } lpm\_ram\_dq
```

```
generic map (LPM_WIDTH => 8, LPM_WIDTHAD => 8, LPM_NUMWORDS =>
27
                   LPM_INDATA => "REGISTERED", LPM_OUTDATA => "REGISTERED",
28
                   LPM_ADDRESS_CONTROL => "REGISTERED")
          port map ( address => RAM_ADDR(7 downto 0), q => DOUT,
30
                       data => RAM_DATA, we => (not RAM_WR) and (not
31
                          RAM_MREQ) and ENAB , inclock => RAM_GEN,
                           outclock => RAM_GEN);
32
      --Ustawianie szyny danych w stan wysokiej impedancji, qdy nie jest
33
         uzywana
      RAM_DATA <= DOUT when ((not RAM_RD) and (not RAM_MREQ) and ENAB) =
          '1'
                   else (others => 'Z');
35
      ENAB \leftarrow '1' when (RAM_ADDR(15 downto 8) = x"01")
37
              else '0';
38
40 end architecture pamiec_RAM;
```

Listing 4.3: rom.vhd

```
3 -- pamiec dostepna pod adresami Ox000 - Ox0FF
6 library ieee;
7 use ieee.std_logic_1164.all;
9 library lpm;
10 use lpm.lpm_components.lpm_rom;
12 entity rom is
13 port ( R_GEN : in std_logic;
          R_DATA : inout std_logic_vector (7 downto 0);
          R_ADDR : in std_logic_vector (15 downto 0);
          R_MREQ : in std_logic;
          R_RD : in std_logic);
18 end entity rom;
20 architecture pamiec_ROM of rom is
21 signal ENAB : std_logic;
23 begin
24
25 eO: lpm_rom
      generic map(LPM_WIDTH => 8, LPM_WIDTHAD => 8, LPM_NUMWORDS => 256,
                   LPM_FILE=>"none.mif".
27
                  LPM_OUTDATA => "UNREGISTERED",
28
                  LPM_ADDRESS_CONTROL => "UNREGISTERED",
                      LPM_HINT=>"UNUSED")
      port map ( address => R_ADDR(7 downto 0), q => R_DATA, memenab=>
         (not R_RD) and ENAB and (not R_MREQ));
```

```
ENAB <= '1' when (R_ADDR(15 downto 8) = x"00")

else '0';

end architecture pamiec_ROM;
```

Listing 4.4: booth_multiply.vhd

```
2 -- MNOZARKA
4 -- zrodlo:
5 -- http://en.wikipedia.org/wiki/Booth's_multiplication_algorithm
8 library ieee;
10 use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
13 entity booth_multiply is
14 generic (n : positive := 8);
15 port ( M, R: in std_logic_vector (n - 1 downto 0); --liczby do
     pomnozenia
          WYN: out std_logic_vector (2*n - 1 downto 0); --wynik mnozenia
16
          {\tt MUL\_WT} : out {\tt std\_ulogic}; -- {\tt sygnal} {\tt trwania} {\tt przetwarzania}
17
          MUL_GEN: in std_ulogic; -- sygnal zegarowy
18
          MUL_CR : in std_ulogic; -- sygnal reset
          MUL : in std_ulogic);
21 end entity booth_multiply;
23 architecture booth_multiply_arch of booth_multiply is
24 shared variable A, S, P : std_logic_vector(2*n downto 0); -- dlugosc
     2n+1
25 shared variable Z1 : std_logic_vector(n downto 0);
26 shared variable Z2 : std_logic_vector(n-1 downto 0);
27 shared variable MM : std_logic_vector(n-1 downto 0);
28 shared variable CNT: integer range 0 to 31;
29 type stany is (STO, ST1, ST2, ST3, ST4);
31 shared variable STAN : stany;
32
33 begin
      pO : process (MUL_GEN, MUL_CR, M, R, MUL) is
          begin
35
36
          if(MUL_CR = '0') then
37
               STAN := STO;
38
               MUL_WT <= '0';
39
               WYN <= (others => '0');
40
               Z1 := (others => '0');
               Z2 := (others => '0');
42
          else
43
               if rising_edge(MUL_GEN) then
44
```

```
case (STAN) is
45
                          when STO =>
46
                              WYN <= (others => '0');
47
                              if (MUL = '1') then
48
                                   MUL_WT <= '1';
49
                                   STAN := ST1;
50
                                   MM := not M;
                                   MM := UNSIGNED(MM) + 1;
52
                                   A := (M \& Z1);
53
                                   S := (MM \& Z1);
54
                                   P := (Z2 \& R \& 'O');
                                   CNT := 0;
56
                              else
57
                                   MUL_WT <= '0';
58
                                   STAN := STO;
                              end if;
60
                          when ST1 =>
61
                              MUL_WT <= '1';
62
                              if (P(1 \text{ downto } 0) = "01") \text{ then}
                                   P := UNSIGNED(P) + UNSIGNED(A);
64
                              elsif (P(1 \text{ downto } 0) = "10") \text{ then}
65
                                   P := UNSIGNED(P) + UNSIGNED(S);
66
                              end if;
                              STAN := ST2;
68
                          when ST2 =>
69
                              MUL_WT <= '1';
70
                              if (CNT < n) then
71
                                   STAN := ST1;
72
                                   P := (P(2*n) \& P(2*n downto 1));
73
                                   CNT := CNT + 1;
74
                              else
75
                                   STAN := ST3;
76
                                   CNT := 0;
77
78
                              end if;
                          when ST3 =>
79
                              MUL_WT <= 'O';
80
                              if (MUL = '1') then
81
                                   WYN <= P(2*n downto 1);
                                   STAN := ST3;
83
                              else
84
                                   WYN <= (others => '0');
85
                                   STAN := STO;
                              end if;
87
                          when others =>
88
                              MUL_WT <= '0';
89
                     end case;
                end if;
91
           end if;
92
93
       end process p0;
96 end architecture booth_multiply_arch;
```

Listing 4.5: input_ps2.tdf

```
1 TITLE "Uklad wejsciowy mikroprocesoara - PS2";
3 constant addr = B"00000000";
6 subdesign input_ps2(
      PS2_DATA[7..0] : bidir; %Szyna danych %
      PS2_GEN : input;
                          %Zegar ok. 20 MHz%
8
9
      PS2_CR : input;
10
      --PS2_OUT[7..0] : output;
13
      PS2_ADDR [7..0] : input;
14
      PS2_IOREQ : input;
      PS2_RD : input;
16
      PS2_WR : input;
17
      PS2_WT : output;
18
19
20
      PS2_IN_DATA : input;
                              %Dane przychodzace z lacza PS2 %
21
      PS2_IN_CLK : input;
                              %Sygnal synchornizujacy przychodzace dane %
22
23
24 )
26 variable
      AUT: machine of bits (Q[3..0]) %Automat obslugujacy komunikacje%
               with states (START = 0, S0 = 1, S1 = 2, S2 = 3, S3 = 4, S4
                  = 5, S5 = 6, S6 = 7, S7 = 8);
      --DATA[7..0] : DFF; %Dane calkowicie odczytane z portu%
      REJ[7..0] : DFF;
                           %Dane odczytywane z portu%
      PAR : DFF;
                           %Badanie parzystosci%
31
32
      --PS2_DATA[7..0] : DFF;
      TMP_DATA[7..0] : DFF;
35
      PS2_CLK : DFF;
36
      CNT[3..0] : DFF;
                           %Licznik ilosci odczytancyh bitow%
37
      OK : DFF;
                           %Czy dane sa poprawne%
38
      SH : DFF; %czy wyswietlono%
39
      NUM[1..0] : DFF;
      READ : DFF;
      OUT [9..0] : DFF;
43
      TCNT[2..0] : DFF;
44
      SIGN : DFF;
46
47 begin
48
      %Podpiecie zegara do poszczegolnych elementow%
      REJ[].clk = PS2_GEN;
50
      PS2_CLK.clk = PS2_GEN;
51
      CNT[].clk= PS2_GEN;
52
      AUT.clk = PS2_GEN;
```

```
PAR.clk = PS2_GEN;
54
      OK.clk = PS2_GEN;
55
      SH.clk = OK;
      READ.clk = PS2_GEN;
57
      OUT[].clk = PS2_GEN;
58
      TCNT[].clk = PS2_GEN;
59
      SIGN.clk = PS2_GEN;
61
      TMP_DATA[].clk = PS2_GEN;
62
63
      %Podpiecie sygnalu resetu%
      REJ[].clrn = PS2_CR;
65
      PS2_CLK.clrn = PS2_CR;
66
      CNT[].clrn = PS2_CR;
67
      PAR.clrn = PS2_CR;
      AUT.reset = !PS2_CR;
69
      OK.clrn = PS2_CR;
70
      SH.clrn = PS2_CR;
71
      READ.clrn = PS2_CR;
      OUT[].clrn = PS2_CR;
73
      TCNT[].clrn = PS2_CR;
74
      SIGN.clrn = PS2_CR;
75
76
      TMP_DATA[].clrn = PS2_CR;
77
      SH = !SH;
78
79
      NUM[].clk = PS2_GEN;
80
      NUM[].clrn = PS2_CR;
81
82
83
      PS2_CLK = PS2_IN_CLK;
84
85
      --Ustawianie szyny w stan wysokiej impedancji
86
      PS2_DATA[0] = TRI(TMP_DATA[0], !PS2_IOREQ & !PS2_RD & (PS2_ADDR[]
          == addr) );
      PS2_DATA[1] = TRI(TMP_DATA[1], !PS2_IOREQ & !PS2_RD & (PS2_ADDR[]
88
          == addr));
      PS2_DATA[2] = TRI(TMP_DATA[2], !PS2_IOREQ & !PS2_RD & (PS2_ADDR[]
          == addr));
      PS2_DATA[3] = TRI(TMP_DATA[3], !PS2_IOREQ & !PS2_RD & (PS2_ADDR[]
90
          == addr));
      PS2_DATA[4] = TRI(TMP_DATA[4], !PS2_IOREQ & !PS2_RD & (PS2_ADDR[]
          == addr));
      PS2_DATA[5] = TRI(TMP_DATA[5], !PS2_IOREQ & !PS2_RD & (PS2_ADDR[]
92
          == addr));
      PS2_DATA[6] = TRI(TMP_DATA[6], !PS2_IOREQ & !PS2_RD & (PS2_ADDR[]
      PS2_DATA[7] = TRI(TMP_DATA[7], !PS2_IOREQ & !PS2_RD & (PS2_ADDR[]
94
         == addr));
      case AUT is
96
          when START => TMP_DATA[] = TMP_DATA[];
97
                       if(!PS2_IOREQ & !PS2_RD & (PS2_ADDR[] == addr)) then
98
                           PS2_WT = VCC;
```

```
AUT = SO;
100
                         else
101
                             PS2_WT = GND;
102
                             AUT = START;
103
                         end if;
104
                        TMP_DATA[] = TMP_DATA[]; PAR = GND; CNT[] = 0;
           when SO =>
105
               REJ[] = 0; OK = OK; READ = READ; OUT[] = OUT[];
                         PS2_WT = VCC;
106
                         TCNT[] = TCNT[]; SIGN = SIGN;
107
                         if (!PS2_CLK & !PS2_IN_DATA) then
108
                             OK = GND;
                             AUT = S2;
110
                         else AUT = S0;
111
                         end if;
112
                        TMP_DATA[] = TMP_DATA[]; OK = OK; READ = READ;
           when S1 =>
113
               OUT[] = OUT[];
                         TCNT[] = TCNT[]; SIGN = SIGN; PS2_WT = VCC;
114
                         if(CNT[] < 8) then</pre>
115
                             REJ[] = (PS2_IN_DATA, REJ[7..1]);
                             PAR = PAR xor PS2_IN_DATA;
117
                             AUT = S2;
118
                         elsif (CNT[] == 8) then
119
                             REJ[] = REj[];
120
                             PAR = PAR xor PS2_IN_DATA;
121
                             AUT = S2;
122
                         elsif (CNT[] == 9) then
                             REJ[] = REJ[];
124
                             OK = PAR and PS2_IN_DATA;
125
                             AUT = S4;
126
                         end if;
127
                         CNT[] = CNT[] + 1;
128
                        TMP_DATA[] = TMP_DATA[]; PAR = PAR; CNT[] = CNT[];
           when S2 =>
129
               REJ[] = REJ[]; OK = OK; READ = READ; OUT[] = OUT[];
                         TCNT[] = TCNT[]; SIGN = SIGN; PS2_WT = VCC;
130
                         if (PS2_CLK == VCC) then AUT = S3;
131
                         else AUT = S2; end if;
132
                        TMP_DATA[] = TMP_DATA[]; PAR = PAR; CNT[] = CNT[];
           when S3 =>
133
               REJ[] = REJ[]; OK = OK; READ = READ; OUT[] = OUT[];
                         TCNT[] = TCNT[]; SIGN = SIGN; PS2_WT = VCC;
134
                         if (PS2_CLK == GND) then AUT = S1;
135
                         else AUT = S3; end if;
136
                        TMP_DATA[] = TMP_DATA[]; OK = OK; OUT[] = OUT[];
           when S4 =>
               PS2_WT = VCC;
                         if (OK) then
138
                             if (READ) then
139
                                  case REJ[] is
140
                                      WHEN X"70" => REJ[] = 0; TCNT[] =
141
                                         TCNT[]; SIGN = SIGN;
                                      WHEN X"69" => REJ[] = 1; TCNT[] =
142
                                         TCNT[]; SIGN = SIGN;
                                      WHEN X"72" => REJ[] = 2; TCNT[] =
143
                                         TCNT[]; SIGN = SIGN;
                                      WHEN X"7A" \Rightarrow REJ[] = 3; TCNT[] =
144
                                         TCNT[]; SIGN = SIGN;
```

```
WHEN X"6B" \Rightarrow REJ[] = 4; TCNT[] =
145
                                          TCNT[]; SIGN = SIGN;
                                      WHEN X"73" => REJ[] = 5; TCNT[] =
146
                                          TCNT[]; SIGN = SIGN;
                                      WHEN X"74" => REJ[] = 6; TCNT[] =
147
                                          TCNT[]; SIGN = SIGN;
                                      WHEN X"6C" => REJ[] = 7; TCNT[] =
                                          TCNT[]; SIGN = SIGN;
                                      WHEN X"75" => REJ[] = 8; TCNT[] =
149
                                          TCNT[]; SIGN = SIGN;
                                      WHEN X"7D" => REJ[] = 9; TCNT[] =
                                          TCNT[]; SIGN = SIGN;
                                      WHEN X"79" => REJ[] = 10; SIGN = GND;
151
                                          TCNT[] = 0;
                                      WHEN X"7B" \Rightarrow REJ[] = 10; SIGN = VCC;
152
                                          TCNT[] = 0;
                                      WHEN OTHERS => REJ[] = 14; TCNT[] = 0;
153
                                          SIGN = SIGN;
                                  end case;
                                  AUT = S5;
155
                                  READ = GND;
156
                             else
                                  SIGN = SIGN;
158
                                  TCNT[] = TCNT[];
159
                                  AUT = SO;
160
                                  IF (REJ[] == X"FO") THEN
                                      READ = VCC;
162
                                  ELSE
163
                                      READ = GND;
164
                                  END IF;
165
                             end if;
166
                             SIGN = SIGN;
167
                         else
168
                              TCNT[] = TCNT[];
169
                              SIGN = SIGN;
170
                         end if:
171
           when S5 =>
                         TMP_DATA[] = TMP_DATA[]; REJ[] = REJ[]; SIGN =
172
               SIGN; PS2_WT = VCC;
                         if(REJ[] == 14) then
173
                             OUT[] = 0;
174
                             TCNT[] = 0;
175
                         elsif ( (TCNT[] == 0) and (REJ[] != 10) ) THEN
                             OUT[] = 1;
177
                             TCNT[] = 0;
178
                         else
                             CASE TCNT[] IS
180
                                  WHEN 0 => OUT[] = 0; TCNT[] = 1;
181
                                  WHEN 1 => OUT[] = (REJ[3..0], 0, 0, 0, 0,
182
                                     0, 0) + (REJ[4..0], 0, 0, 0, 0, 0) +
                                     (REJ[7..0], 0, 0); TCNT[] = 2;
                                  WHEN 2 => OUT[] = OUT[] + (REJ[6..0], 0, 0,
183
                                     0) + (0, REJ[7..0], 0); TCNT[] = 3;
                                  WHEN 3 => OUT[] = OUT[] + (0, 0, REJ[]);
184
                             END CASE;
185
```

```
end if;
186
187
                          if(TCNT[] == 3) then
188
                               AUT = S6;
189
                          else
190
                               AUT = SO;
191
                          end if;
192
            when S6 => SIGN = SIGN; PS2_WT = VCC;
193
                          if(SIGN == VCC) then
194
                               if(OUT[] > 128) then
195
                                   TCNT[] = 0;
196
                                   OUT[] = 0;
197
                                   TMP_DATA[] = 0;
198
                                   AUT = SO;
199
                               else
                                    TMP_DATA[] = -OUT[7..0];
201
                                   OUT[] = OUT[];
202
                                   AUT = S7;
203
204
                               end if;
                          else
205
                               if(OUT[] > 127) then
206
                                   TCNT[] = 0;
207
                                   OUT[] = 0;
                                   TMP_DATA[] = 0;
209
                                   AUT = SO;
210
                               else
211
                                   TMP_DATA[] = OUT[7..0];
                                   OUT[] = OUT[];
213
                                   AUT = S7;
214
                               end if;
215
                          end if;
            when S7 =>
                          OUT[] = OUT[]; TMP_DATA[] = TMP_DATA[]; PS2_WT =
217
                GND:
                          if(!PS2_IOREQ & !PS2_RD) then
218
                               AUT = S7;
219
                          else
220
                               AUT = START;
221
                          end if;
222
       end case;
224
225
226 end;
```

Listing 4.6: output_lpt.tdf

```
10
      LPT_DATA [7..0] : input;
11
      LPT_ADDR[7..0] : input;
      LPT_IOREQ : input;
      LPT_RD : input;
14
      LPT_WR : input;
15
      LPT_WT : output;
16
17
      LPT_OUT_DATA[7..0] : output;
18
      LPT_BUSY : input;
19
      LPT_ACK : input;
      LPT_STROBE : output;
      LPT_SELECTLN : output;
22
      LPT_SEL : input;
23
      LPT_INIT : output;
      LPT_AUTOFD : output;
25
26 )
27 variable
      LPT_OUT_DATA[7..0] : DFF;
      LPT_STROBE : DFF;
      LPT_SELECTLN : DFF;
30
      LPT_INIT : DFF;
31
      LPT_AUTOFD : DFF;
33
      CNT[3..0] : DFF;
34
      NUM [2..0] : DFF;
      AUT : machine of bits (Q[2..0])
37
               with states (S0=0, S1=1, S2=2, S3=3, S4=4, S5=5);
38
      BCD_MOD : u2tobcd;
40
      SIGN : DFF;
41
      HUNDS[1..0] : DFF;
42
      TENS[3..0] : DFF;
      UNITS[3..0] : DFF;
44
45
46
47 begin
48
      LPT_OUT_DATA[].clk = LPT_GEN;
      LPT_STROBE.clk = LPT_GEN;
49
      LPT_SELECTLN.clk = LPT_GEN;
      LPT_INIT.clk = LPT_GEN;
      LPT_AUTOFD.clk = LPT_GEN;
52
      CNT[].clk = LPT_GEN;
53
      LPT_OUT_DATA[].clrn = LPT_CR;
      LPT_STROBE.clrn = LPT_CR;
56
      LPT_SELECTLN.clrn = LPT_CR;
57
      LPT_INIT.clrn = LPT_CR;
58
      LPT_AUTOFD.clrn = LPT_CR;
      CNT[].clrn = LPT_CR;
60
61
      NUM[].clk = LPT_GEN;
62
      NUM[].clrn = LPT_CR;
63
```

```
64
       SIGN.clk = LPT_GEN;
65
       HUNDS[].clk = LPT_GEN;
66
       TENS[].clk = LPT_GEN;
67
       UNITS[].clk = LPT_GEN;
68
69
       SIGN.clrn = LPT_CR;
70
71
       HUNDS[].clrn = LPT_CR;
       TENS[].clrn = LPT_CR;
72
       UNITS[].clrn = LPT_CR;
73
74
       AUT.clk = LPT_GEN;
75
       AUT.reset = !LPT_CR;
76
77
       LPT_SELECTLN = VCC;
79
       LPT_AUTOFD
                      = GND;
80
       LPT_INIT
                      = GND;
81
82
83
       BCD_MOD.GEN = LPT_GEN;
84
85
       case (AUT) is
86
            "Czekamy na wystawienie adresu i danych na szyne"
87
            when SO =>
                        CNT[] = 0; LPT_OUT_DATA[] = 0; NUM[] = 0;
88
               LPT_STROBE = VCC;
89
                         if(!LPT_IOREQ & !LPT_WR & (LPT_ADDR[] == addr)) then
90
                             LPT_WT = VCC;
91
                             BCD_MOD.COUNT = VCC;
92
                             BCD_MOD.DATA[] = LPT_DATA[];
93
                             if (BCD_MOD.WT) then
94
                                  AUT = SO;
95
                             else
                                  SIGN = BCD_MOD.SIGN;
97
                                  HUNDS[] = BCD_MOD.HUNDS[];
98
                                  TENS[] = BCD_MOD.TENS[];
99
                                  UNITS[] = BCD_MOD.UNITS[];
100
101
                                  AUT = S1;
                             end if;
102
                         else
103
                             LPT_WT = GND;
                             AUT = SO;
105
                         end if;
106
107
108
            when s1 =>
                         LPT_STROBE = VCC; LPT_WT = VCC;
109
                         SIGN = SIGN; HUNDS[] = HUNDS[]; TENS[] = TENS[];
110
                             UNITS[] = UNITS[];
111
                         case (NUM[]) is
                             when 0 =>
                                           if (SIGN) then %drukuj znak liczby
112
                                 +/-%
                                                LPT_OUT_DATA[] = 45;
113
                                           else
114
```

```
LPT_OUT_DATA[] = 43;
115
                                           end if;
116
                                           NUM[] = 1;
117
                                           AUT = S2;
118
119
                             when 1 => LPT_OUT_DATA[] = (B"000000",
120
                                 HUNDS[]) + 48;
121
                                           NUM[] = 2;
                             when 2
                                      =>
                                           LPT_OUT_DATA[] = (B"0000", TENS[])
122
                                 + 48;
                                           AUT = S2;
123
                                           NUM[] = 3;
124
                             when 3
                                           LPT_OUT_DATA[] = (B"0000", UNITS[])
                                      =>
125
                                 + 48;
                                           NUM[] = 4;
126
                                           AUT = S2;
127
                             when 4
                                           LPT_OUT_DATA[] = 13;
128
                                      =>
                                           NUM[] = 5;
129
                                           AUT = S2;
                             when 5
                                           LPT_OUT_DATA[] = 10;
131
                                           AUT = S2;
132
                                           NUM[] = 6;
133
134
                         end case;
            %Opuszczamy STROBE na 500 ns%
135
            when S2 =>
                        LPT_OUT_DATA[] = LPT_OUT_DATA[]; NUM[] = NUM[];
136
               LPT_WT = VCC;
                         SIGN = SIGN; HUNDS[] = HUNDS[]; TENS[] = TENS[];
137
                            UNITS[] = UNITS[];
                         LPT_STROBE = GND;
138
                         CNT[] = CNT[] + 1;
139
                         if ( CNT[] < 10) then
140
                             AUT = S2;
141
                         else
142
                             AUT = S3;
                             CNT[] = 0;
144
                         end if:
145
            when S3 =>
                         LPT_OUT_DATA[] = LPT_OUT_DATA[]; NUM[] = NUM[];
146
               LPT_WT = VCC;
                         SIGN = SIGN; HUNDS[] = HUNDS[]; TENS[] = TENS[];
147
                            UNITS[] = UNITS[];
                         LPT_STROBE = GND;
148
                         if (!LPT_BUSY) then
150
                             AUT = S3:
151
                         else
                             AUT = S4;
153
                         end if;
154
            %Drukarka zakonczyla przetwarzanie%
155
            when S4 => LPT_OUT_DATA[] = LPT_OUT_DATA[]; NUM[] = NUM[];
               LPT_WT = VCC;
                         SIGN = SIGN; HUNDS[] = HUNDS[]; TENS[] = TENS[];
157
                            UNITS[] = UNITS[];
                         LPT_STROBE = VCC;
158
                         CNT[] = 0;
159
```

```
160
                          if (!LPT_BUSY) then
161
                              AUT = S5;
162
                          else
163
                              AUT = S4;
164
                          end if;
165
                          LPT_OUT_DATA[] = LPT_OUT_DATA[]; NUM[] = NUM[];
            when S5 =>
                          SIGN = SIGN; HUNDS[] = HUNDS[]; TENS[] = TENS[];
167
                             UNITS[] = UNITS[];
                          LPT_STROBE = VCC;
168
                          CNT[] = 0;
169
170
                          if (LPT_ACK) then
171
                              if(NUM[] == 6)then
172
                                   LPT_WT = GND;
                                   AUT = SO;
174
                              else
175
                                   LPT_WT = VCC;
176
177
                                   AUT = S1;
                               end if;
178
179
                          else
180
                              LPT_WT = VCC;
                              AUT = S5;
182
                          end if;
183
       end case;
184
185
186
187 end;
```

Listing 4.7: u2tobcd.tdf

```
1 TITLE "Konwerter z U2 do BCD";
2
4 SUBDESIGN U2TOBCD (
      DATA[7..0] : input;
      COUNT : input;
6
      GEN : input;
7
      WT : output;
9
10
11
      SIGN : output;
      HUNDS[1..0] : output;
      TENS[3..0] : output;
13
      UNITS[3..0] : output;
14
15 )
16
  VARIABLE
      SIGN : DFF;
17
      TMP[9..0] : DFF;
18
      CNT[2..0] : DFF;
      D[7..0] : DFF;
20
21
      AUT : machine of bits (Q[1..0])
```

```
with states (S0 = 0, S1 = 1, S2 = 2, S3 = 3);
23
24
25 BEGIN
      TMP[].clk = GEN;
       CNT[].clk = GEN;
27
      D[].clk = GEN;
28
      SIGN.clk = GEN;
30
       AUT.clk = GEN;
31
32
       case (AUT) is
34
           when SO =>
                        TMP[] = 0; CNT[] = 0;
35
                         if (COUNT) then
36
                             WT = VCC;
                             SIGN = DATA7;
38
                             if (DATA7) then
39
                                 D[] = (NOT DATA[]) + 1;
40
                                 D[] = (GND, DATA[6..0]);
42
                             end if;
43
                             AUT = S1;
44
45
                         else
                             WT = GND;
46
                             AUT = SO;
47
                         end if;
48
           when S1 =>
                        WT = VCC; CNT[] = CNT[];
49
                         SIGN = SIGN;
50
                         TMP[] = (TMP[8..0], D7);
51
                        D[] = (D[6..0], GND);
52
                         AUT = S2;
53
           when S2 =>
                        WT = VCC; SIGN = SIGN;
54
                        D[] = D[];
55
                         if(CNT[] < 7) then</pre>
                             if(TMP[3..0] >= 5) then TMP[3..0] = TMP[3..0] +
57
                                 3; else TMP[3..0] = TMP[3..0]; end if;
                             if(TMP[7..4] >= 5) then TMP[7..4] = TMP[7..4] +
58
                                 3; else TMP[7..4] = TMP[7..4]; end if;
                             TMP[9..8] = TMP[9..8];
59
                             --TMP[] = (TMP[8..0], D7);
60
                             --D[] = (D[6..0], GND);
61
                             --AUT = S2;
                             AUT = S1;
63
                         else
64
                             TMP[] = TMP[];
65
                             AUT = S3;
66
                         end if;
67
                         CNT[] = CNT[] + 1;
68
           when S3 =>
                        WT = GND;
69
70
                         TMP[] = TMP[];
                         SIGN = SIGN;
71
                         HUNDS[] = TMP[9..8];
72
                         TENS[] = TMP[7..4];
73
                         UNITS[] = TMP[3..0];
74
```

Listing 4.8: seg.vhd

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.std_logic_arith.all;
5 entity seg is
6 port ( SEG_CR : in std_logic;
          SEG_GEN : in std_logic;
          SEG_DATA : in std_logic_vector (7 downto 0);
8
          SEG_ADDR : in std_logic_vector (15 downto 0);
9
          SEG_MREQ : in std_logic;
10
          SEG_WR : in std_logic;
11
          SEG_RD : in std_logic;
12
          SEG_OUT : out std_logic_vector(7 downto 0));
14 end entity seg;
16 architecture seg of seg is
17 shared variable D_OUT : std_logic_vector(7 downto 0);
19 begin
20
  p0: process (SEG_GEN, SEG_CR, SEG_DATA)is
22
      begin
          if(SEG_CR = '0') then
23
               D_OUT := (others => '1');
          else
               if rising_edge(SEG_GEN) then
26
                   if (SEG_ADDR(7 downto 0) = "00001111") then
27
                       D_OUT := SEG_DATA;
28
                   end if;
                   SEG_OUT <= D_OUT;</pre>
30
               end if;
31
          end if;
      end process p0;
34
36 end architecture seg;
```

4.2 Assembler

```
Listing 4.9: asm.cpp
```

#include <iostream>

```
2 #include <fstream>
3 #include <map>
4 #include <string>
5 #include <vector>
6 #include <string>
7 #include <algorithm>
8 #include <sstream>
9 #include <cstring>
11 using namespace std;
12
13 /*
14 * Command line parsing
15 */
16 typedef std::map<std::string, std::vector<std::string> > CommandLine;
17
18
19 const char SWITCH_CHAR = '-'; // lub '/'
20 const CommandLine ParseCommandLine(int argc, const char* argv[])
      CommandLine cl;
22
23
      for (int i = 1; i < argc; )</pre>
25
           if (*(argv[i]) == SWITCH_CHAR) {
26
               std::vector<std::string> p;
27
               int j = i+1;
29
               if (j < argc) {</pre>
30
                   if ( *(argv[j]) != SWITCH_CHAR ) {
                        p.push_back(argv[j]);
                        j = 2;
33
                   } else
34
                        j = 1;
               }
36
37
               cl.insert (std::make_pair(argv[i] + 1, p));
38
               i = i + j;
           } else {
40
               cl[""].push_back(argv[i]);
41
               i++;
           }
44
      return cl;
45
46 }
47
48 /*
   * Tokenizer
49
50
  class Tokenizer
53 {
      public:
54
           static const std::string DELIMITERS;
```

```
Tokenizer(const std::string& str);
56
           Tokenizer(const std::string& str, const std::string&
57
               delimiters);
           bool NextToken();
58
           bool NextToken(const std::string& delimiters);
59
           const std::string GetToken() const {
60
               return m_token;
           }
62
           void Reset();
63
       protected:
64
           const std::string m_string;
           size_t m_offset;
66
           std::string m_delimiters;
67
           std::string m_token;
68
69 };
70
71 const string Tokenizer::DELIMITERS(" \t\n\r");
72
73 Tokenizer::Tokenizer(const std::string& s) :
       m_string(s),
       m_offset(0),
75
       m_delimiters(DELIMITERS) {}
76
78 Tokenizer::Tokenizer(const std::string& s, const std::string&
      delimiters) :
       m_string(s),
79
       m_offset(0),
       m_delimiters(delimiters) {}
81
83 bool Tokenizer::NextToken()
       return NextToken(m_delimiters);
85
86 }
88 bool Tokenizer::NextToken(const std::string& delimiters)
89 {
       size_t i = m_string.find_first_not_of(delimiters, m_offset);
90
       if (string::npos == i)
           m_offset = m_string.length();
93
           return false;
94
       }
96
       size_t j = m_string.find_first_of(delimiters, i);
97
       if (string::npos == j)
98
           m_token = m_string.substr(i);
100
           m_offset = m_string.length();
101
102
           return true;
       }
104
       m_token = m_string.substr(i, j - i);
105
       m_offset = j;
106
       return true;
```

```
108 }
109
111 * Language description
112 */
113
114 struct Instruction {
      // binary opcode
       std::string opcode;
116
       // mnemonic
117
       std::string mnemo;
118
       // instruction type
120
       int type;
121 };
123 // list of language instructions
124 std::map <std::string, Instruction> lang;
_{125} // list of definitions (mapping registers to its numeric
      representations)
126 std::map <std::string, std::string> defs;
127 // list of possible instruction types
128 std::map <int, std::vector <std::string> > types;
129 // list of defined labels with coresponding addresses
130 std::map <std::string, int> labels;
131
132 // lightweight boost-like lexical cast
133 template < typename T2, typename T1>
134 inline T2 lexical_cast(const T1 &in) {
       T2 out;
135
       std::stringstream ss;
136
       ss << in;
137
       ss >> out;
138
139
       if (ss.fail() || !ss.eof())
           throw in + " is not a valid integer value";
141
142
       return out;
143
144 }
146 // helper class converting hex numbers
147 template <typename ElemT>
148 struct HexTo {
      ElemT value;
       operator ElemT() const {return value;}
150
       friend std::istream& operator>>(std::istream& in, HexTo& out) {
151
           in >> std::hex >> out.value;
           return in;
153
154
155 };
157 // convert string to integer
158 int str2int (const string &str) {
       int n;
159
160
```

```
if ((str.length() > 1) && (str.substr(0, 2) == "0x")) {
161
            n = lexical_cast < HexTo < int > >(str);
162
       } else {
163
            n = lexical_cast < int >(str);
164
165
166
       return n;
167
168 }
169
170 // convert integer to its binary form (8 bit, U2 form)
171 std::string int2bin8(int n) {
       std::string s;
       for (int i = 0; i < 8; ++i) {</pre>
173
            if (n & 1)
174
                s = "1" + s;
175
            else
176
                s = "0" + s;
177
178
179
            n >>= 1;
       }
180
181
       return s;
182
183 }
184
  // convert string to its binary form (8 bit, U2 form)
186 std::string str2bin8(const std::string & str) {
       int n;
187
       if (labels.count(str)) {
188
            n = labels[str];
189
            std::cout << "-- Found label: " << str << "=" << n << "\n";
190
       }
191
       else
192
            n = str2int(str);
193
       if ( (n > 127) || (n < -128) ) {
195
            throw str + ": out of range (should be [-128..127])";
196
197
198
       return int2bin8(n);
199
200 }
201
202 // convert integer to its binary form (16 bit, U2 form)
203 std::string int2bin16(int n) {
       std::string s;
204
       for (int i = 0; i < 16; ++i) {</pre>
205
            if (n & 1)
                s = "1" + s;
207
            else
208
                s = "0" + s;
209
210
211
            n >>= 1;
       }
212
213
       return s;
214
```

```
215 }
216
217 // convert string to its binary form (16 bit, U2 form)
218 std::string str2bin16(const std::string & str) {
219
       int n;
       if (labels.count(str)) {
220
           n = labels[str];
221
           std::cout << "-- Found label: " << str << "=" << n << "\n";
223
       else
224
           n = str2int(str);
225
226
       if ((n > 32767) \mid | (n < -32768)) 
227
           throw str + ": out of range (should be [-32768..32767])";
228
229
230
       return int2bin16(n);
231
232 }
234 // convert char to uppercase
235 struct upper {
    int operator()(int c)
236
238
       return std::toupper((unsigned char)c);
239
240 };
242 // convert integer to uppercase
243 std::string uppercase(std::string s) {
       std::transform(s.begin(), s.end(), s.begin(), upper());
244
       return s;
245
246 }
247
248 // strip whitespaces from begining and end of string
249 std::string strip(const std::string & line) {
       int f = line.find_first_not_of(" \t\r\n");
250
       int 1 = line.find_last_not_of(" \t^n);
251
       //std::cout << f << "." << l << std::endl;
252
       if (f >= 1)
           return "";
254
255
       return line.substr(f, l-f+1);
256
257 }
258
259 // load language description from file
260 void loadLanguageDesc(const char * fname = NULL) {
       // language description file
261
       std::ifstream f;
262
       // instruction count
263
       int cnt;
       // temporary
265
       Instruction ins;
266
267
       if (!fname)
268
```

```
f.open ("lang.txt", std::ifstream::in);
269
       else
270
            f.open (fname, std::ifstream::in);
271
       f >> cnt;
273
274
       for (int i = 0; i < cnt; ++i) {</pre>
275
            f >> ins.opcode >> ins.mnemo >> ins.type;
276
            lang[ins.mnemo] = ins;
277
278
279
       f >> cnt;
280
281
       string s1, s2;
282
       for (int i = 0; i < cnt; ++i) {</pre>
            f >> s1 >> s2;
284
           defs[s1] = s2;
285
       }
286
287
       f >> cnt;
288
       int t;
289
       std::vector<std::string> tokens;
290
       for (int i = 0; i < cnt; ++i) {</pre>
           f >> t;
292
           tokens.clear();
293
            getline(f, s1);
           Tokenizer s(s1, " \t,");
            //std::cout << "Type: " << t << "\n";
296
            while (s.NextToken()) {
297
                tokens.push_back(s.GetToken());
298
                //std::cout << "\t" << s.GetToken() << "\n";
            }
300
            types[t] = tokens;
301
       }
302
303 }
304
305 /*
  * Convert each type of instruction to its binary form
306
308 std::vector<std::string> type0(Instruction ins,
      std::vector<std::string> tokens) {
       if (tokens.size() != 1)
           throw tokens[0] + " should have no arguments";
310
311
       std::vector<std::string> ret;
312
       std::string s;
       s = ins.opcode;
314
       s += "000";
315
316
       ret.push_back(s);
       return ret;
318 }
319
320 std::vector<std::string> type1(Instruction ins,
      std::vector<std::string> tokens) {
```

```
if (tokens.size() != 2)
321
           throw tokens[0] + " should have one argument";
322
323
       std::vector<std::string> ret;
       std::string s;
325
       s = ins.opcode;
326
       s += "000";
327
328
       ret.push_back(s);
       s = str2bin8(tokens[1]);
329
       ret.push_back(s);
330
331
       return ret;
332 }
333
334 std::vector<std::string> type2(Instruction ins,
      std::vector<std::string> tokens) {
       if (tokens.size() != 3)
335
           throw tokens[0] + " should have two arguments";
336
337
       if (defs.count(tokens[1]) < 1)</pre>
           throw tokens[1] + " unknown. Should be register name RO..R7";
339
340
       std::vector<std::string> ret;
341
       std::string s;
       s = ins.opcode;
343
       s += defs[tokens[1]];
344
       ret.push_back(s);
       s = str2bin8(tokens[2]);
347
       ret.push_back(s);
       return ret;
348
349 }
351 std::vector<std::string> type3(Instruction ins,
      std::vector<std::string> tokens) {
       if (tokens.size() != 4)
           throw tokens[0] + " should have three arguments";
353
354
       if (defs.count(tokens[1]) < 1)</pre>
355
           throw tokens[1] + " unknown. Should be register name RO..R7";
357
       if (defs.count(tokens[2]) < 1)</pre>
358
           throw tokens[2] + " unknown. Should be register name RO..R7";
359
       if (defs.count(tokens[3]) < 1)</pre>
361
           throw tokens[3] + " unknown. Should be register name RO..R7";
362
363
       std::vector<std::string> ret;
364
       std::string s;
365
       s = ins.opcode;
366
       s += defs[tokens[1]];
367
       ret.push_back(s);
       s = "0" + defs[tokens[2]] + "0" + defs[tokens[3]];
369
       ret.push_back(s);
370
       return ret;
371
372 }
```

```
374 std::vector<std::string> type4(Instruction ins,
      std::vector<std::string> tokens) {
       if (tokens.size() != 3)
            throw tokens[0] + " should have three arguments";
376
377
       if (defs.count(tokens[1]) < 1)</pre>
378
            throw tokens[1] + " unknown. Should be register name RO..R7";
380
       std::vector<std::string> ret;
381
       std::string s;
       s = ins.opcode;
383
       s += defs[tokens[1]];
384
       ret.push_back(s);
385
       s = str2bin16(tokens[2]);
       ret.push_back(s.substr(0, 8));
387
       ret.push_back(s.substr(8, 8));
388
389
       return ret;
390 }
391
392 /*
   * Assmebly given tokens into instruction.
393
395 std::vector<std::string> assemblyLine(std::vector<std::string> tokens) {
       Instruction ins;
396
397
       if (tokens.size() < 1)</pre>
398
            throw "Empty line";
399
400
       std::string mnemo = uppercase(tokens[0]);
401
       std::vector<std::string> ret;
403
       std::string s;
404
       if (lang.count(mnemo) < 1) {</pre>
406
            throw mnemo + " - unknown instruction";
407
       }
408
409
       ins = lang[mnemo];
410
411
       for (size_t i = 0; i < tokens.size(); ++i) {</pre>
412
            //std::cout << "\t-- " << tokens[i] << "\n";
413
414
415
       if (types.count(ins.type) < 1) {</pre>
416
            throw mnemo + " - unknown instruction type (check language
               definition file)";
       }
418
419
       tokens[0] = ins.opcode;
421
       size_t cnt = 0;
422
       for (size_t i = 0; i < types[ins.type].size(); ++i) {</pre>
423
```

```
if (types[ins.type][i] == "0") {
425
                 s += "0";
426
                 continue;
427
            }
428
429
            if (tokens.size() <= cnt)</pre>
430
                 throw mnemo + " - to few arguments";
431
432
            if (types[ins.type][i] == "OPCODE") {
433
                 s += tokens[cnt];
434
                 cnt++;
435
                 continue;
436
            }
437
438
            if (types[ins.type][i] == "Rd") {
                 if (defs.count(tokens[cnt]) < 1)</pre>
440
                     throw tokens[cnt] + " unknown. Should be register name
441
                         RO..R7";
442
                 s += defs[tokens[cnt]];
                 cnt++;
443
                 continue;
444
            }
445
            if (types[ins.type][i] == "IM8") {
447
                 s += str2bin8(tokens[cnt]);
448
                 cnt++;
449
                 continue;
450
            }
451
452
            if (types[ins.type][i] == "IM16") {
453
                 s += str2bin16(tokens[cnt]);
454
                 cnt++;
455
                 continue;
456
            }
457
       }
458
459
       if (tokens.size() > cnt)
460
            throw mnemo + " - to much arguments";
461
462
       for (size_t i = 0; i < s.length() / 8; ++i) {</pre>
463
            ret.push_back(s.substr(i*8, 8));
464
       }
465
466
       return ret;
467
468 }
469
470 /*
   * Assembly options
471
473 struct AssemblyOptions {
474
       bool show_comments;
       bool show_instructions;
475
476
       AssemblyOptions() {
```

```
show_comments = true;
478
            show_instructions = true;
479
       }
480
481 };
482
483 /*
   * Assembly given file.
484
486 void assembly(ofstream & of, const AssemblyOptions & opt, const char *
      fname) {
       std::ifstream f(fname);
487
       std::string line;
488
       int cnt = 0;
489
       int wrd = 0;
490
       std::vector<std::string> tokens;
       std::vector<std::string> codes;
492
       bool first = true;
493
494
       if (!f.good()) {
            throw "No such file";
496
497
498
       try {
            while(!f.eof()) {
500
                cnt++;
501
                tokens.clear();
                getline(f, line);
503
                //std::cout << "[" << line << "]\n";
504
                line = strip(line);
505
                //std::cout << "[" << line << "]\n";
506
507
                if (line.length() < 1) {</pre>
508
                     if (first) {
509
                         of << "WIDTH = 8; \n"
                                    "DEPTH = 256; n"
511
                                    "ADDRESS_RADIX = DEC;\n"
512
                                    "DATA_RADIX = BIN; \n"
513
                                    "\n"
                                    "CONTENT BEGIN\n";
515
516
                         first = false;
517
                     }
                     continue;
519
                }
520
521
                // comment
                if (line[0] == ';') {
523
                     line[0] = '-';
524
                     line = "-" + line;
525
                     if (opt.show_comments) of << line << std::endl;</pre>
                     continue;
527
                }
528
529
                if (first) {
530
```

```
of << "WIDTH = 8;\n"
531
                               "DEPTH = 256; n"
532
                               "ADDRESS_RADIX = DEC;\n"
533
                               "DATA_RADIX = BIN; \n"
534
                               "\n"
535
                               "CONTENT BEGIN\n";
536
                    first = false;
538
                }
539
540
                // label
541
                if (line[line.length()-1] == ':') {
542
                     std::string label = strip(line.substr(0,
543
                        line.length()-1));
                     cout << "-- New label: " << label << " at " << wrd <<
544
                        "\n";
                     of << "-- " << cnt << ": " << line << "\n";
545
                     labels[label] = wrd;
546
                     continue;
547
                }
548
549
                Tokenizer s(line, " \t,");
550
                while (s.NextToken()) {
551
                    tokens.push_back(s.GetToken());
552
553
                if (tokens.size()) {
                     if (opt.show_instructions) of << "-- " << cnt << ": "</pre>
555
                        << line << "\n";
                     codes = assemblyLine(tokens);
556
                     for (size_t i = 0; i < codes.size(); ++i) {</pre>
557
                         of << "\t" << wrd << " :\t" << codes[i] << ";\n";
558
                         wrd++;
559
                    }
560
                }
           }
562
563
           of << "END; \n";
564
566
       catch (string s) {
567
            std::cout << "Error: " << cnt << ": " << s << std::endl;
568
       }
       catch (const char * s) {
570
            std::cout << "Error: " << cnt << ": " << s << std::endl;
571
572
       catch (...) {
573
            std::cout << "Error: " << cnt << ": " "Unknown error\n";
574
575
576 }
577
  int main(int argc, const char * argv[]) {
578
       CommandLine cl = ParseCommandLine(argc, argv);
579
       std::string ofn;
580
       std::ofstream of;
581
```

```
AssemblyOptions opt;
582
583
       if (cl.count("-help")) {
584
            std::cout << "Usage: asm [options] file\n"</pre>
585
                 "Options:\n"
586
                                             Show this info\n"
                    --help
587
                    -o filename
                                             Specify output file name\n"
                    -hc
                                             Don't put comments into output
589
                    file\n"
                    -hi
                                             Don't put source lines into output
590
                    file\n"
591
            return 0;
592
       }
593
       if (cl.count("hc")) {
595
            opt.show_comments = false;
596
       }
597
       if (cl.count("hi")) {
599
            opt.show_instructions = false;
600
       }
601
       if (cl[""].size() < 1) {</pre>
603
            std::cout << argv[0] << ": No input files\n";</pre>
604
605
            return 0;
       }
606
607
       if (cl["o"].size() < 1) {</pre>
608
            std::cout << "No output file specified. Writing to none.mif\n";</pre>
609
            ofn = "none.mif";
610
       } else
611
            ofn = cl["o"][0];
612
613
       of.open(ofn.c_str());
614
615
       for (size_t i = 0; i < cl[""].size(); ++i) {</pre>
616
            std::string & fn = cl[""][i];
617
618
            std::cout << "Assembling: " << fn << "\n";
            try {
619
                 loadLanguageDesc();
620
                 assembly(of, opt, fn.c_str());
621
            }
622
            catch (string s) {
623
                 std::cout << "Error: " << s << std::endl;
624
            }
            catch (const char * s) {
626
                 std::cout << "Error: " << s << std::endl;
627
            }
628
            catch (...) {
                 std::cout << "Unknown error\n";</pre>
630
            }
631
       }
632
633
```

```
634 return 0;
635 }
```