🎯
Focusing
👨🎓🏢 Aluno de Engenharia de Computação apaixonado por inovação e um profissional na área de Projetos de Instalações Prediais.
- Salvador
-
02:03
(UTC -03:00)
Block or Report
Block or report mauricio-sj
Report abuse
Contact GitHub support about this user’s behavior. Learn more about reporting abuse.
Report abusePinned
-
ENGG56_PROJETO_CIRCUITOS_INTEGRADOS_DIGITAIS
ENGG56_PROJETO_CIRCUITOS_INTEGRADOS_DIGITAIS PublicPROVA_01_MODULE_SENDER_RECEIVER
Verilog
-
Introducao-ao-Aprendizado-de-Maquina-ENGG67
Introducao-ao-Aprendizado-de-Maquina-ENGG67 PublicJupyter Notebook
-
oliveiraop/verilog-mic1
oliveiraop/verilog-mic1 PublicImplementation of mic-1 cpu with verilog for altera de2-115 fpga
Verilog 3
-
-
Something went wrong, please refresh the page to try again.
If the problem persists, check the GitHub status page or contact support.
If the problem persists, check the GitHub status page or contact support.