Architektura Komputerów 2

Liczby zdenormalizowane

czwartek nieparzysty, 18:55

Michał Sieroń $256\ 259$

Paweł Różański 252 772

prowadzący dr inż. Piotr Patronik

Informatyka Techniczna, Wydział Elektroniki

11 czerwca 2021

α .	, ,	•
nic	trace	• 1
פנטט	treśc	,1
1		

1	\mathbf{Wstep}	2			
2	Opis koncepcji zapisu i formatu	2			
3	Opis metody	2			
4	Opis implementacji 4.1 Układy dodawania	3 3 4			
5	Narzędzia	6			
6	Opis sposobu testowania	6			
7	Wyniki pomiarów	7			
8	Wnioski	10			
9	Kod źródłowy (dostępny pod [5]) 9.1 benches/adder.py 9.2 benches/graphs.py 9.3 benches/mult.py 9.4 benches/utils.c 9.5 src/fadd_denorm/fadd_denorm.v 9.6 src/fadd_denorm/mux.v 9.7 src/fadd_denorm/r_shifter.v 9.8 src/fadd_denorm/sub8.v 9.9 src/fadd_denorm/swap.v 9.10 src/fadd_denorm/tb_fadd_denorm.v 9.11 src/fadd_denorm/u2_adder.v 9.12 src/fadd_ieee754/fadd_ieee754.v 9.13 src/fadd_ieee754/mux.v 9.14 src/fadd_ieee754/r_shifter.v 9.15 src/fadd_ieee754/swap.v 9.16 src/fadd_ieee754/swap.v 9.17 src/fadd_ieee754/tb_add_ieee754.v 9.18 src/fadd_ieee754/tb_add_ieee754.v 9.19 src/fadd_ieee754/tb_add_ieee754.v 9.10 src/fadd_ieee754/tb_add_ieee754.v 9.11 src/fadd_ieee754/tb_add_ieee754.v 9.12 src/fadd_ieee754/fmult_denorm.v 9.13 src/fadd_ieee754/fmult_denorm.v 9.14 src/fadd_ieee754/fmult_ieee754.v 9.15 src/fmult_ieee754/fmult_ieee754.v 9.16 src/fmult_ieee754/fmult_ieee754.v 9.17 src/fmult_ieee754/fmult_ieee754.v	10 10 14 17 22 24 24 24 25 25 26 27 29 29 29 30 31 31 32 33			
Li	Literatura 35				

1 Wstęp

Zadanie projektowe polegało na analizie zawartości artykułu i implementacji przedstawionych układów w języku Verilog. Z powodu ograniczonego czasu na wykonanie projektu możliwe było zaimplemenetowanie jedynie układów A1 oraz M przedstawionych w artykule [3].

Następnie zaimplementowano odpowiadające im układy zgodne ze standardem *IEEE-754* [6] [1]. Dokonano również porównania błędów wynikających z użycia danej reprezentacji liczby zmiennoprzecinkowej.

2 Opis koncepcji zapisu i formatu

Koncepcja formatu liczb zmiennoporzecinkowych, zaproponowanego w artykule [3] wzięła się z obserwacji, że standard *IEEE-754* nie został stworzony z myślą o systemach wbudowanych. Eliminacja logiki normalizującej powinna obniżyć koszt produkcji układu, a wpływ na precyzję obliczeń nie powinien mieć znaczenia w docelowych zastosowaniach. Normalizacja liczby jest sktukiem używania ukrytej jedynki w liczbach znormalizowanych. Sprawia to, że pojawia się wyjątek, który trzeba obsłużyć w sprzęcie. Proponowany format pozbywa się ukrytej jedynki, kosztem jednego z bitów mantysy. Konsekwencją tego jest zmniejszona precyzja liczb.

3 Opis metody

Wszystkie układy zostały zaimplementowane w języku opisu sprzętu Verilog. Jednak druga część projektu, która je ze sobą łączy i porównuje z wartością referencyjną, została napisana w języku Python. Dla zadanej ilości przypadków testowych generowaliśmy tyle samo par liczb typu float. W języku Python, typ float odpowiada liczbie zmiennoprzecinkowej o podwójnej precyzji. Wobec tego konieczne było przekonwertowanie wygenerowanych liczb na liczbę zmiennoprzecinkową o pojedynczej precyzji. W tym celu napisaliśmy funkcję py2float w języku C, która zamienia wartość typu double na float. Tak otrzymane wartości były następnie zamieniane na ich szesnastkową reprezentację. W tym celu musieliśmy uprzednio otrzymać bajtową reprezentację danej liczby, która z kolei była zamieniana na liczbę typu int, z której w końcu mogliśmy otrzymać reprezentację w systemie szesnastkowym.

Konwersję z liczby znormalizowanej na zdenormalizowaną zaimplementowaliśmy w tym samym skrypcie. W ten sam sposób co wcześniej, otrzymywaliśmy zapis szesnastkowy liczby lecz denormalizacja liczby wymaga operacji bitowych. Przez fakt użycia *Pythona* konieczne było do tego zamienienie liczby na listę bitów (w tym przypadku liczb całkowitych typu int o wartościach 0 lub 1). Tak otrzymana lista była następnie odpowiednio dzielona na części znaku, wykładnika i mantysy. Mantysa była przesuwana o jedną pozycję w prawo, a wykładnik zwiększany o jeden. Tak zmodyfikowaną reprezentację bitową zamienialiśmy z powrotem na zapis szesnastkowy.


Wykorzystując wygenerowane pary liczb tworzyliśmy pliki *Veriloga* wykorzystujące napisane przez nas moduły opisane w sekcji 4. Utworzone pliki były następnie uruchamiane, a wyniki zapisywane w pliku *csv* do dalszego przetwarzania.

4 Opis implementacji

4.1 Układy dodawania

Implementacja układu dodawania liczb zmiennoprzecinkowych została wykonana na podstawie opisu oraz modelu układu z artykułu [3]. Według nazewnictwa z artykułu układ dodawania, który odwzorowaliśmy, to A1. Jest to najprostsza wersja dodawania dwóch liczb zdenormalizowanych.

Implementację układu zaczęliśmy od dokładnego przeczytania opisu przedstawionego w artykule, a następnie stworzeniu podstawowych bloków do obliczeń zawartych na diagramie 1.




Rysunek 1: Schemat układu dodawania - zdenormalizowane

Na początku układ oblicza różnicę wykładników, żeby następnie wyrównać drugą z nich do tej samej wartości wykładnika. Liczba z mniejszym wykładnikiem jest przesuwana w prawo o ilość bitów równą wartości różnicy wykładników. Jeżeli liczby mają różne znaki, to wyrównywana liczba jest dodatkowo negowana. Umożliwia to sumowanie mantys w U2 wykorzystując obliczony wcześniej bit different_signs jako przeniesienie wejściowe. Wewnątrz sumatora wykrywane jest przepełnienie i po obliczeniu wartości bezwzględnej wyniku, wykorzystywane do ewentualnego przesunięcia go w prawo o jeden bit. W takim przypadku zwiększany jest też wykładnik wyjściowy. Wyznaczenie znaku

w przypadku liczb zdenormalizowanych nie jest łatwe. Wynika to z faktu, że nawet gdy wykładnik jednej z liczb jest większy od drugiej, to różnica w mantysach może być jeszcze większa. Wobec tego, konieczne jest wykorzystanie znaków różnicy wykładników, sumy mantys oraz bitu ovf informującym o przepełnieniu.

Zaimplementowany przez nas układ dodawania liczb znormalizowanych oparty jest o wersję zdenormalizowaną. Różnice zaznaczyliśmy na rysunku 2 na zielono.




Rysunek 2: Schemat układu dodawania - IEEE-754

Pierwszą zmianą jest warunkowe dodanie ukrytej jedynki. Drugą zaznaczoną zmianą jest blok normalizacyjny. Mantysa jest przesuwana w lewo dopóki na pozycji ukrytego bitu nie pojawi się 1. Natomiast inną zmianą, która nie jest uwzględniona na schemacie, jest szerokość bitowa sumy mantys. W wersji liczb znormalizowanych ma ona 48 bitów.

4.2 Układy mnożenia


Kolejnym układem, który zaimplementowaliśmy, był układ mnożący, który podobnie jak układ dodawania pochodzi z artykułu [3]. Autorzy nadali mu nazwę M. Jest to pierwsza wersja zaproponowanej przez autorów implementacji układu mnożenia liczb zdenormalizowanych.



Rysunek 3: Schemat układu mnożenia - zdenormalizowane

W przeciwieństwie do sumatora, wyznaczenie znaku jest prostą operacją XOR. Wykładnik jest sumą wykładników wejściowych z odjętym obciążeniem. Autorzy przyjęli założenie, że operacja mnożenia mantys, zawsze zakończy się przepełnieniem. Wobec tego wykładnik wyjściowy jest zawsze zwiększany o jeden, a mantysa przesuwana w prawo. W przypadku braku wystąpienia przepełnienia, tracony jest jeden bit precyzji.

Zmiany względem układu mnożącego liczby zgodne ze standardem IEEE-754 są w tym przypadku niewielkie.



Rysunek 4: Schemat układu mnożenia - IEEE-754

Ponieważ wynik mnożenia dwóch licz znormalizowanych gwarantuje pojawienie się jedynki na jednym z dwóch najstarszych bitów wyniku, normalizacja sprowadza się do warunkowego przesunięcia w prawo w zależności od wystąpienia przepełnienia.

5 Narzędzia

Do implementacji układów dodawania i mnożenia użyliśmy języka Verilog. W C napisaliśmy funkcje konwertujące wartości typu double na float konieczne do porówania wyników. Python służył jako język, z którego wywoływane były wszystkie polecenia kompilujące wcześniej wspomniane funkcje w C, generujące oraz uruchamiające pliki testowe Veriloga. Przy użyciu Pythona obliczaliśmy również błędy obliczeniowe wynikające z formatu zdenormalizowanych liczb zmiennoprzecinkowych oraz wykresy je prezentujące. Do tworzenia wykresów posłużyliśmy się biblioteką Matplotlib. Narzędzie Icarus Verilog posłużyło nam do kompilacji i uruchamiania modułów napisanych w języku Verilog. Natomiast do sprawdzenia poprawności wyników poszczególnych bloków i debugowania programu używaliśmy programu GTKWave. Do utworzenia diagramów została użyta aplikacja diagrams.net. Całość kodu była tworzona w programie Visual Studio Code. Testowanie i uruchamianie miało miejsce w systemie Ubuntu na maszynie wirtualnej WSL 2.


6 Opis sposobu testowania

Stworzone układy sumatora i mnożenia liczb zdenormalizowanych zostały przetestowane pod względem różnic pomiędzy wynikami w swoich odpowiednikach w implementacji *IEEE-754*. Testowanie rozpoczeliśmy od wygenerowania liczb pseudolosowych w zakresie, w którym zadbaliśmy o to, aby nie doszło do przepełnienia wykładnika. Wygenerowana liczba utworzona została w języku *Python*, więc była podwójnej precyzji. Przy pomocy zaimplementowanej przez nas funkcji, zmieniliśmy ją na liczbę pojedynczej precyzji.


Kolejnym krokiem w testowaniu było wykonanie odpowiednich dodawań lub mnożeń w zależności od testowanych układów. Program następnie startował symulator uruchamiający kolejne układy. Pierwszym z nich był zaimplementowany przez nas układ działający na liczbach zdenormalizowanych. Drugim był układ częściowo zgodny ze standardem *IEEE-754*. Do tego obliczaliśmy wynik operacji na liczbach podwójnej precyzji, którego używaliśmy jako wartości referencyjnej do porównywania wyników. Tak otrzymane liczby były zapisywane do plików *CSV*.

Następnym krokiem było porównanie poszczególnych wartości liczb zdenormalizowanych i odpowiadającym im liczb referencyjnych. Dla każdego wyniku obliczyliśmy błąd względny używając wyniku liczb podwójnej precyzji jako wartości referencyjnej rysunki 5, 7, 9. Dodatkowo utworzyliśmy wykresy prezentujące błąd bezwzględny w ULP - rysunki 6, 8, 10.


7 Wyniki pomiarów




Rysunek 5: Błąd względny - dodawanie




Rysunek 6: Błąd bezwzględny - dodawanie




Rysunek 7: Błąd względny - odejmowanie



Rysunek 8: Błąd bezwzględny - odejmowanie



Rysunek 9: Błąd względny - mnożenie



Rysunek 10: Błąd bezwzględny - mnożenie

8 Wnioski

Podstawową i najbardziej zauważalną cechą jest wydzielenie się dwóch grup punktów przedstawiających wyniki dla liczb zdenormalizowanych i znormalizowanych. W pomiarach widzimy różnicę w utracie dokładności jako wynik przesunięcia wszystkich bitów w prawo i pozbycia się ukrytego bitu w liczbach zdenormalizowanych. Różnice w działaniu układów sprawiają, że implementacja dla liczb zdenormalizowanych jest prostsza, zużywa mniej komponentów, a przez to powinna zużywać mniej energii.

Poziome linie powstałe na wykresie są wynikiem stałej liczby bitów reprezentacji liczby. Ponieważ zbiór liczb możliwych do przedstawienia w każdym z badanych zapisów jest skończony, to wyniki są zaokrąglane, a widoczne linie są tego efektem. Mniej więcej w połowie wykresu widoczna jest granica, po której punkty układają się na wspomnianych liniach. Granica jest wynikiem ograniczonej liczby bitów na część ułamkową.

Żeby zminimalizować straty w precyzji wyników, autorzy artykułu [3] zaproponowali kolejne wersje układów. Wprowadzają one większe zmiany niż odtworzone przez nas układy. Są one zaprezentowane i opisane w artykule [4] oraz prezentacji [2].

9 Kod źródłowy (dostępny pod [5])

9.1 benches/adder.py

```
import struct
import ctypes
import subprocess
from statistics import mean, stdev
from random import uniform
subprocess.run(
    ["gcc", "-shared", "utils.c", "-o", "utils.so"])
utils = ctypes.CDLL("./utils.so")
py2float = utils.py2float
py2float.argtypes = [ctypes.c_float]
py2float.restype = ctypes.c_float
py2double = utils.py2double
py2double.argtypes = [ctypes.c_float]
py2double.restype = ctypes.c_double
add_floats = utils.add_floats
add_floats.argtypes = [ctypes.c_float, ctypes.c_float]
add_floats.restype = ctypes.c_float
add_doubles = utils.add_doubles
add_doubles.argtypes = [ctypes.c_double, ctypes.c_double]
add_doubles.restype = ctypes.c_double
add_true_doubles = utils.add_true_doubles
add_true_doubles.argtypes = [
    ctypes.c_double, ctypes.c_double]
add_true_doubles.restype = ctypes.c_double
```

```
def generate_random():
    return uniform(-73786971896791695000, 73786971896791695000)
    # return uniform(0, 73786971896791695000)
def double_to_hex(d):
    h = hex(struct.unpack("<Q", struct.pack("<d", d))[0])
    return h[2:].zfill(16)
def hex_to_double(h):
    return struct.unpack("!d", bytes.fromhex(h))[0]
def float_to_hex(f):
    h = hex(struct.unpack("<I", struct.pack("<f", f))[0])</pre>
    return h[2:].zfill(8)
def hex_to_float(h):
    return struct.unpack("!f", bytes.fromhex(h))[0]
def hex_to_bits(h):
    bits = bin(int(h, 16))[2:].zfill(32)
    return [int(b) for b in bits]
def bits_to_hex(bits):
    bits_bin = "".join(map(str, bits))
    return hex(int(bits_bin, 2))[2:].zfill(8)
def normalized_bits_to_denormalized_bits(bits):
    s, e, f = bits[0], bits[1:9], bits[9:]
    if any(e):
        e_bin = "".join(map(str, e))
        new_e_int = int(e_bin, 2) + 1
        new_e_bin = bin(new_e_int)[2:].zfill(8)
        e = [int(b) for b in new_e_bin]
        f = [1, *f][:-1]
    return [s, *e, *f]
\tt def \ denormalized\_bits\_to\_normalized\_bits(bits):
    s, e, f = bits[0], bits[1:9], bits[9:]
   new_f = [0, *f]
    e_bin = "".join(map(str, e))
    new_e_int = int(e_bin, 2)
    for _ in range(23):
        if new_f[0] == 1:
            break
```

```
new_f = [*new_f[1:], 0]
       new_e_int -= 1
    new_e_bin = bin(new_e_int)[2:].zfill(8)
    new_e = [int(b) for b in new_e_bin]
    return [s, *new_e, *new_f[1:]]
def float_to_denormalized_hex(f):
    return bits_to_hex(
        normalized_bits_to_denormalized_bits(
           hex_to_bits(float_to_hex(f)))
def denormalized_hex_to_float(h):
    return hex_to_float(
        bits_to_hex(
            denormalized_bits_to_normalized_bits(hex_to_bits(h)))
tb_fadd = """`timescale 1ps/1ps
`include "fadd_ieee754.v"
module tb_fadd_ieee754;
reg [31:0] a, b;
wire [31:0] out;
reg clk = 1'b1;
fadd_ieee754 uut(a, b, out);
always clk = #5 ~clk;
initial begin
##REPLACE_THIS##
    \$finish;
end
task test_case(
   input [31:0] a_in,
    input [31:0] b_in
); begin
    @(negedge clk) begin
        a = a_in;
        b = b_{in};
    end
    @(posedge clk) begin
        \$display("%h", out);
    end
end
```

```
endtask
endmodule
tb_fadd_denorm = tb_fadd.replace(
    "fadd_ieee754", "fadd_denorm")
NUMBER_OF_TESTS = 1000000
def main():
    double_result_list = []
    tb_fadd_tests = ""
    tb_fadd_denorm_tests = ""
    for _ in range(NUMBER_OF_TESTS):
        a, b = generate_random(), generate_random()
        a_float, b_float = py2float(a), py2float(b)
        a_hex_float, b_hex_float =
            float_to_hex(a_float), float_to_hex(b_float)
        a_hex_denorm = float_to_denormalized_hex(a_float)
        b_hex_denorm = float_to_denormalized_hex(b_float)
        tb_fadd_tests +=
            f"\ttest_case(32'h{a_hex_float}, 32'h{b_hex_float});\n"
        tb_fadd_denorm_tests += (
            f"\ttest_case(32'h{a_hex_denorm}, 32'h{b_hex_denorm});\n"
        double_result_list.append(add_doubles(a, b))
    with open("../src/fadd_ieee754/tb_fadd_ieee754_bench.v", "w") as f:
        f.write(tb_fadd.replace(
            "##REPLACE_THIS##", tb_fadd_tests))
    with open("../src/fadd_denorm/tb_fadd_denorm_bench.v", "w") as f:
        f.write(tb_fadd_denorm.replace(
            "##REPLACE_THIS##", tb_fadd_denorm_tests))
    print("files saved")
    subprocess.run(
        ["iverilog", "tb_fadd_ieee754_bench.v"],
        cwd="../src/fadd_ieee754/"
    subprocess.run(
        ["iverilog", "tb_fadd_denorm_bench.v"],
        cwd="../src/fadd_denorm/"
    results_float = (
        subprocess.run(
            ["./a.out"],
            stdout=subprocess.PIPE,
            cwd="../src/fadd_ieee754/",
        .stdout.decode("utf8")
```

```
.splitlines()
    )
    float_result_list = [
        hex_to_float(h) for h in results_float]
    results_denorm = (
        subprocess.run(
            ["./a.out"],
            stdout=subprocess.PIPE,
            cwd="../src/fadd_denorm/",
        )
        .stdout.decode("utf8")
        .splitlines()
    )
    denorm_result_list = [
        denormalized_hex_to_float(h) for h in results_denorm]
    denorm_errors = []
    float_errors = []
    print()
    fp_out = open("sub_out.csv", "w")
    # fp_out = open("add_out.csv", "w")
    for denorm, fnorm, double in zip(
        denorm_result_list,
        float_result_list,
        double_result_list,
    ):
        fp_out.write(f"{denorm},{fnorm},{double}\n")
        denorm_errors.append((double - denorm) / double)
        float_errors.append((double - fnorm) / double)
    fp_out.close()
    print(
        f"denormalized: {mean(denorm_errors)} ± {stdev(denorm_errors)}")
    print(
        f"float 754: {mean(float_errors)} ± {stdev(float_errors)}")
    subprocess.run(["rm", "./utils.so"])
    subprocess.run(
        Ε
            "../src/fadd_ieee754/a.out",
            "../src/fadd_ieee754/tb_fadd_ieee754_bench.v",
        ]
    )
    subprocess.run(
        ["rm", "../src/fadd_denorm/a.out",
            "../src/fadd_denorm/tb_fadd_denorm_bench.v"]
    )
if __name__ == "__main__":
    main()
```

9.2 benches/graphs.py

```
import numpy as np
```

```
import matplotlib.pyplot as plt
# denormalized,ieee754,double
data_a = np.genfromtxt("add_out.csv", delimiter=",")
data_s = np.genfromtxt("sub_out.csv", delimiter=",")
data_m = np.genfromtxt("mult_out.csv", delimiter=",")
# relative difference
fig1 = plt.figure(figsize=(12, 10), dpi=100)
xa = data_a[:, 2]
ya1 = np.fromiter(
    ((r[2] - r[0]) / r[2] for r in data_a),
    dtype=float,
plt.scatter(xa, ya1, s=1)
ya2 = np.fromiter(
    ((r[2] - r[1]) / r[2] for r in data_a),
    dtype=float,
plt.scatter(xa, ya2, s=1)
plt.figlegend(
    ["Zdenormalizowane", "IEEE-754"],
    loc="upper right",
    bbox_to_anchor=(0.85, 0.85),
plt.savefig("add_relative.png", bbox_inches="tight")
fig2 = plt.figure(figsize=(12, 10), dpi=100)
xs = data_s[:, 2]
ys1 = np.fromiter(
    ((r[2] - r[0]) / r[2] for r in data_s),
    dtype=float,
plt.scatter(np.abs(xs), np.abs(ys1), s=1)
ys2 = np.fromiter(
    ((r[2] - r[1]) / r[2] for r in data_s),
    dtype=float,
plt.scatter(np.abs(xs), np.abs(ys2), s=1)
plt.figlegend(
    ["Zdenormalizowane", "IEEE-754"],
    loc="upper right",
    bbox_to_anchor=(0.85, 0.85)
plt.savefig("sub_relative.png", bbox_inches="tight")
fig3 = plt.figure(figsize=(12, 10), dpi=100)
xm = data_m[:, 2]
ym1 = np.fromiter(
```

```
((r[2] - r[0]) / r[2] for r in data_m),
    dtype=float,
plt.scatter(xm, ym1, s=1)
ym2 = np.fromiter(
    ((r[2] - r[1]) / r[2] for r in data_m),
    dtype=float,
)
plt.scatter(xm, ym2, s=1)
plt.figlegend(
    ["Zdenormalizowane", "IEEE-754"],
    loc="upper right",
    bbox_to_anchor=(0.85, 0.85)
plt.savefig("mul_relative.png", bbox_inches="tight")
# absolute (ulp) difference
fig4 = plt.figure(figsize=(12, 10), dpi=100)
xa = data_a[:, 2]
ya1 = np.fromiter(
    (abs(r[2] - r[0]) / 2 ** 24 for r in data_a),
    dtype=float,
plt.scatter(xa, ya1, s=1)
ya2 = np.fromiter(
    (abs(r[2] - r[1]) / 2 ** 24 for r in data_a),
    dtype=float,
plt.scatter(xa, ya2, s=1)
plt.figlegend(
   ["Zdenormalizowane", "IEEE-754"],
    loc="upper left",
    bbox_to_anchor=(0.15, 0.85)
plt.savefig("add_ulp.png", bbox_inches="tight")
fig5 = plt.figure(figsize=(12, 10), dpi=100)
xs = data_s[:, 2]
ys1 = np.fromiter(
    (abs(r[2] - r[0]) / 2 ** 24 for r in data_s),
    dtype=float,
plt.scatter(np.abs(xs), np.abs(ys1), s=1)
ys2 = np.fromiter(
    (abs(r[2] - r[1]) / 2 ** 24 for r in data_s),
    dtype=float)
plt.scatter(np.abs(xs), np.abs(ys2), s=1)
plt.figlegend(
```

```
["Zdenormalizowane", "IEEE-754"],
    loc="upper left"
    bbox_to_anchor=(0.15, 0.85)
plt.savefig("sub_ulp.png", bbox_inches="tight")
fig6 = plt.figure(figsize=(12, 10), dpi=100)
xm = data_m[:, 2]
ym1 = np.fromiter(
    (abs(r[2] - r[0]) / 2 ** 24 for r in data_m),
    dtype=float,
plt.scatter(xm, ym1, s=1)
ym2 = np.fromiter(
    (abs(r[2] - r[1]) / 2 ** 24 for r in data_m),
    dtype=float,
plt.scatter(xm, ym2, s=1)
plt.figlegend(
    ["Zdenormalizowane", "IEEE-754"],
    loc="upper left",
    bbox_to_anchor=(0.15, 0.85)
plt.savefig("mul_ulp.png", bbox_inches="tight")
# plt.show()
```

9.3 benches/mult.py

```
import struct
import ctypes
import subprocess
from statistics import mean, stdev
from random import uniform
subprocess.run(["gcc", "-shared", "utils.c", "-o", "utils.so"])
utils = ctypes.CDLL("./utils.so")
py2float = utils.py2float
py2float.argtypes = [ctypes.c_float]
py2float.restype = ctypes.c_float
py2double = utils.py2double
py2double.argtypes = [ctypes.c_float]
py2double.restype = ctypes.c_double
mult_floats = utils.mult_floats
mult_floats.argtypes = [ctypes.c_float, ctypes.c_float]
mult_floats.restype = ctypes.c_float
mult_doubles = utils.mult_doubles
mult_doubles.argtypes = [ctypes.c_double, ctypes.c_double]
mult_doubles.restype = ctypes.c_double
mult_doubles = utils.mult_true_doubles
mult_doubles.argtypes = [ctypes.c_double, ctypes.c_double]
```

```
mult_doubles.restype = ctypes.c_double
def generate_random():
    return uniform(0.0000000000000001, 1125899839733760)
def double_to_hex(d):
    h = hex(struct.unpack("<Q", struct.pack("<d", d))[0])
    return h[2:].zfill(16)
def hex_to_double(h):
    return struct.unpack("!d", bytes.fromhex(h))[0]
def float_to_hex(f):
    h = hex(struct.unpack("<I", struct.pack("<f", f))[0])</pre>
    return h[2:].zfill(8)
def hex_to_float(h):
    return struct.unpack("!f", bytes.fromhex(h))[0]
def hex_to_bits(h):
   bits = bin(int(h, 16))[2:].zfill(32)
    return [int(b) for b in bits]
def bits_to_hex(bits):
   bits_bin = "".join(map(str, bits))
    return hex(int(bits_bin, 2))[2:].zfill(8)
def normalized_bits_to_denormalized_bits(bits):
    s, e, f = bits[0], bits[1:9], bits[9:]
    if any(e):
        e_bin = "".join(map(str, e))
        new_e_int = int(e_bin, 2) + 1
        new_e_bin = bin(new_e_int)[2:].zfill(8)
        e = [int(b) for b in new_e_bin]
        f = [1, *f][:-1]
    return [s, *e, *f]
\tt def \ denormalized\_bits\_to\_normalized\_bits(bits):
    s, e, f = bits[0], bits[1:9], bits[9:]
   new_f = [0, *f]
    e_bin = "".join(map(str, e))
    new_e_int = int(e_bin, 2)
    for _ in range(23):
        if new_e_int == 0:
            new_e_bin = bin(new_e_int)[2:].zfill(8)
```

```
new_e = [int(b) for b in new_e_bin]
            return [s, *new_e, *new_f]
        if new_f[0] == 1:
            break
        new_f = [*new_f[1:], 0]
        new_e_int -= 1
    new_e_bin = bin(new_e_int)[2:].zfill(8)
    new_e = [int(b) for b in new_e_bin]
    return [s, *new_e, *new_f[1:]]
def float_to_denormalized_hex(f):
    return bits_to_hex(
       normalized_bits_to_denormalized_bits(
            hex_to_bits(float_to_hex(f)))
    )
def denormalized_hex_to_float(h):
    return hex_to_float(
        bits_to_hex(
            denormalized_bits_to_normalized_bits(hex_to_bits(h)))
tb_fmult = """`timescale 1ps/1ps
`include "fmult_ieee754.v"
module tb_fmult_ieee754;
reg [31:0] a, b;
wire [31:0] out;
reg clk = 1'b1;
fmult_ieee754 uut(a, b, out);
always clk = #5 ~clk;
initial begin
##REPLACE_THIS##
    \$finish;
task test_case(
   input [31:0] a_in,
    input [31:0] b_in
); begin
    @(negedge clk) begin
       a = a_{in};
        b = b_{in};
    end
    @(posedge clk) begin
```

```
\$display("%h", out);
    end
end
endtask
endmodule
tb_fmult_denorm = tb_fmult.replace("fmult_ieee754", "fmult_denorm")
NUMBER_OF_TESTS = 1000
def main():
    double_result_list = []
    tb_fmult_tests = ""
    tb_fmult_denorm_tests = ""
    for _ in range(NUMBER_OF_TESTS):
        a, b = generate_random(), generate_random()
        a_float, b_float = py2float(a), py2float(b)
        a_hex_float, b_hex_float =
            float_to_hex(a_float), float_to_hex(b_float)
        a_hex_denorm = float_to_denormalized_hex(a_float)
        b_hex_denorm = float_to_denormalized_hex(b_float)
        tb_fmult_tests +=
           f"\ttest_case(32'h{a_hex_float}, 32'h{b_hex_float});\n"
        tb_fmult_denorm_tests += (
            f"\ttest_case(32'h{a_hex_denorm}, 32'h{b_hex_denorm});\n"
        double_result_list.append(mult_doubles(a, b))
    with open("../src/fmult_ieee754/tb_fmult_ieee754_bench.v", "w") as f:
        f.write(
            tb_fmult.replace(
                "##REPLACE_THIS##",
                tb_fmult_tests
            )
        )
    with open("../src/fmult_denorm/tb_fmult_denorm_bench.v", "w") as f:
        f.write(
            tb_fmult_denorm.replace(
                "##REPLACE_THIS##",
                tb_fmult_denorm_tests
            )
        )
    subprocess.run(
        ["iverilog", "tb_fmult_ieee754_bench.v"],
        cwd="../src/fmult_ieee754/",
    subprocess.run(
        ["iverilog",
        "tb_fmult_denorm_bench.v"],
        cwd="../src/fmult_denorm/",
```

```
)
results_float = (
    subprocess.run(
        ["./a.out"],
        stdout=subprocess.PIPE,
        cwd="../src/fmult_ieee754/",
    )
    .stdout.decode("utf8")
    .splitlines()
float_result_list = [hex_to_float(h) for h in results_float]
results_denorm = (
    subprocess.run(
        ["./a.out"],
        stdout=subprocess.PIPE,
        cwd="../src/fmult_denorm/",
    .stdout.decode("utf8")
    .splitlines()
)
denorm_result_list = [
    denormalized_hex_to_float(h) for h in results_denorm
1
denorm_errors = []
float_errors = []
print()
fp_out = open("mult_out.csv", "w")
for denorm, fnorm, double in zip(
    denorm_result_list,
    float_result_list,
    double_result_list,
):
    fp_out.write(f"{denorm},{fnorm},{double}\n")
    denorm_errors.append((double - denorm) / double)
    float_errors.append((double - fnorm) / double)
fp_out.close()
print(f"denormalized: {mean(denorm_errors)} ± {stdev(denorm_errors)}")
print(f"float 754: {mean(float_errors)} ± {stdev(float_errors)}")
subprocess.run(["rm", "./utils.so"])
subprocess.run(
    [
        "rm",
        "../src/fmult_ieee754/a.out",
        \verb|"../src/fmult_ieee754/tb_fmult_ieee754_bench.v"|,
    ]
)
subprocess.run(
    Ε
        "rm",
        "../src/fmult_denorm/a.out",
        "../src/fmult_denorm/tb_fmult_denorm_bench.v",
    ]
)
```

```
if __name__ == "__main__":
    main()
```

9.4 benches/utils.c

```
#include <stdio.h>
float py2float(float a) {
   // printf("a: %f\n", a);
   return a;
double py2double(float a) {
    // printf("a: %f, da: %lf\n", a, (double) a);
   return a;
float add_floats(float a, float b) {
   // printf("%f + %f = %f\n", a, b, a + b);
   return a + b;
double add_doubles(double a, double b) {
    // printf("%lf + %lf = %lf\n", a, b, a + b);
   return py2double(a) + py2double(b);
double add_true_doubles(double a, double b) {
   return a + b;
float mult_floats(float a, float b) {
   return a * b;
double mult_doubles(double a, double b) {
   return py2double(a) * py2double(b);
double mult_true_doubles(double a, double b) {
   return a * b;
```

$9.5 \quad src/fadd_denorm/fadd_denorm.v$

```
`include "sub8.v"
include "mux.v"
include "swap.v"
include "r_shifter.v"
include "u2_adder.v"
module fadd_denorm (
```

```
input [31:0] a,
    input [31:0] b,
    output reg [31:0] out
);
    // setup a
    wire sign_a = a[31];
    wire [7:0] exponent_a = a[30:23];
    wire [22:0] fraction_a = a[22:0];
    // setup b
    wire sign_b = b[31];
    wire [7:0] exponent_b = b[30:23];
    wire [22:0] fraction_b = b[22:0];
    // exponent difference
    wire [8:0] exponent_diff;
    wire [7:0] exponent_diff_abs, exponent_larger;
    sub8 ED (exponent_a, exponent_b, exponent_diff);
    wire sign_d = exponent_diff[8];
    mux MUX (exponent_a, exponent_b, sign_d, exponent_larger);
    assign exponent_diff_abs = sign_d ? -exponent_diff : exponent_diff;
    // fraction calculation
    wire [23:0] fraction_larger, fraction_shifted,
                {\tt fraction\_smaller,\ fraction\_sum,}
                fraction_sum_abs, fraction_preshift,
                fraction_out;
    swap SWAP (
        fraction_a,
        fraction_b,
        sign_d,
        fraction_larger,
        fraction_preshift
    r_shifter SHRED (
        fraction_preshift,
        exponent_diff_abs,
        fraction_shifted
    );
    wire different_signs = sign_a ^ sign_b;
    // conditional invert
    assign fraction_smaller = different_signs
                            ? ~fraction_shifted
                            : fraction_shifted;
    // U2 adder with different_signs as carry in
    wire ovf;
    u2_adder U2A (
```

```
fraction_larger,
       fraction_smaller,
       different_signs,
       fraction_sum,
       ovf
    );
    // calculate abolute value of fraction_sum
    assign fraction_sum_abs = (fraction_sum[23] & different_signs)
                               ? -fraction_sum : fraction_sum;
    // shift right 1 bit
   r_shifter R1SHIFT (fraction_sum_abs, {7'b0, ovf}, fraction_out);
    wire [7:0] exponent_out = exponent_larger + ovf;
    // calculate sign
   wire sign_out = (sign_d ? sign_b : sign_a) ^ fraction_sum[23] ^ ovf;
    always @(*) begin
       out = {sign_out, exponent_out, fraction_out[22:0]};
    end
endmodule
    src/fadd_denorm/mux.v
module mux (
    input [7:0] in0,
   input [7:0] in1,
   input select,
   output [7:0] out
);
    assign out = select ? in1 : in0;
endmodule
     src/fadd\_denorm/r\_shifter.v
module r_shifter (
   input [23:0] to_be_shifted,
   input [7:0] amount,
    output [23:0] shifted
    assign shifted = to_be_shifted >> amount;
endmodule
```

$9.8 \quad src/fadd_denorm/sub8.v$

```
module sub8 (
    input [7:0] a,
    input [7:0] b,
    output [8:0] diff
);
    assign diff = a - b;
endmodule
```

$9.9 \text{ src/fadd_denorm/swap.v}$

```
module swap (
    input [22:0] a,
    input [22:0] b,
    input select,
    output [23:0] swapped_a,
    output [23:0] swapped_b
);

assign swapped_a = {1'b0, select ? b : a};
    assign swapped_b = {1'b0, select ? a : b};
endmodule
```

$9.10 \quad src/fadd_denorm/tb_fadd_denorm.v$

```
`timescale 1ps/1ps
`include "fadd_denorm.v"
module tb_fadd_denorm;
reg [31:0] a, b;
wire [31:0] out;
reg clk = 1'b1;
fadd_denorm uut(a, b, out);
always clk = #5 ~clk;
initial begin
         \$dumpfile("fadd_denorm_out.vcd");
         \$dumpvars(0, tb_fadd_denorm);
     test_case(32'h0000_0000, 32'h0000_0000, 32'h0000_0000);
    test_case(32'h8000_0000, 32'h0000_0000, 32'h8000_0000);
test_case(32'h3FC0_0000, 32'h0000_0000, 32'h3FC0_0000);
     test_case(32'h0000_0000, 32'h3FC0_0000, 32'h3FC0_0000);
     test_case(32'h8000_0000, 32'hBFC0_0000, 32'hBFC0_0000);
    test_case(32'hBFCO_0000, 32'h8000_0000, 32'hBFCO_0000);
test_case(32'h7F7F_FFFF, 32'h0000_0000, 32'h7F7F_FFFF);
```

);

wire extra;

assign {extra, out_sum} =

```
{\tt test\_case} \, (32\,{}^{\backprime}h0000\_0000 \, , \, \, 32\,{}^{\backprime}h7F7F\_FFFF \, , \, \, 32\,{}^{\backprime}h7F7F\_FFFF) \, ;
     test_case(32'h7F7F_FFFF, 32'h8000_0000, 32'h7F7F_FFFF);
     test_case(32'h0000_0000, 32'hFF7F_FFFF, 32'hFF7F_FFFF);
     test_case(32'h3FC0_0000, 32'h7F7F_FFFF, 32'h7F7F_FFFF);
     test_case(32'h7F7F_FFFF, 32'h3FC0_0000, 32'h7F7F_FFFF);
     test_case(32'h7F7F_FFFF, 32'h7C7F_FFFF, 32'h7fbf_0001);
test_case(32'h7C7F_FFFF, 32'h7F7F_FFFF, 32'h7fbf_0001);
     test_case(32'hFF7F_FFFF, 32'hFC7F_FFFF, 32'hFfbf_0001);
     test_case(32'hFC7F_FFFF, 32'hFF7F_FFFF, 32'hFfbf_0001);
     test_case(32'h4A02_7533, 32'h4928_FA97, 32'h4a0c_b3d8);
test_case(32'h4928_FA97, 32'h4A02_7533, 32'h4a0c_b3d8);
test_case(32'h4928_FA97, 32'hCA02_7533, 32'h4a07_c972);
     \$finish;
end
task test_case(
     input [31:0] a_in,
     input [31:0] b_in,
     input [31:0] expected_out
); begin
     @(negedge clk) begin
          a = a_{in};
          b = b_{in};
     end
     @(posedge clk) begin
          if (expected_out == out)
               \$display("Success: %h + %h = %h", a_in, b_in, out);
          else
               \$display(
                    "Error: %h + %h = %h | %h",
                    a_in,
                    b_in,
                    out,
                    expected_out
               );
     end
end
endtask
endmodule
         src/fadd_denorm/u2_adder.v
module u2_adder (
     input [23:0] in_a,
     input [23:0] in_b,
     input carry_in,
     output [23:0] out_sum,
     output ovf
```

```
{in_a[23], in_a}
+ {in_b[23], in_b}
+ carry_in;
assign ovf = extra ^ out_sum[23];
endmodule
```

$9.12 \quad src/fadd_ieee754/fadd_ieee754.v$

```
`include "sub8.v"
`include "mux.v"
`include "swap.v"
`include "r_shifter.v"
include "u2_adder.v"
module fadd_ieee754 (
    input [31:0] a,
    input [31:0] b,
    output reg [31:0] out
);
    // setup a
    wire sign_a = a[31];
    wire [7:0] exponent_a = a[30:23];
    wire [23:0] fraction_a = |exponent_a ? {1'b1, a[22:0]} : 24'b0;
    // setup b
    wire sign_b = b[31];
    wire [7:0] exponent_b = b[30:23];
    wire [23:0] fraction_b = |exponent_b ? {1'b1, b[22:0]} : 24'b0;
    // exponent difference
    wire [8:0] exponent_diff;
    wire [7:0] exponent_diff_abs, exponent_larger;
    sub8 ED (exponent_a, exponent_b, exponent_diff);
    wire sign_d = exponent_diff[8];
    mux MUX (
        exponent_a,
        exponent_b,
        sign_d,
        exponent_larger
    assign exponent_diff_abs = sign_d ? -exponent_diff : exponent_diff;
    // fraction calculation
    wire [48:0] fraction_larger, fraction_shifted,
                fraction_smaller, fraction_sum,
fraction_sum_abs, fraction_preshift,
                fraction_prenorm;
    swap SWAP (
        fraction_a,
```

```
fraction_b,
    sign_d,
    fraction_larger,
    fraction_preshift
);
r_shifter SHRED (
   fraction_preshift,
    exponent_diff_abs,
    fraction_shifted
wire different_signs = sign_a ^ sign_b;
// conditional invert
assign fraction_smaller = different_signs
                        ? ~fraction_shifted
                        : fraction_shifted;
// U2 adder with different_signs as carry in
wire ovf;
u2\_adder U2A (
    fraction_larger,
    fraction_smaller,
    different_signs,
    fraction_sum,
    ovf
);
// calculate abolute value of fraction_sum
assign fraction_sum_abs = (fraction_sum[48] & different_signs)
                        ? -fraction_sum : fraction_sum;
// shift right 1 bit
r_shifter R1SHIFT (fraction_sum_abs, {7'b0, ovf}, fraction_prenorm);
wire [7:0] exponent_prenorm = exponent_larger + ovf;
// calculate sign
wire sign_out = (sign_d ? sign_b : sign_a) ^ fraction_sum[48] ^ ovf;
// normalise result
integer index;
reg [47:0] fraction_out;
reg [7:0] exponent_out;
always @(*) begin
    fraction_out = fraction_prenorm[47:0];
    exponent_out = exponent_prenorm;
    if (different_signs) begin
        for (index = 22; index >= 0; index--) begin
            if (fraction_out[47] == 0) begin
                fraction_out = fraction_out << 1;</pre>
                exponent_out = exponent_out - 1;
            end
        end
```

```
end
        out = {sign_out, exponent_out, fraction_out[46:24]};
endmodule
9.13 \quad src/fadd\_ieee754/mux.v
module mux (
    input [7:0] in0,
    input [7:0] in1,
    input select,
    output [7:0] out
);
    assign out = select ? in1 : in0;
endmodule
9.14 \operatorname{src/fadd\_ieee754/r\_shifter.v}
module r_shifter (
    input [48:0] to_be_shifted,
    input [7:0] amount,
    output [48:0] shifted
);
    assign shifted = to_be_shifted >> amount;
endmodule
      src/fadd\_ieee754/sub8.v
module sub8 (
    input [7:0] a,
    input [7:0] b,
    output [8:0] diff
);
    assign diff = a - b;
endmodule
9.16 \quad src/fadd\_ieee754/swap.v
module swap (
    input [23:0] a,
    input [23:0] b,
    input select,
```

end

```
output [48:0] swapped_a,
     output [48:0] swapped_b
):
    assign swapped_a = {1'b0, select ? b : a, 24'b0};
     assign swapped_b = {1'b0, select ? a : b, 24'b0};
endmodule
        src/fadd_ieee754/tb_add_ieee754.v
9.17
`timescale 1ps/1ps
`include "fadd_ieee754.v"
module tb_fadd_ieee754;
reg [31:0] a, b;
wire [31:0] out;
reg clk = 1'b1;
fadd_ieee754 uut(a, b, out);
always clk = #5 ~clk;
initial begin
         \$dumpfile("fadd_ieee754_out.vcd");
         \$dumpvars(0, tb_fadd_ieee754);
    test_case(32'h4A36_00CA, 32'hC93C_97A8, 32'h4A06_DAE0);
    test_case(32'h498A_D804, 32'hCA1E_F022, 32'hC9B3_0840);
    {\tt test\_case} \, (32\,{\tt 'h4AA4\_6873} \, , \, \, 32\,{\tt 'h49CD\_A038} \, , \, \, 32\,{\tt 'h4AD7\_D081}) \, ;
    test_case(32'hC9D5_32B0, 32'h490C_91C1, 32'hC98E_E9D0);
    test_case(32'hC8DE_2B1B, 32'h4A47_E514, 32'h4A2C_1FB1);
test_case(32'h4A74_30F1, 32'h499E_2E20, 32'h4AA1_A400);
    test_case(32'h4991_E4C7, 32'h4A03_8953, 32'h4A4C_7BB6);
    {\tt test\_case} \, (32\,{}^{\backprime}h{\tt CA9A\_68CA} \, , \, \, 32\,{}^{\backprime}h{\tt 4989\_3EA4} \, , \, \, 32\,{}^{\backprime}h{\tt CA70\_3242}) \, ;
    test_case(32'h463F_D1E1, 32'h4904_179B, 32'h4907_16E3);
    {\tt test\_case(32'h4A13\_673A\,,\ 32'h486E\_B87C\,,\ 32'h4A22\_52C2);}
     test_case(32'hCA0F_7140, 32'h4863_1EB8, 32'hCA01_3F54);
    test_case(32'hC92E_1F26, 32'h4A82_43DB, 32'h4A58_FFEC);
     test_case(32'hCA39_75F3, 32'hC9C7_7708, 32'hCA8E_98BC);
     \$finish:
task test_case(
    input [31:0] a_in,
    input [31:0] b_in,
    input [31:0] expected_out
); begin
    @(negedge clk) begin
         a = a_{in};
         b = b_{in};
```

```
@(posedge clk) begin
        if (expected_out == out)
           \$display("Success: %h + %h = %h", a_in, b_in, out);
           \$display(
                "Error: %h + %h = %h | %h",
                a_in,
                b_in,
                out,
                expected_out
    end
end
endtask
endmodule
      src/fadd\_ieee754/u2\_adder.v
module u2_adder (
    input [48:0] in_a,
    input [48:0] in_b,
    input carry_in,
    output [48:0] out_sum,
    output ovf
);
   wire extra;
    assign {extra, out_sum} =
       {in_a[48], in_a}
        + {in_b[48], in_b}
       + carry_in;
    assign ovf = extra ^ out_sum[48];
endmodule
       src/fmult\_denorm/fmult\_denorm.v
module fmult_denorm
    input [31:0] a,
   input [31:0] b,
   output reg[31:0] out
    // Sign of a and b
   wire sign_a, sign_b;
    // Exponent of a and b
    wire [7:0] exponent_a, exponent_b;
    // Fraction parts of inputs a and b
    wire [22:0] fraction_a, fraction_b;
```

```
// Variable assignment
    assign {sign_a, exponent_a, fraction_a} = a;
    assign {sign_b, exponent_b, fraction_b} = b;
    // Calculating sign
    wire sign_out = sign_a ^ sign_b;
    // Multiplier of 2 fraction
    wire [47:0] fraction_product = fraction_a * fraction_b;
    wire [22:0] fraction_out = fraction_product[46:24];
    // Calculating exponent
    wire [8:0] exponent_out = exponent_a + exponent_b - 8'd127 + 1'd1;
    always @(*) begin
        if (a == 32'd0 \mid | b == 32'd0) begin
            // a or b is 0
            out = 32'd0;
        end else if (exponent_out[8] == 1) begin
            out = 32'd0;
        end else begin
            // normal result
            out = {sign_out, exponent_out[7:0], fraction_out};
        end
    end
endmodule
       src/fmult_ieee754/fmult_ieee754.v
9.20
module fmult_ieee754
    input [31:0] a,
    input [31:0] b,
    output reg[31:0] out
    // setup a
    wire sign_a = a[31];
    wire [7:0] exponent_a = a[30:23];
    wire [23:0] fraction_a = |exponent_a ? {1'b1, a[22:0]} : 24'b0;
    // setup b
    wire sign_b = b[31];
    wire [7:0] exponent_b = b[30:23];
    wire [23:0] fraction_b = |exponent_b ? {1'b1, b[22:0]} : 24'b0;
    // Calculating fractions product with width is 2 \ast fraction width
    wire [47:0] fraction_product = fraction_a * fraction_b;
    // If product result was of form 1X.XXXX...
    wire norm = fraction_product[47];
    // Normalising fraction of the result
    wire [22:0] fraction_out = norm
```

? fraction_product[46:24] : fraction_product[45:23];

`timescale 1ps/1ps

```
// Calculating exponent of the result from adding two input
   // exponents, subtracting bias and adding norm bit
   wire [8:0] exponent_out = exponent_a + exponent_b - 8'd127 + norm;
    // Calculating sign of the result
   wire sign_out = sign_a ^ sign_b;
    always @(*) begin
       if (a == 32'd0 \mid | b == 32'd0) begin
            // a or b is 0
            out = 32'd0;
       end else if (exponent_out[8] == 1) begin
           out = 32'd0;
       end else begin
           // normal result
           out = {sign_out, exponent_out[7:0], fraction_out};
       end
    end
endmodule
```

$9.21 \operatorname{src/fmult}$ ieee $754/\operatorname{tb}$ fmult ieee $754.\mathrm{v}$

```
`include "fmult_ieee754.v"
module tb_fmult_ieee754;
reg [31:0] a, b;
wire [31:0] out;
reg clk = 1'b1;
fmult_ieee754 uut(a, b, out);
always clk = #5 ~clk;
initial begin
             \$dumpfile("fmult_out.vcd");
            \$dumpvars(0, tb_fmult_ieee754);
      {\tt test\_case(32'h4234\_851F,\ 32'h427C\_851F,\ 32'h4532\_10E9);}
      test_case(32'h0200_0000, 32'h0200_0000, 32'h0000_0000);
test_case(32'hC152_6666, 32'hC240_A3D7, 32'h441E_5374);
      test_case(32'h4049_999A, 32'hC166_3D71, 32'hC235_5062);
      {\tt test\_case} \hspace{0.1cm} (32 \hspace{0.1cm} {}^{\backprime} h 3ACA\_62C1 \hspace{0.1cm}, \hspace{0.1cm} 32 \hspace{0.1cm} {}^{\backprime} h 3ACA\_62C1 \hspace{0.1cm}, \hspace{0.1cm} 32 \hspace{0.1cm} {}^{\backprime} h 361F\_FFFF);
      {\tt test\_case} \, (32\,{}^{\backprime}h4580\_0000\,,\ 32\,{}^{\backprime}h4580\_0000\,,\ 32\,{}^{\backprime}h4B80\_0000)\,;
      test_case(32'h0000_0000, 32'h0000_0000, 32'h0000_0000);
test_case(32'hC152_6666, 32'h0000_0000, 32'h0000_0000);
      test_case(32'h7F80_0000, 32'h7F80_0000, 32'h7F80_0000);
      test_case(32'h7F80_0000, 32'hFF80_0000, 32'hFF80_0000);
      test_case(32'hFF80_0000, 32'h7F80_0000, 32'hFF80_0000);
test_case(32'hFF80_0000, 32'hFF80_0000, 32'h7F80_0000);
```

```
{\tt test\_case} \, (32\,{}^{\backprime}h7F80\_0000 \, , \, \, 32\,{}^{\backprime}h7F80\_000D \, , \, \, 32\,{}^{\backprime}h7FC0\_0000) \, ;
     \$finish;
\verb"end"
task test_case(
   input [31:0] a_in,
     input [31:0] b_in,
     input [31:0] expected_out
); begin
     @(negedge clk) begin
          a = a_in;
          b = b_in;
     end
     @(posedge clk) begin
          if (expected_out == out)
               \$display("Success: %h + %h = %h", a_in, b_in, out);
                \$display(
                     "Error: %h + %h = %h | %h",
                     a_in,
                     b_in,
                     out,
                     expected_out
               );
     \verb"end"
end
endtask
\verb"endmodule"
```

Literatura

- [1] A. J. Al-Khalili. Floating point adders and multipliers. http://users.encs.concordia.ca/~asim/COEN_6501/Lecture_Notes/L4_Slides.pdf.
- [2] S. Gonzalez-Navarro, J. Hormigo. Normalizing or not normalizing? an open question for floating-point arithmetic in embedded systems. http://arith24.arithsymposium.org/slides/s3-hormigo.pdf.
- [3] S. Gonzalez-Navarro, J. Hormigo. Normalizing or not normalizing? an open question for floating-point arithmetic in embedded systems. 2017.
- [4] S. Gonzalez-Navarro, J. Hormigo. New results on non-normalized floating-point formats. 2019.
- [5] M. Sieroń, P. Różański. https://github.com/michalsieron/computer_architecture_project.
- [6] P. Srivastava, E. Chung, S. Ozana. Asynchronous floating-point adders and communication protocols: A survey. 2020.