

دانشگاه صنعتی شریف دانشکده مهندسی برق

طراحی سیستمهای مبتنی بر FPGA/ASIC تمرین سری ۱ استاد درس: دکتر شعبانی

مهران مظاهری ۹۸۱۰۲۳۴۶

۲۰ آبان


۱. فیلتر FIR

A. ساختار کلی فیلتر و پیادهسازی یک فیلتر با 10 Tap

فیلتر FIR فیلتری است که خروجی آن در هر مرحله، تنها تابعی خطی از ورودی همان مرحله و ورودیهای قبلی باشد:

$$Y[n] = b_0 x[n] + b_1 x[n-1] + b_2 x[n-2] + \dots + b_N x[n-N]$$

با توجه به رابطه بالا، دیاگرام بلوکی این فیلتر به شکل زیر خواهد بود:



خروجی از جمع (#تعداد tapها) حاصل ضرب دو عدد (#عرض هر ضریب) بیتی و (#عرض عدد ورودی) بدست می آید. پس عرض خروجی برابر با clog2(#numberOfTaps) + Input_length + Coef_length است.

پس در سوال ما خروجی $\Lambda + \Lambda + \Lambda = \Upsilon$ بیتی خواهد بود.

ماژول این بخش در فایل Q1/RTL/tenTapFIRFilter.v پیادهسازی شده است. این ماژول کاملا پارامتریزه شده است و قابلیت تغییر INPUT_LENTGH ، TAP_NUMBER و COEF_LENTGH را دارد.

B. ضرایب symmetric


در فیلترهای با ضرایب متقارن رابطه زیر برقرار است:

$$h[k] = h[N-1-k]$$

پس رابطه خروجی بر حسب دنباله ورودی نیز به شکل زیر قابل بازنویسی است:

$$\begin{split} y\left[n\right] &= \sum_{k=0}^{N-1} h\left[k\right] x \left[n-k\right] \\ &= h\left[M\right] x \left[n-M\right] + \sum_{k=0}^{\frac{1}{2}(N-1)-1} h\left[k\right] \left(x \left[n-k\right] + x \left[n+k-(N-1)\right]\right) \end{split}$$

و بلوک دیاگرام فیلتر به شکل زیر خواهد بود:



با توجه به بلوکدیاگرام بالا، برای طراحی فیلتری با ۹ ضریب باید دنباله ورودی به اندازه ۱۷ ورودی را ذخیره کنیم؛ با توجه به این مورد تعداد بیت خروجی که باید در نظر بگیریم برابر است با

cond = 100

ماژول این بخش در فایل Q1/RTL/ nineCoefSymmetricFilter.v پیادهسازی شده است. این ماژول کاملا یارامتریزه شده است و قابلیت تغییر INPUT_LENTGH ،COEF_NUMBER و COEF_LENTGH را دارد.

C. مزیت ماژول قسمت B نسبت به A

در ماژول قسمت B در حالت تعداد tapهای برابر با ماژول قسمت A از نصف تعداد ضربکننده استفاده میکند؛ به عبارت دیگر به ازای ماژولهای یکسان ظرفیت فیلتر قسمت B تنها با هزینه اضافه کردن تعدادی جمعکننده، دو برابر فیلتر قسمت A خواهد بود.

$\{0, -1, 1\}$ ماژول با ضرایب فقط.D

در این ماژول ضربکننده با یک مالتی پلکسر ۳ به ۱ جایگزین میشود که ساده تر از پیادهسازی ضربکننده است.

کد این ماژول نیز در فایلهای این سوال آمده است.

۲. ماژول Debouncer

مبنای کار Debouncer به این شکل است که اگر ورودی با خروجی متفاوت باشد شروع به شمردن counter میکند و اگر این تفاوت مانا بود (counter پیوسته در سیکلهای متوالی در حال شمارش بود) و ناشی از نویز نبود، خروجی را تغییر میدهد.

ماژول این بخش در فایل Q2/RTL/Debouncer.v پیادهسازی شده است.

۳. صحتسنجی با استفاده از matlab

A. موج سينوسي fixed point

برای این منظور از کد متلب زیر برای ساختن فایل باینری مموری استفاده میکنیم:

```
clc
t = linspace(0, 2*pi, 1024);
%generate function:
x1 = sin(t);
x2 = cos(t);
%make functions' output fixed-point:
x1_f = fi(x1,1,16, 14, 'RoundingMethod', 'Floor');
x2 f = fi(x2,1,16, 14, 'RoundingMethod', 'Floor');
%convert to binary:
x1_bin = bin(x1_f);
x2 bin = bin(x2 f);
%save binary data to file:
x1 file = fopen('sin.mem','w');
x2 file = fopen('cos.mem','w');
fwrite(x1 file,x1 bin)
fwrite(x2 file,x2 bin)
fclose(x1 file);
fclose(x2 file);
```

کد بالا در فایل Q3/Matlab/fi_sin.m/ آمده است. فایلهای حاوی مقادیر باینری sin و cos در فولدر (Q3/Matlab/fi_sin.mem و Q3/Matlab/sin.mem و است. نمونه چند مقدار اولیه این دوفایل در زیر قابل مشاهده است:

sin.mem:	Cos.mem:
000000000000000	01000000000000000
000000001100100	0011111111111111
000000011001001	0011111111111110

000000110010010	00111111111111111

000000111110111	0011111111111000
000001001011011	0011111111110100

000001011000000	0011111111110000

0000001100100100	0011111111101100

0000001110001001	0011111111100110

0000011001000111	0011111110110000

0000011010101011	0011111110100110
------------------	------------------

0000100000111011	0011111101110111
------------------	------------------

0000100010011111 00111111011010

این فایلها در ماژول لود خواهند شد و به عنوان LookUpTable در ماژول ضربکننده فرکانسی استفاده میشود. ماژول frequency_multiplier در زیر قابل مشاهده است:

```
module FrequencyMultiplier(
    input wire clk,
    input wire reset,
    input wire [2:0]frequency select,
    output reg [15:0]sin signal,
    output reg [15:0]cos signal
);
//----
             ----- Internal Signals
Declaration
    reg [9:0] counter;
    reg [15:0]sinus[0:1023];
    reg [15:0]cosine[0:1023];
                                  ----- initialize memmory
    initial begin
        $display("Loading memmory.");
        $readmemb("sin.mem", sinus);
        $readmemb("cos.mem", cosine);
    end
                               ----- Sequential Logic
    always @(posedge clk) begin
        if (reset) begin
            counter <= 0;
            sin signal <= sinus[0];</pre>
            cos signal <= cosine[0];</pre>
        end else begin
            case (frequency select)
                3'd1: counter <= counter + 1'b1;</pre>
                3'd2: counter <= counter + 2'b10;
                3'd3: counter <= counter + 3'b100;
                3'd4: counter <= counter + 4'b1000;
                3'd5: counter <= counter + 5'b10000;</pre>
                default:counter <= counter;</pre>
            endcase
            sin signal <= sinus[counter];</pre>
            cos signal <= cosine[counter];</pre>
        end
    end
endmodule
```

فایل ماژول بالا در Q3/RTL/FrequencyMultiplier.v/ آمده است. ماژول بالا قابلیت تولید سیگنالهای خروجی با فرکانس برابر، دوبرابر، چهاربرابر، هشت برابر و شانزده برابر سیگنال اصلی را دارد که توسط سیگنال ورودی frequency_select قابل تنظیم است.

B. تستبنچ برای ماژول ضرب کننده فر کانسی

فایل تستبنچ زیر برای حالت فرکانس دو برابر پیادهسازی شده است که در فایل (Q3/TB/FrequencyMultiplier_TB.sv آمده است.

```
`timescale 1ns/1ns
module FrequencyMultiplier TB;
    reg clk = 1;
    always #5 clk = ~clk;
    reg reset;
    reg [2:0]frequency select = 3'd2;
    integer sin file, cos file;
    initial begin
        sin file = $fopen("sin.txt", "w");
        cos file = $fopen("cos.txt", "w");
        reset = 1;
        #2
        reset = 0;
        for (int i=0; i<1024; ++i) begin
            @(posedge clk);
            $fwrite(sin file, "%x\n", uut.sin signal);
            $fwrite(cos file, "%x\n", uut.cos_signal);
        end
        $fclose(sin file);
        $fclose(cos file);
        $display("Testbench done successfully.\n");
        $stop;
    end
    FrequencyMultiplier uut(.clk(clk), .reset(reset),
.frequency select(frequency select), .sin signal(), .cos signal());
endmodule
```


نتیجه اجرای تستبنچ بالا در تصویر زیر آمده است و دو فایل txt خواسته شده در Q3/TB/(sin,cos).txt آمده است که به شکل اعداد hex ذخیره شدهاند.

```
# Loading sv_std.std
# Loading work.FrequencyMultiplier_TB(fast)
# Loading work.FrequencyMultiplier(fast)
VSIM 10> run -all
# Loading memmory.
# Testbench done successfully.
#
# ** Note: $stop : H:/modelsimProject/FrequencyMultiplier_TB.sv(23)
# Time: 10241 ns Iteration: 0 Instance: /FrequencyMultiplier_TB
# Break in Module FrequencyMultiplier_TB at H:/modelsimProject/FrequencyMultiplier_TB.sv line 23
```

در مرحله بعدی فایلهای متنی در متلب بار گذاری شدهاند و مورد بررسی قرار گرفتهاند. کد متلب این بخش به صورت زیر است که در فایل Q3/Matlab/txtFileRead.m/ آمده است.

```
clc;
clear;
sin_file = fopen('sin.txt');
cos_file = fopen('cos.txt');
x_sin = fscanf(sin_file, '%x', Inf);
x_cos = fscanf(cos_file, '%x', Inf);
fclose(sin_file);
fclose(sin_file);
x_sin_fi = reinterpretcast(fi(x_sin,0,16,0),numerictype(1,16,14));
x_cos_fi = reinterpretcast(fi(x_cos,0,16,0),numerictype(1,16,14));
x_sin_double = double(x_sin_fi);
x_cos_double = double(x_cos_fi);
x = x_cos_double + 1i * x_sin_double;
pwelch(x)
```

خروجی کد بالا نیز به شکل است:




با توجه به اینکه در تستبنچ ما، فرکانس دوبرابر برای ماژول انتخاب شده است، انتظار داشتیم که در 2pi رادیان بر نمونه peak داشته باشیم که مشاهده میشود.

C. هستههای نرمافزاری و سختافزاری

این هستهها هر کدام مشابه ماژول خاصی هستند که کار خاصی را انجام میدهند که قابلیت تنظیم دارند، در حالتی بهینه طراحی شدهاند و با بیشترین هماهنگی برای دستگاه هدف ساخته میشوند که کسانی که ماژولهای خود را طراحی میکنند، میتوانند در صورت نیاز از این زیرماژولها استفاده کنند. برخی از این هستهها تنها پیادهسازی نرمافزاری دارند که به این معناست با گیت و ماژولهای مرسوم پیادهسازی شدهاند و وظیفه خود را انجام میدهند، در مقابل ماژولهایی که به شکل سختافزاری پیادهسازی شدهاند، شامل المان سختافزاری مجزا به منظور عملکرد درست خود خواهند بود. از این هستهها میتوان به هستههای کارتهای +SFP (پورت نوری شبکه ط10Gb)، هستههای رمزنگاری معروف، میکروبلیز (پیادهسازی یه میکروکنترلر بر روی FPGA)، انواع مموریها و FIFO هستههای رابط انتقال صدا و تصویر مرسوم اشاره کرد.

هستههای DDS: این هسته که متعلق به شرکت Xilinx میباشد وظیفه تغییر فاز سیگنال سینوسی و کسینوسی خروجی از خودش را با تغییر ورودی خودش را دارد و همچنین میتواند میتواند با ورودی متفاوت، سیگنال خروجی با فرکانس متفاوت را این ایجاد کند؛ بلوک دیاگرام این هسته در شکل زیر رسم شده است:



عملکرد این هسته کاملا مشابه ماژول پیادهسازی شده در بخش اول این سوال است؛ چرا که آن هم یک تغییر دهنده فاز بر حسب ورودی بود.


۴. تشخیص دنباله با Shift Register

ماژول این بخش در فایل Q4/SequenceDetector.v/ پیادهسازی شده است. ماژول این بخش به شکل زیر است:

```
module SequenceDetector
#(
    parameter SEQUENCE LENGTH = 11,
    parameter reg [SEQUENCE LENGTH-1:0]SEQUENCE PATTERN = SEQUENCE LENGTH'b01011101000;
) (
    input wire clk,
    input wire in,
    output wire Sequence detected
    reg [SEQUENCE LENGTH-1:0] sequence = SEQUENCE_LENGTH'b0;
                              ----- Sequential Logic
    always @(posedge clk) begin
                                                          //Shift Register
        sequence <= {in,sequence[SEQUENCE LENGTH-1:1]};</pre>
    end
                                                - Continuous Assignment
    assign Sequence_detected = SEQUENCE_PATTERN == sequence;
endmodule
```

^ن. پیادهسازی ALU

برای پیادهسازی تقسیم از روش Restoring division استفاده میکنیم که بلوک دیاگرام عملکرد آن به شکل زیر است:



فایل alu در Q5/ALU.sv/ قرار دارد و به شکل زیر است:


```
module ALU
    input wire [3:0]A,
    input wire [3:0]B,
    input wire [1:0]sel,
    output wire [7:0] alu out
                        ----- Reg Declaration
    reg [0:7]internal signal[0:6];
       ------ Combinational Logic
    always @(*) begin
        case (sel)
            00: alu out = A + B;
            01: alu out = A - B;
            10: alu out = A * B;
            11:begin
                alu out[7] = A >= \{B,3'b000\};
                internal_signal[0] = alu out[7]?{A,4'h0}-{B,3'h0}:{A,4'h0};
                alu out[6] = internal signal[0] \geq= {B,2'b00};
                internal signal[1] = alu out[6]?internal signal[0]-
{B,2'b0}:internal signal[0];
                alu out[5] = internal signal[1] \geq {B,1'b0};
                internal signal[2] = alu out[5]?internal signal[1]-
{B,1'b0}:internal signal[1];
                alu out[4] = internal signal[2] >= B;
                internal signal[3] = alu out[4]?internal signal[2]-
B:internal signal[2];
                alu out[3] = (internal signal[3]<<1) >= B;
                internal signal[4] = alu out[3]?(internal signal[3]<<1)-</pre>
B: (internal signal[3]<<1);</pre>
                alu out[2] = (internal signal[4]<<1) >= B;
                internal signal[5] = alu out[2]?(internal signal[4]<<1)-</pre>
B: (internal signal[4]<<1);</pre>
                alu out[1] = (internal signal[5]<<1) >= B;
                internal signal[6] = alu out[1]?(internal signal[5]<<1)-</pre>
B: (internal signal[5]<<1);</pre>
                alu out[0] = (internal signal[6]<<1) >= B;
                internal signal[6] = alu out[1]?(internal signal[6]<<1)-
B: (internal signal[6]<<1);</pre>
            end
            default: alu out = 0;
        endcase
    end
endmodule
```

خروجیها همگی unsigned در نظر گرفته شدهاند؛ خروجی جمع و تفریق طبیعتا همان ۴ بیتی خواهد ماند و خروجی است التخروجی حاصل ضرب هم فرمت fixed-point را خواهد داشت که همه بیتها نشاندهنده اعداد صحیح هستند. برای عملیات تقسیم خروجی fixed-point(0,8,4) خواهد بود و ۴ بیت کمارزشتر نشاندهنده ارقام اعشاری حاصل تقسیماند. در نتیجه بالاترین دقت تقسیم برابر است با 0.0001 = 2-4

۶. آشنایی با DSP48:

A. <mark>ساختار كلى DSP48:</mark>

این بلوک شامل چهار ورودی است که توانایی انجام جمع و ضرب توامان ((A+B)) و همچنین جمع و تفریق با پاسخ این عملیات از طریق ورودی C را در یک سیکل کلاک دارد که باعث میشود یکی از عواملی که به شدت روی critical path مدار در FPGA تاثیر میگذارد را به شدت سرعت ببخشد. بلوک دیاگرام این IP به شکل زیر است:



همچنین این IP از توانایی انجام متوالی عملیات بر روی خروجی خودش نیز بهره میبرد (accumulation) که باعث میشود در پیادهسازی نهایی نیاز به تعداد کمتری از DSP48 داشته باشیم. نکته قابل توجه در استفاده از این core این است که بهتر از ورودیهای از جنس Signed استفاده کنیم تا به شکل بهینه از DSP48 استفاده شود.

B. پیادهسازی ضرب کننده مختلط پایپلاین شده ۱۸ بیتی

ماژول در ۴ مرحله (پس از ۴ سیکل) به شکل پایپلاین خروجی هر متناسب با هر دو عدد مختلط ورودی را محاسبه میکند.

فایل ضربکننده در /Q5/ComplexMult18bit.sv قرار دارد و به شکل زیر است:

```
module ComplexMult18bit(
    input clk,
    input signed [17:0]ar, ai,
    input signed [17:0]br, bi,
    output signed [36:0] pr, pi
);
    reg signed [17:0] ai d, ai dd, ai ddd, ai dddd
    reg signed [17:0] ar d, ar dd, ar ddd, ar dddd
    reg signed [17:0] bi d, bi dd, bi ddd, br d, br dd, br ddd;
    reg signed [18:0] addcommon
reg signed [18:0] addr, addi
    reg signed [36:0] mult0, multr, multi, pr int, pi int ;
    reg signed [36:0] common, commonr1, commonr2 ;
    always @(posedge clk)begin
        ar d <= ar;
        ar dd <= ar d;
        ai d <= ai;
        ai_dd <= ai_d;
        br d <= br;
        br dd <= br d;
        br ddd <= br dd;
        bi d <= bi;
        bi dd <= bi d;
        bi ddd <= bi dd;
    end
    always @(posedge clk)begin
        addcommon <= ar d - ai d;</pre>
                 <= addcommon * bi dd;</pre>
        common
                  <= mult0;
    end
    always @(posedge clk) begin
        ar ddd <= ar dd;
        ar dddd <= ar ddd;
        addr <= br ddd - bi ddd;
        multr <= addr * ar dddd;</pre>
        commonr1 <= common;</pre>
        pr int
                <= multr + commonr1;</pre>
    end
    always @(posedge clk)begin
        ai ddd <= ai dd;
        ai dddd <= ai_ddd;</pre>
        addi <= br ddd + bi ddd;
        multi <= addi * ai dddd;
        commonr2 <= common;</pre>
        pi int <= multi + commonr2;</pre>
    end
    assign pr = pr int;
    assign pi = pi int;
endmodule
```

شیفت رجیستر زیر پیادهسازی شده است که در فایل Q7/ShiftRegister.sv/ قرار دارد.

```
module ShiftRegister
#(
   parameter OUTPUT LENGTH = 10
) (
   input wire clk,
   input wire serial in,
   input wire [1:0]control signal,
   output wire [OUTPUT_LENGTH-1:0] parallel_out
//---- Combinational Logic
   always @(*) begin
      case (control signal)
           2'b00: parallel out <= parallel out;</pre>
//latch
           2'b01: parallel_out <= {parallel_out[COUNTER_LENGTH-</pre>
2:0],serial_in};
                       //shift left
           2'b10: parallel_out <= {serial_in, parallel_out[COUNTER_LENGTH-
1:1]};
            //shift right
           2'b11: parallel_out <= {COUNTER_LENGTH{serial_in}};</pre>
//load
           default:
              parallel out <= parallel out;</pre>
       endcase
   end
endmodule
```