<u> Άσκηση 3</u>


Συνοδευτικά αρχεία: 3 1.v, 3 2.v

Μέρος 1 : Εισαγωγή

Σκοπός της άσκησης είναι η εξοικείωσή σας με το δομικό τρόπο περιγραφής κυκλωμάτων στη Verilog. Εχοντας ολοκληρώσει την άσκηση θα πρέπει να μπορείτε να περιγράφετε ένα συνδυαστικό κύκλωμα χρησιμοποιώντας τις πρωταρχικές συναρτήσεις των λογικών πυλών που μας παρέχει η Verilog.

Ας ξεκινήσουμε από το απλό κύκλωμα του σχήματος 3.1. Το κύκλωμα αποτελείται από 2 πύλες AND (KAI) και 1 πύλη OR (H), κάθε μία των 2 εισόδων. Το κύκλωμά μας έχει 3 σήματα εισόδου (A, B, C) και ένα εξόδου (Z). Από το κύκλωμα βλέπουμε ότι:

- Η πύλη AND1 οδηγείται από τα σήματα A και B και οδηγεί το σήμα εξόδου Κ.
- Η πύλη AND2 οδηγείται από τα σήματα εισόδου Β και C και οδηγεί το σήμα εξόδου L.
- Η πύλη OR1 οδηγείται από τα σήματα Κ και L και παράγει την έξοδο Z.



Αφού το κύκλωμά μας έχει 3 κύριες εισόδους μπορούμε να συμπεράνουμε ότι στην είσοδο μπορούν να εφαρμοστούν 2^3 =8 διαφορετικοί συνδυασμοί. Οι τιμές των ενδιάμεσων σημάτων καθώς και της εξόδου γι' αυτούς τους συνδυασμούς φαίνονται στον πίνακα 3.1.

Πίνακας 3.1

Κύριες Είσοδοι			Ενδιάμεσες Γραμμές		Κύρια έξοδος
A	В	C	K	L	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	1	1
1	0	0	0	0	0
1	0	1	0	0	0
1	1	0	1	0	1
1	1	1	1	1	1

Σκοπός στη συνέχεια είναι να περιγράψουμε το ίδιο κύκλωμα σε Verilog χρησιμοποιώντας δομικό τρόπο περιγραφής. Η Verilog για το σκοπό αυτό μας παρέχει μια μεγάλη σειρά πρωταρχικών συναρτήσεων. Για παράδειγμα η συνάρτηση and (z, x, y) είναι μια πρωταρχική συνάρτηση περιγραφής μιας πύλης AND με εισόδους τα σήματα x, y και έξοδο το σήμα z. Η συνάρτηση nor (w, x, y, z) είναι μια πρωταρχική συνάρτηση περιγραφής μιας πύλης NOR με εισόδους τα σήματα x, y και z και έξοδο το σήμα w. Οπως μπορείτε να φανταστείτε υπάρχουν πρωταρχικές συναρτήσεις για όλες τις λογικές πύλες οσωνδήποτε εισόδων και αν χρειαστείτε. Σε κάθε τέτοια συνάρτηση, η έξοδος είναι η μεταβλητή που αναγράφεται πρώτη, ακολουθούμενη από τις εισόδους.

Με βάση τα παραπάνω, ας προσπαθήσουμε να περιγράψουμε το κύκλωμα του σχήματος 3.1 σε κώδικα Verilog (ο κώδικας χωρίς σχόλια υπάρχει και στο συνοδευτικό αρχείο 3 1.v).


```
module circuit3_1(A, B, C, Z); // Το κύκλωμά μας θα ονομάζεται circuit3 1 και έχει 4 σημεία
                                 // διασύνδεσης Α, Β, С & Ζ με τον υπόλοιπο κόσμο
                                 // Προσέξτε ότι η σειρά αναγραφής είναι δική μας υπόθεση καθώς
                                 // εδώ δεν έχουμε μια πρωταρχική συνάρτηση, αλλά ορίζουμε μια
                                 // νέα δικιά μας
                                 // Τα Α, Β, C είναι σήματα εισόδου
        input A, B, C;
                                // Το Ζ είναι σήμα εξόδου
        output Z;
                                // Τα Κ, L είναι τοπικές μεταβλητές. Θα μπορούσαν και να μη
        wire K, L;
                                // δηλωθούν καθόλου. Αν τα δηλώσετε πρέπει να είναι τύπου wire
                                // Χρησιμοποιούμε ένα αντίγραφο της πρωταρχικής συνάρτησης
        and AND1 (K, A, B);
                                 // ΑΝΟ, που του δίνουμε το όνομα ΑΝΟ1. Οι είσοδοι θα είναι Α
                                 // και Β και η έξοδός του Κ. Αντιπροσωπεύει τη πύλη ΑΝD1 του
                                // σχήματος 3.1
                                // Αντίστοιχα με το παραπάνω ένα δεύτερο αντίγραφο για τη
        and AND2 (L, B, C);
                                // δεύτερη πύλη
                                // Προσέξτε την υπονοούμενη διασύνδεση. Οι μεταβλητές Κ, & L
        or OR1 (Z, K, L);
                                 // που οδηγούνται από τις ΑΝΟ είναι και οι είσοδοι της ΟR.
endmodule
```

Για να εξομοιώσουμε τη περιγραφή του κυκλώματός μας, χρειάζεται να επιβάλλουμε τιμές πάνω στις εισόδους του. Αυτό μπορεί να γίνει με ένα νέο module της Verilog που ονομάζεται testbench. Ο απαραίτητος κώδικας παρατίθεται πιο κάτω

```
// Δεν υπάρχουν είσοδοι και έξοδοι
module circuit3_1_test();
                                                 // Τοπικές μεταβλητές. Επειδή αυτές θέλω να
        reg A, B, C;
                                                 // κρατάνε τιμές, πρέπει να τις ορίσω σα reg.
        wire Z;
                                                 // Τοπική μεταβλητή. Απλά θα μεταφέρει την
                                                 // έξοδο του κυκλώματός μου, άρα είναι τύπου
                                                 // wire.
                                                 // Διασύνδεση με το κύκλωμά μου. Οτι τιμή
        circuit3_1 kyklwma3_1(A, B, C, Z);
                                                 // βάζω στις τοπικές μεταβλητές Α, Β, С θα
                                                 // επιβάλλεται και στο κύκλωμά μου. Η απόκρισή
                                                 // του θα υπάρχει στη τοπική μεταβλητή Ζ.
initial
  begin
    #100 A = 0; B = 0; C = 0;
                                                 // Ανά 100 χρονικές στιγμές βάζω μια νέα τιμή
                                                 // στις τοπικές μεταβλητές.
    #100 A = 0; B = 0; C = 1;
    #100 A = 0; B = 1; C = 0;
    #100 A = 0; B = 1; C = 1;
    #100 A = 1; B = 0; C = 0;
    #100 A = 1; B = 0; C = 1;
    #100 A = 1; B = 1; C = 0;
    #100 A = 1; B = 1; C = 1;
    #100 $stop;
  end
endmodule
```

Είμαστε πλέον έτοιμοι να εξομοιώσουμε τη περιγραφή μας. Ακολουθούμε συνεπώς τα εξής βήματα:


- Αντιγράφουμε τα αρχεία 3_1.ν μέσα σε κάποιο φάκελο. Στη συνέχεια υποθέτουμε ότι είναι ο C:\LD1.
- Ανοίγουμε το Modelsim.
- Μεταβαίνουμε (menu File → Change Directory) στο φάκελο C:\LD1.
- Δημιουργούμε μια νέα βιβλιοθήκη. Αφήνουμε το default όνομα work.
- Κάνουμε compile το αρχείο 3 1.v
- Ξεκινάμε εξομοιώση του μεταφρασμένου object circuit3_1_test.
- Ανοίγουμε τα παράθυρα signals και wave.
- Αφού τοποθετήσουμε τα σήματα που θέλουμε πατάμε το Run all και μας προκύπτει η γραφική παράσταση που φαίνεται πιο κάτω.



Η γραφική παράσταση απεικονίζει τα σήματα εισόδου (Α, Β και C) και το σήμα εξόδου Ζ. Αν παρατηρήσετε τη γραφική παράσταση θα δείτε ότι κατά τα πρώτα 100ns όλα τα σήματα φαίνονται με κόκκινο χρώμα που σημαίνει ότι η τιμή τους είναι απροσδιόριστη. Στη συνέχεια και κάθε 100ns τα σήματα εισόδου παίρνουν διαδοχικά τις τιμές του πίνακα 3.1, ενώ στην έξοδο παράγεται το θεωρητικά αναμενόμενο (πίνακας 3.1) σήμα Ζ. Αν συγκρίνετε τις κυμματομορφές με τις τιμές του πίνακα 3.1 θα δείτε ότι είναι οι ίδιες με μόνη διαφορά την ύπαρξη μιας στιγμιαίας μεταβολής της τιμής της εξόδου τη χρονική στιγμή 300ns όπου το Z είναι 0 μετά ακαριαία μεταβαίνει στο 1 και μετά στο 0. Το φαινόμενο αυτό ονομάζεται αιχμή (spike). Αιχμές μεγαλύτερης διάρκειας ονομάζονται glitches. Ο εξομοιωτής έχει απόλυτο δίκιο: μιας και στιγμιαία οι είσοδοι Β και C παίρνουν την τιμή 1 πολύ σωστά μας υποδεικνύει ότι το κύκλωμά μας στιγμιαία θα μας δώσει έναν 1 στην έξοδο.

Μέρος 2: Ζητούμενα

Ζητείται να εξάγετε θεωρητικά τον πίνακα αληθείας του κυκλώματος του πιο κάτω σχήματος. Περιγράψτε το κύκλωμα σε Verilog και επιβεβαιώστε μέσω εξομοίωσης το πίνακα αληθείας. Υπάρχουν αιχμές στην έξοδο του κυκλώματος?



ΠΑΡΑΔΟΤΕΑ:

- Κώδικας Verilog
- Eva screenshot των κυματομορφών εξομοίωσης.
- Παρατήρηση αιχμών και δικαιολόγησή τους

(Για τη λύση αυτής της άσκησης ακολουθείστε ακριβώς τα ίδια βήματα με το 1° Μέρος. Μέρος της απάντησης είναι στο συνοδευτικό αρχείο 3 2.ν)