
# Výstupní zpráva INC

Jméno: Petr Baroš

Login: xbarto0g

## Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu




#### Popis funkce

FSM nastavuje podle svého stavu výstupy WORD\_VLD, READ\_EN a CNT\_EN. Čítač COUNTER je využit k počítání času, který uplynul od posledního resetu (který nastane při zapsání bitu do registru nebo pokud je READ\_EN nastaven na log. 0). Vždy, když se zvýší na 16 a signál READ\_EN má hodnotu log. 1, dekodér zapíše aktuální DIN do patřičného registru (výběr registru se řídí hodnotou BITS\_REC). Mezi jednotlivými zápisy (tedy po 8 hodinových cyklech) navyšujeme počitadlo BITS\_REC. Po zápisu 8 bitů a přijmutí stop bitu je platnost slova potvrzena na DOUT\_VLD nastavením WORD\_VLD na log. 1 po dobu 1 taktu.

## Návrh automatu (Finite State Machine)

#### Schéma automatu



Stavy automatu: IDLE, COM\_BEGIN, READ\_DATA, COM\_END, VALIDATE

Vstupní signály: COUNTER, BITS\_REC, DIN

Moorovy výstupy: CNT\_EN, READ\_EN, WORD\_VLD

### Popis funkce

Vodič začíná na úrovni logické 1 a automat je ve stavu IDLE. V tomto stavu setrvává, dokud nezačne přenos vícebitového slova, který je započat přechodem DIN na logickou 0. V tento moment se automat přepne do stavu COM\_BEGIN. Zde setrvá do okamžiku, kdy načte první bit, a následně se přepne do stavu READ\_DATA, kde zaznamenává zbylé vstupní bity (jejich počet je zaznamenáván v BITS\_REC). Poté se přepne do stavu COM\_END, kde 16 hodinových cyklů čeká na stop bit. Jako poslední se přepne do stavu VALIDATE, během kterého potvrdí platnost slova a přechází do počátečního stavu.

## Snímek obrazovky ze simulací

