## دانشگاه تهران

## دانشکده مهندسی برق و کامپیونر

## مرعلی سراس المواکی \_ (۲۵ ماریون میان ترم درس طراحی کامپیوتری سیستمهای دیجیتال - ۱۲۹۵ میرعلی سیستمهای دیجیتال - ۱۲۹۵

ر ۱- (أ) چگونه اتصالات با طول های متنوع (single- and multiple-length wire segments) در FPGA می تواند باعث افزایش فرکانس کاری مدار ساخته شده شود؟ (۰/۵)

(ب) یک تفاوت مهم در معماری اتصالات داخلی FPGAهای سری Virtex 7 نسبت به FPGAهای سری Spartan 3 چیست؟ (۰/۵)

۲- یک سختافزار که چهار عدد ۴-بیتی را به عنوان ورودی گرفته و کمینه آنها را به خروجی میدهد را طراحی نموده (رسم شکل معماری الزامی است) و با VHDL و در سطح ساختار مدل کنید. برای این منظور از واحدهای مالتی پلاکسر و مقایسه گر (و در صورت لزوم گیتهای ساده دیگر) استفاده نمایید. کد یک مقایسه گر ۴-بیتی در زیر آمده است. همچنین فرض کنید یک entity مالتی پلاکسر با دو ورودی ۴-بیتی و یک خط select یک بیتی در کتابخانه موجود است. (۲)

```
ENTITY nibble_comparator IS
                                            ARCHITECTURE iterative OF nibble_comparator IS
PORT (a, b : IN BIT_VECTOR (3 DOWNTO 0);
                                             COMPONENT comp1
                                               PORT (a, b, gt, eq, lt: IN BIT; a_gt_b, a_eq_b, a_lt_b: OUT BIT);
                                             END COMPONENT:
   eq.
  It : IN BIT;
                                             FOR ALL: comp1 USE ENTITY WORK.bit_comparator (gate_level);
  a_gt_b,
                                             SIGNAL im : BIT_VECTOR ( 0 TO 8);
  a_eq_b,
                                            BEGIN
   a_It_b : OUT BIT);
                                             c0: comp1 PORT MAP (a(0), b(0), gt, eq, lt, lm(0), lm(1), lm(2));
END nibble_comparator;
                                             c1to2: FOR I IN 1 TO 2 GENERATE
                                               c: comp1 PORT MAP (a(l), b(i), im(i*3-3), im(i*3-2), im(i*3-1), im(i*3+0), im(i*3+1), im(i*3+2));
                                             END GENERATE:
                                             c3: comp1 PORT MAP (a(3), b(3), im(6), im(7), im(8), a_gt_b, a_eq_b, a_lt_b);
                                            END iterative:
```

۳- شکل ۱ در صفحه بعد یک slice از FPGA های سری Spartan6 را نشان میدهد. برای ساخت یک جمع کننده ۸ بیتی در صورت استفاده از (آ) فقط LUT ها و (ب) LUT ها و مدارات تعبیه شده جهت ساخت جمع کننده در داخل LUT به چند slice نیاز داریم؟ نحوهی اتصال ورودی ها و خروجی ها و مسیر دادهی این جمع کننده را در یک slice نشان دهید. فرض کنید خروجی cout داریم؟ نحوهی اتصال ورودی ما و خروجی ها و مسیر دادهی این جمع کننده را در یک slice نشان دهید. فرض کنید خروجی slice داریم؟ به ورودی cin در cin یا slice بالایی متصل است. فقط بخشهای مورد نیاز شکل را به برگه سوال منتقل نمایید. (۲) درب) میخواهیم با استفاده از FFهای slice و این جمع کننده. یک شمارنده بسازیم. بیان کنید که برای یک شمارنده ۴ بیتی به دست کم چند slice نیاز است و اتصالات لازم را رسم نمایید. بسته به طرح شما، ممکن است لازم باشد برخی سیگنالها از slice خارج شوند و دوباره از طریق اتصالات بین CLBها به slice بازگشته و استفاده گردند. در این مورد نیز فقط بخشهای مورد نیاز شکل را به برگه سوال منتقل نمایید. (۲)

FPGA پیاده سازی کنیم به چند slice نیاز است؟ ورودیهای Spartan 3 پیاده سازی کنیم به چند slice نیاز است؟ ورودیهای slice در آ) برای آنکه بتوانیم هر تابع ۷-ورودی را بر روی LUT چه بخشی از جدول درستی تابع را باید قرار داد. شکل ساده شدهی یک CLB در Spartan3 در پشت برگه (شکل ۲) آمده است. فقط LUT ها و MUX های مورد نیاز را به برگه پاسخ منتقل کنید. (۱) Spartan3 در پشت برگه (شکل ۲) آمده است. فقط CLB ها و FPGAهای Spartan3 پیاده سازی نمایید. بسته به طرح شما، (ب) تابع ۷-ورودی زیر را با کمینه تعداد slice بار شوند و دوباره از طریق اتصالات بین CLBها به Spartan3 بازگشته و استفاده گردند. (۲) ممکن است لازم باشد برخی سیگنالها از slice خارج شوند و دوباره از طریق اتصالات بین CLBها به برگه پاسخ منتقل کنید. (۲) فقط بخشهای مورد نیاز را به برگه پاسخ منتقل کنید. (۲)

