


Микропроцессорные устройства обработки сигналов

Лекция L11 «Прямой доступ к памяти»

http://vykhovanets.ru/course67/

Доступ к памяти



RAM – Random Access Memory (память с произвольным доступом).

CPU - Central Processor Unit (центральный процессор).


DMA – Direct Memory Access (прямой доступ к памяти).

PIO – Programmable Input-Output (программный ввод-вывод данных).


Прямой доступ к памяти


Direct Memory Access (прямой доступ к памяти) – режим обмена данными между микропроцессорами, устройствами микропроцессора или же между устройством и основной памятью, в котором центральный процессор не участвует:

- Direct memory access (DMA) доступ устройств к основной памяти;
- Extended memory interface (EMIF) доступ микропроцессора к внешней и общей памяти мультипроцессорной системы;
- Host port interface (HPI) доступ микропроцессора к основной памяти другого микропроцессора.



Канал прямого доступа





чтение-запись за один перенос

- чтение-запись за два переноса




DRQ – DMA Request (запрос прямого доступа к памяти).

DACK – DMA Acknowledge (предоставление прямого доступа).


A (D) – Address (Data) Bus (шина адреса и магистраль данных).

R (W) – Read (Write) command (сигналы чтения и записи).


Контроллер прямого доступа




Переключение буферов



Аппаратурный цифровой фильтр STM32G4



Ядро микропроцессора



Адрес Адрес байта байта (канал) (процессор) 0001 0000h 000000h 0001 00C0h 0000C0h 0009 0000h 010000h 0100 0000h 050000h 0200 0000h 800000h

C00000h

E00000h

F00000h

0300 0000h

0400 0000h

0500 0000h


050E 0000h FE0000h

050F FFFFh FFFFFh


Адресация памяти

Адрес слова (процессор) 192 байта Внутренняя ММР 0000h Управление простоем (Idle Control) 0C00h Канал прямого доступа DMA0 64x6-192 Внутренняя DARAM 0D00h Канал прямого доступа DMA1 0E00h Канал прямого доступа DMA2 0F00h Канал прямого доступа DMA3 256кб Внутренняя SARAM 1000h Интерфейс внешней памяти EMIF 1800h Таймер Timer0 1840h Таймер Timer1 Внешняя синхронная СSO 8M6-320K6 1880h Таймер Timer2 1900h Часы реального времени RTC 1A00h Контроллер I2C Внешняя асинхронная CS2 4M6 1B00h Контроллер UART 1C00h Управление микропроцессором 2800h Контроллер I2S0 2M6 Внешняя асинхронная CS3 2900h Контроллер I2S1 2A00h Контроллер I2S2 2B00h Контроллер I2S3 **1M6** Внешняя асинхронная CS4 2E00h Контроллер LCD 3000h Контроллер SPI 3A00h Контроллер MMC/SD0 1M6 - 128k6 Внешняя асинхронная CS5 3B00h Контроллер MMC/SD1 7000h Аналого-цифровой преобразователь SAR 8000h Контроллер USB ROM Резерв **FFFFh** 128K6 (MPNMC=0) (MPNMC=1)

Интерфейс памяти EMIF




Динамическая память




Режимы динамической памяти





Пакетный режим

Синхронная память



Команды SDRAM

CS	RAS	CAS	WE	ВА	A10	Ax	Команда	
В	X	X	X	Х	X	X	Задержка команды	
Н	В	В	В	X	X	Х Х Нет операции		
Н	В	В	Ι	X	X	Х Х Остановить текущую операцию		
Н	В	H	В	Б	Н	C	Считать пакет данных из активного ряда	
Н	В	Н	В	Б	В	В С Считать пакет данных и регенерирова		
Н	В	Н	Η	Б	Н	С	Записать пакет данных в активный ряд	
Н	В	Η	Τ	Б	В С Записать пакет данных и регенериро		Записать пакет данных и регенерировать	
Н	H	В	В	Б	P		Открыть ряд для операций записи и чтения	
Н	Н	В	Н	Б	Н	X	Деактивировать текущий ряд	
Н	Η	В	H	Х	В	X	Деактивировать текущий ряд всех банков	
Н	Ι	Η	В	X	X	Χ	Регенерировать по ряду всех банков	
Н	Н	Н	Н	0 0	K		Загрузить данные конфигурации	

H – низкий уровень;

В – высокий уровень;

Х – безразличное состояние;


Б – номер банка;

Р – номер ряда (строки);

С – номер столбца;


К – данные конфигурации;

Память SDR



SDR – Single Data Rate (одиночная скорость передачи данных)

Память DDR




DDR – Double Data Rate (двойная скорость передачи данных)


Спецификации SDRAM

Спецификация модулей памяти								
Cooundary	Тактовая частота	Максимальная теоретическая пропускная способность памяти						
Спецификация	памяти	в одноканальном режиме	в двухканальном режиме					
PC1600* (DDR200)	100 МГц	1600 Мбайт/сек	3200 Мбайт/сек					
PC2100* (DDR266)	133 МГц	2133 Мбайт/сек	4267 Мбайт/сек					
PC2400 (DDR300)	150 МГц	2400 Мбайт/сек	4800 Мбайт/сек					
PC2700* (DDR333)	166 МГц	2667 Мбайт/сек	5333 Мбайт/сек					
PC3200* (DDR400)	200 МГц	3200 Мбайт/сек	6400 Мбайт/сек					
PC3500 (DDR433)	217 МГц	3467 Мбайт/сек	6933 Мбайт/сек					
PC3700 (DDR466)	233 МГц	3733 Мбайт/сек	7467 Мбайт/сек					
PC4000 (DDR500)	250 МГц	4000 Мбайт/сек	8000 Мбайт/сек					
PC4300 (DDR533)	267 МГц	4267 Мбайт/сек	8533 Мбайт/сек					


Эволюция DDR SDRAM

Функция	DDR	DDR2	DDR3	LPDDR3(e)	DDR4	LPDDR4	DDR5
Дата выхода	2000	2003	2007	2012	2014	2014	2020
Скорость	200 – 400 MT/s	400 – 800 MT/s	800 – 1600 MT/s	800 – 2133 MT/s	1.6 – 3.2 GT/s	1.6 – 4.2 GT/s	3.2 – 6.4 GT/s
Плотность	128 Mb – 1 Gb	256 Mb – 4 Gb	512 Mb – 8 Gb	4 – 32 Gb	2 - 16 Gb	8 – 32 Gb	8 - 64 Gb
Предвыборка	2n	4n	8n	8n	8n	1 6n	8n/16n
Клок	Differential	Differential Single/Diff	Differential	Differential Differential	Differential Differential	Differential Differential	Differential Differential
Строб	Single		Differential				
Напряжение питания	2.5V/2.6V	1.8V	1.35V/1.5V	1.2V/1.8V	1.2V	1.8V/1.1V	1.1V
Технология	SSTL-2	SSTL-18	SSTL-15	HSUL-12	POD-12	LVSTL-11	POD-11
ODT	No	Yes	Yes	Optional	Yes	Yes	Yes







Конфигурация SDRAM



Синхронное подключение




Синхронное чтение




CL – CAS Latency (тайминги 3:1:1:1)


Синхронная запись




Асинхронное подключение




Асинхронное чтение




Асинхронная запись



Внешняя память




Host Port Interface




```
    HA[15:0] – Host Address;
    HD[15:0] – Host Data;
    HBE[1:0] – Host Byte Enables;
    HRW – Host Read/Write;
    HAS – Host Address Select;
    HDS – Host Data Strobe;
    HRDY – Host Ready;
    HINT – Host Interrupt;
```

Внешнее чтение



Внешняя запись



Общая память

