


# Микропроцессорные устройства обработки сигналов


Лекция L15 «Аудиокодек»

http://vykhovanets.ru/course67/

### Состав микропроцессора




### Оценочный модуль




### Кодек TLV320AIC3204

- Питание внутреннее (внешнее):
  - аналоговое 1,5–1,95 В (1,1–3,6 В);
  - цифровое 1,26–1,95 В (1,8–3,6 В);
  - тактовое 8–192 кГц (512 кГц–50МГц).
- Входы-выходы:
  - вход стерео и моно микрофона;
  - выход стереонаушников;
  - линейный стерео выход.
- Функции:
  - стерео АЦП, от 8 до 192 кГц;
  - стерео ЦАП, от 8 до 192 кГц;
  - программируемое смещение и усиление;
  - 6 простых и 3 дифференциальных входа.


### Корпус




### Схема включения




### Схема с АІС3204




### Обработка сигналов




### Организация кодека




### Тактовое питание




### Тактирование




### Входные цепи






Трассировка сигналов




### Доступ к регистрам

#### Запись регистра



#### Чтение регистра



# Карта памяти

Страница	Описание
0	Регистр страниц, регистры конфигурации последовательного интерфейса, цифрового ввода-вывода, тактирования
1	Регистры конфигурации усилителей, АЦП, ЦАП, выходных схем, управления громкостью
2-7	Зарезервировано
8	Регистры управления адаптивными фильтрами АЦП и буфер А коэффициентов АЦП (0:29)
9-10	Буфер А коэффициентов АЦП (30:63)
11-25	Зарезервировано
26-28	Буфер В коэффициентов АЦП (0:63)
29-43	Зарезервировано
44	Регистры управления адаптивными фильтрами ЦАП и буфер А коэффициентов ЦАП (0:29)
45-46	Буфер А коэффициентов ЦАП (30:63)
47-61	Зарезервировано
62-64	Буфер В коэффициентов ЦАП (0:63)

Страница 0

Регистр	Описание
0	Page Select Register (выбора страницы)
1	Software Reset Register (программный сброс)
2-3	Reserved Register (зарезервировано)
4	Clock Setting 1, Multiplexers (тактирование и мультиплексирование)
5	Clock Setting 2, PLL P&R (тактирование и подстройка частоты)
6	Clock Setting 3, PLL J (тактирование и подстройка частоты)
7	Clock Setting 4, PLL D (тактирование и подстройка частоты)
8	Clock Setting 5, PLL D (тактирование и подстройка частоты)
9-10	Reserved Register (зарезервировано)
11	Clock Setting 6, NDACK (тактирование и подтверждения)
12	Clock Setting 7, MDACK (тактирование и подтверждения)
13	DAC OSR Setting Register 1
14	DAC OSR Setting Register 2
15-17	Reserved Register (зарезервировано)
18	Clock Setting Register 8, NADC
19	Clock Setting Register 9, MADC
20	ADC Oversampling (AOSR) Register
21-24	Reserved Register (зарезервировано)
25	Clock Setting Register 9, Multiplexers
	•••

### Инициализация кодека

```
uint16 aic3204 start( uint16* tab, uint16 len )
   // Локальные данные
   uint16 dat;
   uint8 reg, cmd;
   // Цикл по элементам таблицы
   while (--len > 0)
      // Чтение текущего элемента
      dat = *tab++;
      // Распаковка текущего элемента
      reg = dat >> 8, cmd = dat & 0xFF;
      // Интерпретация данных
      if( reg == 0xFF )
          // Ожидание
          ret &= C5515 wait( cmd*10 );
      else
          // Запись в регистр кодека
          ret &= AIC3204_set( reg, cmd );
   return ret;
```

### Микрофон и наушники

```
0x0000, // Select page 0
Uint16 Mic Headphone [] = {
   0x0000, // Select page 0
                                                    0x4002, // Left vol = right vol
                                                    0x4100, // Left DAC gain to 0dB VOL
   0x0101, // Reset codec
   0x0001, // Select page 1
                                                    0x3FD4, // Power up left, right data paths
   0x0108, // Disable crude AVDD from DVDD
                                                    0x0001, // Select page 1
                                                    0x1006, // Unmute HPL, 6dB gain
   0x0200, // Enable Analog Blocks
// PLL and Clocks config and Power Up
                                                    0x1106, // Unmute HPR, 6dB gain
                                                    0x0930, // Power up HPL,HPR
   0x0000, // Select page 0
   0x1B00, // BCLK and WCLK is set as Slave
                                                    0x0000, // Select page 0
   0x0407, // PLL: PLLCLK, CODEC_CLKIN
                                                    0xFF32, // Wait 500
   0x0620, // PLL: J = 32
                                                // ADC ROUTING and Power Up
                                                    0x0001, // Select page 1
   0x0700, // PLL: HI BYTE(D)
   0x0800, // PLL: LO BYTE(D)
                                                    0x3340, // Set MICBIAS
// For 48 KHz sampling
                                                    0x34c0, // STEREO 1 Jack
                                                // IN2 L to LADC P through 40 k
   0x0592, // PLL: Power up PLL, P=1 and R=2
                                                    0\overline{x}37C0, // IN\overline{2} R to RADC_P through 40 k
   0x0D00, // Hi DOSR for DOSR = 128
   0x0E80, // Lo DOSR for DOSR = 128
                                                    0x3603, // CM 1 to LADC M through 40 k
                                                    0x49C0, // CM 1 to RADC M through 40 k
   0x1480, // AOSR for AOSR = 128
   0x0B84, // Power up NDAC and set to 4
                                                    0x3B5F, // MIC PGA L unmute
   0x0C82, // Power up MDAC and set to 2
                                                    0x3C5F, // MIC PGA R unmute
   0x2284, // Power up NADC and set to 4
                                                    0x0000, // Select page 0
   0x2382, // Power up MADC and set to 2
                                                    0x51C0, // Power up Left and Right ADC
// DAC ROUTING and Power Up
                                                    0x5200, // Unmute Left and Right ADC
                                                    0x0000, // Select page 0
   0x0001, // Select page 1
   0x0C08, // LDAC AFIR routed to HPL
                                                    0xFF14 // Wait 200
   0x0D08, // RDAC AFIR routed to HPR
```


### Стерео-вход и наушники

```
Uint16 Stereo1 Headphone [] = {
                                                   0x0000, // Select page 0
   0x0000, // Select page 0
                                                   0x4002, // Left vol=right vol
                                                   0x5100, // Left DAC gain to 0dB VOL
   0x0101, // Reset codec
   0x0001, // Select page 1
                                                   0x3FD4, // Power up left, right data paths
   0x0108, // Disable crude AVDD from DVDD
                                                   0x0001, // Select page 1
   0x0200, // Enable Analog Blocks
                                                   0x1000, // Unmute HPL, 0dB gain
                                                   0x1200, // Unmute HPR, 0dB gain
// PLL and Clocks config and Power Up
                                                   0x0930, // Power up HPL,HPR
   0x0000, // Select page 0
                                                   0x0000, // Select page 0
   0x2700, // BCLK and WCLK is set as Slave
                                                   0xFF32, // Wait 500
   0x0407, // PLL: PLLCLK, CODEC_CLKIN
   0x0620, // PLL: J = 32
                                                // ADC ROUTING and Power Up
   0x0700, // PLL: HI BYTE(D)
                                                   0x0001, // Select page 1
   0x0800, // PLL: LO BYTE(D)
                                                   0x3340, // Set MICBIAS
// For 48 KHz sampling
                                                   0x3430, // STEREO 1 Jack
   0x0592, // PLL: Power up PLL, P=1 and R=2
                                               // IN2 L to LADC P through 40 k
   0x0D00, // Hi DOSR for DOSR = 128
                                                   0x3730, // IN2 R to RADC P through 40 k
                                                   0x3603, // CM 1 to LADC M through 40 k
   0x0E80, // Lo DOSR for DOSR = 128
                                                   0x39C0, // CM 1 to RADC M through 40 k
   0x2480, // AOSR for AOSR = 128
                                                   0x3B0F, // MIC PGA L unmute
   0x0B84, // Power up NDAC and set to 4
   0x0C82, // Power up MDAC and set to 2
                                                   0x3C0F, // MIC PGA R unmute
   0x1284, // Power up NADC and set to 4
                                                   0x0000, // Select page 0
   0x1382, // Power up MADC and set to 2
                                                   0x51C0, // Power up Left and Right ADC
// DAC ROUTING and Power Up
                                                   0x5200, // Unmute Left and Right ADC
   0x0001, // Select page 1
                                                   0x0000, // Select page 0
   0x0C08, // LDAC AFIR routed to HPL
                                                   0xFF14 // Wait 200
   0x0D08, // RDAC AFIR routed to HPR
```


### Чтение-запись отсчетов

```
uint16 AIC3204 read(int16* left_input, int16* right_input)
   int16 dummy;
   // Ожидание готовности приемника
   while(!(I2S2.INTFL & INTFL_RCVR));
   // Чтение отсчета левого канала
   *left input = I2S2.RXLT0;
   dummy = I2S2.RXLT1;
   // Чтение отсчета правого канала
   *right input = I2S2.RXRT0;
   dummy = I2S2.RXRT1;
void AIC3204 write (int16 left output, int16 right output)
   // Ожидание готовности передатчика
   while(!(I2S2.INTFL & INTFL_XMITR));
   // Запись отсчета в левый канал
   I2S2.TXLT0 = left output;
   I2S2.TXLT1 = 0;
   // Запись отсчета в правый канал
   I2S2.TXRT0 = right_output;
   12S2.TXRT1 = 0;
```


### Разработка фильтров




# Настройка тактового питания



# Настройка делителей



## Настройка трассировки



# Настройка усиления

