
# Virtual Secure Platform: A Five-Stage Pipeline Processor over TFHE


京都大学 佐藤研 M1 松岡 航太郎 五十嵐研 M1 伴野 良太郎 岡部研 M1 松本 直樹 佐藤 高史 教授 Song Bian 助教

## 通常のクラウドコンピューティング



プログラムは平文で実行される

# 通常手法の問題点



悪意ある第三者によって<mark>盗聴される恐れ</mark> (ハードウェアのバス信号を読むなど)

# 提案手法: Virtual Secure Platform(VSP)

クライアント クラウドサーバ プログラム の実行


プログラムを含めすべて暗号化した状態で実行



# ▶盗聴自体を無効化する


## 暗号化されたプログラムを実行するには?

- プロセッサ = 論理回路 = 論理ゲートのグラフ
- 上の問いは"論理ゲートをどうやって暗号化されたbitに対して評価するか?"という問いに落とせる
- それを達成する方法の一つが完全準同型暗号
  - 我々は TFHEという論理回路に特に適したものを使っている




## 暗号化されたプログラムを実行するには?


- プロセッサ = 論理回路 = 論理ゲートのグラフ
- 上の問いは"論理ゲートをどうやって暗号化されたbitに対して評価するか?"という問いに落とせる
- それを達成する方法の一つが完全準同型暗号(順序回路に適している)
  - 我々は TFHEという論理回路に特に適したものを使っている





#### **Our Contribution**


- 1. 高級言語との互換性
  - セキュリティと利便性の間にはトレードオフがある
  - RISC-VベースのISA と LLVM9ベースのCコンパイラ
- 2. 高速化
  - 完全準同型暗号の演算は遅いので特別な考慮が必要
  - Iyokan (FHE論理回路評価エンジン)による並列性の利用
  - CMUX Memory(TFHEでの最適化されたメモリの実現法)の提案と実装
  - これらを合わせることでVSP はFURISCに比して1600倍高速化
- 3. オープンソース実装
  - 結果の再現性と実装の検証性を提供
  - Available on GitHub <a href="https://github.com/virtualsecureplatform/kvsp">https://github.com/virtualsecureplatform/kvsp</a>












- ゲートは並列に実行可能
  - 依存があると実行不能

## パイプラインによる並列性

● 回路を同時に評価可能な複数の部分に分割




- ゲートは並列に実行可能
  - 依存性関係で実行可能かが決まる


## パイプラインによる並列性

回路を同時に評価可能な複数の部分に分割

## lyokanにおける並列性の利用


- 物理的な実行環境に依存している
  - 本質的に並列に動作する物理的な論理回路とは違う
  - 強力な並列計算能力とスケジューリングが必要(lyokanの役割)
  - lyokanはマルチコアCPUとマルチGPUの両方に対応している






## 準同型暗号上の論理回路設計で考慮すべきこと

- もし演算器が1つしか存在しなかったら
  - 論理ゲートが少ない方がより高速
- もし演算器が無限に存在したら
  - 物理的な論理回路と同様に設計すればよい
- 1台のマシンで用意できる並列性には限りがある
  - ヒューリスティックとしては論理ゲートの総数は少ないほうが良い
  - 同じゲート数なら並列性が高いほうが良い
- ISA (CAHPv3)とプロセッサの設計では主にゲート数を減らすように設計
  - 16bitデータ長、24/16bit可変長命令でバス幅とメモリの回路を小さく
  - パイプライン化で並列性を向上




## **CMUX Memory**

- TFHEのLHE(Leveled Homomorphic Encryption)モードを利用したメモリ
  - 回路の深さに上限があるがメモリ回路の深さはアドレス幅(9bit)分程度
- CMUXはLHEモードでMUXを評価する方法
  - 完全準同型暗号としてのMUXより 約1000倍高速
  - セレクタに入る暗号文の形式がデータ と異なる
    - 出力がセレクタに入れない
  - 暗号文の種類を変換する処理が重い
    - 論理ゲートの10倍ほど
    - ROMの計算量はアドレス幅に比例
    - 通常はメモリのサイズに比例



#### **CMUX RAM**

- 暗号文の種類を変換する処理が 重い
  - Circuit Bootstrapping
  - 論理ゲートの10倍ほど
  - ROMの計算量はアドレス幅に比例
  - RAMはサイズに比例



v: アドレス幅 w: データ幅

12/16

## 速度評価(パイプライン)

- 実験環境
  - CMUX Memoryは使っている
  - テストプログラム: ハミング距離の計算
  - o ケース 1: AWS p3.16xlarge (64 vCPUs, 488GB RAM, 8 V100 GPUs)
  - o ケース 2: さくら高火力 (16vCPUs, 128GB RAM, 1 V100 GPU)
- ケース2では並列実行可能なゲート数に対し並列計算能力が不足

ケース	1	2
w/ Pipeline (CAHP-ruby)	0.8 s/cycle	1.7 s/cycle
w/o Pipeline (CAHP-pearl)	1.5 s/cycle	2.4 s/cycle

## 速度評価(CMUX Memory)

- 並列計算能力が高いときはCMUX Memoryによる影響が小さい
  - メモリはある程度並列性がある
- 並列計算能力が低いときはパイプライン化よりも効果がある

ケース	1	2
w/ CMUX Memory	0.8 s/cycle	1.7 s/cycle
w/o CMUX Memory	1.3 s/cycle	6.4 s/cycle

## FURISCとの比較


- FURISC
  - State-of-the-Art のFHE (Smart-Vercauteren) 上で構成されたプロセッサ
  - Subtruct Branch if Negative (SBN)の1命令だけをサポート
  - コンパイラがない (VSPはC コンパイラがある)
- VSPの方が約1600倍高速
  - Iyokanによる並列性の利用とCMUX Memory
- VSPの実装はオープンソース


Name	sec./cycle	Implementation
VSP	0.8	Public
FURISC	1278 (est.)	Private


## 結論


- VSPはプログラムを秘匿したままでの計算処理の委託を可能にする
- FHEによる論理回路の評価では並列性を利用することが重要
  - ゲートレベルとアーキテクチャレベルの両方の並列性を考慮に入れる
    - 並列計算能力を使い切る程度の並列性
  - 強力な並列計算能力とそれを制御するスケジューラが必要
- CMUX Memoryはメモリの高速化に寄与する

## ご清聴ありがとうございました










パイプラインによる並列性


- ゲートは並列に実行可能
  - 依存性次第

## パイプラインによる並列性



- ゲートは並列に実行可能
  - 依存性次第

## パイプラインによる並列性



## Main Project: FPGA Accelerator

- Logic gate evaluation over HE is significantly slow!
  - about 10<sup>8</sup> order compared to physical logic gates
- Evaluation of HE is parallelizable and almost branch free algorithm (eg. NTT)
  - Seems to be suitable for FPGA
- DARPA, Intel, Microsoft and Duality Labs are now developing ASIC
  - Possibly, the last chance to keep it academic


### Other plans.....

- Evaluating the finite automaton over TFHE
- Inserting a pipeline register between the memory read & write
- Solving the malleability problem by integrating with Verifiable Computation
- Extending to the 3-party protocol
- Mixing with BFV for the logic circuit evalutaion
- Auto tuning of security parameter
- Formal proof of TFHE noise estimation formulas

## Thank you for listening!

## Project 2 : VSP2

- The implementation was not perfect.
  - Memory write & read should be pipelined
  - Static analysis of logic gate netlist
  - Superscalar friendly ISA
  - Update security parameters
- Malleability problem (The server can return the fake result)
  - Need integration with Verifiable Computation
- Extension to 3-party protocol
  - Separate the program owner from the data owner
  - Integration with Multi-Key HE will be enough



Graph of the change of workload in the evaluation of VSP