

64-040 Modul IP7: Rechnerstrukturen

http://tams.informatik.uni-hamburg.de/ lectures/2012ws/vorlesung/rs

- Kapitel 17 -

Andreas Mäder



Universität Hamburg Fakultät für Mathematik, Informatik und Naturwissenschaften Fachbereich Informatik

Technische Aspekte Multimodaler Systeme

卣

Wintersemester 2012/2013

Universität Hamburg

Kapitel 17

Computerarchitektur

Befehlssätze / ISA

Sequenzielle Befehlsabarbeitung

Pipelining

Superskalare Prozessoren

Beispiele

Literatur



Bewertung der ISA

Kriterien für einen guten Befehlssatz

- vollständig: alle notwendigen Instruktionen verfügbar
- orthogonal: keine zwei Instruktionen leisten das Gleiche
- ▶ symmetrisch: z.B. Addition ⇔ Subtraktion
- adäquat: technischer Aufwand entsprechend zum Nutzen
- effizient: kurze Ausführungszeiten



Bewertung der ISA (cont.)

Statistiken zeigen: Dominanz der einfachen Instruktionen

x86-Prozessor

	Anweisung	Ausführungshäufigkeit %
1.	load	22 %
2.	conditional branch	20 %
3.	compare	16 %
4.	store	12 %
5.	add	8 %
6.	and	6 %
7.	sub	5 %
8.	move reg-reg	4 %
9.	call	1 %
10.	return	1 %
Total		96 %







Instruction	compress	eqntott	espresso	gcc (cc1)	li	Int. average
load	20.8%	18.5%	21.9%	24.9%	23.3%	22%
store	13.8%	3.2%	8.3%	16.6%	18.7%	12%
add	10.3%	8.8%	8.15%	7.6%	6.1%	8%
sub	7.0%	10.6%	3.5%	2.9%	3.6%	5%
mul				0.1%		0%
div						0%
compare	8.2%	27.7%	15.3%	13.5%	7.7%	16%
mov reg-reg	7.9%	0.6%	5.0%	4.2%	7.8%	4%
load imm	0.5%	0.2%	0.6%	0.4%	111	0%
cond. branch	15.5%	28.6%	18.9%	17.4%	15.4%	20%
uncond. branch	1.2%	0.2%	0.9%	2.2%	2.2%	1%
call	0.5%	0.4%	0.7%	1.5%	3.2%	1%
return, jmp indirect	0.5%	0.4%	0.7%	1.5%	3.2%	1%
shift	3.8%		2.5%	1.7%		1%
and	8.4%	1.0%	8.7%	4.5%	8.4%	6%
or	0.6%		2.7%	0.4%	0.4%	1%
other (xor, not,)	0.9%		2.2%	0.1%	- 1	1%
load FP				1.17		0%
store FP				1111		0%
add FP				11112		0%
sub FP						0%
mul FP					118	0%
div FP					- 18	0%
compare FP				111	18	0%
mov reg-reg FP				111	TA V	0%
other (abs, sqrt,)				111	40.7	0%


[HP11]





Bewertung der ISA (cont.)

MIPS-Prozessor



SPECint2000 (96%)

SPECfp2000 (97%)

Bewertung der ISA (cont.)

- ► ca. 80 % der Berechnungen eines typischen Programms verwenden nur ca. 20 % der Instruktionen einer CPU
- ▶ am häufigsten gebrauchten Instruktionen sind einfache Instruktionen: load, store, add...
- → Motivation f
 ür RISC.

CISC – Befehlssätze

Complex Instruction Set Computer

- aus der Zeit der ersten Großrechner, 60er Jahre
- Programmierung auf Assemblerebene
- ► Komplexität durch sehr viele (mächtige) Befehle umgehen

CISC Befehlssätze

- Instruktionssätze mit mehreren hundert Befehlen (> 300)
- sehr viele Adressierungsarten, -Kombinationen
- verschiedene, unterschiedlich lange Instruktionsformate
- ▶ fast alle Befehle können auf Speicher zugreifen
 - mehrere Schreib- und Lesezugriffe pro Befehl
 - komplexe Adressberechnung

CISC – Befehlssätze (cont.)

- Stack-orientierter Befehlssatz
 - Übergabe von Argumenten
 - Speichern des Programmzählers
 - explizite "Push" und "Pop" Anweisungen
- Zustandscodes ("Flags")
 - gesetzt durch arithmetische und logische Anweisungen

Konsequenzen

- + nah an der Programmiersprache, einfacher Assembler
- + kompakter Code: weniger Befehle holen, kleiner I-Cache
- Pipelining schwierig
- Ausführungszeit abhängig von: Befehl, Adressmodi...
- Instruktion holen schwierig, da variables Instruktionsformat
- Speicherhierarchie schwer handhabbar: Adressmodi



CISC – Mikroprogrammierung

- ein Befehl kann nicht in einem Takt abgearbeitet werden
- \Rightarrow Unterteilung in Mikroinstruktionen (\varnothing 5...7)
 - Ablaufsteuerung durch endlichen Automaten
 - meist als ROM (RAM) implementiert, das Mikroprogrammworte beinhaltet
- 1. horizontale Mikroprogrammierung
 - ► langes Mikroprogrammwort (ROM-Zeile)
 - steuert direkt alle Operationen
 - Spalten entsprechen: Kontrollleitungen und Folgeadressen


- 2. vertikale Mikroprogrammierung
 - kurze Mikroprogrammworte
 - Spalten enthalten Mikrooperationscode
 - mehrstufige Decodierung für Kontrollleitungen
- CISC-Befehlssatz mit wenigen Mikrobefehlen realisieren
- bei RAM: Mikrobefehlssatz austauschbar
- (mehrstufige) ROM/RAM Zugriffe: zeitaufwendig
- horizontale Mikroprog.
- ▶ vertikale Mikroprog








horizontale Mikroprogrammierung



vertikale Mikroprogrammierung



◀ Mikroprogrammierung



句





RISC – Befehlssätze

Reduced Instruction Set Computer

- Grundidee: Komplexitätsreduktion in der CPU
- ▶ internes Projekt bei IBM, seit den 80er Jahren: "RISC-Boom"
 - von Hennessy (Stanford) und Patterson (Berkeley) publiziert
- Hochsprachen und optimierende Compiler
- ⇒ kein Bedarf mehr für mächtige Assemblerbefehle
- ⇒ pro Assemblerbefehl muss nicht mehr "möglichst viel" lokal in der CPU gerechnet werden (CISC Mikroprogramm)

RISC – Befehlssätze (cont.)

RISC Befehlssätze

- reduzierte Anzahl einfacher Instruktionen (z.B. 128)
 - benötigen in der Regel mehr Anweisungen für eine Aufgabe
 - werden aber mit kleiner, schneller Hardware ausgeführt
- Register-orientierter Befehlssatz
 - ▶ viele Register (üblicherweise > 32)
 - ▶ Register für Argumente, "Return"-Adressen, Zwischenergebnisse
- Speicherzugriff nur durch "Load" und "Store" Anweisungen
- alle anderen Operationen arbeiten auf Registern
- keine Zustandscodes (Flag-Register)
 - ► Testanweisungen speichern Resultat direkt im Register

RISC – Befehlssätze (cont.)

Konsequenzen

- + fest-verdrahtete Logik, kein Mikroprogramm
- + einfache Instruktionen, wenige Adressierungsarten
- + Pipelining gut möglich
- + Cycles per Instruction = 1 in Verbindung mit Pipelining: je Takt (mind.) ein neuer Befehl
- längerer Maschinencode
- viele Register notwendig
- optimierende Compiler nötig / möglich
- ► High-performance Speicherhierarchie notwendig

CISC vs. RISC

ursprüngliche Debatte

- streng geteilte Lager
- pro CISC: einfach für den Compiler; weniger Code Bytes
- pro RISC: besser für optimierende Compiler; schnelle Abarbeitung auf einfacher Hardware

aktueller Stand

- Grenzen verwischen
 - RISC-Prozessoren werden komplexer
 - ► CISC-Prozessoren weisen RISC-Konzepte oder gar RISC-Kern auf
- ▶ für Desktop Prozessoren ist die Wahl der ISA kein Thema
 - Code-Kompatibilität ist sehr wichtig!
 - mit genügend Hardware wird alles schnell ausgeführt
- eingebettete Prozessoren: eindeutige RISC-Orientierung
 - + kleiner, billiger, weniger Leistungsverbrauch


ISA Design heute

- Restriktionen durch Hardware abgeschwächt
- ► Code-Kompatibilität leichter zu erfüllen
 - Emulation in Firm- und Hardware
- ► Intel bewegt sich weg von IA-32
 - erlaubt nicht genug Parallelität
- ▶ hat IA-64 eingeführt ("Intel Architecture 64-bit")
 - ⇒ neuer Befehlssatz mit expliziter Parallelität (EPIC)
 - ⇒ 64-bit Wortgrößen (überwinden Adressraumlimits)
 - benötigt hoch entwickelte Compiler

17.2 Computerarchitektur - Sequenzielle Befehlsabarbeitung

Sequenzielle Hardwarestruktur

- interner Zustand
 - Programmzähler Register PC
 - Zustandscode Register CC
 - Registerbank
 - Speicher
 - gemeinsamer Speicher für Daten und Anweisungen
- von-Neumann Abarbeitung
 - Befehl aus Speicher laden PC enthält Adresse
 - Verarbeitung durch die Stufen
 - Programmzähler aktualisieren






17.2 Computerarchitektur - Sequenzielle Befehlsabarbeitung


Sequenzielle Befehlsabarbeitung

- Befehl holen ..Fetch"
 - Anweisung aus Speicher lesen
- Befehl decodieren "Decode"
 - ► Befehlsregister interpretieren
 - Operanden holen
- Befehl ausführen "Execute"
 - berechne Wert oder Adresse
- Speicherzugriff "Memory"
 - Daten lesen oder schreiben
- Registerzugriff "Write Back"
 - in Registerbank schreiben
- Programmzähler aktualisieren
 - inkrementieren –oder–
 - Speicher-/Registerinhalt bei Sprung





Pipelining / Fließbandverarbeitung



Grundidee

- Operation F kann in Teilschritte zerlegt werden
- ▶ jeder Teilschritt f_i braucht ähnlich viel Zeit
- ightharpoonup Teilschritte $f_1...f_k$ können parallel zueinander ausgeführt werden
- ► Trennung der Pipelinestufen ("stage") durch Register
- ightharpoonup Zeitbedarf für Teilschritt $f_i \gg \text{Zugriffszeit}$ auf Register (t_{FF})

Pipelining / Fließbandverarbeitung (cont.)

Pipelining-Konzept

- ▶ Prozess in unabhängige Abschnitte aufteilen
- Objekt sequenziell durch diese Abschnitte laufen lassen
- ▶ zu jedem gegebenen Zeitpunkt werden zahlreiche Objekte bearbeitet

Konsequenz

- lässt Vorgänge gleichzeitig ablaufen
- "Real-World Pipelines": Autowaschanlagen

Universität Hamburg

Pipelining / Fließbandverarbeitung (cont.)

Arithmetische Pipelines


- ▶ Idee: lange Berechnung in Teilschritte zerlegen wichtig bei komplizierteren arithmetischen Operationen
 - die sonst sehr lange dauern (weil ein großes Schaltnetz)
 - die als Schaltnetz extrem viel Hardwareaufwand erfordern
 - Beispiele: Multiplikation, Division, Fließkommaoperationen...
- + Erhöhung des Durchsatzes, wenn Berechnung mehrfach hintereinander ausgeführt wird

(RISC) Prozessorpipelines

▶ Idee: die Phasen der von-Neumann Befehlsabarbeitung (Befehl holen, Befehl decodieren ...) als Pipeline implementieren

[BO11]


Berechnungsbeispiel: ohne Pipeline



System

- Verarbeitung erfordert 300 ps
- weitere 20 ps um das Resultat im Register zu speichern
- Zykluszeit: mindestens 320 ps

Berechnungsbeispiel: Version mit 3-stufiger Pipeline



System


- ► Kombinatorische Logik in 3 Blöcke zu je 100 ps aufgeteilt
- ▶ neue Operation, sobald vorheriger Abschnitt durchlaufen wurde
 ⇒ alle 120 ps neue Operation
- ▶ allgemeine Latenzzunahme ⇒ 360 ps von Start bis Ende

Funktionsweise der Pipeline





▶ 3-stufige Pipeline




[BO11]




句


















17.3 Computerarchitektur - Pipelining

Probleme: nicht uniforme Verzögerungen




größte Verzögerung bestimmt Taktfrequenz







Probleme: Register "Overhead"




- registerbedingter Overhead wächst mit Pipelinelänge
- (anteilige) Taktzeit für das Laden der Register

	O,	Taktperiode	
1-Register:	6,25%	20 ps	320 ps
3-Register:	16,67%	20 ps	120 ps
6-Register:	28,57%	20 ps	70 ps

17.3 Computerarchitektur - Pipelining


Probleme: Datenabhängigkeiten / "Data Hazards"



▶ jede Operation hängt vom Ergebnis der Vorhergehenden ab

17.3 Computerarchitektur - Pipelining

Probleme: Datenabhängigkeiten / "Data Hazards" (cont.)



- ⇒ Resultat-Feedback kommt zu spät für die nächste Operation
- ⇒ Pipelining ändert Verhalten des gesamten Systems

[BO11]

RISC Pipelining


Schritte der RISC Befehlsabarbeitung (von ISA abhängig)

IF	Instruction	F etch			
	Instruktion	holen,	in	Befehlsregister	laden

- ID Instruction Decode Instruktion decodieren
- OF Operand Fetch
 Operanden aus Registern holen
- EX Execute
 ALU führt Befehl aus
- MEM Memory access
 Speicherzugriff bei Load-/Store-Befehlen
 WB Write Back
- Ergebnisse in Register zurückschreiben

RISC Pipelining (cont.)

- ▶ je nach Instruktion sind 3-5 dieser Schritte notwendig
- Beispiel *ohne* Pipelining:



[PH12]

句






RISC Pipelining (cont.)

Pipelining in Prozessoren

Beispiel *mit* Pipelining:



[PH12]


- Befehle überlappend ausführen
- Register trennen Pipelinestufen



17.3 Computerarchitektur - Pipelining

RISC Pipelining (cont.)

▶ RISC ISA: Pipelining wird direkt umgesetzt



- ▶ MIPS-Architektur (aus Patterson, Hennessy [PH11, PH12])
 - ▶ MIPS ohne Pipeline
- ▶ MIPS Pipeline


- ▶ Pipeline Schema
- Bryant, O'Hallaron, Computer systems
 - ▶ Pipeline Register
 - ▶ Pipeline Architektur

17.3 Computerarchitektur - Pipelining


RISC Pipelining (cont.)

► CISC ISA (x86): Umsetzung der CISC Befehle in Folgen RISC-ähnlicher Anweisungen

RISC-ähnliche




- + CISC-Software bleibt lauffähig
- + Befehlssatz wird um neue RISC Befehle erweitert




◆ RISC Pipelining [PH12] 17.3 Computerarchitektur - Pipelining

Instruction Fetch Register Fetch ID EX MEM WB

Next PC




WB Data




卣

17.3 Computerarchitektur - Pipelining

64-040 Rechnerstrukturen



17.3 Computerarchitektur - Pipelining



◆ RISC Pipelining

A. Mäder



Prozessorpipeline - Begriffe

Begriffe

- ▶ **Pipeline-Stage**: einzelne Stufe der Pipeline
- ► Pipeline Machine Cycle: Instruktion kommt einen Schritt in Pipeline weiter
- ► **Durchsatz**: Anzahl der Instruktionen, die in jedem Takt abgeschlossen werden
- ► Latenz: Zeit, die eine Instruktion benötigt, um alle Pipelinestufen zu durchlaufen

Prozessorpipeline – Bewertung

Vor- und Nachteile


- + Pipelining ist für den Programmierer nicht sichtbar!
- + höherer Instruktionsdurchsatz ⇒ bessere Performanz
- Latenz wird nicht verbessert, bleibt bestenfalls gleich
- Pipeline Takt limitiert durch langsamste Pipelinestufe unausgewogene Pipelinestufen reduzieren den Takt und damit die Performanz
- zusätzliche Zeiten, um Pipeline zu füllen bzw. zu leeren

Prozessorpipeline – Speed-Up

Pipeline Speed-Up

- ▶ *N* Instruktionen; *K* Pipelinestufen
- ▶ ohne Pipeline: *N* · *K* Taktzyklen
- \blacktriangleright mit Pipeline: K + N 1 Taktzyklen
- ▶ Speed-Up = $\frac{N \cdot K}{K + N 1}$, $\lim_{N \to \infty} S = K$
- ⇒ ein großer Speed-Up wird erreicht durch
 - 1. große Pipelinetiefe: K
 - 2. lange Instruktionssequenzen: N

Prozessorpipeline – Speed-Up (cont.)



Prozessorpipeline – Dimensionierung

Dimensionierung der Pipeline

- ▶ Längere Pipelines
- Pipelinestufen in den Einheiten / den ALUs (superskalar)
- \Rightarrow größeres K wirkt sich direkt auf den Durchsatz aus
- ⇒ weniger Logik zwischen den Registern, höhere Taktfrequenzen
- Beispiele

CPU	Pipelinestufen	Taktfrequenz [MHz]
Pentium	5	300
Motorola G4	4	500
Motorola G4e	7	1000
Pentium II/III	12	1400
Athlon XP	10/15	2500
Athlon 64, Opteron	12/17	≤ 3000
Pentium 4	20	≤ 5000

Prozessorpipeline – Auswirkungen

Architekturentscheidungen, die sich auf das Pipelining auswirken

gut für Pipelining

- gleiche Instruktionslänge
- wenige Instruktionsformate
- ► Load/Store Architektur

BASIC INSTRUCTION FORMATS

R	opcode	rs	rt	rd	shamt	funct	
	31 26	25 21	20 16	15 11	10 6	5 0	
I	opcode	rs	rt		immediate	e	
	31 26	25 21	20 16	15		0	
J	opcode		address				
	21 26	2.5					

FLOATING-POINT INSTRUCTION FORMATS

FR	opcode	fmt	ft	fs	fd	funct
	31 26	25 21	20 16	15 11	10 6	5 0
FI	opcode	fmt	ft		immediate	
	31 26	25 21	20 16	15		0

MIPS-Befehlsformate [PH11, PH12]



Prozessorpipeline - Auswirkungen (cont.)

schlecht für Pipelining: Pipelinekonflikte / -Hazards

- ► Strukturkonflikt: gleichzeitiger Zugriff auf eine Ressource durch mehrere Pipelinestufen
- Datenkonflikt: Ergebnisse von Instruktionen werden innerhalb der Pipeline benötigt
- ▶ Steuerkonflikt: Sprungbefehle in der Pipelinesequenz

sehr schlecht für Pipelining

- Unterbrechung des Programmkontexts: Interrupt, System-Call, Exception...
- (Performanz-) Optimierungen mit "Out-of-Order Execution" etc.

Pipeline Strukturkonflikte

Strukturkonflikt / Structural Hazard


- ▶ mehrere Stufen wollen gleichzeitig auf eine Ressource zugreifen
- Beispiel: gleichzeitiger Zugriff auf Speicher

▶ Beispiel

- → Mehrfachauslegung der betreffenden Ressourcen
 - Harvard-Architektur vermeidet Strukturkonflikt aus Beispiel
 - Multi-Port Register
 - mehrfach vorhandene Busse und Multiplexer...







◆ Strukturkonflikte

Pipeline Datenkonflikte

Datenkonflikt / Data Hazard

- eine Instruktion braucht die Ergebnisse einer vorhergehenden, diese wird aber noch in der Pipeline bearbeitet
- Datenabhängigkeiten der Stufe "Befehl ausführen"

▶ Beispiel

Forwarding


- ▶ kann Datenabhängigkeiten auflösen, s. Beispiel
- extra Hardware: "Forwarding-Unit"
- Änderungen in der Pipeline Steuerung
- neue Datenpfade und Multiplexer

6






Pipeline Datenkonflikte (cont.)



Universität Hamburg

Pipeline Datenkonflikte (cont.)



Universität Hamburg

Beispiel

Pipeline Datenkonflikte (cont.)

Rückwärtsabhängigkeiten

- spezielle Datenabhängigkeit
- ▶ Forwarding-Technik funktioniert nicht, da die Daten erst *später* zur Verfügung stehen
 - bei längeren Pipelines
 - bei Load-Instruktionen (s.u.)

Auflösen von Rückwärtsabhängigkeiten

- 1. Softwarebasiert, durch den Compiler, Reihenfolge der Instruktionen verändern
- ▶ Beispiel
- andere Operationen (ohne Datenabhängigkeiten) vorziehen
- nop-Befehl(e) einfügen

▶ Beispiel

Pipeline Datenkonflikte (cont.)

2. "Interlocking"

- zusätzliche (Hardware) Kontrolleinheit
- verschiedene Strategien
- ▶ in Pipeline werden keine neuen Instruktionen geladen
- Hardware erzeugt: Pipelineleerlauf / "pipeline stall"

..Scoreboard"

- Hardware Einheit zur zentralen Hazard-Erkennung und -Auflösung
- Verwaltet Instruktionen, benutzte Einheiten und Register der Pipeline

64-040 Rechnerstrukturen 17.3 Computerarchitektur - Pipelining Taktzyklen Instruktionen sub \$2, \$1, \$3 IM Reg DM and \$12, \$2, \$5 IM DM Reg Reg or \$13, \$6, \$2 IM DM Reg add \$14, \$2, \$2 DM

sw \$15, 100(\$2)


卣

IM

Reg

Reg

DM




◆ Datenkonflikte


卣

17.3 Computerarchitektur - Pipelining

64-040 Rechnerstrukturen







Pipeline Steuerkonflikte

Steuerkonflikt / Control Hazard

- Sprungbefehle unterbrechen den sequenziellen Ablauf der Instruktionen
- Problem: Instruktionen die auf (bedingte) Sprünge folgen, werden in die Pipeline geschoben, bevor bekannt ist, ob verzweigt werden soll
- Beispiel: bedingter Sprung

▶ Beispiel







Pipeline Steuerkonflikte (cont.)

Lösungsmöglichkeiten für Steuerkonflikte

- ▶ ad-hoc Lösung: "Interlocking" erzeugt Pipelineleerlauf
 - ineffizient: ca. 19 % der Befehle sind Sprünge
- 1. Annahme: nicht ausgeführter Sprung / "untaken branch"
 - + kaum zusätzliche Hardware
 - im Fehlerfall
 - ► Pipelineleerlauf
 - ▶ Pipeline muss geleert werden / "flush instructions"
- 2. Sprungentscheidung "vorverlegen"
 - ► Software: Compiler zieht andere Instruktionen vor Verzögerung nach Sprungbefehl / "delay slots"
 - Hardware: Sprungentscheidung durch Zusatz-ALU (nur Vergleiche) während Befehlsdecodierung (z.B. MIPS)

Pipeline Steuerkonflikte (cont.)

- 3. Sprungvorhersage / "branch prediction"
 - ▶ Beobachtung: ein Fall tritt häufiger auf: Schleifendurchlauf. Datenstrukturen durchsuchen etc.
 - mehrere Vorhersageverfahren; oft miteinander kombiniert
 - + hohe Trefferquote: bis 90 %

Statische Sprungvorhersage (softwarebasiert)

- Compiler erzeugt extra Bit in Opcode des Sprungbefehls
- Methoden: Codeanalyse, Profiling. . .

Dynamische Sprungvorhersage (hardwarebasiert)


- Sprünge durch Laufzeitinformation vorhersagen: Wie oft wurde der Sprung in letzter Zeit ausgeführt?
- viele verschiedene Verfahren: History-Bit, 2-Bit Prädiktor, korrelationsbasierte Vorhersage, Branch History Table, Branch Target Cache...

Universität Hamburg




Pipeline Steuerkonflikte (cont.)

Beispiel: 2-Bit Sprungvorhersage + Branch Target Cache








Pipeline Steuerkonflikte (cont.)

- ► Schleifen abrollen / "Loop unrolling"
 - zusätzliche Maßnahme zu allen zuvor skizzierten Verfahren
 - bei statische Schleifenbedingung möglich
 - Compiler iteriert Instruktionen in der Schleife (teilweise)
 - längerer Code
 - + Sprünge und Abfragen entfallen
 - + erzeugt sehr lange Codesequenzen ohne Sprünge
 - ⇒ Pipeline kann optimal ausgenutzt werden



Superskalare Prozessoren

- ▶ Superskalare CPUs besitzen mehrere Recheneinheiten: 4...10
- ▶ In jedem Takt werden (dynamisch) mehrere Instruktionen eines konventionell linearen Instruktionsstroms abgearbeitet: CPI < 1 ILP (Instruction Level Parallelism) ausnutzen!
- ► Hardware verteilt initiierte Instruktionen auf Recheneinheiten
- ▶ Pro Takt kann *mehr als eine* Instruktion initiiert werden Die Anzahl wird dynamisch von der Hardware bestimmt: 0. . . "Instruction Issue Bandwidth"
- + sehr effizient, alle modernen CPUs sind superskalar
- Abhängigkeiten zwischen Instruktionen sind der Engpass, das Problem der Hazards wird verschärft

17.4 Computerarchitektur - Superskalare Prozessoren

Superskalar – Datenabhängigkeiten

Datenabhängigkeiten

- ▶ RAW Read After Write Instruktion I_x darf Datum erst lesen, wenn I_{x-n} geschrieben hat
- WAR Write After Read Instruktion I_x darf Datum erst schreiben, wenn I_{x-n} gelesen hat
- WAW Write After Write Instruktion I_x darf Datum erst überschreiben, wenn I_{x-n} geschrieben hat

Superskalar – Datenabhängigkeiten (cont.)

Datenabhängigkeiten superskalarer Prozessoren

- ▶ RAW: echte Abhängigkeit; Forwarding ist kaum möglich und in superskalaren Pipelines extrem aufwendig
- ▶ WAR, WAW: "Register Renaming" als Lösung

"Register Renaming"

- ► Hardware löst Datenabhängigkeiten innerhalb der Pipeline auf
- Zwei Registersätze sind vorhanden
 - Architektur-Register: "logische Register" der ISA
 - 2. viele Hardware-Register: "Rename Register"
 - dynamische Abbildung von ISA- auf Hardware-Register





Superskalar – Datenabhängigkeiten (cont.)


Beispiel

```
Original code nach Renaming
tmp = a + b; 	 tmp1 = a + b;
res1 = c + tmp; res1 = c + tmp1;
tmp = d + e; tmp2 = d + e;
res2 = tmp - f; res2 = tmp2 - f;
                 tmp = tmp2;
Parallelisierung des modifizierten Codes
tmp1 = a + b; tmp2 = d + e;
res1 = c + tmp1; res2 = tmp2 - f; tmp = tmp2;
```

Superskalar – Pipeline

17.4 Computerarchitektur - Superskalare Prozessoren


Aufbau der superskalaren Pipeline



- ▶ lange Pipelines mit vielen Phasen: Fetch (Prefetch, Predecode), Decode / Register-Renaming, Issue, Dispatch, Execute, Retire (Commit, Complete / Reorder), Write-Back
- ▶ je nach Implementation unterschiedlich aufgeteilt
- entscheidend für superskalare Architektur sind die Schritte vor den ALUs: Issue, Dispatch \Rightarrow out-of-order Ausführung nach : Retire ⇒ in-order Ergebnisse

Universität Hamburg

Superskalar – Pipeline (cont.)










Superskalar – Pipeline (cont.)

- Dynamisches Scheduling erzeugt out-of-order Reihenfolge der Instruktionen
- ▶ Issue: globale Sicht Dispatch: getrennte Ausschnitte in "Reservation Stations"




Superskalar – Pipeline (cont.)

Reservation Station für jede Funktionseinheit

- speichert: initiierte Instruktionen die auf Recheneinheit warten
- zugehörige Operanden
- –"– ggf. Zusatzinformation
- Instruktion bleibt blockiert, bis alle Parameter bekannt sind und wird dann an die zugehörige ALU weitergeleitet
- Dynamisches Scheduling: zuerst '67 in IBM 360 (Robert Tomasulo)
 - Forwarding
 - Registerumbenennung und Reservation Stations

Superskalar – Scoreboard

Zentrale Verwaltungseinheit: "Scoreboard"



Superskalar – Scoreboard (cont.)

Scoreboard erlaubt das Management mehrerer Ausführungseinheiten

- out-of-order Ausführung von Mehrzyklusbefehlen
- Auflösung aller Struktur- und Datenkonflikte: RAW. WAW. WAR

Einschränkungen

- single issue (nicht superskalar)
- in-order issue
- keine Umbenennungen; also Leerzyklen bei WAR- und WAW-Konflikten
- kein Forwarding, daher Zeitverlust bei RAW-Konflikten

Superskalar – Retire-Stufe

"Retire"

- erzeugt wieder *in-order* Reihenfolge
- ► FIFO: Reorder-Buffer
- ► commit: "richtig ausgeführte" Instruktionen gültig machen
- ► abort: Sprungvorhersage falsch Instruktionen verwerfen

Universität Hamburg

Probleme superskalarer Pipelines

Spezielle Probleme superskalarer Pipelines

- weitere Hazard-Möglichkeiten
 - die verschiedenen ALUs haben unterschiedliche Latenzzeiten
 - ▶ Befehle "warten" in den Reservation Stations
 - Datenabhängigkeiten können sich mit jedem Takt ändern
- Kontrollflussabhängigkeiten: Anzahl der Instruktionen zwischen bedingten Sprüngen limitiert Anzahl parallelisierbarer Instruktion
- ⇒ "Loop Unrolling" wichtig
 - + optimiertes (dynamisches) Scheduling: Faktor 3 möglich

Software Pipelining

Softwareunterstützung für Pipelining superskalarer Prozessoren

- Codeoptimierungen beim Compilieren: Ersatz für, bzw. Ergänzend zu der Pipelineunterstützung durch Hardware
- Compiler hat "globalen" Überblick ⇒ zusätzliche Optimierungsmöglichkeiten
- symbolisches Loop Unrolling
- Loop Fusion





Superskalar – Interrupts

Exceptions, Interrupts und System-Calls

- ► Interruptbehandlung ist wegen der Vielzahl paralleler Aktionen und den Abhängigkeiten innerhalb der Pipelines extrem aufwendig
 - da unter Umständen noch Pipelineaktionen beendet werden müssen, wird zusätzliche Zeit bis zur Interruptbehandlung benötigt
 - wegen des Register-Renaming muss sehr viel mehr Information gerettet werden als nur die ISA-Register
- Prinzip der Interruptbehandlung
 - keine neuen Instruktionen mehr initiieren
 - warten bis Instruktionen des Reorder-Buffers abgeschlossen sind





Superskalar – Interrupts (cont.)

- ► Verfahren ist von der "Art" des Interrupt abhängig
 - ▶ Precise-Interrupt: Pipelineaktivitäten komplett Beenden
 - ► Imprecise-Interrupt: wird als verzögerter Sprung (Delayed-Branching) in Pipeline eingebracht Zusätzliche Register speichern Information über Instruktionen die in der Pipeline nicht abgearbeitet werden können (z.B. weil sie den Interrupt ausgelöst haben)
- Definition: Precise-Interrupt
 - Programmzähler (PC) zur Interrupt auslösenden Instruktion ist bekannt
 - ▶ Alle Instruktionen bis zur PC-Instruktion wurden vollständig ausgeführt
 - Keine Instruktion nach der PC-Instruktion wurde ausgeführt
 - Ausführungszustand der PC-Instruktion ist bekannt

Ausnahmebehandlung

Ausnahmebehandlung ("Exception Handling")

- ▶ Pipeline kann normalen Ablauf nicht fortsetzen
- Ursachen
 - "Halt" Anweisung
 - ungültige Adresse für Anweisung oder Daten
 - ungültige Anweisung
 - Pipeline Kontrollfehler
- erforderliches Vorgehen
 - einige Anweisungen vollenden Entweder aktuelle oder vorherige (hängt von Ausnahmetyp ab)
 - andere verwerfen
 - "Exception Handler" aufrufen: spez. Prozeduraufruf

卣

- superskalare Architektur (mehrere ALUs)
- ► CISC-Befehle werden dynamisch in " μ OPs" (1...3) umgesetzt
- \blacktriangleright Ausführung der μ OPs mit "Out of Order" Maschine, wenn
 - Operanden verfügbar sind
 - ► funktionelle Einheit (ALU) frei ist
- Ausführung wird durch "Reservation Stations" kontrolliert
 - \blacktriangleright beobachtet die Datenabhängigkeiten zwischen $\mu \mathsf{OPs}$
 - ▶ teilt Ressourcen zu
- "Trace" Cache
 - ersetzt traditionellen Anweisungscache
 - speichert Anweisungen in decodierter Form: Folgen von μOPs
 - reduziert benötigte Rate für den Anweisungsdecoder


Pentium 4 / NetBurst Architektur (cont.)

- "Double pumped" ALUs (2 Operationen pro Taktzyklus)
- ▶ große Pipelinelänge ⇒ sehr hohe Taktfrequenzen

Basi	ic Pei	ntium	III Pr	oces	sor M	ispre	dictio	n Pip	eline
1	2	3 Decode	4	5	6	7	8	9	10
Fotch	Fetch	Decode	Decode	Decode	Rename	ROB Rd	Rdv/Sch	Dispatch	Exec
i cton	1 01011	1	200000		1		111		100
Bas	ic Pe	ntium	4 Pro	ocess	or Mi	spred	lictio	n Pip	eline
Bas	ic Pe		4 Pro	ocess	or Mi	spred	lictio	n Pip	eline


umfangreiches Material von Intel unter: ark.intel.com, techresearch.intel.com

Pentium 4 / NetBurst Architektur (cont.)



Intel

Core 2 Architektur





Literatur

[PH11] D.A. Patterson, J.L. Hennessy: Rechnerorganisation und -entwurf – Die Hardware/Software-Schnittstelle.

4. Auflage, Oldenbourg Verlag, 2011.

ISBN 978-3-486-58190-3

[PH12] D.A. Patterson, J.L. Hennessy: Computer Organization and Design - The Hardware/Software Interface. 4th rev. edition, Morgan Kaufmann Publishers, 2012. ISBN 978-0-12-374750-1

Literatur (cont.)

[HP11] J.L. Hennessy, D.A. Patterson:

Computer architecture – A quantitative approach.

5th edition, Morgan Kaufmann, 2011.

ISBN 978-0-12-383872-8

Grafiken aus: 3rd edition, 2002

[BO11] R.E. Bryant, D.R. O'Hallaron:

Computer systems – A programmers perspective.

2nd edition, Pearson, 2011. ISBN 0-13-713336-7

Grafiken z T aus: Foliensatz

Literatur (cont.)

[Tan06] A.S. Tanenbaum: Computerarchitektur – Strukturen, Konzepte, Grundlagen. 5. Auflage, Pearson Studium, 2006. ISBN 3-8273-7151-1

[Tan09] A.S. Tanenbaum: Structured Computer Organization. 5th rev. edition, Pearson International, 2009. ISBN 0-13-509405-4

[Intel] Intel Corp.; Santa Clara, CA.
 www.intel.com ark.intel.com