

64-040 Modul IP7: Rechnerstrukturen

http://tams.informatik.uni-hamburg.de/ lectures/2012ws/vorlesung/rs

- Kapitel 11 -

Andreas Mäder



Universität Hamburg Fakultät für Mathematik, Informatik und Naturwissenschaften Fachbereich Informatik

Technische Aspekte Multimodaler Systeme

卣

Wintersemester 2012/2013

Kapitel 11

Schaltnetze

Definition

Schaltsymbole und Schaltpläne

Hades: Editor und Simulator

Logische Gatter

Inverter, AND, OR

XOR und Parität

Multiplexer Einfache Schaltnetze

Siebensegmentanzeige

Schaltnetze für Logische und Arithmetische Operationen

Addierer

Multiplizierer

Prioritätsencoder

Kapitel 11 (cont.)

Literatur

Barrel-Shifter ALU (Arithmetisch-Logische Einheit) Zeitverhalten von Schaltungen Hazards



Schaltnetze: Definition

Schaltnetz oder auch **kombinatorische Schaltung** (combinational logic circuit): ein digitales System mit *n*-Eingängen (b_1, b_2, \ldots, b_n) und m-Ausgängen (y_1, y_2, \dots, y_m) , dessen Ausgangsvariablen zu jedem Zeitpunkt nur von den aktuellen Werten der Eingangsvariablen abhängen

Beschreibung als Vektorfunktion $\vec{v} = F(\vec{b})$

- Bündel von Schaltfunktionen (mehrere SF)
- ein Schaltnetz darf keine Rückkopplungen enthalten

Universität Hamburg

Schaltnetze: Definition (cont.)

- Begriff: "Schaltnetz"
 - technische Realisierung von Schaltfunktionen / Funktionsbündeln
 - Struktur aus einfachen Gatterfunktionen: triviale Funktionen mit wenigen (2...4) Eingängen
- ▶ in der Praxis können Schaltnetze nicht statisch betrachtet werden: Gatterlaufzeiten spielen eine Rolle

Elementare digitale Schaltungen

- Schaltsymbole
- ► Grundgatter (Inverter, AND, OR, usw.)
- Kombinationen aus mehreren Gattern
- Schaltnetze (mehrere Ausgänge)
- Beispiele
- Arithmetisch/Logische Operationen

Schaltpläne (schematics)

- standardisierte Methode zur Darstellung von Schaltungen
- genormte Symbole für Komponenten
 - Spannungs- und Stromquellen, Messgeräte
 - Schalter und Relais
 - Widerstände, Kondensatoren, Spulen
 - Dioden, Transistoren (bipolar, MOS)
 - logische Grundoperationen (UND, ODER, usw.)
 - ► Flipflops: Speicherglieder
- Verbindungen
 - Linien für Drähte (Verbindungen)
 - Anschlusspunkte für Drahtverbindungen
 - dicke Linien für n-bit Busse, Anzapfungen, usw.
- komplexe Bausteine, hierarchisch zusammengesetzt

Schaltsymbole

DIN 40700	Schaltzeichen		Benennung
(ab 1976)	Früher	in USA	
<u> </u>	≡)-		UND - Glied (AND)
≥1	—	\equiv	ODER - Glied (OR)
1	-	>-	NICHT - Glied (NOT)
=1	=======================================		Exklusiv-Oder - Glied (Exclusive-OR, XOR)
=			Äquivalenz - Glied (Logic identity)
& >-	$\equiv \searrow$	=	UND - Glied mit negier- tem Ausgang (NAND)
<i>≥1</i> o–	—	$\exists \!\!\! \searrow \!\!\!\! -$	ODER - Glied mit negier- tem Ausgang (NOR)
− a	+	- ⊲	Negation eines Eingangs
<u>~</u>	+	þ-	Negation eines Ausgangs







Logische Gatter

- ▶ **Logisches Gatter** (*logic gate*): die Bezeichnung für die Realisierung einer logischen Grundfunktion als gekapselte Komponente (in einer gegebenen Technologie)
- ▶ 1 Eingang: Treiberstufe/Verstärker und Inverter (Negation)
- ▶ 2 Eingänge: AND/OR, NAND/NOR, XOR, XNOR
- ▶ 3 und mehr Eingänge: AND/OR, NAND/NOR, Parität
- Multiplexer
- vollständige Basismenge erforderlich (mindestens 1 Gatter)
- ▶ in Halbleitertechnologie sind NAND/NOR besonders effizient

Schaltplan-Editor und -Simulator

Spielerischer Zugang zu digitalen Schaltungen:

- mit Experimentierkasten oder im Logiksimulator
- ▶ interaktive Simulation erlaubt direktes Ausprobieren
- Animation und Visualisierung der logischen Werte
- ..entdeckendes Lernen"
- Diglog: www.cs.berkeley.edu/~lazzaro/chipmunk


[Laz]

- Hades: [Hena] tams.informatik.uni-hamburg.de/applets/hades/webdemos tams.informatik.uni-hamburg.de/applets/hades/webdemos/toc.html
 - Demos laufen im Browser (Java erforderlich)
 - Grundschaltungen, Gate-Level Circuits...

Hades: Grundkomponenten

- Vorführung des Simulators
- ► Eingang: Schalter + Anzeige ("Ipin")
- Ausgang: Anzeige
- Taktgenerator
- PowerOnReset
- ► Anzeige / Leuchtdiode
- ► Siebensegmentanzeige

. . .





Hades: *glow-mode* Visualisierung

- ► Farbe einer Leitung codiert den logischen Wert
- Einstellungen sind vom Benutzer konfigurierbar

Defaultwerte

```
blau
               glow-mode ausgeschaltet
hellgrau
               logisch
rot
               logisch
               tri-state Z \Rightarrow keine Treiber
orange
               undefined X \Rightarrow Kurzschluss, ungültiger Wert
magenta
               unknown U \Rightarrow nicht initialisiert
cyan
```



Hades: Bedienung

- ► Menü: Anzeigeoptionen, Edit-Befehle, usw.
- ► Editorfenster mit Popup-Menü für häufige Aktionen
- ► Rechtsklick auf Komponenten öffnet Eigenschaften/Parameter (property-sheets)
- optional "tooltips" (enable im Layer-Menü)
- Simulationssteuerung: run, pause, rewind
- Anzeige der aktuellen Simulationszeit
- Details siehe Hades-Webseite: Kurzreferenz. Tutorial tams.informatik.uni-hamburg.de/applets/hades/webdemos/docs.html













A. Mäder










Grundschaltungen: De'Morgan Regel














Gatter: AND/NAND mit zwei, drei, vier Eingängen











Gatter: AND mit zwölf Eingängen



AND3-AND4




NAND3-NOR4 (de-Morgan)

▶ in der Regel max. 4-Eingänge pro Gatter Grund: elektrotechnische Nachteile



Gatter: OR/NOR mit zwei, drei, vier Eingängen











Komplexgatter


AOI21 (And-Or-Invert)




AOI33 (And-Or-Invert)



OAI21 (Or-And-Invert)



OAI32 (Or-And-Invert)



 in CMOS-Technologie besonders günstig realisierbar entsprechen vom Aufwand einem Gatter

Gatter: XOR und XNOR







OR (2 inputs)



INVERTER



XOR (2 inputs)



XNOR (2 inputs)



卣




XOR und drei Varianten der Realisierung

Symbol

► AND-OR

NAND-NAND

mit Multiplexer












XOR zur Berechnung der Parität

- ► Parität, siehe "Codierung Fehlererkennende Codes"
- ▶ 4-bit Parität




Universität Hamburg

64-040 Rechnerstrukturen

XOR zur Berechnung der Parität (cont.)

▶ 8-bit, bzw. 10-bit: Umschaltung odd/even Kaskadierung über c-Eingang





2:1-Multiplexer

Umschalter zwischen zwei Dateneingängen ("Wechselschalter")

- ein Steuereingang: s zwei Dateneingänge: a_1 und a_0 ein Datenausgang: y
- wenn s = 1 wird a_1 zum Ausgang y durchgeschaltet wenn s = 0 wird a_0

5	a_1	a_0	<i>y</i>
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

2:1-Multiplexer (cont.)

kompaktere Darstellung der Funktionstabelle durch Verwendung von * (don't care) Termen

s	a_1	a_0	у
0	*	0	0
0	*	1	1
1	0	*	0
1	1	*	1

5	a_1	a_0	y
0	*	a ₀	a 0
1	a_1	*	a_1




n:1-Multiplexer

Umschalten zwischen mehreren Dateneingängen

► $\lceil \log_2(n) \rceil$ Steuereingänge: s_m, \ldots, s_0 n Dateneingänge: a_{n-1}, \ldots, a_0 ein Datenausgang: y


S1 S0 A3 A2 A1 A0 Y 0 0 * * * 0 0 0 0 * * * 1 1 1 0 1 * * 0 * 0 0 0 0 1 * * 0 * * 0 0 * * 0 0 * * 1 <t< th=""><th></th><th></th><th></th><th></th><th></th><th></th><th></th></t<>							
0 0 * * * 1 1 0 1 * * 0 * 0 0 1 * 1 1 1 1 0 * 0 * * 0 1 0 * 1 * * 1 1 1 0 * 0 * 0	s 1	s 0	a 3	a_2	a_1	a_0	у
0 1 * * 0 * 0 0 1 * 1 1 1 0 * 0 * 1 1 0 * 1 1 1 1 0 * * 0	0	0	*	*	*	0	0
0 1 * * 1 * 1 1 0 * 0 * * 0 1 0 * 1 * * 1 1 1 0 * * * * 0	0	0	*	*	*	1	1
1 0 * 0 * * 0 1 0 * 1 * 1 1 1 0 * * * * 0	0	1	*	*	0	*	0
1 0 * 1 * * 1 1 1 0 * * * * 0	0	1	*	*	1	*	1
1 1 0 * * * 0	1	0	*	0	*	*	0
	1	0	*	1	*	*	1
1 1 1 * * * 1	1	1	0	*	*	*	0
	1	1	1	*	*	*	1

2:1 und 4:1 Multiplexer



keine einheitliche Anordnung der Dateneingänge in Schaltplänen: höchstwertiger Eingang manchmal oben, manchmal unten

Multiplexer und Demultiplexer












8-bit Multiplexer: Integrierte Schaltung 74151



16-bit Demultiplexer: Integrierte Schaltung 74154







Beispiele für Schaltnetze

- ► Schaltungen mit mehreren Ausgängen
- ▶ Bündelminimierung der einzelnen Funktionen

ausgewählte typische Beispiele

- "Würfel"-Decoder
- Umwandlung vom Dual-Code in den Gray-Code
- ▶ (7,4)-Hamming-Code: Encoder und Decoder
- ► Siebensegmentanzeige

Beispiel: "Würfel"-Decoder

Visualisierung eines Würfels mit sieben LEDs
















- ► Eingabewert von 0...6
- ► Anzeige ein bis sechs Augen: eingeschaltet

Wert	b ₂	b_1	b_0	X ₁	x_2	<i>X</i> 3	X4	<i>X</i> 5	<i>X</i> ₆	X7
0	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	1	0	0	0
2	0	1	0	1	0	0	0	0	0	1
3	0	1	1	1	0	0	1	0	0	1
4	1	0	0	1	0	1	0	1	0	1
5	1	0	1	1	0	1	1	1	0	1
6	1	1	0	1	1	1	0	1	1	1



Beispiel: "Würfel"-Decoder (cont.)



- Anzeige wie beim Würfel: ein bis sechs Augen
- Minimierung ergibt:

$$x_1 = x_7 = b_2 \vee b_1$$


$$x_2 = x_6 = b_0 \wedge b_1$$

$$x_3 = x_5 = b_2$$

$$x_4 = b_0$$


links oben, rechts unten mitte oben, mitte unten rechts oben, links unten Zentrum







Beispiel: Umwandlung vom Graycode in den Dualcode XOR-Kette





(7,4)-Hamming-Code: Encoder und Decoder

- Encoder
 - vier Eingabebits
 - ► Hamming-Encoder erzeugt drei Paritätsbits
- Übertragungskanal
 - ▶ Übertragung von sieben Codebits
 - ► Einfügen von Übertragungsfehlern durch Invertieren von Codebits mit XOR-Gattern
- Dedoder und Fehlerkorrektur
 - Decoder liest die empfangenen sieben Bits
 - Syndrom-Berechnung mit XOR-Gattern und Anzeige erkannter Fehler
 - Korrektur gekippter Bits

linke Seite

Mitte

rechte Seite


rechts oben







(7,4)-Hamming-Code: Encoder und Decoder (cont.)



Siebensegmentanzeige

- sieben einzelne Leuchtsegmente (z.B. Leuchtdioden)
- Anzeige stilisierter Ziffern von 0 bis 9
- auch für Hex-Ziffern: A, b, C, d, E, F



- sieben Schaltfunktionen, je eine pro Ausgang
- ▶ Umcodierung von 4-bit Dualwerten in geeignete Ausgangswerte
- Segmente im Uhrzeigersinn: A (oben) bis F, G innen
- eingeschränkt auch als alphanumerische Anzeige für Ziffern und (einige) Buchstaben
 - gemischt Groß- und Kleinbuchstaben
 - Probleme mit M, N, usw.





Siebensegmentanzeige: Funktionen

► Funktionen für Hex-Anzeige, 0...F

0123456889AbCdEF

A = 10110111111100011

B = 111111001111100100

C = 11011111111110100

D = 1011011011011110

E = 10100010101111111

F = 10001111111110011

G = 001111110111111111



B = usw.



Siebensegmentanzeige: Bündelminimierung

- ▶ zum Beispiel mit sieben KV-Diagrammen...
- ▶ dabei versuchen, gemeinsame Terme zu finden und zu nutzen


Minimierung als Übungsaufgabe?

▶ nächste Folie zeigt Lösung aus Schiffmann, Schmitz

[SS04]

► als mehrstufige Schaltung ist günstigere Lösung möglich Knuth: AoCP, Volume 4, Fascicle 0, 7.1.2, Seite 112ff [Knu08]

Siebensegmentdecoder: Ziffern 0..9




Schiffmann, Schmitz: Technische Informatik I [SS04]






Siebensegmentdecoder: Integrierte Schaltung 7449



- Beispiel für eine integrierte Schaltung (IC)
- ► Anzeige von 0..9, Zufallsmuster für A..F, "Dunkeltastung"


Siebensegmentanzeige: Hades-Beispiele



Buchstaben A...P



Siebensegmentanzeige: Hades-Beispiele (cont.)



Siebensegmentanzeige: mehrstufige Realisierung

Minimale Anzahl der Gatter für die Schaltung?

- Problem vermutlich nicht optimal lösbar (nicht tractable)
- Heuristik basierend auf "häufig" verwendeten Teilfunktionen
- \blacktriangleright Eingänge x_1, x_2, x_3, x_4 , Ausgänge a, \ldots, g

D. E. Knuth: AoCP, Volume 4, Fascicle 0, Kap 7.1.2, Seite 113 [Knu08]

Logische und arithmetische Operationen

- Halb- und Volladdierer
- Addierertypen

- Ripple-Carry
- Carry-Lookahead
- Multiplizierer
- Quadratwurzel
- Barrel-Shifter
- ALU







► **Halbaddierer**: berechnet 1-bit Summe *s* und Übertrag *c*_o (*carry-out*) von zwei Eingangsbits *a* und *b*

а	b	Co	s
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$c_o = a \wedge b$$

$$s = a \oplus b$$



Volladdierer

Universität Hamburg

Volladdierer: berechnet 1-bit Summe s und Übertrag c_o (carry-out) von zwei Eingangsbits a, b sowie Eingangsübertrag c; (carry-in)

a	b	C_i	Co	5
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


$$c_o = ab \lor ac_i \lor bc_i = (ab) \lor (a \lor b)c_i$$

 $s = a \oplus b \oplus c_i$


Universität Hamburg

Schaltbilder für Halb- und Volladdierer

1-bit half-adder: (COUT,S) = (A+B)



1-bit full-adder: (COUT,S) = (A+B+Cin)





n-bit Addierer

▶ Summe: $s_n = a_n \oplus b_n \oplus c_n$

$$s_0 = a_0 \oplus b_0$$

$$s_1 = a_1 \oplus b_1 \oplus c_1$$

$$s_2 = a_2 \oplus b_2 \oplus c_2$$

. . .

$$s_n = a_n \oplus b_n \oplus c_n$$

ightharpoonup Übertrag: $c_{n+1}=(a_nb_n)\vee(a_n\vee b_n)c_n$

$$c_1 = (a_0b_0)$$

$$c_2 = (a_1b_1) \vee (a_1 \vee b_1)c_1$$

$$c_3 = (a_2b_2) \vee (a_2 \vee b_2)c_2$$

. . .

$$c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$$

11.7.1 Schaltnetze - Schaltnetze für Logische und Arithmetische Operationen - Addierer

64-040 Rechnerstrukturen

n-bit Addierer (cont.)

- ▶ *n*-bit Addierer theoretisch als zweistufige Schaltung realisierbar
- direkte und negierte Eingänge, dann AND-OR Netzwerk
- ▶ Aufwand steigt exponentiell mit *n* an, für Ausgang n sind $2^{(2n-1)}$ Minterme erforderlich
- ⇒ nicht praktikabel
 - ► Problem: Übertrag (*carry*) $c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$ rekursiv definiert





n-bit Addierer (cont.)

Diverse gängige Alternativen für Addierer


- Ripple-Carry
 - lineare Struktur
 - + klein, einfach zu implementieren
 - langsam, Laufzeit O(n)
- Carry-Lookahead (CLA)
 - Baumstruktur
 - + schnell
 - teuer (Flächenbedarf der Hardware)
- ▶ Mischformen: Ripple-block CLA, Block CLA, Parallel Prefix
- andere Ideen: Carry Select, Conditional Sum, Carry Skip

Ripple-Carry Adder

- Kaskade aus n einzelnen Volladdierern
- ► Carry-out von Stufe *i* treibt Carry-in von Stufe *i* + 1
- Gesamtverzögerung wächst mit der Anzahl der Stufen als O(n)
- ▶ Addierer in Prozessoren häufig im kritischen Pfad
- möglichst hohe Performance ist essentiell
- ripple-carry in CMOS-Technologie bis ca. 10-bit geeignet
- bei größerer Wortbreite gibt es effizientere Schaltungen

11.7.1 Schaltnetze - Schaltnetze für Logische und Arithmetische Operationen - Addierer

Ripple-Carry Adder: 4-bit










Ripple-Carry Adder: Hades-Beispiel mit Verzögerungen

Kaskade aus acht einzelnen Volladdierern



- Gatterlaufzeiten in der Simulation bewusst groß gewählt
- Ablauf der Berechnung kann interaktiv beobachtet werden
- alle Addierer arbeiten parallel
- aber Summe erst fertig, wenn alle Stufen durchlaufen sind

11.7.1 Schaltnetze - Schaltnetze für Logische und Arithmetische Operationen - Addierer

Subtrahierer

Zweierkomplement

- \triangleright (A-B) ersetzt durch Addition des 2-Komplements von B
- ▶ 2-Komplement: Invertieren aller Bits und Addition von Eins
- Carry-in Eingang des Addierers bisher nicht benutzt

Subtraktion quasi "gratis" realisierbar

- normalen Addierer verwenden.
- ▶ Invertieren der Bits von B
- Carry-in Eingang auf 1 setzen
- ▶ Resultat ist $A + (\neg B) + 1 = A B$


(1-Komplement)

(Addition von 1)





Subtrahierer: Beispiel 7483 – 4-bit Addierer









Schnelle Addierer

- ▶ Addierer in Prozessoren häufig im kritischen Pfad
- möglichst hohe Performance ist essentiell
- ⇒ bestimmt Taktfrequenz
 - ► Carry-Select Adder: Gruppen von Ripple-Carry
 - Carry-Lookahead Adder: Baumstruktur zur Carry-Berechnung

 - ▶ über 10 Addierer "Typen" (für 2 Operanden)
- Addition mehrerer Operanden
- Typen teilweise technologieabhängig




Carry-Select Adder: Prinzip

- ▶ Aufteilen des *n*-bit Addierers in mehrere Gruppen mit je *m_i*-bits
- für jede Gruppe
 - ▶ jeweils zwei *m_i*-bit Addierer
 - einer rechnet mit $c_i = 0$ (a+b), der andere mit $c_i = 1$ (a+b+1)
 - ▶ 2:1-Multiplexer mit m_i-bit wählt die korrekte Summe aus
- ▶ Sobald der Wert von c; bekannt ist (Ripple-Carry), wird über den Multiplexer die benötigte Zwischensumme ausgewählt
- ▶ Das berechnete Carry-out co der Gruppe ist das Carry-in ci der folgenden Gruppe
- ⇒ Verzögerung reduziert sich auf die Verzögerung eines m-bit Addierers plus die Verzögerungen der Multiplexer

Carry-Select Adder: Beispiel


8-Bit Carry-Select Adder (4 + 3 + 1 bit blocks)



- drei Gruppen: 1-bit, 3-bit, 4-bit
- ► Gruppengrößen so wählen, dass Gesamtverzögerung minimal

11.7.1 Schaltnetze - Schaltnetze für Logische und Arithmetische Operationen - Addierer

Carry-Select Adder: Beispiel ARM v6



Carry-Lookahead Adder: Prinzip

- $ightharpoonup c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$
- ► Einführung von Hilfsfunktionen


$$g_n = (a_n b_n)$$

 $p_n = (a_n \lor b_n)$
 $c_{n+1} = g_n \lor p_n c_n$

"generate carry" "propagate carry"


- generate: Carry out erzeugen, unabhängig von Carry-in propagate: Carry out weiterleiten / Carry-in maskieren
- ▶ Berechnung der g_n und p_n in einer Baumstruktur Tiefe des Baums ist $log_2 N \Rightarrow entsprechend schnell$

Carry-Lookahead Adder: SUM-Funktionsblock



- ▶ 1-bit Addierer, $s = a_i \oplus b_i \oplus c_i$
- ▶ keine Berechnung des Carry-Out
- Ausgang $g_i = a_i \wedge b_i$ liefert generate-carry Signal $p_i = a_i \vee b_i$ -"- propagate-carry

Carry-Lookahead Adder: CLA-Funktionsblock











11.7.1 Schaltnetze - Schaltnetze für Logische und Arithmetische Operationen - Addierer

Carry-Lookahead Adder: CLA-Funktionsblock (cont.)




- ▶ Eingänge
 - propagate/generate Signale von zwei Stufen
 - carry-in Signal
- Ausgänge
 - propagate/generate Signale zur nächsthöheren Stufe
 - ▶ carry-out Signale: Durchleiten und zur nächsthöheren Stufe

Carry-Lookahead Adder: 16-bit Addierer














- ▶ Halbaddierer $(a \oplus b)$
- ▶ Volladdierer $(a \oplus b \oplus c_i)$
- Ripple-Carry


- Kaskade aus Volladdierern, einfach und billig
- \triangleright aber manchmal zu langsam, Verzögerung: O(n)
- Carry-Select Prinzip
 - ▶ Verzögerung $O(\sqrt{n})$
- Carry-Lookahead Prinzip
 - ► Verzögerung *O*(ln *n*)
- Subtraktion durch Zweierkomplementbildung erlaubt auch Inkrement (A++) und Dekrement (A--)




- ► Teilprodukte als UND-Verknüpfung des Multiplikators mit je einem Bit des Multiplikanden
- Aufaddieren der Teilprodukte mit Addierern
- ▶ Realisierung als Schaltnetz erfordert: n^2 UND-Gatter (bitweise eigentliche Multiplikation) n² Volladdierer (Aufaddieren der Teilprodukte)
- ▶ abschließend ein *n*-bit Addierer für die Überträge
- in heutiger CMOS-Technologie kein Problem
- alternativ: Schaltwerke (Automaten) mit sukzessiver Berechnung des Produkts in mehreren Takten durch Addition and Schieben

2x2-bit Multiplizierer – als zweistufiges Schaltnetz


句



4x4-bit Multiplizierer – Array



4x4-bit Quadratwurzel



Multiplizierer

weitere wichtige Themen aus Zeitgründen nicht behandelt

- **Booth-Codierung**
- Carry-Save Adder zur Summation der Teilprodukte
- Multiplikation von Zweierkomplementzahlen
- Multiplikation von Gleitkommazahlen
- CORDIC-Algorithmen
- ▶ bei Interesse: Literatur anschauen [Omo94, Kor93, Spa76]


Priority Encoder

- ► Anwendung u.a. für Interrupt-Priorisierung
- ► Schaltung konvertiert *n*-bit Eingabe in eine Dualcodierung
- ▶ Wenn Bit *n* aktiv ist, werden alle niedrigeren Bits $(n-1),\ldots,0$ ignoriert

<i>X</i> 3	<i>x</i> ₂	x_1	<i>x</i> ₀	<i>y</i> ₁	<i>y</i> ₀
1	*	*	*	1	1
0	1	*	*	1	0
0	0	1	*	0	1
0	0	0	*	0	0

• unabhängig von niederwertigstem Bit $\Rightarrow x_0$ kann entfallen

4:2 Prioritätsencoder



- zweistufige Realisierung
- aktive höhere Stufe blockiert alle niedrigeren Stufen











11.7.3 Schaltnetze - Schaltnetze für Logische und Arithmetische Operationen - Prioritätsencoder

4:2 Prioritätsencoder: Kaskadierung



11.7.3 Schaltnetze - Schaltnetze für Logische und Arithmetische Operationen - Prioritätsencoder

8:3 Prioritätsencoder








Shifter: zweistufig, shift-left um 0...3 Bits

- \triangleright *n*-Dateneingänge D_i n-Datenausgänge Q_i
- ► 2:1 Multiplexer Kaskade
 - Stufe 0: benachbarte Bits
 - Stufe 1: übernächste Bits
 - usw.
- von rechts 0 nachschieben


















Shift-Right, Rotate etc.

- ▶ Prinzip der oben vorgestellten Schaltungen gilt auch für alle übrigen Shift- und Rotate-Operationen
- Logic shift right: von links Nullen nachschieben Arithmetic shift right: oberstes Bit nachschieben
- ▶ Rotate left / right: außen herausgeschobene Bits auf der anderen Seite wieder hineinschieben
- + alle Operationen typischerweise in einem Takt realisierbar
- Problem: Hardwareaufwand bei großen Wortbreiten und beliebigem Schiebe-/Rotate-Argument

Universität Hamburg

Arithmetisch-Logische Einheit (ALU)

Arithmetisch-logische Einheit ALU (*Arithmetic Logic Unit*)

- kombiniertes Schaltnetz für arithmetische und logische Operationen
- das zentrale Rechenwerk in Prozessoren

Funktionsumfang variiert von Typ zu Typ

Addition und Subtraktion

2-Komplement

bitweise logische Operationen

Negation, UND, ODER, XOR

Schiebeoperationen

shift, rotate


- evtl. Multiplikation
- Integer-Division selten verfügbar (separates Rechenwerk)

ALU: Addierer und Subtrahierer


- ▶ Addition (*A* + *B*) mit normalem Addierer
- ► XOR-Gatter zum Invertieren von Operand B
- Steuerleitung sub aktiviert das Invertieren und den Carry-in ci
- wenn aktiv, Subtraktion als $(A B) = A + \neg B + 1$
- ▶ ggf. auch Inkrement (A+1) und Dekrement (A-1)
- folgende Folien: 7483 ist IC mit 4-bit Addierer

Universität Hamburg

ALU: Addierer und Subtrahierer



ALU: Addierer und bitweise Operationen



卣

ALU: Prinzip


vorige Folie zeigt die "triviale" Realisierung einer ALU

- ▶ mehrere parallele Rechenwerke für die *m* einzelnen Operationen *n*-bit Addierer, *n*-bit Komplement, *n*-bit OR, usw.
- ▶ Auswahl des Resultats über *n*-bit *m*:1-Multiplexer

nächste Folie: Realisierung in der Praxis (IC 74181)


- erste Stufe für bitweise logische Operationen und Komplement
- zweite Stufe als Carry-Lookahead Addierer
- weniger Gatter und schneller

ALU: 74181 - Aufbau



S	elec	tior	1	logic functions	arithmetic functions	
S3	S2	S1	S0	M = H	M = L, Cn=H (no carry)	
L	L	L	L	F = IA	F = A	
L	L	L	Н	F = !(A or B)	F = A or B	
L	L	Н	L	F = !A * B	F = A or !B	
L	L	Н	Н	F = !A * B	F = MINUS 1	
L	н	L	L	F = 0	F = A PLUS (A*IB)	
L	н	L	н	F = 1B	F = (A or B) PLUS (A * IB	
L	н	н	L	F = A xor B	F = A MINUS B MINUS	
L	н	н	н	F = A * !B	F = (A * IB) MINUS 1	
н	L	L	L	F = !A or B	F = A PLUS (A*B)	
н	L	L	н	F = A xnor B	F = A PLUS B	
н	L	Н	L	F-B	F = (A or !B) PLUS (A*B)	
н	L	Н	н	F = A * B	F = (A*B) MINUS 1	
н	н	L	L	F=1	F = A PLUS A	
н	н	L	н	F = A or !B	F = (A or B) PLUS A	
н	н	н	L	F = A or B	F = (A or !B) PLUS A	
н	н	Н	н	F = A	F = A MINUS 1	

ALU: 74181 - Funktionstabelle



selection			1	logic functions	arithmetic functions	
S3 :	S2	S1	S0	M = H	M = L, Cn=H (no carry)	
L	L	L	L	F = !A	F = A	
L	L	L	Н	F = !(A or B)	F = A or B	
L	L	Н	L	F = !A * B	F = A or !B	
L	L	Н	Н	F = !A * B	F = MINUS 1	
L	Н	L	L	F = 0	F = A PLUS (A*!B)	
L	Н	L	н	F = !B	F = (A or B) PLUS (A * !B)	
L	н	Н	L	F = A xor B	F = A MINUS B MINUS 1	
L	Н	Н	Н	F = A * !B	F = (A * !B) MINUS 1	
Н	L	L	L	F = !A or B	F = A PLUS (A*B)	
Н	L	L	Н	F = A xnor B	F = A PLUS B	
Н	L	Н	L	F = B	F = (A or !B) PLUS (A*B)	
н	L	Н	н	F = A * B	F = (A*B) MINUS 1	
Н	Н	L	L	F = 1	F = A PLUS A	
Н	Н	L	н	F = A or !B	F = (A or B) PLUS A	
Н	Н	Н	L	F = A or B	F = (A or !B) PLUS A	
н	н	н	н	F = A	F = A MINUS 1	


句





ALU: 74181 und 74182 CLA

12-bit ALU mit Carry-Lookahead Generator 74182



Zeitverhalten einer Schaltung: Modellierung


Wie wird das Zeitverhalten eines Schaltnetzes modelliert?

Gängige Abstraktionsebenen mit zunehmendem Detaillierungsgrad

- algebraische Ausdrücke: keine zeitliche Abhängigkeit
- 2. "fundamentales Modell": Einheitsverzögerung des algebraischen Ausdrucks um eine Zeit au
- 3. individuelle Gatterverzögerungen
 - mehrere Modelle, unterschiedlich detailliert
 - Abstraktion elektrischer Eigenschaften
- 4. Gatterverzögerungen + Leitungslaufzeiten (geschätzt, berechnet)
- 5. Differentialgleichungen für Spannungen und Ströme (verschiedene "Ersatzmodelle")



Gatterverzögerung vs. Leitungslaufzeiten




- ► früher: Gatterverzögerungen ≫ Leitungslaufzeiten
- Schaltungen modelliert durch Gatterlaufzeiten
- ▶ aktuelle "Submicron"-Halbleitertechnologie: Leitungslaufzeiten ≫ Gatterverzögerungen



Gatterverzögerung vs. Leitungslaufzeiten (cont.)

- Leitungslaufzeiten
 - lokale Leitungen: schneller (weil Strukturen kleiner)
 - globale Leitungen: langsamer
 - nicht mehr alle Punkte des Chips in einem Taktzyklus erreichbar



Zeitverhalten

- alle folgenden Schaltungsbeispiele werden mit Gatterverzögerungen modelliert (einfacher Handhabbar)
- Gatterlaufzeiten als Vielfache einer Grundverzögerung (τ)
- aber Leitungslaufzeiten ignoriert
- mögliche Verfeinerungen
 - gatterabhängige Schaltzeiten für INV, NAND, NOR, XOR etc.
 - unterschiedliche Schaltzeiten für Wechsel: $0 \rightarrow 1$ und $1 \rightarrow 0$
 - unterschiedliche Schaltzeiten für 2-, 3-, 4-Input Gatter
 - Schaltzeiten sind abhängig von der Anzahl nachfolgender Eingänge (engl. fanout)

Exkurs: Lichtgeschwindigkeit und Taktraten

- ► Lichtgeschwindigkeit im Vakuum: $c \approx 300\,000\,\mathrm{km/sec}$ $\approx 30\,\mathrm{cm/ns}$
- ▶ in Metallen und Halbleitern langsamer: $c \approx 20 \, \text{cm/ns}$
- ⇒ bei 1 Gigahertz Takt: Ausbreitung um ca. 20 Zentimeter

Abschätzungen:


- ▶ Prozessor: ca. 2 cm Diagonale $\approx 10\,\text{GHz}$ Taktrate
- ▶ Platine: ca. 20 cm Kantenlänge $\approx 1\,\text{GHz}$ Takt
- ▶ UKW-Radio: 100 MHz, 2 Meter Wellenlänge
- ⇒ prinzipiell kann (schon heute) ein Signal innerhalb eines Takts nicht von einer Ecke des ICs zur Anderen gelangen



Impulsdiagramme

- ▶ Impulsdiagramm (engl. waveform): Darstellung der logischen Werte einer Schaltfunktion als Funktion der Zeit
- als Abstraktion des tatsächlichen Verlaufs.
- Zeit läuft von links nach rechts
- Schaltfunktion(en): von oben nach unten aufgelistet
- Vergleichbar den Messwerten am Oszilloskop (analoge Werte) bzw. den Messwerten am Logic-State-Analyzer (digitale Werte)
- ggf. Darstellung mehrerer logischer Werte (z.B. 0,1,Z,U,X)

Impulsdiagramm: Beispiel



- ▶ im Beispiel jeweils eine "Zeiteinheit" Verzögerung für jede einzelne logische Operation
- ► Ergebnis einer Operation nur, wenn die Eingaben definiert sind
- im ersten Zeitschritt noch undefinierte Werte

Hazards

- ▶ Hazard: die Eigenschaft einer Schaltfunktion, bei bestimmten Kombinationen der individuellen Verzögerungen ihrer Verknüpfungsglieder ein Fehlverhalten zu zeigen
- ► Hazardfehler: das aktuelle Fehlverhalten einer realisierten Schaltfunktion aufgrund eines Hazards

Hazards: Klassifikation

nach der Erscheinungsform am Ausgang

- **statisch**: der Ausgangswert soll unverändert sein, es tritt aber ein Wechsel auf
- dynamisch: der Ausgangswert soll (einmal) wechseln, es tritt aber ein mehrfacher Wechsel auf

nach den Eingangsbedingungen, unter denen der Hazard auftritt

- ▶ **Strukturhazard**: bedingt durch die Struktur der Schaltung, auch bei Umschalten eines einzigen Eingangswertes
- ► Funktionshazard: bedingt durch die Funktion der Schaltung

Universität Hamburg

Hazards: statisch vs. dynamisch

erwarteter Signalverlauf	Verlauf mit Hazard	
		statischer 1-Hazard
		statischer 0-Hazard
		dynamischer 1-Hazard
		dynamischer 0-Hazard

- ▶ 1-Hazard wenn fehlerhaft der Wert 1 auftritt, und umgekehrt
- es können natürlich auch mehrfache Hazards auftreten
- ▶ Hinweis: Begriffsbildung in der Literatur nicht einheitlich



Hazards: Strukturhazard


- Strukturhazard wird durch die gewählte Struktur der Schaltung verursacht
- ▶ auch, wenn sich nur eine Variable ändert
- ▶ Beispiel: $f(a) = \neg a \lor (a \land a)$ $\neg a$ schaltet schneller ab, als $(a \land a)$ einschaltet



▶ Hazard kann durch Modifikation der Schaltung beseitigt werden im Beispiel mit: f(a) = 1

Universität Hamburg

Strukturhazards: Beispiele




- ▶ logische Funktion ist $(a \land \overline{a}) = 0$ bzw. $(a \lor \overline{a}) = 1$
- aber ein Eingang jeweils durch Inverter verzögert
- \Rightarrow kurzer Impuls beim Umschalten von $0\rightarrow 1$ bzw. $1\rightarrow 0$








Strukturhazards: Beispiele (cont.)



- ▶ Schaltung $(a \land \overline{a}) = 0$ erzeugt (statischen-1) Hazard
- ► Länge des Impulses abhängig von Verzögerung im Inverter
- Kette von Invertern erlaubt Einstellung der Pulslänge

Universität Hamburg


Strukturhazards extrem: NAND-Kette



- ▶ alle NAND-Gatter an Eingang in angeschlossen
- ▶ in = 0 erzwingt $y_i = 1$
- ▶ Übergang in von 0 auf 1 startet Folge von Hazards...





Strukturhazards extrem: NAND-Kette (cont.)



- ► Schaltung erzeugt Folge von (dynamischen-0) Hazards
- Anzahl der Impulse abhängig von Anzahl der Gatter

Strukturhazards im KV-Diagramm






- Funktion $f = (x_2\overline{x_1}) \lor (x_1x_0)$
- realisiert in disjunktiver Form mit 2 Schleifen

Strukturhazard beim Übergang von $(x_2\overline{x_1}x_0)$ nach $(x_2x_1x_0)$

- ▶ Gatter $(x_2\overline{x_1})$ schaltet ab, Gatter (x_1x_0) schaltet ein
- ► Ausgang evtl. kurz 0, abhängig von Verzögerungen


11.10 Schaltnetze - Hazards


Strukturhazards im KV-Diagramm (cont.)



11.10 Schaltnetze - Hazards


Strukturhazards beseitigen





- ▶ Funktion $f = (x_2\overline{x_1}) \lor (x_1x_0)$
- realisiert in disjunktiver Form mit 3 Schleifen $f = (x_2\overline{x_1}) \vee (x_1x_0) \vee (x_2x_0)$
- + Strukturhazard durch zusätzliche Schleife beseitigt
- aber h\u00f6here Hardwarekosten als bei minimierter Realisierung

Strukturhazards beseitigen (cont.)




Universität Hamburg


64-040 Rechnerstrukturer

Hazards: Funktionshazard

- ► Funktionshazard kann bei gleichzeitigem Wechsel mehrerer Eingangswerte als Eigenschaft der Schaltfunktion entstehen
- ▶ Problem: Gleichzeitigkeit an Eingängen
- ⇒ Funktionshazard kann nicht durch strukturelle Maßnahmen verhindert werden
 - Beispiel: Übergang von $(x_2\overline{x_1}x_0)$ nach $(\overline{x_2}x_1x_0)$

句





Literatur

[Knu08] D.E. Knuth: The Art of Computer Programming, Volume 4. Fascicle 0. Introduction to Combinatorial Algorithms and Boolean Functions. Addison-Wesley Professional, 2008. ISBN 978-0-321-53496-5

[Knu09] D.E. Knuth: The Art of Computer Programming, Volume 4, Fascicle 1, Bitwise Tricks & Techniques; Binary Decision Diagrams. Addison-Wesley Professional, 2009. ISBN 978-0-321-58050-4

11.11 Schaltnetze - Literatur

Literatur (cont.)

[SS04] W. Schiffmann, R. Schmitz: Technische Informatik I – Grundlagen der digitalen Elektronik.

5. Auflage, Springer-Verlag, 2004. ISBN 978-3-540-40418-7

[Weg87] I. Wegener: The Complexity of Boolean Functions. John Wiley & Sons, 1987. ISBN 3-519-02107-2. ls2-www.cs.uni-dortmund.de/monographs/bluebook

[BDM05] B. Bernd, R. Drechsler, P. Molitor: Technische Informatik: Eine Einführung. Pearson Studium, 2005. ISBN 978-3-8273-7092-1

Literatur (cont.)

- [Fur01] S. Furber: *ARM System-on-Chip Architecture*. Second. Addison-Wesley Professional, 2001. ISBN 978–0–201–67519–1
- [Omo94] A.R. Omondi: Computer Arithmetic Systems Algorithms, Architecture and Implementations. Prentice-Hall International, 1994. ISBN 0-13-334301-4
- [Kor93] I. Koren: Computer Arithmetic Algorithms. Prentice-Hall, Inc., 1993. ISBN 0-13-151952-2
- [Spa76] O. Spaniol: Arithmetik in Rechenanlagen. Teubner, 1976. ISBN 3-519-02332-6

Interaktives Lehrmaterial

- [Hei05] K. von der Heide: Vorlesung: Technische Informatik 1 interaktives Skript. Universität Hamburg, FB Informatik, 2005. tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1
- [Hena] N. Hendrich: HADES HAmburg DEsign System. Universität Hamburg, FB Informatik, Lehrmaterial. tams.informatik.uni-hamburg.de/applets/hades
- [Henb] N. Hendrich: KV-Diagram Simulation.
 Universität Hamburg, FB Informatik, Lehrmaterial.
 tams.informatik.uni-hamburg.de/applets/kvd

11.11 Schaltnetze - Literatur

Interaktives Lehrmaterial (cont.)

[Laz] J. Lazarro: Chipmunk design tools (AnaLog, DigLog). UC Berkeley, Berkeley, CA.

www.cs.berkeley.edu/~lazzaro/chipmunk