# ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Εαρινό Εξάμηνο 2024

Verilog: Στυλ Κώδικα και Synthesizable Verilog

#### Τα στυλ του κώδικα

- Τρεις βασικές κατηγορίες
  - Συμπεριφοράς Behavioral
  - Μεταφοράς Καταχωρητών Register Transfer Level (RTL)
  - − Δομικός Structural
- Και εμάς τι μας νοιάζει;
  - Διαφορετικός κώδικας για διαφορετικούς σκοπούς
  - Synthesizable ή όχι;

#### Behavioral (1/3)

- Ενδιαφερόμαστε για την συμπεριφορά των blocks
- Αρχικό simulation
  - Επιβεβαίωση αρχιτεκτονικής
- Test benches
  - Απο απλά ...
  - μέχρι εκλεπτυσμένα

```
initial begin
  // reset everything
end
always ff @(posedge clk) begin
 case (opcode)
  8'hAB: RegFile[dst] = #2 in;
  8'hEF: dst = #2 in0 + in1;
  8'h02: Memory[addr] = #2 data;
 endcase
 if (branch)
  dst = #2 br addr;
end
```

## Behavioral (2/3)

- Περισσότερες εκφράσεις
  - for / while
  - functions
  - tasks
  - − fork ... join
- Περισσότεροι τύποι
  - integer
  - real
  - πίνακες

```
integer sum, i;
integer opcodes [31:0];
real average;
initial
 for (i=0; i<32; i=i+1)
  opcodes[i] = 0;
always ff @(posedge clk) begin
 sum = sum + 1;
 average = average + (c / sum);
 opcodes[d] = sum;
 $display("sum: %d, avg: %f",
  sum, average);
end
```

## Behavioral (3/3)

```
module test;
task ShowValues;
input [7:0] data;
  $display(..., data);
endtask
always ff @ (posedge clk)
  ShowValues (counter);
endmodule
```

```
'define period 20

initial begin
  reset_ = 1'b0;
  reset_ = #(2*`period + 5) 1'b1;


@(branch);
  reset_ = 1'b0;
  reset_ = #(2*`period + 5) 1'b1;
end
```

```
always @ (negedge reset_) begin
fork
  a = #2 8'h44;
  b = #(4*`period + 2) 1'b0;
  c = #(16*`period + 2) 8'h44;
  join
end
```

#### Register Transfer Level - RTL

- Το πιο διαδεδομένο και υποστηριζόμενο μοντέλο για synthesizable κώδικα
- Κάθε block κώδικα αφορά την είσοδο λίγων καταχωρητών
- Σχεδιάζουμε **κύκλο-κύκλο** με «οδηγό» το ρολόι
- Εντολές:
  - Λιγότερες
  - -... όχι τόσο περιοριστικές

#### **Think Hardware!**



#### **Structural**

- Αυστηρότατο μοντέλο
  - Móvo module instantiations
- Συνήθως για το top-level module
- Καλύτερη η αυστηρή χρήση του

```
module top;
logic clk, reset;
logic [31:0] d data, I data;
logic [9:0] d \overline{a}dr;
logic [5:0] i adr;
clock clk0(clk);
processor pr0(clk, reset,
               d adr, d data,
               i adr, i data,
memory #10 mem0(d adr,
                 d data);
memory #6 mem1(i adr,
                i data);
tester tst0(reset, ...);
endmodule
```

## ... και μερικές συμβουλές

#### • Ονοματολογία

- Όχι πολύ μεγάλα / μικρά ονόματα
- ... με νόημα

#### • Συνδυαστική λογική

- Όχι όλα σε μια γραμμή...
- O compiler ξέρει καλύτερα
- Αναγνωσιμότητα


#### • Δομή

- Πολλές οντότητες
- Ε όχι και τόσες!

#### • Χρησιμοποιήστε indentation

- Καλύτερη ομαδοποίηση
- Αναγνωσιμότητα

```
logic a, controller_data_now_ready;
logic drc_rx_2, twra_malista;
```



#### ... περισσότερες συμβουλές

- Διευκολύνουν την ανάγνωση και την χρήση του κώδικα (filters, tools etc)
  - Είσοδοι ξεκινούν με i\_\*
  - Οι έξοδοι με ο\_\*
  - Οι τρικατάστατες με io\_\*
  - Εκτός από ρολόι και reset
  - Τα active low σήματα τελειώνουν με \*\_n
- Συνδέσεις πορτών συσχετίζοντας ονόματα

```
module adder(o_Sum, i_In1, i_In2);
adder i0_adder ( // instance names i0_adder, i1_adder ...
    .i_In2(B),
    .i_In1(A),
    .o_Sum(C)
) // o Sum = C, i In1 = A, i In2 = B
```

# Σχόλια

- Ακούγεται μονότονο, αλλά...
  - Κώδικας hardware πιο δύσκολος στην κατανόηση
  - Ακόμα και ο σχεδιαστής ξεχνάει γρήγορα
  - Αν δε μπουν στην αρχή, δε μπαίνουν ποτέ
- Σημεία κλειδιά
  - Σε κάθε module
  - Σε κάθε block



```
/***************
  * Comments on module test:
  * Module test comprises of
  * the following components...
  **************

module test;
// Line comment
```

#### **Verilog and Synthesis**

- Χρήσεις της Verilog
  - Μοντελοποίηση και event-driven προσομοίωση
  - Προδιαγραφές κυκλώματος για σύνθεση (logic synthesis)
- Logic Synthesis
  - Μετατροπή ενός υποσυνόλου της Verilog σε netlist
    - Register Inference, combinatorial logic
  - Βελτιστοποίηση του netlist (area, speed)

# **Synthesizable Verilog Constructs**

Construct Type	Keywords	Notes
ports	input, output and inout	
parameters	parameter	
module definition	module, endmodule	
signals and variables	logic, wire, reg, tri	
instantiations	module instances,	e.g. mymux(o,i0,i1,s)
	primitive gates	e.g. nand(out,a,b)
procedural	always_ff, always_comb, if, else, case	initial almost not supported
procedural blocks	begin, end	
data flow	assign	Delay ignored
Operators	+,-, &,  , ~, != , == , etc	<u>Caution:</u> * , / , %
functions / tasks	function, task	Limited support (simple CL)
Loops	for, while	Limited support (assigns)

#### Register – D Flip Flop

```
module Req #(
    parameter int N = 16,
    parameter int C2Q = 1 )
    input logic clk,
    input logic [N-1:0] i d,
    output logic [N-1:0] \circ q;
  always ff @ (posedge clk)
    o q \le \#C2Q i d;
endmodule
```

#### Register with Asynchronous Reset

```
module RegARst #(
   parameter int N = 16,
   parameter int C2Q = 1 )
    input logic clk,
    input logic reset n,
    input logic [N-1:0] i d,
    output logic [N-1:0] o q)
   always ff @ (posedge clk or negedge reset n) begin
      if (~reset n)
        o q \le \#C2Q 0;
      else
        o q \leftarrow \#C2Q i d;
   end
endmodule
```

#### Register with Synchronous Reset

```
module RegSRst #(
   parameter int N = 16,
   parameter int C2Q = 1)
   input logic
                  clk,
   input logic reset n,
   input logic [N-1:0] i d,
   output logic [N-1:0] o q)
   always ff @ (posedge clk) begin
      if (~reset n)
       o q \le \#C2Q 0;
     else
       o q \ll \#C2Q i d;
  end
endmodule
```

#### Register with Load Enable

```
module RegLd #(
  parameter int N = 16,
  parameter int C2Q = 1)
  input logic clk,
  input logic i ld,
  input logic [N-1:0] i d,
  output logic [N-1:0] o q);
  always ff @ (posedge clk)
     if (i ld)
       o q <= #C2Q i d;
endmodule
```

## Set Clear flip-flop with Strong Clear

```
module scff sc #(
   parameter int C2Q = 1)
    input logic clk
    input logic i set,
    input logic i clear,
   output logic o out);
 always ff @ (posedge clk)
     o out <= #C2Q (o out | i set) & ~i clear;
endmodule
                              // the simpler equivalent version
                              always ff @(posedge clk)
                                 else if (i set) o out <= #C2Q 1;</pre>
```

#### Set Clear flip-flop with Strong Set

```
module scff ss #(
   parameter int C2Q = 1 )
    input logic clk
    input logic i set,
    input logic i clear,
   output logic o out);
 always ff @ (posedge clk)
     o out <= #C2Q i set | (o out & ~i clear);
endmodule
                              // the simpler equivalent version
                              always ff @(posedge clk)
                                 else if (i clear) o out <= #C2Q 0;</pre>
```

## T Flip Flop

```
module Tff #(
   parameter int C2Q = 1 )
   input logic clk,
   input logic rst,
   input logic i toggle,
   output logic o out);
always ff @ (posedge clk)
   if (rst)
      o out <= #C2Q 0;
   else if (i toggle)
      o out <= #C2Q ~o out;
endmodule
```

#### Multiplexor 2 to 1

```
module mux2 #(
   parameter int N = 16)
(
   output logic [N-1:0] o_out,
   input logic [N-1:0] i_in0,
   input logic [N-1:0] i_in1,
   input logic i_sel);
//
assign o_out = i_sel ? i_in1 : i_in0;
//
endmodule
```

## Multiplexor 4 to 1

```
module mux4 #(
  parameter int N = 32
   input logic [N-1:0] i in0,
   input logic [N-1:0] i in1,
   input logic [N-1:0] i in2,
   input logic [N-1:0] i in3,
   input logic [ 1:0] i sel,
   output logic [N-1:0] o out);
   always_comb begin
      case ( i sel )
           2'b00 : o out = i in0;
           2'b01 : o out = i in1;
           2'b10 : o out = i in2;
           2'b11 : o out = i in3;
      endcase
   end
endmodule
```

#### **Positive Edge Detector**

```
module PosEdgDet #(
  parameter int C2Q = 1)
   input logic clk,
   input logic i in,
   output logic o out);
 logic tmp;
 always ff @ (posedge clk)
    tmp <= #C2Q i in;
 assign o out = ~tmp & i in;
endmodule
```

#### **Negative Edge Detector**

```
module NegEdgDet #(
  parameter int C2Q = 1)
   input logic clk,
   input logic i in,
   output logic o out);
 logic tmp;
 always_ff @ (posedge clk)
    tmp <= #C2Q i in;
 assign o out = tmp & ~i in;
endmodule
```

#### **Edge Detector**

```
module EdgDet #(
   parameter int C2Q = 1)
   input logic clk,
   input logic i in,
   output logic o out);
 logic tmp;
 always ff @ (posedge clk)
   tmp <= #C2Q i in;</pre>
 assign o_out = tmp ^ i in;
endmodule
```

#### **Tristate Driver**

## **Up Counter**

```
module Cnt #(
  parameter int N
                     = 32,
  parameter int MAXCNT = 100,
  parameter int C2Q
                     = 1)
  input logic
                clk,
              i en,
  input logic
  input logic
              i clear,
  output logic [N-1:0] o out);
//
 always ff @(posedge clk) begin
     if(i clear) begin
        o out <= #C2Q 0;
        o zero <= #C2Q 1;
     end
     else if (i en) begin
       if (o out==MAXCNT) begin
           o out <= #C2Q 0;
           o zero <= #C2Q 1;
       end
       else begin
           o out <= #C2Q o out + 1'b1;
           o zero <= #C2Q 0;
        end
     end
 end
endmodule
```

```
// a cleaner SystemVerilog RTL version
logic zero d, zero q;
logic [N-1:0] out d, out q;
// flip-flops below with non-blocking assignments
always ff @(posedge clk) begin
 out q <= #C2Q out d;
 zero q <= #C2Q zero d;
end
// combinatorial logic below with blocking assignments
always comb begin
 out d = out q; // keep previous value - default
  zero d = zero q; // keep previous value - default
 if(i clear) begin
   out d = 0;
    zero d = 1;
  end
  else if (i en) begin
    if (out q == MAXCNT) begin
     out d = 0;
     zero d = 1;
    end
    else begin
    out d = out q + 1;
    zero d = 0;
    end
  end
end
// output assignments
assign o out = out q;
assign o zero = zero q;
```

#### Parallel to Serial Shift Register

```
module P2Sreq #(
   parameter int N = 32,
   parameter int C2Q = 1)
   input logic clk,
   input logic reset n,
   input logic i ld,
   input logic [N-1:0] i in,
   logic [N-1:0] tmp val;
always ff @ (posedge clk or negedge reset n) begin
   if (~reset n) tmp val <= #C2Q 0;</pre>
   else begin
     if (i ld) tmp val <= #C2Q i in;
     else if(i shift) tmp val <= #C2Q tmp val >> 1;
   end
end
assign o out = tmp val[0];
//
endmodule
```

#### Serial to Parallel Shift Register

```
module S2Preg #(
   parameter int N = 32,
   parameter int C2Q = 1)
   input logic clk,
   output logic [N-1:0] o out);
always ff @(posedge clk) begin
   if (i clear)
     o out <= #C2Q 0;
   else if (i shift)
     o out <= #C2Q {o out[N-2:0],i in};</pre>
end
endmodule
```

#### **Barrel Shift Register**

```
module BarShiftReg(
  parameter int N = 32,
  parameter int C2Q = 1)
  input logic clk,
  input logic reset n,
  input logic i ld,
  input logic [N-1:0] i in,
  output logic [N-1:0] o out);
 always ff @ (posedge clk) begin
   if (~reset n) o out <= #C2Q 0;</pre>
   else begin
      if (i ld)
         o out <= #C2Q i_in;
      else if (i shift)
         o out \leq \#C2Q \{ o out[N-2:0], o out[N-1] \};
   end
end
endmodule
```

#### 3 to 8 Binary Decoder

```
module dec #(
   parameter int NLOG = 3)
   input logic [NLOG-1:0]
i in,
   output logic [((1<<NLOG))-1:0] o out);</pre>
int i;
 always comb begin
    for (i=0; i<(1<<NLOG); i++) begin</pre>
       if (i in==i)
            o out[i] = 1;
       else o out[i] = 0;
    end
 end
endmodule
```

#### 8 to 3 Binary Encoder

```
module enc #(
  parameter int NLOG = 3)
  input logic [((1<<NLOG)-1):0] i in,</pre>
 int i;
always comb begin
   o out = \xspacex;
   for (i=0; i<(1<<NLOG); i++) begin</pre>
      if (i in[i]) o out = i;
   end
end
endmodule
```

#### **Priority Enforcer Module**

```
module PriorEnf #(
   parameter int N = 8)
   input logic [N-1:0] i in,
   output logic [N-1:0] o out,
   //
int i;
always comb begin
   o found = 0;
   for (i=0; i<N; i++) begin</pre>
      if (i in[i] & ~o found) begin
           o found = 1;
           o out[i] = 1;
      end
      else o out[i] = 0;
   end
end
endmodule
```

#### Latch

```
module Latch #(
  parameter int N = 16,
  parameter int D2Q = 1)
  input logic [N-1:0] i in,
  output logic [N-1:0] o out);
always latch begin
     if (i ld)
       o out = \#D2Q i in;
end
endmodule:
```

#### Combinatorial Logic and Latches (1/3)

```
module mux3 #(
      parameter int N = 32)
      input logic [ 1:0] sel,
      input logic [N-1:0] in2,
      input logic [N-1:0] in1,
      input logic [N-1:0] in0,
      output logic [N-1:0] out);
   always comb begin
      case ( sel )
           2'b00 : out = in0;
           2'b01 : out = in1;
           2'b10 : out = in2;
      endcase
   end
                                                       X
                      Γιατί είναι λάθος;
endmodule
```

## Combinatorial Logic and Latches (2/3)

```
module mux3 #(
      parameter int N = 32)
      input logic [ 1:0] sel,
      input logic [N-1:0] in2,
      input logic [N-1:0] in1,
      input logic [N-1:0] in0,
      output logic [N-1:0] out);
   always comb begin
      case ( sel )
          2'b00 : out = in0;
           2'b01 : out = in1;
           2'b10 : out = in2;
         default : out = 'x;
      endcase
   end
                    Το σωστό!!!
endmodule
```

## Combinatorial Logic and Latches (3/3)

- Όταν φτιάχνουμε συνδυαστική λογική με always\_comb blocks και logic τότε πρέπει να αναθέτουμε τιμές στις εξόδους της λογικής για όλες τις πιθανές περιπτώσεις εισόδων (κλήσεις του always\_comb) !!!
  - Για κάθε if ένα else
  - Για κάθε case ένα default
- Παραλείψεις δημιουργούν latches κατά τη σύνθεση
  - Οι περιπτώσεις που δεν καλύπτουμε χρησιμοποιούνται για το «σβήσιμο» του load enable του latch. (θυμάται την παλιά τιμή)