ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Εαρινό Εξάμηνο 2024


Μηχανές Πεπερασμένων Καταστάσεων

FSMs


- Οι μηχανές πεπερασμένων καταστάσεων Finite State Machines (FSMs)
 - πιο αφηρημένος τρόπος να εξετάζουμε ακολουθιακά κυκλώματα
 - είσοδοι, έξοδοι, τρέχουσα κατάσταση, επόμενη κατάσταση
 - σε κάθε ακμή του ρολογιού συνδυαστική λογική παράγει τις εξόδους και την επόμενη κατάσταση σαν συναρτήσεις των εισόδων και της τρέχουσας κατάστασης.


Χαρακτηριστικά των FSM


- Η επόμενη κατάσταση είναι συνάρτηση της τρέχουσας κατάστασης και των εισόδων
- Moore Machine: Οι έξοδοι είναι συνάρτηση της κατάστασης



• Mealy Machine: Οι έξοδοι είναι συνάρτηση της κατάστασης και των εισόδων








Βήματα Σχεδίασης

- Περιγραφή λειτουργία του κυκλώματος (functional specification)
- Διάγραμμα μετάβασης καταστάσεων (state transition diagram)
- Πίνακας καταστάσεων και μεταβάσεων με συμβολικά ονόματα (symbolic state transition table)
- Κωδικοποίηση καταστάσεων (state encoding)
- Εξαγωγή λογικών συναρτήσεων
- Διάγραμμα κυκλώματος
 - FFs για την κατάσταση
 - ΣΛ για την επόμενη κατάσταση και τις εξόδους

Αναπαράσταση FSM

- Καταστάσεις: όλες οι πιθανές τιμές στα ακολουθιακά στοιχεία μνήμης (FFs)
- Μεταβάσεις: αλλαγή κατάστασης
- Αλλαγή τις κατάστασης με το ρολόι αφού ελέγχει την φόρτωση τιμής στα στοιχεία μνήμης (FFs)




- Ακολουθιακή λογική
 - Ακολουθία μέσω μιας σειράς καταστάσεων
 - Βασίζεται στην ακολουθία των τιμών στις εισόδους

Παράδειγμα FSM - Reduce 1s


• Αλλαγή του πρώτου 1 σε 0 σε μια σειρά από 1

Moore FSM




Moore FSM: General & State

```
module ReduceMoore(
  input logic clk,
  input logic rst,
  input logic in,
 output logic out
);
logic [1:0] current state; // state register
logic [1:0] next state;
// State declarations
parameter int STATE Zero = 2'h0,
               STATE One1 = 2'h1,
               STATE Two1s = 2'h2,
               STATE X = 2'hX;
// Implement the state register
always ff @( posedge clk) begin
  if (rst) current state <= STATE Zero;</pre>
  else     current state <= next state;</pre>
end
```




Moore FSM: Combinatorial

```
always comb begin
 next state = current state; // acts as the default/else
            // default output
 out = 1'b0;
 case (current state)
   STATE Zero: begin // last input was a zero
     if (in) next state = STATE One1;
   end
   STATE One1: begin // we've seen one 1
     if (in) next state = STATE Two1s;
    else     next state = STATE Zero;
   end
   STATE Two1s: begin // we've seen at least 2 ones
    out = 1;
     if (~in) next state = STATE Zero;
   end
   default: begin // in case we reach a bad state
    out = 1'bx;
    next state = STATE Zero;
   end
 endcase
```




Moore FSM: SystemVerilog Enums

```
module ReduceMooreEnums (
  input logic clk,
  input logic rst,
  input logic in,
  output logic out
);
enum logic [1:0] {
  STATE Zero = 2'h0,
  STATE One1 = 2'h1,
  STATE Two1s = 2'h2 } current state, next state;
// alternative:
// typedef enum logic [1:0] {
// STATE Zero, STATE Onel, STATE Twols } FSM State t;
// FSM State t current state, next state;
// Implement the state register
always ff @( posedge clk) begin
  if (rst) current state <= STATE Zero;</pre>
  else     current state <= next state;</pre>
end
```




Mealy FSM

```
module ReduceMealy (input logic clk, rst, in, output logic out);
logic current state; // state register
logic next state;
parameter int STATE Zero = 1'b0,
               STATE One1 = 1'b1;
always ff @(posedge clk) begin
  if (rst) current state <= STATE Zero;
  else     current state <= next state;</pre>
end
always comb begin
    next state = current state;
    out \equiv 1'b0;
    case (current state)
        STATE Zero: if (in) next state = STATE One;
        STATE One1: begin // we've seen one \overline{1}
          if \overline{(in)}
                       next state = STATE One;
          else
                             next state = STATE Zero;
         Out = In;
        end
    endcase
end
endmodule
```



Moore vs Mealy



Moore vs Mealy Συμπεριφορά


Moore

- απλοποιούν τη σχεδίαση
- αδυναμία αντίδρασης στις εισόδους στον ίδιο κύκλο έξοδοι ένα κύκλο μετά
- διαφορετικές καταστάσεις για κάθε αντίδραση

Mealy

- συνήθως λιγότερες καταστάσεις
- άμεση αντίδραση στις εισόδους έξοδοι στον ίδιο κύκλο
- δυσκολότερη σχεδίαση αφού καθυστερημένη είσοδος παράγει καθυστερημένη έξοδο (μεγάλα μονοπάτια)
- Η Mealy γίνεται Moore αν βάλουμε καταχωρητές στις εξόδους


Moore Machine σε 1 always block (Bad Idea)



Moore Machine σε 1 always block (Bad Idea)


```
always ff @ (posedge clk)
    case (state)
     zero: begin
                                               Οι έξοδοι είναι καταχωρητές
        out <= 0;
        if (in) state <= one1;</pre>
        else state <= zero;
     end
     one1:
      if (in) begin
         state <= two1s;
         out <= 1;
                                           Μπερδεμένο!!!
      end else begin
                                           Η έξοδος αλλάζει στον
         state <= zero;
         out <= 0:
                                           επόμενο κύκλο
      end
     two1s:
      if (in) begin
         state <= two1s;
         out <= 1;
      end else begin
         state <= zero/
         out <= 0; ~
      end
     default: begin
        state <= zero;
        out <= 0;
     end
    endcase
endmodule
```

Υλοποίηση FSMs



- Προτεινόμενο στυλ υλοποίησης FSM
 - − Ο καταχωρητής κατάστασης σε ένα ξεχωριστό always_ff
 - o clocked πάντα reset χρήση μόνο non-blocking assignment
 - Η συνδυαστική λογική αλλαγής καταστάσεων σε always_comb
 - ο πάντα default χρήση μόνο blocking assignments
 - Έξοδοι είτε από always_comb της CL είτε από wires
 - ο χρήση μόνο blocking assignments (και σιγουρευτείτε για τις default τιμές)

Απλή FSM




Απλή FSM (1/3)

```
module fsm (receive, start, stop,
            error, clk, reset n);
parameter int C2Q = 1;
input logic start, stop, error, clk, reset n;
output logic receive;
parameter logic [1:0] IdleState = 0,
                      ReceiveState = 1,
                      ErrorState = 2:
logic [1:0] fsm state, fsm nxtstate;
always ff @(posedge clk) begin
   if (~reset n) fsm state <= #C2Q IdleState;</pre>
   else
                fsm state <= #C2Q fsm nxtstate;</pre>
end
```

Απλή FSM (2/3)

```
always_comb begin
 case(fsm state)
   IdleState:
   begin
     if (error)
                 fsm nxtstate = ErrorState;
     else begin
       if(start) fsm nxtstate = ReceiveState;
       else
                 fsm nxtstate = IdleState;
    end
   end
   ReceiveState:
   begin
     if (error)
                 fsm nxtstate = ErrorState;
     else begin
                fsm nxtstate = IdleState;
       if(stop)
                 fsm nxtstate = ReceiveState;
       else
    end
   end
                fsm nxtstate = IdleState;
   ErrorState:
  default:
                 fsm nxtstate = IdleState;
  endcase
end
```



Απλή FSM (3/3) – Οι έξοδοι


The Moore Output

```
assign receive = fsm_state[0];
// alternative:
// assign receive = (fsm_state == ReceiveState);
```

The Mealy Output


Παράδειγμα: «Αυτόματος Πωλητής» (1/5)

- Βγάζει αναψυκτικό όταν βάλουμε 15 λεπτά του €
- Κερματοδέκτης για νομίσματα των 5 και 10 λεπτών του €
- Δεν δίνει ρέστα!




Παράδειγμα: «Αυτόματος Πωλητής» (2/5)

- Αναπαράσταση
 - Τυπικές είσοδοι:
 - 3 των 5¢
 - 5¢, 10¢
 - 10¢, 5¢
 - 2 των 10¢
 - Διάγραμμα Καταστάσεων:
 - Είσοδοι: in5, in10, reset, clock
 - ∘ Έξοδοι: open
 - Assumptions:
 - in5 και in10 εμφανίζονται για 1 κύκλο
 - ο Μένουμε στην ίδια κατάσταση αν δεν έρθει είσοδος
 - ο Όταν έρθει reset πάμε στην αρχική κατάσταση



Παράδειγμα: «Αυτόματος Πωλητής» (3/5)

• Ελαχιστοποίηση καταστάσεων - επαναχρησιμοποίηση



present	inputs		next	output
state	in10	in5	state	open
0¢	0	0	0¢	0
	0	1	5¢	0
	1	0	10¢	0
	1	1	_	_
5¢	0	0	5¢	0
	0	1	10¢	0
	1	0	15¢	0
	1	1	_	_
10¢	0	0	10¢	0
	0	1	15¢	0
	1	0	15¢	0
	1	1	_	_
15¢	_	_	0¢	1

symbolic state table

Παράδειγμα: «Αυτόματος Πωλητής» (4/5)

• Κωδικοποίηση Καταστάσεων – Τυπική

pres. sta				t state	•
Q1 Q0	in10	in5	D1	D0	open
0 0	0	0	0	0	0
	0	1	0	1	0
	1	0	1	0	0
	11	1	_	_	
0 1	0	0	0	1	0
	0	1	1	0	0
	1	0	1	1	0
	1	1	_	_	
1 0	0	0	1	0	0
	0	1	1	1	0
	1	0	1	1	0
	1	1	_	_	
1 1	_	-	0	0	1


Παράδειγμα: «Αυτόματος Πωλητής» (5/5)

• Κωδικοποίηση Καταστάσεων – One-hot


present state	inputs	next state output
Q3 Q2 Q1 Q0	in10 in5	D3 D2 D1 D0 open
0 0 0 1	0 0	0 0 0 1 0
	0 1	0 0 1 0 0
	1 0	0 1 0 0 0
	1 1	
0 0 1 0	0 0	0 0 1 0 0
	0 1	0 1 0 0 0
	1 0	1 0 0 0 0
	1 1	
0 1 0 0	0 0	0 1 0 0 0
	0 1	1 0 0 0 0
	1 0	1 0 0 0 0
	1 1	
1 0 0 0		0 0 0 1 1

Διαγράμματα καταστάσεων – Moore and Mealy

Moore machine Έξοδοι από κατάσταση




Mealy machine Έξοδοι στις μεταβάσεις



Moore Verilog FSM

```
module vending (open, clk, rst, in5, in10);
  input logic clk, rst, in5, in10;
  output logic open;
  logic [1:0] state, next state;
  parameter int zero = 0, five = 1, ten = 2, fifteen = 3;
  always comb begin
    open = 0; // default output value
    case (state)
      zero: begin
              if (in5) next state = five;
              else if (in10) next state = ten;
              else
                          next state = zero;
              open = 0;
      end
      fifteen: begin
               next state = zero;
               open = 1;
      end
      default: begin
               next state = zero;
               open = 0;
      end
    endcase
  always ff @ (posedge clk)
    if (rst) state <= zero;</pre>
    else
             state <= next state;</pre>
endmodule
```



Mealy Verilog FSM

```
module vending (open, clk, rst, in5, in10);
  input logic clk, rst, in5, in10;
  output logic open;
  logic [1:0] state, next state;
  parameter int zero = 0, five = 1, ten = 2, fifteen = 3;
  always comb begin
    open = 0; // default output value
    case (state)
      zero: begin
              open = 0;
              else
                             next_state = zero;
      end
      five: begin
            if (in5) begin
              next state = ten;
              open= 0;
             end
             else if (in10) begin
              next state = zero;
              open= 1;
             end
             else begin
              next state = five;
              open= 0;
             end
      end
    endcase
  always ff @ (posedge clk)
    if (\(\overline{\text{rst}}\)) state <= zero;
    else
             state <= next state;</pre>
endmodule
```

