
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Εαρινό Εξάμηνο 2024

Χρονισμός Σύγχρονων Κυκλωμάτων, Καταχωρητές και Μανταλωτές


Γενικό Μοντέλο Σύγχρονων Κυκλωμάτων



- Τα καλώδια, εκτός ρολογιού, μπορούν να έχουν πλάτος πολλά bits.
- Καταχωρητές (registers)
 - Συλλογή από flip-flops
- Ρολόι
 - Διανέμεται στα flip-flops


- Συνδυαστική Λογική (Combinational Logic - CL)
 - Δεν έχουν εσωτερική κατάσταση
 - Έξοδοι είναι συναρτήσεις των εισόδων
- Προαιρετικά feedbacks

Παράδειγμα σύγχρονου κυκλώματος



- Parallel to Serial Converter
- Όλα τα μονοπάτια είναι ενός bit
- Οι καταχωρητές είναι απλά flip-flops
- Η συνδυαστική λογική είναι οι πολυπλέκτες
- Δεν υπάρχει feedback


Μοντέλο Σύγχρονων Κυκλωμάτων




- Πώς μετράμε επιδόσεις ;
 - Λειτουργίες / sec;
 - Κύκλοι / sec;
- Τι περιορίζει τον κύκλο ρολογιού;
- Τι συμβαίνει αν αυξήσουμε τη συχνότητα του ρολογιού;

Περιορισμοί στη συχνότητα του ρολογιού

1) Καθυστερήσεις πυλών




2) Καθυστερήσεις flip-flops




- Τι πρέπει να συμβεί σε ένα κύκλο του ρολογιού για να έχουμε σωστή λειτουργία;
- Θεωρώντας ότι το ρολόι διανέμεται τέλεια (όλα τα flip-flops βλέπουν την ακμή ταυτόχρονα):
 - Όλα τα σήματα πρέπει να είναι έτοιμα (setup) πριν την θετική ακμή του ρολογιού

Flip-Flop: Χρονικές Παράμετροι



- Η είσοδος D πρέπει να μείνει σταθερή τουλάχιστον για χρόνο T_{su} (setup time) πριν την ακμή του ρολογιού και τουλάχιστον T_{hd} (hold time) μετά την ακμή
 - Ένα παράθυρο χρόνου γύρω από την ακμή του ρολογιού για το οποίο η είσοδος πρέπει να μείνει σταθερή
- Η έξοδος Q αλλάζει λίγο μετά την ακμή του ρολογιού
 - Τ_{c2q} είναι ο χρόνος καθυστέρησης από την ακμή στην έξοδο (propagation delay)
 - Τ_{c2qm} είναι ο ελάχιστος χρόνος καθυστέρησης από την ακμή στην έξοδο (αρχίζουν να αλλάζουν τα δεδομένα contamination delay)


Σύγχρονο Κύκλωμα: Χρονικές Παράμετροι




- Χρονικές παράμετροι καταχωρητών:
 - T_{clk}: Περίοδος Ρολογιού
 - T_{su}: Setup time
 - T_{hd}: Hold time
 - T_{c2q}: Clock to Q (worst)T_{c2qm}: Clock to Q (min)

- Χρονικές παράμετροι συνδυαστικής λογικής:
 - Τ_{clog}: Καθυστέρηση συνδυαστικής λογικής (max propagation delay)
 - T_{clogm}: Ελάχιστη καθυστέρηση συνδυαστικής λογικής (min contamination)

Χρονισμός Σύγχ. Κυκλ: Ελάχιστη περίοδος



Χρονισμός Σύγχ. Κυκλ: Ελάχιστη καθυστέρηση




Χρονισμός Σύγχρονων Κυκλωμάτων

 Γενικά, για σωστή λειτουργία πρέπει για όλα τα μονοπάτια να ισχύει:

```
-T_{clk} \ge T_{c2q} + T_{clog} + T_{su}-T_{clogm} \ge T_{hd} - T_{c2qm}
```


- Πώς βρίσκουμε όλα τα μονοπάτια ;
 - Από κάθε είσοδο ή έξοδο καταχωρητή σε κάθε είσοδο καταχωρητή ή έξοδο του κυκλώματος
 - Το πιο αργό μονοπάτι συνδυαστικής λογικής είναι αυτό που καθορίζει το T_{cloa} (οπότε και την ελάχιστη περίοδο) και λέγεται critical path.
 - Ο εντοπισμός του critical path μας δίνει τη δυνατότητα να προσπαθήσουμε να απλοποιήσουμε την λογική του μονοπατιού και να πετύχουμε υψηλότερη συχνότητα λειτουργίας του κυκλώματος.

Παράδειγμα (1/6)



- $T_{and} = 2ns$, $T_{or} = 1ns$, $T_{mux} = 3ns$,
- $T_{c2q} = 0.5$ ns , $T_{c2qm} = 0.2$ ns , $T_{su} = 0.4$ ns , $T_{hd} = 0.3$ ns
- Ποιο είναι το critical path;
- Πόση είναι η ελάχιστη περίοδος ρολογιού;
- Καλύπτονται όλες οι συνθήκες χρονισμού;


Παράδειγμα (2/6)



- $T_{and} = 2ns$, $T_{or} = 1ns$, $T_{mux} = 3ns$,
- $T_{c2q} = 0.5 \text{ns}$, $T_{c2qm} = 0.2 \text{ns}$, $T_{su} = 0.4 \text{ns}$, $T_{hd} = 0.3 \text{ns}$

Ποιο είναι το critical path;

Παράδειγμα (3/6)




- $T_{and} = 2ns$, $T_{or} = 1ns$, $T_{mux} = 3ns$,
- $T_{c2q} = 0.5$ ns , $T_{c2qm} = 0.2$ ns , $T_{su} = 0.4$ ns , $T_{hd} = 0.3$ ns

Πόση είναι η ελάχιστη περίοδος ρολογιού;

•
$$T_{min} = T_{c2q} + T_{and} + T_{mux} + T_{and} + T_{su} = 7.9 \text{ ns}$$

Παράδειγμα (4/6)




- $T_{and} = 2ns$, $T_{or} = 1ns$, $T_{mux} = 3ns$,
- $T_{c2q} = 0.5$ ns , $T_{c2qm} = 0.2$ ns , $T_{su} = 0.4$ ns , $T_{hd} = 0.3$ ns

Καλύπτονται όλες οι συνθήκες χρονισμού;

- OXI !!! Πρέπει $T_{clogm} \ge T_{hd}$ T_{c2qm}
- Έχουμε $T_{clogm} = 0$ ns και T_{hd} $T_{c2qm} = 0.3$ 0.2 = 0.1 ns
- Και τώρα τι κάνουμε ;

Παράδειγμα (5/6)




- $T_{and} = 2ns$, $T_{or} = 1ns$, $T_{mux} = 3ns$,
- $T_{c2q} = 0.5$ ns , $T_{c2qm} = 0.2$ ns , $T_{su} = 0.4$ ns , $T_{hd} = 0.3$ ns

Καλύπτονται όλες οι συνθήκες χρονισμού;

- Πρέπει $T_{clogm} \ge T_{hd}$ T_{c2qm}
- Προσθέτουμε μια πύλη με T_{or} = 1ns (αρκεί;)
- Γενικά όχι ! Τ_{orm} (min-contam.);
- Έστω Τ_{orm}=Τ_{or} και γενικά για όλες τις πύλες! (απλοποίηση)
- $T\omega\rho\alpha$ OK !!! Έχουμε $T_{clogm}=1$ ns και T_{hd} $T_{c2gm}=0.1$ ns

Παράδειγμα (6/6)




- $T_{and} = 2ns$, $T_{or} = 1ns$, $T_{mux} = 3ns$,
- $T_{c2q} = 0.5$ ns , $T_{c2qm} = 0.2$ ns , $T_{su} = 0.4$ ns , $T_{hd} = 0.3$ ns

Καλύπτονται όλες οι συνθήκες χρονισμού;

- Πρέπει $T_{clogm} \ge T_{hd}$ T_{c2gm}
- Συνήθως βάζουμε 2 αντιστροφείς (έστω T_{invm} = 0.3ns)
- ΟΚ !!! Έχουμε $T_{clogm} = 0.6$ ns και T_{hd} $T_{c2qm} = 0.1$ ns ΗΥ220 - Βασίλης Παπαευσταθίου


Παράδειγμα κυκλώματος με λάθος



• Πού είναι το λάθος;


Πύλες και τεχνολογία (1/6)


- Οι πύλες στα ολοκληρωμένα κυκλώματα υλοποιούνται σε τεχνολογία CMOS (Complementary MOS)
 - Βάση της τεχνολογίας τα transistors τύπου MOSFET
 - metal oxide semiconductor field effect transistors – transistor
 - ο επίδρασης πεδίου τύπου μέταλλο οξείδιο ημιαγωγός
 - Gate (του transistor)
 - Source
 - Drain
 - Channel



Πύλες και τεχνολογία (2/6)


- 2 συμπληρωματικά είδη transistors
 - NMOS (negative channel)
 - PMOS (positive channel)
- Τα transistors συμπεριφέρονται σαν διακόπτες






Πύλες και τεχνολογία (3/6): Αντιστροφέας


• Αντιστροφέας (NOT gate):






Πύλες και τεχνολογία (4/6): Συμπεριφορά Πυλών

• Ο αντιστροφέας




Μοντελοποιεί την είσοδο άλλων πυλών και την χωρητικότητα του καλωδίου



Ο ρυθμός εξαρτάται από την δύναμη του δικτύου ανέλκυσης και την χωρητικότητα C


Ο ρυθμός εξαρτάται από την δύναμη του δικτύου καθέλκυσης και την χωρητικότητα C

Πύλες και τεχνολογία (5/6): Λογικές Τιμές



- Κατώφλι Threshold
 - Λογικό 1 (true) : V > Vdd Vth
 - Λογικό 0 (false) : V < Vth


Πύλες και τεχνολογία (6/6): Το στοιχείο του χρόνου



• Οι αλλαγές στις εξόδους δεν είναι ακαριαίες!!!


Καθυστερήσεις Καλωδίων

- Τα καλώδια έχουν καθυστέρηση!!!
 - Τα σήματα κινούνται περίπου με την ταχύτητα του φωτός (~30 cm/ns)
 - Ο χρόνος των σημάτων από την πηγή στον προορισμό είναι ο χρόνος μεταφοράς (transit time)
 - Στα ICs τα καλώδια είναι «κοντά»
 οπότε οι χρόνοι μεταφοράς είναι πολύ
 μικροί σε σύγκριση με την περίοδο
 του ρολογιού και συνήθως τις
 αγνοούμε!
 - Έχουν μεγάλη σημασία όμως στις τυπωμένες πλακέτες (PCBs)
 - Επίσης είναι πολύ σημαντικές σε γρήγορα chips με μακριά καλώδια
 - Π.χ. Busses, clocks




Στοιχεία Μνήμης: Latch vs Register

- Latch Μανταλωτής:
- Level triggered!
- Αποθηκεύει τα δεδομένα όταν το ρολόι είναι 0.




- Register Καταχωρητής:
- Edge triggered!
- Αποθηκεύει τα δεδομένα στην ακμή του ρολογιού




Υλοποιήσεις: Στοιχεία μνήμης μέσω ανάδρασης

- Δύο αντιστροφείς σχηματίζουν ένα στατικό κύτταρο μνήμης (memory cell) το πιο απλό με βρόγχο ανάδρασης
 - Θα κρατήσει την τιμή όσο τροφοδοτείται με ηλεκτρισμό





- Πώς μπορούμε να εισάγουμε νέα τιμή στο memory cell;
 - Σπάμε το μονοπάτι της ανάδρασης (feedback)
 - Φορτώνουμε νέα τιμή




Υλοποιήσεις: Cross-coupled Gates – RS Latches


- Βρόγχος ανάδρασης με NOR για υλοποίηση RS latch
 - Παρόμοιο με το ζευγάρι των αντιστροφέων αλλά με τη δυνατότητα να θέσουμε την έξοδο στο 0 (reset=1) ή στο 1 (set=1)






- Βρόγχος ανάδρασης με NAND για υλοποίηση RS latch
 - Παρόμοιο με το ζευγάρι των αντιστροφέων αλλά με τη δυνατότητα να θέσουμε την έξοδο στο 0 (reset=0) ή στο 1 (set=0)






Χρονική Συμπεριφορά: NOR-based RS Latch




	Q	Q	R	S
	$\overline{\mathbb{Q}}$	Q	0	0
	0	1	0	1
λπαγορευμένο -	1	0	1	0
	0	0	1	1




Υλοποιήσεις: D Latch

- D-Latch με ρολόι και data:
 - Φόρτωση δεδομένων εισόδου με το ρολόι
 - Υλοποίηση με gated NOR-based RS Latch




Υλοποιήσεις: Mux-Based Positive D Latches

Positive latch: «διαφανής» όταν CLK=1



Υλοποιήσεις: Mux-Based Negative D Latches

Negative latch: «διαφανής» όταν CLK=0





```
module neg_latch (clk, d, q)
input logic clk, d;
output logic q;

always_latch begin
    if (~clk) q = d;
end

endmodule
```

Υλοποιήσεις: Latch με Transistors






NMOS transistors

Δέχεται μη επικαλυπτόμενα (non-overlapping) clocks


Latches



Χρονικές παράμετροι:


- T_{d2q}: Χρόνος από την είσοδο την έξοδο όταν το ρολόι θεωρείται ενεργό
- Τ_{c2q}: Χρόνος για την αλλαγή της εξόδου μετά την ενεργοποίηση του ρολογιού

Καθυστερήσεις Καταχωρητή - Μανταλωτή




Ακμοπυροδότητος Καταχωρητής Πρωτεύων – Δευτερεύων (1/2)

- Main-Secondary καταχωρητής Edge-triggered D Flip-Flop
 - Κατά την αρνητική φάση του ρολογιού αποθηκεύονται τα data στον main latch
 - Κατά την θετική φάση του ρολογιού αλλάζουν οι έξοδοι του secondary latch




Ακμοπυροδότητος Καταχωρητής Πρωτεύων – Δευτερεύων (2/2)

- Main-Secondary καταχωρητής Edge-triggered D Flip-Flop
 - To setup-time προκύπτει από την καθυστέρηση T_{d2q} του main latch
 - Το c2q-time προκύπτει από την καθυστέρηση T_{c2q} του secondary latch




Ασύγχρονες είσοδοι σε σύγχρονα κυκλώματα (1/2)

- Τι γίνεται με τα εξωτερικά σήματα ; (π.χ. buttons)
 - Δεν μπορούμε να εγγυηθούμε ότι οι χρόνοι setup και hold θα τηρούνται!!!





• Όταν ένα ασύγχρονο σήμα παραβιάζει setup και hold times...



Ασύγχρονες είσοδοι σε σύγχρονα κυκλώματα (2/2)


- Σιγουρευτείτε ότι οι εξωτερικές είσοδοι πηγαίνουν σε ένα ακριβώς flip-flop!!!
 - Οι περιπτώσεις Ι και ΙΙ μπορούν να προκαλέσουν λάθος στο κύκλωμα αν από την ίδια είσοδο σε ένα flip-flop συμβεί το φαινόμενο Ι ενώ σε ένα άλλο το ΙΙ.





Χειρισμός Μεταστάθειας (Metastability)

- Περίπτωση ΙΙΙ Αδύνατον να προληφθεί!
- Τα μοντέρνα ψηφιακά κυκλώματα βγαίνουν σχετικά γρήγορα από καταστάσεις μεταστάθειας.
- Λύση: Περιμένουμε τα σήματα να σταθεροποιηθούν
 - Συγχρονισμός με 2-3 flips-flops (synchronization)



Η αρχή του Pipelining με ένα παράδειγμα (1/2)

- Ανάλογο πλύσης ρούχων:
 - $-\beta$ ήμα 1: wash (20 minutes)
 - $-\beta$ ήμα 2: dry (20 minutes)
 - $-\beta$ ήμα 3: fold (20 minutes)

60 minutes x 4 loads \Rightarrow 4 hours

• Και αν επικαλύψουμε τα βήματα – στάδια ;

20mins 20mins 20mins 20mins 20mins

wash	load1	load2	load3	load4		
dry		load1	load2	load3	load4	
fold			load1	load2	load3	load4

overlapped \Rightarrow 2 hours

Η αρχή του Pipelining με ένα παράδειγμα (2/2)


20mins 20mins 20mins 20mins 20mins

wash	load1	load2	load3	load4		
dry		load1	load2	load3	load4	
fold			load1	load2	load3	load4


- Αν αυξήσουμε των αριθμό των loads, ο μέσος χρόνος ανά load πλησιάζει τα 20 minutes
- Καθυστέρηση Latency (ο χρόνος από την αρχή μέχρι το τέλος) για ένα load = 60 min
- Παροχή -Throughput = 3 loads/hour
- Pipelined throughput ≈ # of pipe stages x un-pipelined throughput.

Pipelining

• Γενικά:




• Κόβουμε το CL block σε κομμάτια (stages) και τα χωρίζουμε με registers:



• CL block παράγει νέο αποτέλεσμα κάθε 5 ns αντί για κάθε 9 ns

Όρια στο Pipelining

- Χωρίς το χρονικό κόστος (overhead) των FF, η βελτίωση στο throughput θα ήταν ανάλογη του αριθμού των σταδίων(stages) του pipeline
 - Αν προσθέσουμε πολλά στάδια, το overhead των FF αρχίζει να κυριαρχεί!
- Άλλοι περιοριστικοί παράγοντες για πιο αποδοτικό pipelining:
 - Οι καθυστερήσεις/αβεβαιότητες του ρολογιού (clock skew) συνεισφέρουν στο overhead
 - Μη ισορροπημένα στάδια
 - Το κόστος των FFs κυριαρχεί
 - Κατανάλωση ισχύος για την διανομή του ρολογιού (clock distribution power consumption)
 - Αναδράσεις στις λογικές feedbacks (dependencies between loop iterations)



FF "overhead" is the setup and CLK-to-Q times.