ELEKTROTEHNIČKI FAKULTET UNIVERZITET U BEOGRADU

OSNOVI RAČUNARSKE TEHNIKE 2

PROJEKAT

ZADATAK 2

BOJANA BELOJEVIĆ 28/07 ANA JELIČIĆ 89/07 MILAN BRANKOVIĆ 119/07 ALEKSANDAR MARJANOVIĆ 211/07

BEOGRAD 2009.

SADRŽAJ

SADRŽ	ŽAJ	I
1 P	ROJEKTNI ZADATAK	1
2 D	DIJAGRAM TOKA IZVRŠAVANJA INSTRUKCIJA	3
3 0	PPERACIONA JEDINICA	11
3.1	STRUKTURA OPERACIONE JEDINICE	11
3.2	SEKVENCA UPRAVLJAČKIH SIGNALA PO KORACIMA	
4 U	JPRAVLJAČKA JEDINICA	25
4.1	OžIČENA REALIZACIJA	25
4.	.1.1 Upravljačka jedinica bez spajanja koraka	
4.	.1.2 Upravljačka jedinica sa spajanjem koraka	34
4.2		39
4.	.2.1 Mikroprogramska realizacija sa dva tipa mikroinstrukcija	40
	.2.2 Mikroprogramska realizacija sa jednim tipom mikroinstrukcija	

1 PROJEKTNI ZADATAK

Posmatra se deo računara koji čine memorija i procesor.

Memorija je kapaciteta 2¹⁶ bajtova. Širina memorijske reči je 1 bajt.

Procesor je sa jednoadresnim formatom instrukcija. Podaci su celobrojne veličine bez znaka dužine 2 bajta. Podaci u memoriji zauzimaju dve susedne memorijske lokacije, pri čemu se mlađi bajt nalazi na nižoj a stariji bajt na višoj adresi.

U procesoru postoji programski brojač PC dužine 2 bajta, adresni registar memorije MAR dužine 2 bajta, prihvatni registar podatka memorije MBR dužine 1 bajt, prihvatni registar instrukcije IR dužine 3 bajta, akumulator A dužine 2 bajta, prihvatni registar podatka B dužine 2 bajta, registri opšte namene R0...R3 dužine 2 bajta, programska statusna reč PSW dužine 1 bajt, ukazivač na vrh steka SP dužine 2 bajta, registar broja ulaza u tabelu sa adresam prekidnih rutina BRU dužine 2 bita i ukazivač na tabelu sa adresama prekidnih rutina IVTP dužine 2 bajta. Instrukcije su dužine 1 ili 3 bajta.

Bitovi 7, 6, 5 i 4 prvog bajta instrukcije su 0000 za sve instrukcije skoka, dok se bitovima 3 do 0 prvog bajta instrukcija specificira kod operacije za instrukcije skoka. Instrukcije skoka su instrukcija uslovnog skoka ukoliko je rezultat nije nula (BNZ), bezuslovnog skoka (JMP) i skoka na potprograma (JSR). Instrukcija BNZ se realizuje kao relativni skok u odnosu na tekuću vrednost programskog brojača PC, a pomeraj je 8-mo bitna celobrojna veličina sa znakom data 2. bajtom instrukcije. Dužina instrukcije je 2 bajta. Instrukcije JMP i JSR se realizuju kao apsolutni skokovi, a adresa skoka je data 2 i 3 bajtom instrukcije, pri čemu je mlađi bajt adrese skoka dat drugim a stariji bajt trećim bajtom. Dužina instrukcija je 3 bajta.

Bitovi 7, 6, 5 i 4 prvog bajta instrukcije su 1111 za bezadresne instrukcije, dok se bitovima 3 do 0 prvog bajta instrukcija specificira kod operacije za bezadresne instrukcije. Bezadresne instrukcije su instrukcije povratka iz potprograma (RTS), povratka iz prekidne rutine (RTI), stavljanja sadržaja akumulatora na stek (PUSH) i skidanja sadržaja sa steka i punjenje akumulatora (POP). Dužina instrukcija je 1 bajt.

Bitovi 7, 6, 5 i 4 prvog bajta instrukcije u opsegu vrednosti 0001 do 1110 specificiraju kod operacije za adresne instrukcije. Adresne instrukcije su instrukcije prenosa u akumulator (LOAD), instrukcije prenosa iz akumulatora (STORE), aritmetička instrukcija oduzimanja (SUB), logička instrukcija logička suma (OR), instrukcija aritmetičkog pomeranja ulevo za jedno mesto (ASL) i instrukcija bezuslovnog indirektnog skoka (JMPIND). U instrukciji STORE nije dozvoljeno neposredno adresiranje, a u instrukciji JMPIND nije dozvoljeno registarsko direktno i neposredno adresiranje, pa ukoliko se jave ova adresiranja u ovim instrukcijama, instrukcije treba da budu bez dejstva. Dužina instrukcija je 1, 2, ili 3 bajta i zavisi od specificiranog načina adresiranja.

Načini adresiranja su specificirani bitovima 3 i 2 prvog bajta instrukcije i to na sledeći način: 00-neposredno adresiranje, 01-memorijsko direktno adresiranje, 10-registarsko indirektno adresiranje sa pomerajem i 11- registarsko direktno adresiranje. Kod neposrednog adresiranja 16-to bitni operand je dat drugim i trećim bajtom instrukcije, pri čemu je mlađi bajt operanda dat drugim a stariji bajt trećim bajtom. Bitovi 1 i 0 prvog bajta instrukcije se ne koriste. Dužina instrukcija je 3 bajta. Kod memorijskog direktnog adresiranja 16-to bitna adresa memorijske lokacije je data drugim i trećim bajtom instrukcije, pri čemu je mlađi bajt adrese dat drugim a stariji bajt trećim bajtom. Bitovi 1 i 0 prvog bajta instrukcije se ne koriste. Dužina instrukcija je 3 bajta. Kod registarskog indirektnog adresiranja sa pomerajem 8-mo bitni pomeraj je celobrojna veličina sa znakom u drugom komplementu data drugim bajtom

instrukcije. Bitovi 1 i 0 prvog bajta instrukcije se koriste za adresiranje jednog od registara opšte namene R0 do R3. Dužina instrukcija je 2 bajta. Kod registarskog direktnog adresiranja bitovi 1 i 0 prvog bajta instrukcije se koriste za adresiranje jednog od registara opšte namene R0 do R3. Dužina instrukcija je 1 bajt.

Stek raste prema nižim memorijskim lokacijama, a registar SP ukazuje na zadnu zauzetu memorijsku lokaciju.

Zahtevi za prekid dolaze od 4 ulazno/izlazna uređaja po linijama označenim od 0 do 3. Po liniji 0 stiže zahtev za prekid najnižeg, a po liniji 3 najvišeg prioriteta. Broj linije najvišeg prioriteta po kojoj je stigao zahtev za prekid nalazi se u binarnom obliku u registru BRU dužine 2 razreda. Adrese prekidnih rutina 4 ulazno/izlazna uređaja koji po linijama označenim od 0 do 3 šalju zahteve za prekid nalaze se u ulazima 0 do 3 tabele sa adresama prekidnih rutina. Adrese dužine 16 bita zauzimaju po dve susedne memorijske lokacije, pri čemu se mlađi bajt nalazi na nižoj a stariji bajt na višoj adresi Sadržaj registra BRU predstavlja broj ulaza u tabelu sa adresam pekidnih rutina. Početna adresa tabele sa adresama prekidnih rutina se nalazi u registru IVTP dužine 2 bajta. U okviru hardverskog dela opsluživanja zahteva za prekid na stek sa stavljaju samo registri PC i PSW.

ZADATAK

Nacrtati i objasniti dijagram toka faza izvršavanja instrukcije i to: faze čitanja instrukcije, faze formiranja adrese i čitanja operanda, faza izvršavanja operacija LOAD, STORE, PUSH, POP, SUB, OR, ASL, BNZ, JMP, JMPIND, JSR, RTS i RTI i faze opsluživanja zahteva za prekid.


Isprojektovati za dati procesor operacionu jedinicu realizovanu sa direktnim vezama i upravljačke jedinice ožičene realizacije bez i sa spajanjem koraka i mikroprogramske realizacije i horizontalnim kodiranjem upravljačkih signala sa dva tipa i jednim tipom mikroinstrukcija.

2 DIJAGRAM TOKA IZVRŠAVANJA INSTRUKCIJA

U ovoj glavi se daje dijagram toka faza izvršavanja instrukcije i to: čitanje instrukcije (slika 1.a), formiranje adrese i čitanje operanda (slika 1.b), izvršavanje operacija (slika 1.c) i opsluživanje prekida (slika 1.d).

čitanje instrukcije (slika 1.a)

Instrukcija se čita iz memorije počev od adrese na koju ukazuju trenutka vrednost programskog brojača PC. Čita se reč po reč i posle svake pročitane reči vrednost PC se inkrementira. Pročitane reči instrukcije se smeštaju u registre IR1, IR2 i IR3 koji čine prihvatni registar instrukcije IR. Broj pročitanih reči zavisi od instrukcije. Bezadresne instrukcije sadrže samo kod operacije, pa zato treba pročitati samo jednu reč. Ove instrukcije ne prolaze kroz fazu formiranje adrese i čitanje operanda, pa zato posle čitanja jedne reči treba odmah preći na fazu izvršavanje operacija. Instrukcije skoka sadrže kod operacije i adresu skoka, pa zato treba pročitati nekoliko reči i to prvu reč koja sadrži kod operacije i drugu i nekoliko sledećih nekoliko reči specificiraju adresu skoka. Ove instrukcije, takođe, ne prolaze kroz fazu formiranje adrese i čitanje operanda, pa zato posle čitanja odgovarajućeg broja reči treba odmah preći na fazu *izvršavanje operacija*. Adresne instrukcije obavezno sadrže jednu, dve ili tri reči i to prvu reč koja specificira kod operacije i specificira način adresiranja i adresu registra opšte namene. Kod registarskog indirektnog adresiranja sa pomerajem dužina instrukcije je dve reči (dva bajta), kod registarskog direktnog adresiranja dužina instrukcija je 1 bajt, kod memorijskog direktnog adresiranja duzina instrukcije je 3 bajta, kao i kod neposrednog adresiranja. Posle čitanja dovoljnog broja reči kod registarskih i memorijskih adresiranja moze se preći na formiranje adrese i čitanje operanda. Prilikom čitanja reči instrukcije formiraju se signali dužine instrukcije 11,11',12',12 i 13, koji predstavljaju signale logičkih uslova. Ovi signali označavaju da je dužina instrukcije jedna, dve ili tri reči i samo jedan od njih ima aktivnu vrednost. U slučaju bezadresnih instrukcija posle čitanja prve reči koja sadrži kod operacije treba da se formira aktivna vrednost signala 11. U slučaju instrukcija skoka treba posle čitanja prve reči koja sadrži kod operacije da se formira aktivna vrednost signala jednog od signala dužine instrukcije. Ako je, na primer, dužina instrukcije skoka tri reči signal 13 treba da bude aktivan a ostali signali dužina instrukcije neaktivni. U slučaju adresnih instrukcija treba posle čitanja prve reči koja sadrži kod operacije da se formira neaktivna vrednost signala 11, 12 i 13. Nakon pročitane prve reči zna se koji način adresiranja se koristi. Ako je u pitanju registarsko adresiranje zna se koji registar se koristi. Ako je, na primer, dužina adresnih instrukcija sa memorijskim adresiranjima tri reči, svi signali dužine instrukcije treba da budu neaktivani.



Obavezno se čita prva reč instrukcije koja specificira kod operacije. U okviru toga se, najpre, PC prebacuje u MAR i inkrementira sadržaj PC. Iz memorije se, zatim, sa adrese određene sadržajem registra MAR čita reč i upisuje u registar MBR. Sadržaj registra MBR se, na kraju, prebacuje u registar IR_{23...16}.

Sada se vrši provera signala logičkog uslova **BEZADRESNE** ILI **REGISTARSKO DIREKTNO** $11 = IR_{23} \cdot IR_{22} \cdot IR_{21} \cdot IR_{20}$ i

11' = IR₁₉·IR₁₈.Ukoliko se radi o bezadresnoj instrukciji signal 11 je aktivan, pa se prelazi na korak 4 i fazu *izvršavanje operacije* (slika 1.c).Ukoliko se radi o registarsko direktnom adresiranju signal 11' je aktivan, pa se prelazi na korak 2 i fazu *formiranje adrese i čitanje operanda* (slika 1.b).Ukoliko se radi o instrukcijama skoka ili adresnim instrukcijama signali 11 i 11' su neaktivni, pa se prelazi na čitanje druge reči instrukcije. Čitanje druge reči instrukcije se realizuje na sličan način kao i čitanje prve reči instrukcije. Druga reč instrukcije se upisuje u registar IR_{15 8}.


Sada se vrši provera signala logičkog uslova **BNZ ILI REG IND POM** 12 = IR₂₃ IR₂₂ IR₂₁ IR₂₀ i 12' = IR₁₉ IR ₁₈.Ukoliko se radi o instrukciji uslovnog skoka ukoliko je rezultat nije nula signal 12 je aktivan, pa se prelazi na korak 4 i fazu *izvršavanje operacije* (slika 1.c). Ukoliko se radi o registarsko indirektnom adresiranju sa pomerajem signal 12' je aktivan, pa se prelazi na korak 2 i fazu *formiranje adrese i čitanje operanda* (slika 1.b). Ukoliko se radi o instrukcijama skoka ili adresnim instrukcijama signali 12 i 12' su neaktivni, pa se prelazi na čitanje treće reči instrukcije. Čitanje treće reči instrukcije se realizuje na isti način kao i čitanje prve i druge reči instrukcije. Treća reč instrukcije se upisuje u registar IR_{7...0}.


Sada se vrši provera signala logičkog uslova **JUMP** 13 = \overline{IR}_{23} \overline{IR}_{22} \overline{IR}_{21} \overline{IR}_{20} . Ukoliko se radi o instrukciji skoka signal 13 je aktivan, pa se prelazi na korak 4 i fazu *izvršavanje operacije* (slika 1.c). Ukoliko se radi o adresnoj instrukciji sa nekim od memorijskih adresiranja čija signal 13 je neaktivan, pa se prelazi na korak 2 i fazu *formiranje adrese i čitanje operanda* (slika 1.b).

formiranje adrese i čitanje operanda (slika 1.b)

Formiranje adrese i čitanje operanda se realizuje samo za adresne instrukcije i to od koraka 2 po posebnom algoritmu za svaki od načina adresiranja prolaskom kroz odgovarajuće korake.

Na početku se realizuje višestruki uslovni skok na jedan od dijagrama toka na osnovu toga koji je od signala logičkih uslova načina adresiranja aktivan. Aktivna vrednost jednog od signala načina adresiranja dirreg, dirmem, indregpom i immed određuje da je specificirano registarsko direktno adresiranje, memorijsko direktno adresiranje, registarsko indirektno adresiranje sa pomerajem i neposredno adresiranje respektivno. 7..0





Slika 1.b Dijagram toka – faza formiranje adrese i čitanje operanda

Ukoliko je signal dirreg = $IR_{19}IR_{18}$ aktivan, radi se o registarskom direktnom adresiranju. Operand je tada u registru opšte namene R_i određenom vrednošću bitova 1 i 0 prve reči instrkcijskog registra IR. Selektovani registar opšte namene R_i se prebacuje u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal dirmem = $\overline{IR}_{19}IR_{18}$ aktivan, radi se o memorijskom direktnom adresiranju. Operand je tada u memoriji na adresi koja se nalazi u razredima IR2 i IR3 označenim sa IR_DA čiji se sadržaj prebacuje u registar MAR i prelazi na korak 4 počev od koga se, na već opisani način, za sve operacije, sem operacije STORE, čita operand i smešta u

registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal indregpom = $IR_{19} \overline{IR}_{18}$ aktivan, radi se o registarskom indirektnom adresiranju sa pomerajem. Operand je tada u memoriji na adresi koja se dobija sabiranjem sadržaja registra opšte namene R_i određenog vrednošću druge grupe bitova druge reči instrukcije iz registra IR2 i 8-mo bitnog pomeraja koji je celobrojna veličina sa znakom u drugom komplementu data drugim bajtom instrukcije. Dobijena adresa se prebacuje u registar MAR i prelazi na korak 4 počev od koga se, na već opisani način, za sve operacije, sem operacije STORE, čita operand i smešta u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 5 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal immed = \overline{IR}_{19} \overline{IR}_{18} aktivan, radi se o neposrednom adresiranju. Operand se tada nalazi u registrima IR2 i IR3 označenim sa IR_DA, čiji se sadržaj prebacuje u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

izvršavanje operacija (slika 1.c)

Izvršavanje operacija se realizuje počev od koraka 4 po posebnom algoritmu za svaku od navedenih operacija prolaskom kroz odgovarajuće korake. Na početku se realizuje višestruki uslovni skok na jedan od dijagrama toka na osnovu toga koji je od signala logičkih uslova operacija aktivan. Aktivna vrednost jednog od signala operacija LOAD, STORE, SUB, OR, ASL, BNZ, JMP, JSR, JMPIND, RTI, RTS, PUSH ili POP određuje da je specificirana operacija prenosa u akumulator, operacija prenosa iz akumulatora, aritmetička operacija oduzimanja, logička operacija logičkog sabiranja, operacija aritmetičkog pomeranja ulevo za jedno mesto, operacija uslovnog skoka ukoliko rezultat nije nula, operacija bezuslovnog skoka, operacija skoka na potprograma, operacija bezuslovnog skoka u odnosu na pomeraj, operacija povratka iz prekidne rutine, operacija povratka iz potprograma, operacija stavljanja na stek i operacija skidanja sa steka, respektivno.

Ukoliko je signal LOAD aktivan, sadržaj registra B se prebacuje u registar akumulatora A. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).


Ukoliko je signal STORE aktivan, sadržaj registra akumulatora A se prebacuje u registar opšte namene R_i određen vrednošću bitova 1 i 0 prve reči instrukcije iz registra IR1, ukoliko je specificirano direktno registarsko adresiranje ili u memorijsku lokaciju, čija se adresa nalazi u registru MAR, ukoliko je specificirano memorijsko direktno adresiranje. Neposredno adresiranje nije dozvoljeno za odredišni operand i zato se uzima da se u slučaju da se u instrukciji STORE pojavi neposredno adresiranje, faza izvršavanja ove operacije preskače, čime se ova instrukcija pretvara u instrukciju bez dejstva. S toga se proverava da li je signal immed aktivan. Ukoliko jeste, specificirano je neposredno adresiranje, pa se faza izvršavanja operacija završava i prelazi na korak 5 i fazu opsluživanje prekida (slika 1.d). Ukoliko je signal immed neaktivan, proverava se da li je signal regdir aktivan. Ukoliko jeste, registarsko direktno adresiranje je specificirano, pa se sadržaj registra A upisuje u registar opšte namene R_i određen vrednošću bitova 1 i 0 prve reči instrukcije iz registra IR1 i prelazi na korak 5 i fazu opsluživanje prekida (slika 1.d). Ukoliko nije, memorijsko direktno adresiranje je specificirano, pa se sadržaj registra A prebacuje u registar MBR i upisuje u memorijsku lokaciju određenu sadržajem registra MAR. Time je završena faza izvršavanje operacija i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).


Ukoliko je signal SUB aktivan, oduzimaju se sadržaji registara A i B i rezultat upisuje u registar A. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal OR aktivan, logička ILI operacija se realizuje nad sadržajima registara A i B i rezultat upisuje u registar A. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal ASL aktivan, sadržaj B se aritmetički pomera ulevo za jedno mesto i upisuje u registar A. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal BNZ aktivan, uslovni skok na osnovu vrednosti signala logičkog uslova rezultata operacija neg se realizuje. Signali logičkih uslova rezultata operacija egl (rezultat nula), neg (rezultat nije nula), gtr (rezultat veći od nule), lss (rezultat manji od nule) itd. se formiraju na osnovu vrednosti indikatora N, Z, C i V registra programske statusne reči PSW. Signal rezultata operacija neg ima vrednost 1 ukoliko je rezultat zadnje izvršene instrukcije je različit od 0 i vrednost 0 ukoliko je rezultat zadnje izvršene instrukcije jednak 0. Ukoliko je signal neq 0, uslov za skok nije ispunjen. Time je završena faza izvršavanje operacija i prelazi se na korak 5 i fazu opsluživanje prekida (slika 1.d). Ukoliko je signal neg 1, uslov za skok je ispunjen, najpre se vrsi prosirivanje jer se 16bitni podatak(sadrzaj PC) sabira sa 8bitnim pomerajem datim drugim bajtom instrukcije. U tu svhu vrsimo proveru bita IR15. Ako je on 1 PC sabiramo sa 111111111R15..8,a ako je 0 onda sa 00000000IR15..8. U fazi dohvatanja operanda smo u registar B dovukli adresu sa koje treba procitati adresu sledece instrukcije. Zato registar B saljemo u MAR i zatim sadrzaj memorijskih lokacije M[MAR] i M[MAR+1] preko pomocnog registra MBR upisujemo u PC kao adresu sledece instrukcije. Time je završena faza izvršavanje operacija i prelazi se na korak 5 i fazu opsluživanje prekida (slika 1.d).





Slika 1.c Dijagram toka – faza izvršavanje operacija

Ukoliko je signal JMP aktivan, bezuslovni skok se realizuje. Sadržaj registara IR2 i IR3 označeni sa IR_{15...0}, koji predstavlja adresu skoka, upisuje se u registar PC. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal JSR aktivan, skok na potprogram se realizuje. U okviru toga se sadržaj registra PC stavlja na stek. Najpre se dekrementira registar SP, a zatim se prebacuje sadržaj tog registra u registar MAR i prebacuje sadržaj registra PC (stariji bajt) u registar MBR. Zatim se sadržaj registra MBR upisuje u memorijsku lokaciju određenu sadržajem registra MAR. Potom se isto uradi sa mlađim bajtom registra PC. Na kraju se sadržaj registara IR2 i IR3 označeni sa IR_{15..8}, koji predstavlja adresu skoka, upisuje se u registar PC. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na poslednju popunjenu lokaciju. S toga se prilikom upisa na stek, prvo sadržaj registra SP dekrementira i posle toga prebacuje u registar MAR. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal JMPIND aktivan, instrukcija bezuslovnog indirektnog skoka se realizuje. Sadržaj registra B, koji predstavlja adresu skoka, upisuje se u registar PC.Neposredno adresiranje nije dozvoljeno za odredišni operand i zato se uzima da se u slučaju da se u instrukciji JMPIND pojavi neposredno adresiranje, faza izvršavanja ove operacije preskače, čime se ova instrukcija pretvara u instrukciju bez dejstva. S toga se proverava da li je signal immed aktivan. Ukoliko jeste, specificirano je neposredno adresiranje, pa se faza *izvršavanja operacija* završava i prelazi na korak 5 i fazu *opsluživanje prekida* (slika 1.d). Ukoliko je signal immed neaktivan, proverava se da li je signal regdir aktivan. Registarsko direktno adresiranje nije dozvoljeno za odredišni operand i zato se uzima da se u slučaju da se u instrukciji JMPIND pojavi registarsko direktno adresiranje, faza izvršavanja ove operacije preskače, čime se ova instrukcija pretvara u instrukciju bez dejstva. S toga se proverava da li je signal regdir aktivan. Ukoliko jeste, specificirano je registarsko direktno adresiranje, pa se faza *izvršavanja operacija* završava i prelazi na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal RTI aktivan, povratak iz prekidne rutine se realizuje. U okviru toga se sadržajima sa steka restauriraju sadržaji registara PSW i PC. Najpre se sadržaj registra SP prebacuje u registar MAR i inkrementira sadržaj registra SP. Zatim se iz memorijske lokacije određene sadržajem registra MAR čita sadržaj i upisuje u registar MBR. Na kraju se sadržaj registra MBR upisuje u registar PSW. Na isti način se sa steka čita još jedna reč i upisuje u registar PC. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na poslednju popunjenu lokaciju. S toga se prilikom čitanja sadržaja sa steka, prvo prebacuje sadržaj registra SP u registar MAR i posle toga inkrementira sadržaj registra SP. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).


Ukoliko je signal RTS aktivan, povratak iz potprograma se realizuje. U okviru toga se sadržajem sa steka restaurira sadržaj registra PC. Ovo se realizuje na identičan kao i u slučaju instrukcije RTI. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal POP aktivan, skidanje sa steka se realizuje. U okviru toga se sadržaj sa steka upisuje u akumulator. Najpre se sadržaj registra SP prebacuje u registar MAR. Zatim se iz memorijske lokacije određene sadržajem registra MAR čita sadržaj i upisuje u registar MBR, pa se inkrementira sadrzaj registra SP. Na kraju se sadržaj registra MBR upisuje u niži razred registara ACC. Na isti način se sa steka čita još jedna reč i upisuje u visi razred registara ACC. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na poslednju zauzetu lokaciju. S toga se prilikom čitanja sadržaja sa steka, prvo prebacuje u registar MAR i posle toga inkrementira sadržaj registra SP. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal PUSH aktivan, stavljanje na stek se realizuje. U okviru toga se sadržaj registra ACC stavlja na stek. Najpre se dekrementira sadržaj registra SP, prebacuje sadržaja registar SP u registar MAR, i prebacuje sadržaj visi bajt registra ACC u registar MBR. Zatim se sadržaj registra MBR upisuje u memorijsku lokaciju određenu sadržajem registra MAR. Na isti način se nizi bajt registara ACC stavlja na stek. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na poslednju zauzetu lokaciju. S toga se prilikom čitanja sadržaja sa steka, prvo prebacuje u registar MAR i posle toga inkrementira sadržaj registra SP. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

opsluživanje prekida (slika 1.d)

Opsluživanje prekida se realizuje počev od koraka 5.



Ukoliko je signal PREKID 0, u toku izvršavanja prethodnih faza nije došlo do generisanja signala prekida, pa se faza *opsluživanje prekida* završava i prelazi se na korak 1 i fazu *čitanje instrukcije* (slika 1.a).

Ukoliko je signal PREKID 1, u toku izvršavanja prethodnih faza došlo je do generisanja signala prekida, pa se prelazi na korake u okviru kojih se na steku najpre čuvaju sadržaji registara PC i PSW i potom utvrđuje adresa prekidne rutine i upisuje u registar PC. Čuvanje sadržaja registra PC na steku se realizuje na identičan način kao i u slučaju instrukcije JSR. Na isti način se na stek stavlja i sadržaj registra PSW. Adrese prekidnih rutina se nalaze u ulazima tabele sa adresama prekidnih rutina. Broj ulaza u tabelu je dat sadržajem registra BR, a početna adresa tabele sadržajem registra IVTP. Najpre se sadržaj registra BR prebacuje u registar B, pa se sadržaj registra B pomeranjem ulevo za jedno mesto množi sa dva. Time se broj ulaza pretvara u pomeraj. Potom se sabiranjem sadržaja registara IVTP i B i smeštanjem u registar MAR dobija adresa na kojoj se nalazi adresa prekidne rutine. Sa te i sledeće adrese iz memorije se čitaju dva bajta i upisuju u registar PC.

Slika 1.d Dijagram toka – faza opsluživanje prekida

Faza *opsluživanje prekida* je time završena i prelazi se na korak 1 i *fazu čitanje instrukcije* (slika 1.a).

Treba uočiti da se javljaju dve situacije vezane za vrednost registra PC po završetku faze *opsluživanje prekida* i prelaska na korak 1 i fazu *čitanje instrukcije* (slika 1.a). Ukoliko je signal PREKID bio 0, u registru PC je adresa prve sledeće instrukcije posle instrukcije koja je izvršena. Ukoliko je signal PREKID bio 1, u registru PC je adresa prve instrukcije prekidne rutine.

3 OPERACIONA JEDINICA

Operacione jedinice procesora identične arhitekture mogu da budu realizovane na više različitih načina. Najčešće se sreću realizacije operacionih jedinica kod kojih su prekidačke mreže povezane direktno i pomoću jedne, dve i tri interne magistrale. U ovom odeljku se daju realizacija operacione jedinice sa direktnim vezama kroz prikaz strukturne šeme i sekvenca upravljačkih signala po koracima.

3.1 STRUKTURA OPERACIONE JEDINICE

Struktura operacione jedinice sa direktnim vezama je data na slici 2.

Operaciona jedinica je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova upravljačke jedinice.

Pri realizaciji operacione jedinice koriste se sledeci 16-bitni registri: programski brojač PC adresni registar memorije MAR, akumulator ACC, prihvatni registar podatka B, registri opšte name R0, R1, R2 i R3, ukazivač na vrh steka SP, ukazivač na tabelu sa adresama prekidnih rutina IVTP, pomocni registrar D, izlaz iz ALU Z i 8-bitni registri: programska statusna reč PSW, prihvatni registar podatka memorije MBR, pomocni registri POM1, POM2. Dvobitni registar BR i trobajtni registar IR.

PC je brojački registar koji se naziva programski brojač. Njegov sadržaj se koristi kao adresa memorijske lokacije sa koje treba čitati binarnu reč koja se interpretira kao instrukcija. S obzirom da su binarne reči koje se interpretiraju kao instrukcije smeštene jedna iza druge u memorijskim lokacijama i da stoga treba da se čitaj sekvencijalno, sadržaj programskog brojača PC se, najpre, koristi kao adresa memorijske lokacije sa koje se čita binarn reč, pa se, zatim, njegov sadržaj inkrementira. Registar PC15...0 je 16-to razredni programski brojač čiji sadržaj predstavlja adresu memorijske lokacije počev od koje treba pročitati jedan do četiri bajta instrukcije. Sadržaj registra PC15...0 se inkrementira generisanjem aktivne vrednosti signala **incPC**. Ovo se koristi prilikom čitanja svakog bajta instrukcije koji se nalaze u susednim 8-mo bitnim lokacijama. Sadržaj registra PC15...0 se koristi i za formiranje adrese memorijske lokacije kada se za adresiranje operanda koristi PC relativno adresiranje. U programski brojač se moze vršiti upis kako iz memorije preko registara POM1 i POM2 (odnosno spoja dve reci registra MBR), tako i iz izlaza aritmeticko-logičke jedinice tj. njenog prihvatnog registra Z i direktno čitanjem instrukcije,odnosno, odredišta u instrukcijam skoka.

MAR je adresni registar memorije. U registar MAR se smešta sadržaj koji predstavlja adresu memorijske lokacije sa koje treba pročitati ili u koju treba upisati binarnu reč. Sadržaj registra MAR se vodi na adresne linije memorije, a u njega se vrsi upis iz registara B, Z, PC, MBR, IR DA itd.

MBR je prihvatni registar podatka memorije. U registar MBR se smešta sadržaj koji je pročitan iz memorijske lokacije i koji dolazi sa izlaznih linija podataka memorije. U registar MBR se smešta sadržaj koji treba upisati u memorijsku lokaciju. Sadržaj registra MBR se vodi na ulazne linije podataka memorije, a na njegovom ulazu se nalazi multiplekser za propuštanje određenih podataka.

Na ulazne linije aritmeticko logicke jedinice dovodi se izlazi registara: ACC, RS_RC, ITVP, PC, B, IR_DA, BR, DA i na osnovu multipleksera MX i MY se u registre X i Y respektivno se propusta odgovarajuca vrednost.

ACC - Na ulazu u akumulator ACC ima multiplekser na onovu koga se u akumulator propusta izlaz iz aritmeticko logicke jedinice Z, prihvatni registar B i pomocni registri POM1 i POM2.

R0, R1, R2, R3 su pomocni registri opste namene.

B - Na ulazu u prihvatni registrar B takodje postoji multiplekser i na osnovu njega se propustaju vrednosti RS RC, MBR, IR DA, POM1 i POM2.

RS_RC je registar koji sluzi da se na osnovu bitova iz IR ako se radi o registarskom adresiranju odredi koji registar se koristi, i na osnovu multipleksera na njegovom ulazu moze da se upise vrednost iz ACC ili B.

PSW je registar programske statusne reci. U njemu se na određenim pozicijama čuvaju biti indikatori statusa. Neki od njih su i biti N, Z, V, C koji sadrže informaciju o prethodno izvršenoj operaciji: da li je dobijena negativna vrednost pri izracunavanju, da li je dobijena nulta vrednost kao rezultat, da li je došlo do prekoračenja i sl. U slučaju skoka na prekidnu rutinu njegova vrednost se čuva na steku jer ta vrednost zajedno sa vrednošcu registra PC pretstavlja trenutni kontekst rada, i pri povratku prethodni kontekst mora biti restauriran. Stoga se na njegov ulaz dovodi vrednost MBR prihvatnog registra podataka iz memorije. Vrednost registra moze bit i rezultat nekog izracunavanja, kao što je ranije navedeno, te se mora formirati u kombinacionoj mreži označenoj kao "Formiranje vrednosti". Izlaz registra se vodi na ulaz registra MBR, odnosno, na multiplekser MX1.

POM1 i POM2 služe da bi se formirao šesnaestobitni ulaz u određene multipleksere, jer je MBR osmobitan, a adresa je šesnaestobitna pa se na ulaz POM1 dovede viših osam bita, a na POM2 nižih osam bita.

D registar je šesnaestobitni pomeraj. Na njegov ulaz se dovodi osmobitni pomeraj IR2 i preostalih osam viših bita se popunjava bitom IR15 jer je upitanju pomeraj sa znakom. Pomoćni regi-birnim registar D se koristi za prihvatanje 8-bitnog pomeraja u slucaju registarskog indirektnog adresiranja sa 8-bitnim pomerajem. Kako se taj pomeraj treba sabrati sa vrednošću specificiranog registra, operacija sabiranja se obavlja u aritmeticko-logickoj jedinici. Pošto su ulazi ALU jedinice 16-bitne veličine, potrebno je vrednost pomeraja proširiti, vodeći računa o algebarskom znaku pomeraja. Zbog toga je registar D 16-bitni i prvih osam bitova ulaza predstavljaju znak pomeraja, odnosno bit IR15 posto je pomeraj određen drugom rečju prihvatnog registra IR.


IVTP registar čuva pokazivač na početak *Interupt Vector* tabele u kojoj se čuvaju adrese prekidnih rutina. Izlaz ovog registra se vodi na ulaz aritmeticko-logicke jedinice u kojoj će se u slučaju prekida, sabiranjem vrednosti ovog registra i broja ulaza, dobiti odgovarajuća adresa prekidne rutine. Na ulaz IVT registra dovodi se vrednost akumulatora.

Sa IR je trobajtni prihvatni registar instrukcije. U registar IR se smešta sadržaj registra MBR pročitan sa memorijske lokacije čija je adresa određena sadržajem registra PC, na taj način je iz memorije učitana naredna instrukcija za izvršavanje. Binarnu reč u registru IR treba interpretirati saglasno formatu instrukcije. Registri IR0, IR1, IR2 su 8-mo razredni registri koji formiraju razrede 23...16, 15...8 i 7...0, respektivno, prihvatnog registra instrukcije IR23...0. Instrukcije mogu, u zavisnosti od formata instrukcije, da budu dužine 1,2 ili 3 bajta. Razredi IR23...16 se uvek čitaju i njihov sadržaj predstavlja kod operacije. Broj preostalih razreda koji se čita zavisi od koda operacije, a u slučaju aritmetičkih i logičkih operacija, i od načina adresiranja i njihov sadržaj ima različito značenje.

IR_JA (Jump Address) predstavlja adresu skoka koja se formira na osnovu registara IR1 i IR2. IR_DA (Data) Podatak koji se koristi pri izvršavalju određenih instrukcija.

SP registar je pokazivač na poslednju popunjenu memorijsku lokaciju na vrhu steka. Inkrementira se ili dekrementira u zavisnosti da li se stavlja ili skida sa steka. Pošto stek pokazuje na poslednju zauzetu memorijsku lokaciju i raste prema nižim memorijskim lokacijama nakon dekrementiranja podatak se smešta na stek. Pri skidanju sa steka scenario je suprotan, odnosno prvo skidamo podatak sa steka, a potom vrsimo inkrementiranje registra SP. Na ulaz registra se dovodi vrednost čuvana u akumulatoru ACC, a njegov izlaz se naravno dovodi na multiplekser i potom u registar MAR, gde će se sačuvati adresa memorijske lokacije sa koje se čita ili na koju se vrši upis.

BR je registar u koji se smešta broj ulaza u IV tabelu, na osnovu čega se određuje adresa prekidne rutine.



Slika 2 Operaciona jedinica sa direktnim vezama

13

3.2 SEKVENCA UPRAVLJAČKIH SIGNALA PO KORACIMA

Sekvenca upravljačkih signala po koracima se formira na osnovu dijagrama toka izvršavanja instrukcije za operacionu jedinicu sa direktnim vezama. Sekvenca upravljačkih signala po koracima sadrži korake u kojima se generišu upravljački signali operacione jedinice radi realizacije mikrooperacija predstavljenih operacionim blokovima u dijagramu toka i korake u kojima se realizuju grananja predstavljena uslovnim blokovima u dijagramu toka. Koraci u kojima se generišu upravljački signali operacione jedinice nazivaju se operacioni koraci, dok se koraci u kojima se realizuju grananja nazivaju upravljački koraci. U ovom odeljku su date dve sekvence upravljačkih signala po koracima i to sekvenca bez spajanja operacionih i upravljačkih koraka i sekvenca sa spajanjem operacionih i upravljačkih koraka(tabela 2).

Sekvenca upravljačkih signala operacione jedinice bez spajanja operacionih i upravljačkih koraka data je u tabeli 1. U sekvenci se koriste iskazi za signale i skokove. Iskazi za signale su oblika

signali.

Ovaj iskaz sadrži spisak upravljačkih signala operacione jedinice i određuje koji se signali bezuslovno generišu. Iskazi za skokove su oblika

```
br step<sub>A</sub>,
br (if uslov then step<sub>A</sub>) i
br (case (uslov<sub>1</sub>, ..., uslov<sub>n</sub>) then (uslov<sub>1</sub>, step<sub>A1</sub>), ..., (uslov<sub>n</sub>, step<sub>An</sub>).
```

Prvi iskaz sadrži korak step_A na koji treba bezuslovno preći i u daljem tekstu se referiše kao bezuslovni skok. Drugi iskaz sadrži signal **uslov** i korak step_A i određuje korak step_A na koji treba preći ukoliko signal **uslov** ima aktivnu vrednost i u daljem tekstu se referiše kao uslovni skok. Treći iskaz sadrži signale **uslov**₁, ..., **uslov**_n i korake step_{A1}, ..., step_{An} i određuje na koji od koraka step_{A1}, ..., step_{An} treba preći u zavisnosti od toga koji od signala **uslov**₁, ..., **uslov**_n ima aktivnu vrednost i u daljem tekstu se referiše kao višestruki uslovni skok.

Tabela 1 Sekvenca upravljačkih signala po koracima bez spajanja operacionih i upravljačkih koraka

! Čitanje instrukcije !

! U koraku stepoo radi se učitavanje adrese u MAR sa koje se čita prvi bajt instrukcije i u istom taktu se radi povećavanje brojača PC za 1. U narednom koraku se iz memorije na osnovu registra MAR učitava u registar MBR podatak koji predstavlja prvi bajt instrukcije, zatim se taj podatak upisuje u IR1 (korak stepo2). U naredna dva koraka vrši se provera uslova: l1 i l1'. Ako je l1 aktivan završeno je čitanje instrukcije i ide se na fazu izvršavanja instrukcije. Ukoliko je l1' aktivan završeno je čitanje instrukcije i ide se na fazu formiranje adrese i čitanje operanda. Ukoliko nijedan od ova dva signala nije aktivan čita se još jedan bajt. U naredna dva koraka vrši se provera uslova: l2 i l2'. Ako je l2 aktivan završeno je čitanje instrukcije i ide se na fazu izvršavanja instrukcije. Ukoliko je l2' aktivan završeno je čitanje instrukcije i ide se na fazu formiranje adrese i čitanje operanda. Ukoliko nijedan od ova dva signala nije aktivan čita se još jedan bajt. Zatim se proverava signal logičkog uslova l3 I ukoliko je on aktivan prelazi se na fazu izvršavanja instrukcije, a ukoliko je neaktivan ide se na fazu formiranje adrese i čitanje operanda!

```
ldMAR, incPC;
step_{00}
           IdMBR;
step_{01}
           ldIR1;
step_{02}
           br (if \mathbf{l}\mathbf{1} then \operatorname{step}_{20});
step_{03}
           br (if 11' then step_{0E});
step_{04}
step<sub>05</sub>
           ldMAR, incPC;
           ldMBR;
step_{06}
           ldIR2;
step_{07}
           br (if 12 then step_{20});
step_{08}
```

```
step<sub>09</sub> br (if 12' then step<sub>0E</sub>);
step<sub>0A</sub> ldMAR, incPC;
step<sub>0B</sub> ldMBR;
step<sub>0C</sub> ldIR3;
step<sub>0D</sub> br (if 13 then step<sub>20</sub>);
```

! Formiranje adrese i čitanje operanda!

! U korak stepoe se dolazi iz koraka stepo4, stepo9 ili stepoD ukoliko se radi o instrukcijama dužine jedan, dva ili tri bajta koje zahtevaju da se do operanda dođe saglasno specificiranom načinu adresiranja. U slučaju adresiranja kod kojih se operand nalazi u nekom od registara opšte namene ili u samoj instrukciji, ova faza se svodi na prebacivanje operanda u odgovarajuci registar. U slučaju adresiranja kod kojih se operand nalazi u memoriji, ova faza se sastoji od koraka u kojima se prvo formira adresa operanda u memoriji i zatim čita operand. U slučaju nekog od adresiranja kod kojih se operand upisuje u memoriju, u ovoj fazi se samo formira adresa operanda u registru MAR15...0, pa se prelazi na fazu izvršavanje operacije u kojoj se operand upisuje u memoriju na formiranoj adresi. U koraku stepoe se realizuje višestruki uslovni skok na jedan od koraka stepof, step12, step14 i step1f u zavisnosti od toga koji od signala adresiranja **dirreg, dirmem, indregpom, immed** ima aktivnu vrednost.!

```
step<sub>0E</sub> br (case (dirreg, dirmem, indregpom, immed) then (dirreg, step<sub>0E</sub>), (dirmem, step<sub>12</sub>), (indregpom, step<sub>14</sub>), (immed, step<sub>1E</sub>));
```

- ! Direktno registarsko !
- ! U korak stepof se dolazi iz stepoe ukoliko je signal za registarsko direktno adresiranje **dirreg** aktivan. Prvo se operand učita u **RSRC** (prihvatni registar), a zatim se upiše u registar B i skače se na fazu izvršavanja instrukcije!

```
\begin{array}{ll} step_{0F} & \textbf{IdRSRC}; \\ step_{10} & \textbf{IdB}; \\ step_{11} & \textit{br} \ step_{20}; \end{array}
```

- ! Direktno memorijsko !
- ! U korak step₁₂ se dolazi iz step_{0E} ukoliko je signal za memorijsko direktno adresiranje **dirmem** aktivan. Signalom **mxMAR**₁ se sadržaj registra IRL_{15...0} propušta kroz multiplekser i signalom **ldMAR** upisuje u registar MAR_{15...0}. Time se u registru MAR_{15...0} nalazi adresa operanda za slučaj memorijskog direktnog adresiranja!

```
step<sub>12</sub> mxMAR<sub>1</sub>, ldMAR; step<sub>13</sub> br step<sub>18</sub>;
```

- ! Indirektno registarsko sa pomerajem!
- ! U korak step₁₄ se dolazi iz step_{0E} ukoliko je signal za registarsko indirektno adresiranje sa pomerajem **indregpom** aktivan. Signalima **mxX**₀, **mxY**₀ i **mxY**₁ se najpre kroz multipleksere i na ulaze aritmetičko logucike jedinice propuštaju adresirani registar opšte namene i osmobitni pomeraj iz D registra, zatim se signalom **mxMAR**₂ sadržaj dobijeni sadrtaja sa izlaza ALU propušta kroz multiplekser i na kraju signalom **ldMAR** upisuje u registar MAR_{15...0}. Time se u registru MAR_{15...0} nalazi adresa operanda za slučaj registarsko indirektno adresiranje sa pomerajem !

```
\begin{array}{ll} step_{14} & \textbf{ldRSRC}; \\ step_{15} & \textbf{mxX_0}, \textbf{ldX}, \textbf{mxY_0}, \textbf{mxY_1}, \textbf{ldY}; \\ step_{16} & \textbf{add}, \textbf{ldZ}; \\ step_{17} & \textbf{mxMAR_2}, \textbf{ldMAR}; \end{array}
```

- ! Čitanje operanda za memorijska adresiranja !
- ! Ako je signal STORE aktivan ide se na korak step²0 (faze izvršavanja instrukcije), u suprotnom se u registar MBR upisuje prvi bajt koji se prosleđuje pomoćnom registru **POM1** i u istom taktu se inkrementira

MAR registar da bi se pripremio za čitanje sledeceg bajta podatka. Zatim se aktivnim vrednostima signala **mxB1, mxB0** i **ldB** propuštaju podaci sa ulaza multipleksera i upisuju u B!

```
step18 br (if STORE then step20);
step19 ldMBR;
step1A ldPOM1, incMAR;
step1B ldMBR;
step1C ldPOM2;
step1D mxB1, mxB0,ldB;
step1E br step20;
```

! Neposredno!

! U korak step₁F se dolazi iz step₀E ukoliko je signal za neposredno adresiranje **immed** aktivan. U registar **B** se propusta podatak koji se selektovan na osnovu aktivne vrednosti signala **mxB1** sa ulaza multipleksera!

```
step_{1F} mxB_1, ldB;
```

! Izvršavanje operacije!

! U korak step20 se dolazi iz koraka step03, step08, step00, step11, step1E i step1F radi izvršavanja operacije. U koraku step20 se realizuje višestruki uslovni skok na jedan od koraka step21, step23, ..., step62 u zavisnosti od toga koji od signala operacija **LOAD**, **STORE**,...,**JMPIND** ima aktivnu vrednost!

```
\mathsf{step}_{20} \mathit{br} (case (LOAD, STORE, SUB, OR, ASL, BNZ, JMP, JSR, RTI, RTS, PUSH, POP, JMPIND ) \mathit{then}
```

```
\begin{aligned} &\textbf{(LOAD, step}_{21}), \textbf{(STORE, step}_{23}),\\ &\textbf{(SUB, step}_{2D}), \textbf{(OR, step}_{31}), \textbf{(ASL, step}_{35}),\\ &\textbf{(BNZ, step}_{39}), \textbf{(JSR, step}_{3E}), \textbf{(JMP, step}_{46}), \textbf{(RTI, step}_{48}), \textbf{(RTS, step}_{4B}), \textbf{(PUSH, step}_{53}),\\ &\textbf{(POP, step}_{5A}), \textbf{(JMPIND, step}_{62})); \end{aligned}
```

! LOAD!

! U koraku step21 se vrši upis vrednosti iz registra B u registar ACC pomocu aktivnih signala **mxACC**, **ldACC** i skače se bezuslovno na korak step66 na fazu opsluživanja prekida !

```
step_{21} \quad \mathbf{mxACC}, \mathbf{ldACC}; \\
step_{22} \quad br \, step_{66};
```

! STORE!

! U koraku step $_{23}$ se najpre vrši proveravanje o kojem načinu adresiranja se radi. Ako je u pitanju neposredno adresiranje skače se na korak step $_{66}$ jer to predstavlja grešku instrukcije. Zatim se proverava da li je specificirano registarsko direktno adresiranje, ako jeste onda se skače na korak step $_{2A}$ i u R_i se upisuje sadržaj akumulatora. U suprotnom se prelazi na naredni korak i na memorijsku lokaciju na koju ukazuje registar MAR se upisuje sadržaj akulumatora. Najpre niži bajt pa zatim i viši bajt !

```
br (if immed then step<sub>66</sub>);
step<sub>23</sub>
step<sub>24</sub>
           br (if regdir then step_{2A});
           mxMBR<sub>0</sub>, ldMBR;
step<sub>25</sub>
           wrMEM;
step_{26}
           mxMBR<sub>0</sub>, mxA, ldMBR,incMAR;
step27
step<sub>28</sub>
           wrMEM;
           br step<sub>66</sub>;
step<sub>29</sub>
          IdRDST;
step_{2A}
           wrGPR;
step_{2B}
step_{2C} br step_{66};
```

! SUB!

! SUB predstavlja operaciju oduzimanja. Na ulaze aritmetičko logičke jedinice se dovedu vrednosti registara ACC i B i upisu u registre X i Y respektivno. Zatim se izvrši operacija oduzimanja, pa se izvrši prenos podatka iz prihvatnog registra Z u akumulator (ACC). Na kraju se bezuslovno skace na korak step66!

```
\begin{array}{ll} step_{2D} & \textbf{ldX}, \textbf{ldY}; \\ step_{2E} & \textbf{sub}, \textbf{ldZ}; \\ step_{2F} & \textbf{ldACC}; \\ step_{30} & \textit{br} \ step_{66}; \end{array}
```

! OR !

! OR predstavlja operaciju logičko ILI. Na ulaze aritmetičko-logičke jedinice se dovedu vrednosti registara ACC i B i upišu u registre X i Y respektivno. Zatim se izvrši operacija logičko ili, pa se izvrši prenos podatka iz prihvatnog registra Z u akumulator (ACC). Na kraju se bezuslovno skače na korak step66!

```
step<sub>31</sub> ldX, ldY;
step<sub>32</sub> or, ldZ;
step<sub>33</sub> ldACC;
step<sub>34</sub> br step<sub>66</sub>;
```

! ASL!

! ASL predstavlja operaciju aritmetičkog pomeranja u levo. Na ulaz aritmetičko-logičke jedinice se dovede vrednost registra B i upiše u registar Y. Zatim se izvrši operacija aritmetičkog pomeranja u levo, pa se izvrši prenos podatka iz prihvatnog registra Z u akumulator (ACC). Na kraju se bezuslovno skače na korak step66!

```
step<sub>36</sub> ldY;
step<sub>36</sub> asl, ldZ;
step<sub>37</sub> ldACC;
step<sub>38</sub> br step<sub>66</sub>;
```

! BNZ!

! BNZ predstavlja operaciju branch if not zero (skoči ako rezultat nije nula, Z bit u registru PSW). U koraku step³⁹ se vrsi provera bita Z i ako je njegova vrednost jedan ide se na korak step⁶⁷, a u suprotnom se u PC upisuje trenutna vrednost PC-a povecana za osmobitni pomeraj koji se nalazi u registru IR2 i zatim se prelazi na korak step⁶⁶!

```
step39 br (if neq then step66);
step3A mxX1, mxX2, ldX, mxY1, mxY0, ldY;
step3B add, ldZ;
step3C mxPC1, ldPC;
step3D br step66;
```

! JSR !

! Instrukcija JSR predstavlja skok u potprogram. Na stek se prvo smešta viših osam bita registra PC, a zatim nižih osam bita. Nakon toga se na isti način smešta na stek i registar PSW. Najpre se dekrementira vrednost registra SP. Podatak se smešta na stek tako što se aktiviranjem odgovarajućih signala multipleksera u registar MAR upisuje vrednost stek pointera, a u registar MBR se smesta podatak. i na identican način se obavlja stavljanje ostalih podataka na stek. Nakon toga se u PC upise adresa pocetka potprograma. Na kraju se ide na korak step66!

```
\begin{array}{lll} step_{3E} & \textbf{decSP;} \\ step_{3F} & \textbf{mxMAR_2, mxMAR_0, ldMAR, mxMBR_1, ldMBR;} \\ step_{40} & \textbf{wrMEM;} \\ step_{41} & \textbf{decSP;} \\ step_{42} & \textbf{mxMAR_2, mxMAR_0, ldMAR, mxMBR_1, ldMBR;} \\ step_{43} & \textbf{wrMEM;} \\ step_{44} & \textbf{mxPC, mxPC_1, ldPC;} \\ step_{45} & br \ step_{66;} \end{array}
```

! JMP !

! JMP je operacija bezuslovnog skoka. U PC se upiše vrednost koja se nalazi u IR_{15..0} na osnovu aktivnih signala **mxPC**₁ i **mxPC**. Na kraju se ide na korak step₆₆ !

```
step<sub>46</sub> mxPC<sub>1</sub>, mxPC, ldPC; step<sub>47</sub> br step<sub>66</sub>;
```

! RTI!

! RTI je instrukcija povratka iz prekidne rutine. U ovoj instrukciji se vrši restauracija podataka sa steka. Posto stek ukazuje na poslednju zauzetu memorijsku lokaciju i raste ka nižim lokacijama prvo upisemo u MAR sadržaj registra SP, a zatim i inkrementiramo SP, potom skidamo sa steka bajtove registra PSW u suprotnom poretku kako su stavljani na stek. Vrednost stek pointera se upiše u MAR pomocu kontrolnih signala **mxMAR2**, **mxMAR0** multipleksera koji se nalazi na ulazu u MAR. Pročita se memorijska lokacija na koju ukazuje MAR u MBR, a se ta vrednost upise u PSW. U nastavku se prelazi na instrukciju RTS!

```
\begin{array}{ll} step_{48} & \textbf{mxMAR}_2, \textbf{mxMAR}_0, \textbf{ldMAR}, \textbf{incSP}; \\ step_{49} & \textbf{ldMBR}; \\ step_{4A} & \textbf{ldPSW}; \end{array}
```

! RTS !

! RTS predstavlja instrukciju povratka iz potprograma. Vrši se restauracija programskog brojača PC u suprotnom pravcu u odnosu na pravac kojim je stavljan na stek. Proces upisa stek pointera u registar MAR je identičan kao u prvom delu instrukcije RTI. Sada se procita podatak sa steka koji predstavlja nižih osam bita registra PC i upise u registar POM2, a zatim podatak koji predstavlja viših osam bita i upise u registar POM1. Nakon toga se pomoću signala **mxPC** odgovarajuća vrednost upiše u PC. Na kraju se ide na korak step66!

```
mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR ,incSP;
step<sub>4B</sub>
step<sub>4C</sub>
         ldMBR;
step<sub>4D</sub>
         ldPOM2;
         mxMAR2, mxMAR0, ldMAR, incSP;
step4E
step<sub>4</sub>F
         IdMBR;
         ldPOM1;
step50
         mxPC, ldPC;
step51
step52
         br step66;
```

! PUSH!

! Instrukcija PUSH izvršava operaciju stavljanja akumulatora na stek. Registar SP se najpre dekrementira, a zatim se pomocu upravljačkih signala $mxMAR_2$, $mxMAR_0$, ldMAR, $mxMBR_0$, ldMBR vrednost registra SP upiše u registar MAR, i viši bajt akumulatora upiše u registar MBR , a zatim se ta vrednost upiše u memoriju wrMEM. Isti postupak se primeni i za niži bajt akumulatora.Na kraju se ide na korak step66!

```
step<sub>53</sub> decSP;

step<sub>54</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>0</sub>, ldMBR;

step<sub>55</sub> wrMEM;

step<sub>56</sub> decSP;

step<sub>57</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, ldMBR;

step<sub>58</sub> wrMEM;

step<sub>59</sub> br step<sub>66</sub>;
```

! POP!

! Instrukcijom POP se skida podatak sa steka i smesta u akumulator (ACC). Posto stek ukazuje na poslednju zauzetu memorijsku lokaciju i raste ka nižim lokacijama prvo upisemo u MAR sadržaj registra SP, a zatim i inkrementiramo SP, potom skidamo sa steka podatak u suprotnom poretku od kojeg je stavljan na stek. Vrednost stek pointera se upiše u MAR pomocu kontrolnih signala **mxMAR**2, **mxMAR**0, **ldMAR** multipleksera koji se nalazi na ulazu u MAR. Pročita se memorijska lokacija na koju ukazuje MAR u

MBR,a zatim u pomoćni registar POM2.Isto se uradi i za viši bajt podatka. Na kraju se vrednost podatka upiše u akumulator upravljačkim signalima **ldACC**, **mxACC**1. Nakon toga se ide na korak step66!

```
mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
step<sub>5A</sub>
           ldMBR;
step<sub>5B</sub>
step<sub>5C</sub>
           ldPOM2;
           mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
step<sub>5D</sub>
step<sub>5E</sub>
           ldMBR;
           ldPOM1;
step<sub>5F</sub>
           ldACC, mxACC1;
step<sub>60</sub>
step<sub>61</sub>
            br step66;
```

! JMPIND!

! JMPIND je instrukcija bezuslovnog indirektnog skoka. U koraku step62 se najpre vrši proveravanje o kojem načinu adresiranja se radi. Ako je u pitanju neposredno adresiranje skače se na korak step67 jer to predstavlja grešku instrukcije. Zatim se proverava da li je specificirano registarsko direktno adresiranje, ako jeste onda se skače na korak step67 jer to predstavlja grešku instrukcije. Ukoliko nije specificirano nijedno od ovih adresiranja, upisuje se nova vrednos u registar PC. Nakon toga se ide na korak step66!

```
step62 br (if immed then step66);
step63 br (if regdir then step66);
step64 ldPC;
step65 br step66;
```

! Opsluživanje prekida!

! U korak step66 se dolazi nakon svake izvrsene instrukcije ukoliko je signal **PREKID** aktivan, na završetku faze izvršavanje instrukcije. U koraku step66 se, u zavisnosti od toga da li je signal **prekid** bloka *intr* neaktivan ili aktivan, ili završava izvršavanje tekuće instrukcije i prelaskom na korak step00 započinje faza čitanje instrukcije sledeće instrukcije ili se produžava izvršavanje tekuće instrukcije i prelaskom na korak step67 produžava faza opsluživanje prekida tekuće instrukcije!

```
step<sub>66</sub> br (if \overline{PREKID} then step<sub>00</sub>);
```

! Opsluživanje prekida se sastoji iz tri grupe koraka u kojima se realizuje čuvanje konteksta procesora, utvrđivanje broja ulaza i utvrđivanje adrese prekidne rutine!

! Čuvanje konteksta procesora!

! Kontekst procesora i to PC15...0 i PSW7...0 se čuva u koracima step67 do step6c. U koracima step67 do step6c se na stek stavlja programski brojač PC15...0. Na stek se stavlja prvo viši a zatim i niži bajt registra PC15...0. Stoga se najpre u koraku step67 signalom decSP vrši dekrementiranje registra SP15...0,a zatim signalima mxMAR2, mxMAR0 i ldMAR, sadržaj registra SP15...0 propušta kroz multiplekser MX i upisuje u registar MAR15...0, a signalima mxMBR2 i ldMBR sadržaj višeg bajta registra PC15...8 propušta kroz multiplekser MX i upisuje u registar MDR7...0. Upis se realizuje u koracima step69 i step6c. Potom se u koraku step6A signalom decSP vrši dekrementiranje registra SP15...0, a zatim signalima mxMAR2, mxMAR0 i ldMAR, sadržaj registra SP15...0 propušta kroz multiplekser MX i upisuje u registar MAR15...0 i signalima mxMBR2, mxMBR0, ldMBR sadržaj nižeg bajta registra PC7...0 propušta kroz multiplekser MX i upisuje u registar MDR7...0. U koracima step6D do step6F se na stek stavlja programska statusna reč PSW. Stoga se najpre u koraku step6D signalom decSP vrši dekrementiranje registra SP15...0. i signalima mxMAR2, mxMAR0 i ldMAR, sadržaj registra SP15...0 propušta kroz multiplekser MX i upisuje u registar MAR15...0 i signalima mxMDR2 i mxMDR0, ldMDR sadržaj registra PSW propušta kroz multiplekser MX i upisuje u registar MAR15...0 i signalima mxMDR2 i mxMDR0, ldMDR sadržaj registra PSW propušta kroz multiplekser MX i upisuje u registar MAR15...0. Zatim sledi upis u memoriju !

```
step<sub>67</sub>
            decSP;
step<sub>68</sub>
            mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
step<sub>69</sub>
            wrMEM;
            decSP:
step<sub>6A</sub>
            mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
step<sub>6B</sub>
            wrMEM;
step<sub>6C</sub>
step_{6D}
            decSP:
            mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
step<sub>6E</sub>
            wrMEM;
step<sub>6F</sub>
```

! Utvrđivanje broja ulaza i utvrđivanje adrese prekidne rutine!

! U korak step⁷⁵ se dolazi iz step⁷⁴. U koracima step⁷⁰ do step^{7A} se utvrđuje broj ulaza u tabelu sa adresama prekidnih rutina i upisuje u registar BR^{7...0}. U ovim koracima se po opadajućim prioritetima utvrđuje zahtev za prekid najvišeg prioriteta i za njega određuje broj ulaza u tabelu sa adresama prekidnih rutina!

```
step70
       mxB2, ldB;
step71
       slB;
       mxX1, ldX, mxY1, ldY;
step72
step73
        add, ldZ;
       mxMAR2, ldMAR;
step74
step75
        ldMBR;
step76
        ldPOM2, incMAR;
step77
       IdMBR;
       ldPOM1;
step78
step79
        mxPC, ldPC;
       br stepoo;
step7A
```

Operacioni korak i prvi sledeći upravljački korak u nekim situacijama mogu da se spoje u isti korak. Time se ukupan broj koraka neophodnih za izvršavanje instrukcije smanjuje, čime se povećava brzina izvršavanja instrukcija.

Ako je upravljački korak bezuslovni skok, tada se dati upravljački korak i prethodni korak koji je operacioni korak mogu spojiti ukoliko se na dati upravljački korak prelazi samo iz prethodnog koraka koji je operacioni korak a ne i iz još nekog koraka koji je upravljački korak. Primeri su koraci step₁₀ **ldB** i step₁₁ *br* step₃₁, zatim koraci step₁₂ **mxMAR**₀, **ldMAR** i step₁₃ *br* step_{2C} itd.

Ako je upravljački korak uslovni skok, tada se dati upravljački korak i prethodni korak koji je operacioni korak mogu spojiti ukoliko signal logičkog uslova koji se konsultuje pri uslovnom skoku ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u operacionom koraku i ukoliko se na dati upravljački korak prelazi samo iz prethodnog koraka koji je operacioni korak a ne i iz još nekog koraka koji je upravljački korak. U suprotnom slučaju koraci se ne mogu spojiti. Primera kada to može da se učini nema u sekvenci u tabeli 1. Primeri kada to ne može da se učini su koraci step₀₂ **IdIR1** i step₀₃ *br* (*if* **11** *then* step₂₀), zatim koraci step₀₇ **IdIR2** i step₀₈ *br* (*if* **12** *then* step₂₀) itd. Na primer, u koraku step₀₂ se signalom **IdIR1** prva reč instrukcije, koja sadrži polje koda operacije, upisuje u registar IR i na osnovu nje se formira vrednost signala logičkog uslova **11**, dok se u koraku step₀₃ vrši provera signala **11** i u zavisnosi od njegove vrednosti prelazi ili na korak step₀₇ se signalom **IdIR2** druga reč instrukcije, koja sadrži polje sa načinima adresiranja, upisuje u registar IR i na osnovu nje se formira vrednost signala logičkog uslova **12**, dok se u koraku step₀₈ vrši provera signala **12** i u zavisnosi od njegove vrednosti prelazi ili na korak step₀₉ ili na korak

step₂₀. Zbog toga koraci step₀₇ i step₀₈ ne mogu da se spoje. Treba uočiti da se koraci step₁₇ **mxMAR₂**, **IdMAR** i step₁₈ *br* (*if* **STORE** *then* step₂₀) ne mogu spojiti iako je signal logičkog uslova **STORE**, koji se konsultuje u koraku step₁₈, formiran još u koraku step₀₂ kada je, signalom **IdIR1**, prva reč instrukcije, koja sadrži polje koda operacije, upisana u registar IR i ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u koraku step₁₇, jer se na korak step₁₈ prelazi ne samo iz koraka step₁₇ već i iz koraka step₁₃ *br* step₁₈.

Ako je upravljački korak višestruki uslovni skok, tada se dati upravljački korak i prethodni korak koji je operacioni korak mogu spojiti ukoliko ni jedan od signala logičkih uslova koji se konsultuju pri višestrukom uslovnom skoku ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u operacionom koraku i ukoliko se na dati upravljački korak prelazi samo iz prethodnog koraka koji je operacioni korak a ne i iz još nekog koraka koji je upravljački korak. U suprotnom slučaju koraci se ne mogu spojiti. Primera kada to može da se učini nema u sekvenci u tabeli 1. Primeri kada to ne može da se br (if 13 then step₂₀) i step_{0E} br (case (dirreg, indreg, ..., immed) ...) i koraci step_{1F} mxB₁, ldB i step₂₀ br (case (LOAD, STORE, ..., RTS,...) ...). Koraci step_{0D} br (if 13 then step₂₀) i step_{0E} br (case (dirreg, indreg, ..., immed) ...) se ne mogu spojiti iako su signali logičkih uslova dirreg, indreg, ..., immed, koji se konsultuju u koraku step_{0E}, formirani još u koraku step₀₇ kada je, signalom ldIR2, druga reč instrukcije, koja sadrži polje načina adresirana, upisana u registar IR i ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u koraku step_{0D}, jer se na korak step_{0E} prelazi ne samo iz koraka step_{0D} već i iz koraka step₀₄ i step₀₇. Takođe se koraci $\mathbf{m} \mathbf{x} \mathbf{B}_1$, $\mathbf{l} \mathbf{d} \mathbf{B}$ i step₂₀ br (case (LOAD, STORE, ..., RTS,...) ...) se ne mogu spojiti iako su signali logičkih uslova LOAD, STORE, ..., RTS, koji se konsultuju u koraku step₂₀, formirani još u koraku step₀₂ kada je, signalom **ldIR1**, prva reč instrukcije, koja sadrži polje koda operacije, upisana u registar IR i ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u koraku step_{1F}, jer se na korak step₂₀ prelazi ne samo iz koraka step_{1F} već i iz koraka step₀₃, step₀₈, itd.

Operacioni korak i prvi sledeći upravljački korak ne bi mogli da se spoje u isti korak i u situacijama kada operacioni korak traje više od jedne periode signala takta. Takve situacije bi mogle da se jave u koracima step₂₈ **wrMEM** i step₂₉ *br* step₆₆ itd. ukoliko bi upis u neku memorijsku lokaciju, iniciran generisanjem signala **wrMEM** u koraku step₂₈, trajao više od jedne periode signala takta. Takvih primera nema u sekvenci u tabeli 1, jer je pretpostavljeno da svi operacioni i upravljački koraci traju jednu periodu signala takta. Zbog toga se koraci step₂₈ **wrMEM** i step₂₉ *br* step₆₆ itd. mogu spajati.

Kada se, saglasno prethodnim razmatranjima, izvrši spajanje operacionih i upravljačkih koraka iz tabele 1, dobija se sekvenca upravljačkih signala po koracima data u tabeli 2. U sekvenci se koriste iskazi za signale, iskazi za skokove i kombinacija iskaza za signale i nekog od iskaza za skokove. Iskazi za signale i skokove su istog oblika u sekvenci sa spajanjem koraka kao i u sekvenci bez spajanja koraka. Koraci u tabeli 2 u kojima se pojavljuju i iskazi za signale i iskazi za skokove odgovaraju situacijama kada je bilo moguće spajanje operacionih koraka i upravljačkih koraka iz tabele 1, dok koraci u kojima se pojavljuju samo iskazi za signale ili iskazi za skokove odgovaraju situacijama kada to nije bilo moguće.

Tabela 2 Sekvenca upravljačkih signala po koracima sa spajanjem operacionih i upravljačkih koraka

! Nije moguće spajanje koraka jer logički uslovi se formiraju od reči koja je prethodno učitana !

! Čitanje instrukcije !

```
step<sub>00</sub> ldMAR, incPC;
step<sub>01</sub> ldMBR;
step<sub>02</sub> ldIR1;
step<sub>03</sub> br (if l1 then step<sub>1D</sub>);
step<sub>04</sub> br (if l1' then step<sub>0E</sub>);
step<sub>05</sub> ldMAR, incPC;
```

```
ldMBR;
         step_{06}
         step<sub>07</sub>
                   ldIR2;
                   br (if 12 then step<sub>1D</sub>);
         step_{08}
                    br (if 12' then step<sub>0E</sub>);
         step<sub>09</sub>
                   ldMAR, incPC;
         step_{0A}
                   ldMBR;
         step_{0B}
         step_{0C}
                   ldIR3;
         step_{0D} br (if 13 then step_{1D});
! Formiranje adrese i čitanje operanda!
         step<sub>0E</sub> br (case (dirreg, dirmem, indregpom, immed) then
                    (dirreg, step<sub>0F</sub>), (dirmem, step<sub>11</sub>),), (indregpom, step<sub>12</sub>), (immed, step<sub>1C</sub>));
! Za sva adresiranje moguće je spajanje koraka jer se bezuslovni skok realizuje bez obzira na instrukciju
koja je prethodno izvršena!
! Direktno registarsko !
         step<sub>0F</sub>
                   ldRSRC;
                   ldB_{,}br step<sub>1D</sub>;
         step_{10}
! Direktno memorijsko !
                   mxMAR<sub>1</sub>, ldMAR, br step<sub>16</sub>;
         step<sub>11</sub>
! Indirektno registarsko sa pomerajem!
         step_{12}
                   IdRSRC;
                   mxX_{0},\,ldX,\,mxY_{0},\,mxY_{1}\,,ldY;
         step<sub>13</sub>
                   add, ldZ;
         step<sub>14</sub>
         step<sub>15</sub>
                    mxMAR2, ldMAR;
! Čitanje operanda za memorijska adresiranja !
         step<sub>16</sub>
                    br (if STORE then step<sub>1D</sub>);
         step<sub>17</sub>
                    IdMBR;
                    ldPOM1, incMAR;
         step<sub>18</sub>
                    IdMBR;
         step19
         stepia
                    ldPOM2;
         step<sub>1B</sub>
                    mxB1, mxB0,ldB, br step1D;
! Neposredno!
         step_{1C} mxB_1, ldB;
! Za svaku instrukciju moguće je spajanje koraka jer se bezuslovni skok realizuje bez obzira na poslednju
instrukcju!
! Izvršavanje operacije!
         step<sub>1D</sub> br (case (LOAD, STORE, SUB, OR, ASL, BNZ, JMP, JSR, RTI, RTS, PUSH, POP,
JMPIND ) then
                    (LOAD, step<sub>1E</sub>), (STORE, step<sub>1F</sub>),
                    (SUB, step_{27}), (OR, step_{2A}), (ASL, step_{2D}),
                    (BNZ, step<sub>30</sub>), (JSR, step<sub>34</sub>), (JMP, step<sub>3B</sub>), (RTI, step<sub>3C</sub>), (RTS, step<sub>3F</sub>), (PUSH, step<sub>46</sub>),
                    (POP, step<sub>4C</sub>), (JMPIND, step<sub>53</sub>));
! LOAD!
                   mxACC, ldACC, br step<sub>56</sub>;
         step_{1E}
! STORE!
         step_{1F} br (if immed then step_{56});
```

```
br (if regdir then step<sub>25</sub>);
                     mxMBR<sub>0</sub>, ldMBR;
          step_{21}
                     wrMEM;
          step<sub>22</sub>
                     mxMBR<sub>0</sub>, mxA, ldMBR,incMAR;
          step23
          step24
                     wrMEM, br step<sub>56</sub>;
                     IdRDST;
          step<sub>25</sub>
          step<sub>26</sub>
                     wrGPR, br step<sub>56</sub>;
! SUB!
                     ldX, ldY;
          step<sub>27</sub>
                     sub, ldZ;
          step_{28}
                     ldACC, br step<sub>56</sub>;
          step<sub>29</sub>
! OR !
                    ldX, ldY;
          step_{2A}
                     or, ldZ;
          step_{2B}
          step_{2C}
                     ldACC, br step<sub>56</sub>;
! ASL!
          step_{2D}
                    ldY;
                     asl, ldZ;
          step_{2E}
          step<sub>2F</sub>
                     ldACC, br step<sub>56</sub>;
! BNZ!
           step30
                    br (if neq then step56);
          step31
                     mxX_1, mxX_2, ldX, mxY_1, mxY_0, ldY;
          step32
                    add, ldZ;
                    mxPC<sub>1</sub>, ldPC, br step<sub>56</sub>;
          step33
! JSR !
          step<sub>34</sub> decSP;
          step<sub>35</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          step<sub>36</sub> wrMEM;
          step<sub>37</sub> decSP;
          step<sub>38</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          step<sub>39</sub> wrMEM;
          step<sub>3A</sub> mxPC, mxPC<sub>1</sub>, ldPC, br step<sub>56</sub>;
! JMP !
          step<sub>3B</sub> mxPC<sub>1</sub>, mxPC, ldPC, br step<sub>56</sub>;
! RTI!
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
          step<sub>3C</sub>
          step<sub>3D</sub> ldMBR;
                     ldPSW;
          step<sub>3E</sub>
! RTS!
                     mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR ,incSP;
          step<sub>3F</sub>
                     ldMBR;
          step<sub>40</sub>
                     ldPOM2;
          step41
                     mxMAR2, mxMAR0, ldMAR, incSP;
          step42
                     ldMBR;
          step43
          step44
                     ldPOM1;
                     mxPC, ldPC, br steps6;
          step45
! PUSH!
          step<sub>46</sub>
                     decSP;
                     mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>0</sub>, ldMBR;
          step<sub>47</sub>
          step<sub>48</sub>
                     wrMEM;
                     decSP;
          step<sub>49</sub>
                     mxMAR_2, mxMAR_0, ldMAR, ldMBR;
          step<sub>4A</sub>
```

```
step<sub>4B</sub> wrMEM, br step<sub>56</sub>;
! POP!
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
          step<sub>4C</sub>
                    ldMBR;
          step<sub>4D</sub>
                    ldPOM2;
          step<sub>4E</sub>
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
          step<sub>4F</sub>
                    ldMBR;
          step<sub>50</sub>
                    ldPOM1;
          step<sub>51</sub>
                    ldACC, mxACC<sub>1</sub>, br step<sub>56</sub>;
          step<sub>52</sub>
! JMPIND!
          step53
                    br (if immed then step56);
                    br (if regdir then step56);
          step54
                    ldPC, br step56;
          step55
! Nije moguće spajanje koraka jer skok zavisi od vrednosti PC-a!
! Opsluživanje prekida!
                    br (if PREKID then step<sub>00</sub>);
          step<sub>56</sub>
                    decSP;
          step<sub>57</sub>
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          step<sub>58</sub>
                    wrMEM;
          step<sub>59</sub>
                    decSP:
          step<sub>5A</sub>
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          step<sub>5B</sub>
                    wrMEM;
          step<sub>5C</sub>
                    decSP;
          step<sub>5D</sub>
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          step<sub>5E</sub>
                    wrMEM;
          step<sub>5F</sub>
                    mxB2, ldB;
          step60
          step61
                    slB;
                     mxX1, ldX, mxY1, ldY;
          step62
          step63
                     add, ldZ;
                    mxMAR2, ldMAR;
          step64
          step65
                     ldMBR;
                     ldPOM2, decMAR;
          step66
          step67
                    ldMBR;
                    ldPOM1;
          step68
                     mxPC, ldPC;
          step69
          step6A br step00;
```

Kao rezultat spajanja koraka tabela 2 ima manji broj koraka od tabele 1. Iz istih razloga su u većini iskaza za skokove promenjene i vrednosti koraka na koje se skače.

4 UPRAVLJAČKA JEDINICA

Upravljačke jedinica se u opštem slučaju realizuje kao sekvencijalna mreža sa onoliko stanja koliko ima koraka u sekvenci upravljačkih signala po koracima. Svakom koraku se dodeljuje posebno stanje. Stanja dodeljena operacionim koracima se koriste za generisanje upravljačkih signala operacione jedinice, a stanja dodeljena upravljačkim koracima se koriste za realizaciju skokova. U zavisnosti od toga kako se stanja sekvencijalne mreže koriste za generisanje upravljačkih signala operacione jedinice i realizaciju skokova u sekvenci upravljačkih signala po koracima, razlikuju se dve osnovne tehnike realizacija upravljačke jedinice i to ožičena realizacija upravljačke jedinice i mikroprogramska realizacija upravljačke jedinice.

U ovoj glavi je data realizacija upravljačke jedinice se razmatraju tehnike ožičene i mikroprogramske realizacije upravljačke jedinice i to za slučaj operacione jedinice sa direktnim vezama. Korišćenje ovih tehnika za operacione jedinice sa jednom, dve i tri magistrale je isto kao i za slučaj operacione jedinice sa direktnim vezama.

4.1 OŽIČENA REALIZACIJA

Upravljačka jedinica se sastoji iz brojača koraka, dekodera stanja, kombinacione mreže za generisanje upravljačkih signala i kombinacione mreže za generisanje nove vrednosti brojača koraka. Posebno stanje brojača koraka se dodeljuje svakom od koraka u sekvenci upravljačkih signala po koracima. Na osnovu vrednosti brojača koraka na izlazima dekodera koraka se dobija aktivna vrednost jednog signala koraka. Kombinaciona mreža za generisanje upravljačkih signala na osnovu signala koraka generiše dve grupe signala i to upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice. Upravljački signali operacione jedinici. Upravljački signali upravljačke jedinice obezbeđuju da se sadržaj brojača koraka ili inkrementira ili da se preko kombinacione mreže za generisanje nove vrednosti brojača koraka generiše nova vrednost i upiše u brojač koraka i time realizuje skok u sekvenci upravljačkih signala po koracima. Upravljački signali se generišu kao unija signala dekodovanih stanja brojača koraka dodeljenih koracima u kojima se odgovarajući upravljački signali operacione jedinice pojavljuju i koracima u kojima upravljački signali upravljačke jedinice treba da realizuju bezuslovne, uslovne i višestruke uslovne skokove.

U ovom odeljku se razmatraju dve tehnike upravljačke jedinice ožičene realizacije i to upravljačka jedinica bez spajanja koraka i upravljačka jedinica sa spajanjem koraka.

4.1.1 Upravljačka jedinica bez spajanja koraka

Upravljački signali operacione jedinice se mogu generisati na osnovu sekvence upravljačkih signala po koracima (tabela 1). Za svaki upravljački signal operacione jedinice treba krenuti kroz sekvencu upravljačkih signala po koracima i tražiti korake sa iskazima za signale u kojima se pojavljuje dati signal. Za svaki takav korak treba uzeti signal dekodovanog stanja brojača koraka i formirati njihovu uniju.

Upravljački signali upravljačke jedinice se ne mogu generisati na osnovu sekvence upravljačkih signala po koracima (tabela 1), jer se u njoj ne pojavljuju upravljački signali upravljačke jedinice, već samo iskazi za skokove. Zbog toga je potrebno na osnovu sekvence

upravljačkih signala po koracima formirati sekvencu upravljačkih signala za upravljačku jedinicu ožičene realizacije. U njoj treba da se pored upravljačkih signala operacione jedinice pojave i upravljački signali upravljačke jedinice neophodni za realizaciju bezuslovnih, uslovnih i višestruih uslovnih skokova specificiranih iskazima za skokove. Prilikom njenog formiranja primenjuje se različiti postupak za upravljačke signale operacione jedinice i za upravljačke signale upravljačke jedinice.

Za upravljačke signale operacione jedinice treba staviti iskaze za signale onako kako se javljaju u sekvenci upravljačkih signala po koracima.

Za upravljačke signale upravljačke jedinice treba u sekvenci upravljačkih signala po koracima tražiti iskaze: br step_A, br (if uslov then step_A) i br (case (uslov₁, ..., uslov_n) then (uslov₁, step_{A1}), ..., (uslov_n, step_{An}).

Umesto iskaza *br* step_A treba staviti signal bezuslovnog skoka koji određuje da se bezuslovno prelazi na korak step_A i signal **val**_A koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka. Simbolička oznaka signala bezuslovnog skoka je **bruncnd**. Koraci step_A, simboličke oznake signala **val**_A i vrednosti A za sve korake ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, dati su u tabeli 3.

TD 1 1 A TZ	• .	. 1		
Inhala & Karc	on oton.	CICHOLI VAL	i vrodnosti A zo	hazualauna akakana
Taucia i Nuia	101 シロロロメ	Signan vala	L VIGUHUSULA ZA	bezuslovne skokove
100001000	TO PA	, 51511111 , 661 _A		C C C C C C C C C C C C C C C C C C C

$step_A$	val _A	A
step ₀₀	val ₀₀	00
step ₁₈	val ₁₈	18
step ₂₀	val ₂₀	20
step ₆₆	val ₆₆	66

Umesto iskaza *br* (*if* **uslov** *then* step_A) treba staviti signal uslovnog skoka koji određuje signal **uslov** koji treba da bude aktivan da bi se realizovao prelaz na korak step_A i signal **val**_A koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka u slučaju da je signal **uslov** aktivan. Simboličke oznake signala uslovnih skokova i signala uslova za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, dati su u tabeli 4. Koraci step_A, simboličke oznake signala **val**_A i vrednosti A za sve korake ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabeli 5.

Tabela 4 Signali uslovnih skokova i signali uslova

signal uslovnog skoka	signal uslova
brl1	l 1
brl1'	11'
brl2	12
brl2'	12'
brl3	13
brSTORE	STORE
brimmed	immed
brregdir	regdir
brneq	neq
brnotPREKID	PREKID

Tabela 5 Koraci step_A, signali val_A i vrednosti A za uslovne skokove

$step_A$	val _A	A
step ₀₀	val ₀₀	00
step _{0E}	val _{0E}	0E
step ₂₀	val ₂₀	20

step ₂₉	val ₂₉	29
step ₆₆	val ₆₆	66

Umesto iskaza *br* (*case* (**uslov**₁, ..., **uslov**_n) *then* (**uslov**₁, step_{A1}), ..., (**uslov**_n, step_{An}) treba staviti signal višestrukog uslovnog skoka koji određuje signale **uslov**₁, **uslov**₂,..., **uslov**_n od kojih jedan treba da bude aktivan da bi se realizovao prelazak na jedan od koraka step_{A1}, step_{A2}, ..., step_{An}. Simboličke oznake signala višestrukog uslovnog skoka za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, date su u tabeli 6. Vrednosti koje treba upisati u brojač koraka i signali uslova koji određuju koju od tih vrednosti treba upisati u brojač koraka za dva iskaza ovog tipa koji se javljaju u koracima step_{0F} i step₃₁, dati su u tabelama 7 i 8.

Tabela 6 Signali višestrukih uslovnih skokova

korak	signal višestrukog uslovnog skoka
step _{0F}	bradr
step ₃₁	bropr

Tabela 7 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step_{0F}

signal uslova	vrednost	
dirreg	0F	
dirmem	12	
indregpom	14	
immed	1F	

Tabela 8 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step₃₁

signal uslova	vrednost	signal uslova	vrednost
LOAD	21	BNZ	39
STORE	23	JMP	46
SUB	2D	JSR	3E
OR	31	RTI	48
ASL	35	RTS	4B
PUSH	53	POP	5A
JMPIND	62		

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela tabela 1), formirana sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 9). Ona ima sledeću formu: na levoj strani nalaze se dekodovani signali stanja brojača koraka, u sredini je niz upravljačkih signala operacione i upravljačke jedinice koji su aktivni pri datoj vrednosti brojača koraka, dok komentar, u koracima gde se to radi lakšeg razumevanja smatralo korisnim, uvek počinje uskličnikom (!) i proteže se do sledećeg uskličnika (!).

Iz izloženog se vidi da su upravljački signali za upravljačku jedinicu ožičene realizacije signal bezuslovnog skoka **bruncnd**, signali uslovnih skokova (tabela 4) i višestrukih uslovnih skokova (tabela 6) i signali **val**_A za bezuslovne (tabela 3) i uslovne (tabela 5) skokove. Oni se formiraju na osnovu dobijene sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije na identičan način kao i upravljački signali operacione jedinice.

Tabela 9 Sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije bez spajanja koraka

! Čitanje instrukcije !

```
IdMAR, incPC;
         T_{00}
         T_{01}
                   ldMBR;
         T_{02}
                   ldIR1;
         T_{03}
                    brl1, val20;
                    brl1', valoe;
         T_{04}
                    ldMAR, incPC;
         T_{05}
         T_{06} \\
                    IdMBR;
                   ldIR2;
         T_{07}
         T_{08} \\
                    brl2, val20;
                    brl2', valoe;
         T_{09}
         T_{0A}
                    ldMAR, incPC;
         T_{0B} \\
                    ldMBR;
         T_{0C}
                   ldIR3;
                    brl3, val20;
         T_{0D}
! Formiranje adrese i čitanje operanda!
                    bradr;
         T_{0E}
! Direktno registarsko !
                    IdRSRC;
         T_{0F}
         T_{10}
                    ldB;
                    bruncnd, val<sub>20</sub>;
         T_{11}
! Direktno memorijsko !
                    mxMAR<sub>1</sub>, ldMAR;
         T_{12}
                    bruncnd, val<sub>18</sub>;
         T_{13}
! Indirektno registarsko sa pomerajem!
                    IdRSRC;
         T_{14}
                    mxX<sub>0</sub>, ldX, mxY<sub>0</sub>, mxY<sub>1</sub>,ldY;
         T_{15}
         T_{16}
                    add, ldZ;
                    mxMAR<sub>2</sub>, ldMAR;
         T_{17}
! Čitanje operanda za memorijska adresiranja !
         T_{18}
                    brSTORE, val<sub>20</sub>;
         T_{19}
                    ldMBR;
                    ldPOM1, incMAR;
         T_{1A}
         T_{1B}
                    IdMBR;
         T_{1C}
                    ldPOM2;
         T_{1D}
                    mxB1, mxB0,ldB;
         T_{1E}
                    bruncnd, val<sub>20</sub>;
! Neposredno!
                    mxB_1, ldB;
         T_{1F} \\
! Izvršavanje operacije!
         T_{20}
                    bropr;
! LOAD!
                    mxACC, ldACC;
         T_{21}
         T_{22}
                    bruncnd, val<sub>66</sub>;
! STORE!
                    brimmed, val<sub>66</sub>;
         T_{23}
         T_{24}
                    brregdir, val<sub>29</sub>;
         T_{25}
                    mxMBR<sub>0</sub>, ldMBR;
```

```
T_{26}
                   wrMEM;
         T27
                   mxMBR<sub>0</sub>, mxA, ldMBR,incMAR;
         T_{28}
                   wrMEM;
         T_{29}
                   brunend, val<sub>66</sub>;
                   IdRDST;
         T_{2A}
                   wrGPR;
         T_{2B}
         T_{2C}
                   bruncnd, val<sub>66</sub>;
! SUB!
                   ldX, ldY;
         T_{2D}
         T_{2E}
                   sub, ldZ;
         T_{2F}
                   ldACC;
         T_{30}
                   bruncnd, val<sub>66</sub>;
! OR!
                   ldX, ldY;
         T_{31}
         T_{32}
                   or, ldZ;
         T_{33}
                   ldACC;
         T_{34}
                   bruncnd, val<sub>66</sub>;
! ASL !
         T_{35}
                   ldY;
                   asl, ldZ;
         T_{36}
         T_{37}
                   ldACC;
         T_{38} \\
                   bruncnd, val<sub>66</sub>;
! BNZ !
         T_{39}
                   brneq, val<sub>66</sub>;
          T_{3A}
                   mxX1, mxX2, ldX, mxY1, mxY0, ldY;
         Тзв
                   add, ldZ;
         Тзс
                   mxPC1, ldPC;
          T_{\rm 3D}
                   bruncnd, val<sub>66</sub>;
! JSR !
          T_{3E}
                   decSP;
                   mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          T_{3F}
          T_{40}
                   wrMEM;
          T_{41}
                   decSP;
          T_{42}
                   mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          T_{43}
                   wrMEM;
                   mxPC, mxPC1, ldPC;
         T44
                   bruncnd, val<sub>66</sub>;
         T_{45}
! JMP !
         T_{46}
                   mxPC<sub>1</sub>, mxPC ,ldPC;
                   bruncnd, val<sub>66</sub>;
         T_{47}
! RTI!
                   mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
         T_{48}
         T_{49}
                   ldMBR;
                   ldPSW;
         T_{4A}
! RTS !
                   mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR ,incSP;
         T_{4B}
                   ldMBR;
         T_{4C}
         T_{4D}
                   ldPOM2;
         T_{4\rm E}
                   mxMAR2, mxMAR0, ldMAR, incSP;
         T_{4F}
                   ldMBR;
                   ldPOM1;
         T50
                   mxPC, ldPC;
         T51
```

```
T52
                    brunend, val<sub>66</sub>;
! PUSH!
          T_{53}
                    decSP;
          T_{54}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>0</sub>, ldMBR;
          T_{55}
                    wrMEM;
          T_{56}
                    decSP;
          T_{57}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, ldMBR;
          T_{58}
                    wrMEM;
          T59
                    bruncnd, val<sub>66</sub>;
! POP!
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
          T_{5A}
          T_{5B}
                    ldMBR;
          T_{5C}
                    ldPOM2;
          T_{5D}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
          T_{5E}
                    IdMBR;
          T_{5F}
                    ldPOM1;
                    ldACC, mxACC1;
          T_{60}
          T<sub>61</sub>
                    brunend, val<sub>66</sub>;
! JMPIND!
          T<sub>62</sub>
                    brimmed, val<sub>66</sub>;
          T63
                    brregdir, val<sub>66</sub>;
          T<sub>64</sub>
                    ldPC:
          T65
                    bruncnd, val<sub>66</sub>;
! Opsluživanje prekida!
          T_{66}
                    brnotPREKID, val<sub>00</sub>;
          T_{67}
                    decSP;
          T_{68}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          T_{69}
                    wrMEM;
                    decSP;
          T_{6A}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          T_{6B}
         T_{6C}
                    wrMEM;
                    decSP;
          T_{6D}
          T_{6E}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
         T_{6F}
                    wrMEM;
                    mxB2, ldB;
          T70
          T71
                    slB;
          T72
                     mxX1, ldX, mxY1, ldY;
          T73
                     add, ldZ;
          T74
                    mxMAR2, ldMAR;
          T75
                    ldMBR;
          T76
                     ldPOM2, incMAR;
          T77
                     ldMBR;
          T78
                    ldPOM1;
          T79
                     mxPC, ldPC;
                    bruncnd, val<sub>00</sub>;
          T<sub>7</sub>A
```


Struktura upravljačke jedinice ožičene realizacije je prikazana na slici 3. Upravljačka jedinica se sastoji iz sledećih blokova: blok *generisanje nove vrednosti brojača koraka*, blok *brojač koraka*, blok *dekoder koraka* i blok *generisanje upravljačkih signala*.

Blok *generisanje nove vrednosti brojača koraka* se sastoji od kombinacionih mreža KMOPR, KMADR i KMBR sa multiplekserom MP i služi za generisanje i selekciju vrednosti koju treba upisati u brojač koraka. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikrooperacija. Vrednosti koje treba upisati u brojač koraka generišu se na tri načina i to pomoću: kombinacione mreže KMOPR koja formira signale **opr**_{7...0}, kombinacione mreže KMADR koja formira signale **adr**_{7...0} i kombinacione mreže KMBR koja formira signale **br**_{7...0}. Selekcija jedne od tri grupe signala koji daju novu vrednost brojača koraka obezbeđuje se signalima **bropr** i **bradr** i to: signali **opr**_{7...0} ako je aktivan signali **bropr**, signali **adr**_{7...0} ako je aktivan signali **bropr** i **bradr**.

Kombinacionom mrežom KMOPR generišu se vrednosti (tabela 8) za realizaciju višestrukog uslovnog skoka u koraku step₂₀ sekvence upravljačkih signala po koracima. U zavisnosti od toga koji od signala **LOAD**, **STORE**, ..., **RTS** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 8 da se pojavi tada na linijama **opr**_{7...0}. S obzirom da stanje brojača koraka T₂₀ daje aktivnu vrednost signala višestrukog uslovnog skoka **bropr**, vrednost na linijama **opr**_{7...0} prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka CNT_{7...0}.

Kombinacionom mrežom KMADR generišu se vrednosti (tabela 7) za realizaciju višestrukog uslovnog skoka u koraku step_{0E} sekvence upravljačkih signala po koracima. U zavisnosti od toga koji od signala **dirreg**, **dirmem**, **indregpom**, **immed** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 7 da se pojavi tada na linijama **adr**_{7...0}. S obzirom da stanje brojača koraka T_{0E} daje aktivnu vrednost signala višestrukog uslovnog skoka **bradr**, vrednost na linijama **adr**_{7...0} prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka CNT_{7...0}.

Kombinacionom mrežom KMBR generišu se vrednosti za upis u brojač koraka za bezuslovne skokove (tabela 3) i uslovne skokove (tabela 5) u sekvenci upravljačkih signala po koracima. U zavisnosti od toga koji od signala **val**₀₀, **val**_{0E}, ..., **val**₆₆ ima aktivnu vrednost zavisi koja će od vrednosti iz tabela 3 i 5 tada da se pojavi na linijama **br**_{7...0}. Signali višestrukih uslovnih skokova **bradr** i **bropr** su aktivni samo u stanjima T_{0E} i T₂₀ brojača koraka, a u svim ostalim neaktivni. S obzirom da nijedan od ova dva signala nije aktivan u stanjima brojača koraka kada treba realizovati bezuslovni ili neki od uslovnih skokova, vrednost na linijama **br**_{7...0} prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka CNT_{7...0}.



Slika 3 Struktura upravljačke jedinice

Blok *brojač koraka* sadrži brojač CNT_{7...0}. Brojač CNT_{7...0} svojom trenutnom vrednošću obezbeđuje aktivne vrednosti određenih upravljačkih signala. Brojač CNT_{7...0} može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta vrši se uvećavanje sadržaja brojača CNT_{7...0} za jedan čime se obezbeđuje sekvencijalno generisanje upravljačkih signala iz sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 9). Ovaj režim rada se obezbeđuje neaktivnom vrednošću signala **ld**. Signal **ld** je neaktivan ako su svi signali **bropr**, **bradr** i **branch** neaktivni. Signali **bropr**, **bradr** i **branch** su uvek neaktivni sem kada treba obezbediti režim skoka.

U režimu skoka pri pojavi signala takta vrši se upis nove vrednosti u brojač CNT_{7...0} čime se obezbeđuje odstupanje od sekvencijalnog generisanja upravljačkih signala iz sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 9). Ovaj režim rada se obezbeđuje aktivnom vrednošću signala **ld**. Signal **ld** je aktivan ako je jedan od signala **bropr**, **bradr** i **branch** aktivan. Jedan od signala **bropr**, **bradr** i **branch** je aktivan samo u stanjima brojača koraka koja se koriste da daju aktivnu vrednost nekog od signala viišestrukog uslovnog skoka, bezuslovnog skoka ili nekog od uslovnih skokova sa ispunjenim uslovom skoka.

Brojač koraka CNT_{7...0} je dimenzionisan prema broju koraka u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 9). S obzirom da se upravljački signali svih faza izvršavanja instrukcija realizuju u opsegu od koraka T₀₀ do koraka T_{7A} usvojena je dužina brojača koraka CNT_{7...0} od 8 bita.

Blok *dekoder koraka* sadrži dekoder DC. Na ulaze dekodera DC vode se izlazi brojača CNT_{7...0}. Dekodovana stanja brojača CNT_{7...0} pojavljuju se kao signali **T**₀, **T**₁, ..., **T**_{FF} na izlazima dekodera DC. Svakom koraku iz sekvence upravljačkih signala po koracima (tabela 1) dodeljeno je po jedno stanje brojača CNT_{7...0} određeno vrednošću signala **T**₀ do **T**_{FF} i to koraku step₀ signal **T**₀, koraku step₁ signal **T**₁, itd. (tabela 9).

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje pomoću signala **T**₀, **T**₁, ..., **T**_{FF} koji dolaze sa bloka *dekoder koraka*, signala logičkih uslova **I1**, **I1**', **I2**, ..., **PREKID** koji dolaze iz operacione jedinice i saglasno sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 9) generišu dve grupe upravljačkih signala i to: upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice.

Upravljački signali operacione jedinice se generišu na sledeći način:

- $\bullet \quad ldMAR = T_{00} + T_{05} + T_{12} + T_{17} + T_{3F} + T_{42} + T_{48} + T_{4B} + T_{4E} + T_{54} + T_{57} + T_{5A} + T_{5D} \\ + T_{68} + T_{6B} + T_{6E} + T_{74}$
- $mxMAR_0 = T_{3F} + T_{42} + T_{48} + T_{4B} + T_{4E} + T_{54} + T_{57} + T_{5A} + T_{5D} + T_{68} + T_{6B} + T_{6E}$
- $mxMAR_1 = T_{12}$
- $\bullet \quad mxMAR_2 = T_{17} + T_{3F} + T_{42} + T_{48} + T_{4B} + T_{4E} + T_{54} + T_{57} + T_{5A} + T_{5D} + T_{68} + T_{6B} + T_{6E} + T_{74}$
- $wrGPR = T_{2B}$

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- bropr = T_{20}
- bradr = T_{0E}
- branch = bruncnd + brl1 l1 + brl1 l1' + brl2 l2 + brl2 l2' + brl3 l3 + brSTORE STORE + brimmed immed + brregdir regdir + brneq neq+ brnotPREKID PREKID
- $val_{00} = T_{66} + T_{7A}$
- $val_{0E} = T_{04} + T_{09}$
- $val_{18} = T_{13}$
- $val_{20} = T_{04} + T_{08} + T_{0D} + T_{11} + T_{18} + T_{1E}$
- $val_{29} = T_{24}$
- $\bullet \quad val_{66} = T_{22} + T_{23} + T_{29} + T_{2C} + T_{30} + T_{34} + T_{38} + T_{39} + T_{3D} + T_{45} + T_{47} + T_{52} + T_{59} + T_{61} + T_{62} + T_{63} + T_{65}$

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- bruncnd = $T_{11} + T_{13} + T_{1E} + T_{22} + T_{29} + T_{2C} + T_{30} + T_{34} + T_{38} + T_{3D} + T_{45} + T_{47} + T_{52} + T_{59} + T_{61} + T_{65} + T_{7A}$
- $brl1 = T_{03}$
- **brl1'** = T_{04}
- $brl2 = T_{08}$
- $brl2' = T_{09}$
- $brl3 = T_{0D}$
- $brSTORE = T_{18}$
- **brimmed** = $T_{23} + T_{62}$
- **brregdir** = $T_{24} + T_{63}$
- brneq = T_{39}
- brnotPREKID = T_{66}

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **11**, **11'**, **12**, **12'**, **13**, **STORE**, **immed**, **regdir**, **neq** i **PREKID**.

4.1.2 Upravljačka jedinica sa spajanjem koraka

Upravljačka jedinica sa spajanjem koraka se realizuje istim postupkom kao i upravljačka jedinica bez spajanja koraka. Najpre se na osnovu sekvence upravljačkih signala po koracima sa spajanjem koraka (tabela 2) formira sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije sa spajanjem koraka. Prilikom njenog formiranja primenjuje se različiti postupak za upravljačke signale operacione jedinice i za upravljačke signale upravljačke jedinice.

Za upravljačke signale operacione jedinice treba staviti iskaze za signale onako kako se javljaju u sekvenci upravljačkih signala po koracima.

Za upravljačke signale upravljačke jedinice treba u sekvenci upravljačkih signala po koracima tražiti iskaze: br step_A, br (if uslov then step_A) i br (case (uslov₁, ..., uslov_n) then (uslov₁, step_{A1}), ..., (uslov_n, step_{An}).

Umesto iskaza br step_A treba staviti signal bezuslovnog skoka i signal val_A . Simbolička oznaka signala bezuslovnog skoka je **bruncnd**. Koraci step_A na koje treba bezuslovno preći, simboličke oznake signala val_A i vrednosti A koje treba upisati u brojač koraka, dati su u tabeli 10.

Tabela 10 Koraci step_A, signali val_A i vrednosti A za bezuslovne skokove

$step_A$	val _A	A
step ₀₀	val ₀₀	00
step ₁₆	val ₁₆	16
step _{1D}	val _{1D}	1D
step ₅₆	val ₅₆	56

Umesto iskaza *br* (*if* **uslov** *then* step_A) treba staviti signal uslovnog skoka koji određuje signal uslova **uslov** na koji se vrši provera i signal **val**_A. Simboličke oznake signala uslovnih skokova i signala uslova dati su u tabeli 11. Koraci step_A na koje treba preći ukoliko je signal **uslov** aktivan, simboličke oznake signala **val**_A i vrednosti A koje treba tada upisati u brojač koraka, dati su u tabeli 12.

Tabela 11 Signali uslovnih skokova i signali uslova

signal uslovnog skoka	signal uslova	
brl1	11	

brl1'	11'
brl2	12
brl2'	12'
brl3	13
brSTORE	STORE
brimmed	immed
brregdir	regdir
brneq	neq
brnotPREKID	PREKID

Tabela 12 Koraci step_A, signali val_A i vrednosti A za uslovne skokove

$step_A$	val _A	A
step ₀₀	val ₀₀	00
step _{0E}	val _{0E}	0E
step _{1D}	val _{1D}	1D
step ₂₅	val ₂₅	25
step ₅₆	val ₅₆	56

Umesto iskaza *br* (*case* (**uslov**₁, ..., **uslov**_n) *then* (**uslov**₁, step_{A1}), ..., (**uslov**_n, step_{An}) treba staviti signal višestrukog uslovnog skoka koji određuje signale **uslov**₁, **uslov**₂,..., **uslov**_n na koje se vrši provera. Simboličke oznake signala višestrukog uslovnog skoka date su u tabeli 13. Signali uslova na koje se vrši provera za dva iskaza ovog i vrednosti koje treba upisati u brojač koraka u zavisnosti od toga koji od signala uslova je aktivan, dati su u tabelama 14 i 15.

Tabela 13 Signali višestrukih uslovnih skokova

korak	signal višestrukog uslovnog skoka
step _{0E}	bradr
step _{1D}	bropr

Tabela 14 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step_{0F}

signal uslova	vrednost
dirreg	0F
dirmem	11
indregpom	12
immed	1C

Tabela 15 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step_{2A}

signal uslova	vrednost	signal uslova	vrednost
LOAD	1E	BNZ	30
STORE	1F	JMP	34
SUB	27	JSR	3B
OR	2A	RTI	3C
ASL	2D	RTS	3F
PUSH	46	POP	4C
JMPIND	53		

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima sa spajanjem koraka (tabela 2), formirana sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije sa spajanjem koraka (tabela 16). Ona ima istu formu kao i tabela 9 za upravljačku jedinicu bez spajanja koraka.

Tabela 16 Sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije sa spajanjem koraka

```
! Čitanje instrukcije !
          T_{00}
                    ldMAR, incPC;
          T_{01}
                    ldMBR;
          T_{02}
                    ldIR1;
                    brl1, val<sub>1D</sub>;
          T_{03}
                    brl1', val<sub>0E</sub>;
          T_{04}
                    ldMAR, incPC;
          T_{05}
                    ldMBR;
          T_{06}
          T_{07}
                    ldIR2;
          T_{08}
                    brl2, val<sub>1D</sub>;
          T_{09}
                    brl2', val<sub>0E</sub>;
                    ldMAR, incPC;
          T_{0A}
          T_{0B}
                    ldMBR;
         T_{0C} \\
                    ldIR3;
          T_{0D}
                    brl3, val<sub>1D</sub>;
! Formiranje adrese i čitanje operanda!
          T_{0E}
                    bradr;
! Direktno registarsko !
                    IdRSRC;
          T_{0F}
                    ldB, bruncnd, val<sub>1D</sub>;
          T_{10}
! Direktno memorijsko !
                    mxMAR<sub>1</sub>, ldMAR, bruncnd, val<sub>16</sub>;
          T_{11}
! Indirektno registarsko sa pomerajem!
                    ldRSRC;
          T_{12}
          T_{13}
                    mxX_0, ldX, mxY_0, mxY_1, ldY;
          T_{14}
                    add, ldZ;
                    mxMAR<sub>2</sub>, ldMAR;
          T_{15}
! Čitanje operanda za memorijska adresiranja !
          T_{16}
                    brSTORE, val<sub>1D</sub>;
          T17
                    ldMBR;
                    ldPOM1, incMAR;
          T_{18}
          T19
                    ldMBR;
          T_{1A}
                    ldPOM2;
          T_{1B}
                     mxB<sub>1</sub>, mxB<sub>0</sub>,ldB, bruncnd, val<sub>1D</sub>;
! Neposredno!
                    mxB_1, ldB;
          T_{1C}
! Izvršavanje operacije!
          T_{1D}
                    bropr;
! LOAD!
                    mxACC, ldACC, brunend, val<sub>56</sub>;
          T_{1E}
! STORE!
          T_{1F}
                    brimmed, val<sub>56</sub>;
          T_{20}
                    brregdir, val<sub>25</sub>;
                    mxMBR<sub>0</sub>, ldMBR;
          T_{21}
          T_{22}
                    wrMEM;
```

```
T23
                    mxMBR<sub>0</sub>, mxA, ldMBR,incMAR;
         T24
                    wrMEM, bruncnd, val<sub>56</sub>;
                    IdRDST;
         T_{25}
                    wrGPR, brunend, val<sub>56</sub>;
         T_{26}
! SUB!
                    ldX, ldY;
         T_{27}
         T_{28}
                    sub, ldZ;
                    ldACC, brunend, val<sub>56</sub>;
         T_{29}
! OR!
                    ldX, ldY;
         T_{2A}
         T_{2B}
                    or, ldZ;
                    ldACC, bruncnd, val<sub>56</sub>;
         T_{2C}
! ASL!
                    ldY;
         T_{2D}
         T_{2E}
                    asl, ldZ;
                    ldACC, brunend, val<sub>56</sub>;
         T_{2F}
! BNZ!
          T30
                    brneq, val<sub>56</sub>;
                    mxX1, mxX2, ldX, mxY1, mxY0, ldY;
          T<sub>31</sub>
          T<sub>32</sub>
                    add, ldZ;
                    mxPC1, ldPC, bruncnd, val<sub>56</sub>;
          T33
! JSR !
          T_{34}
                    decSP:
          T_{35}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          T_{36}
                    wrMEM;
          T_{37}
                    decSP;
          T_{38}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          T_{39}
                    wrMEM;
         T_{3A}
                    mxPC, mxPC1, ldPC, bruncnd, val<sub>56</sub>;
! JMP!
          T_{3B}
                    mxPC<sub>1</sub>, mxPC, ldPC, bruncnd, val<sub>56</sub>;
! RTI!
         T_{3C}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
         T_{3D}
                    ldMBR;
                    ldPSW;
         T_{3E}
! RTS!
         T_{3F}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR ,incSP;
         T_{40}
                    ldMBR;
         T41
                    ldPOM2;
         T<sub>42</sub>
                    mxMAR2, mxMAR0, ldMAR, incSP;
         T43
                    ldMBR;
         T44
                    ldPOM1;
         T45
                    mxPC, ldPC, brunend, val<sub>56</sub>;
! PUSH!
          T_{46}
                    decSP;
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>0</sub>, ldMBR;
         T_{47}
         T_{48}
                    wrMEM;
          T_{49}
                    decSP;
         T_{4A}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, ldMBR;
         T_{4B} \\
                    wrMEM, brunend, val<sub>56</sub>;
! POP!
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
          T_{4C}
```

```
T_{4D}
                    IdMBR;
                    ldPOM2;
         T_{4E}
         T_{\rm 4F}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
         T_{50}
                    IdMBR;
                    ldPOM1;
         T_{51}
                    ldACC, mxACC1, brunend, val<sub>56</sub>;
         T_{52}
! JMPIND!
                    brimmed, val<sub>56</sub>;
         T53
         T54
                    brregdir, val<sub>56</sub>;
                    ldPC, brunend, val<sub>56</sub>;
          T55
! Opsluživanje prekida!
         T_{56}
                    brnotPREKID, val<sub>00</sub>;
         T_{57}
                    decSP:
         T_{58}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
         T_{59}
                    wrMEM;
         T_{5A}
                    decSP;
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
         T_{5B}
         T_{5C}
                    wrMEM;
         T_{5D}
                    decSP;
         T_{5E}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
         T_{5F}
                    wrMEM;
                    mxB2, ldB;
         T60
         T<sub>61</sub>
                    slB;
         T_{62}
                    mxX1, ldX, mxY1, ldY;
         T63
                    add, ldZ;
                    mxMAR2, ldMAR;
         T<sub>64</sub>
         T<sub>65</sub>
                    ldMBR;
         T66
                    ldPOM2, decMAR;
         T67
                    IdMBR;
         T68
                    ldPOM1;
                    mxPC, ldPC;
         T69
```

T₆A

bruncnd, val₀₀;

Struktura upravljačke jedinice sa spajanjem koraka je ista kao i za slučaj bez spajanja koraka (slika 3). Brojač koraka se na isti način inkrementira i u brojač koraka se na isti način upisuje nova vrednost, pri čemu brojač koraka prolazi kroz manji broj stanja. Stoga je i manji broj signala dekodovanih stanja brojača koraka i to T₀₀ do T_{6A}. Na isti način se generišu i upravljački signali operacione i upravljačke jedinice jedino se druge vrednosti signala dekodovanih vrednosti stanja brojača koraka koriste. Druge su i vrednosti koje generišu kombinacione mreže KMOPR, KMADR i KMBR. Kombinaciona mreža KMOPR generiše vrednosti 1E, 1F, ..., 53 pri aktivnim vrednostima signala **LOAD**, **STORE**,..., **JMPIND** respektivno. Kombinaciona mreža KMADR generiše vrednosti 0F, 11, 12, 1C pri aktivnim vrednostima signala **dirreg**, **dirmem**, **indregpom**, **immed** respektivno. Kombinaciona mreža KMBR generiše vrednosti 00, 0E, ..., 56 pri aktivnim vrednostima signala **val**₀₀, **val**_{0E}, ..., **val**₅₆, respektivno. Zbog drugih vrednosti koje generiše kombinaciona mreža KMBR javljaju se drugi signali **val**_A. Tako se umesto signala **val**₂₀, javlja signal **val**_{1D}, jer u brojač koraka umesto vrednosti 20 treba upisati 1D itd.

Istim postupkom kao i u slučaju upravljačke jedinice bez spajanja koraka dobijaju se izrazi za upravljačke signale operacione i upravljačke jedinice.

Upravljački signali operacione jedinice se generišu na sledeći način:

- $\bullet \quad IdMAR = T_{00} + T_{05} + T_{0A} + T_{11} + T_{15} + T_{35} + T_{38} + T_{3C} + T_{3F} + T_{42} + T_{47} + T_{4A} + T_{4C} \\ + T_{4F} + T_{58} + T_{5B} + T_{5E}$
- $\bullet \quad mxMAR_0 = T_{35} + T_{38} + T_{3C} + T_{3F} + T_{42} + T_{47} + T_{4A} + T_{4C} + T_{4F} + T_{58} + T_{5B} + T_{5E}$
- $mxMAR_1 = T_{11}$
- $\bullet \quad mxMAR_2 = T_{15} + T_{35} + T_{38} + T_{3C} + T_{3F} + T_{42} + T_{47} + T_{4A} + T_{4C} + T_{4F} + T_{58} + T_{5B} + T_{5E} + T_{64}$
- $wrGPR = T_{26}$

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- bropr = T_{1D}
- bradr = T_{0E}
- branch = bruncnd + brl1 l1 + brl1'l1' + brl2 l2 + brl2'l2' + brl3 l3 + brSTORE STORE + brimmed immed + brregdir regdir + brneq neq+ brnotPREKID PREKID
- $val_{00} = T_{56} + T_{6A}$
- $val_{0E} = T_{04} + T_{09}$
- $val_{18} = T_{11}$
- $\bullet \quad val_{1D} = T_{03} + T_{08} + T_{0D} + T_{10} + T_{16} + T_{1B}$
- $val_{25} = T_{20}$
- $val_{56} = T_{1E} + T_{1F} + T_{24} + T_{26} + T_{29} + T_{2C} + T_{2F} + T_{30} + T_{33} + T_{3A} + T_{3B} + T_{45} + T_{4B} + T_{52} + T_{53} + T_{54} + T_{55}$

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

• bruncnd = $T_{10} + T_{11} + T_{1B} + T_{1E} + T_{24} + T_{26} + T_{29} + T_{2C} + T_{2F} + T_{33} + T_{3A} + T_{3B} + T_{45}$

$$+ T_{4B} + T_{52} + T_{55} + T_{6A}$$

- **brl1** = T_{03}
- $brl1' = T_{04}$
- $brl2 = T_{08}$
- $brl2' = T_{09}$
- **brl3** = T_{0D}
- $brSTORE = T_{16}$
- **brimmed** = $T_{1F} + T_{53}$
- **brregdir** = $T_{20} + T_{54}$
- brneq = T_{30}
- brnotPREKID = T_{56}

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **11**, **11'**, **12**, **12'**, **13**, **STORE**, **immed**, **regdir**, **neq** i **PREKID**.

4.2 MIKROPROGRAMSKA REALIZACIJA

U ovom poglavlju se razmatraju mikroprogramska upravljačka jedinica sa dva tipa mikroinstrukcija i mikroprogramska upravljačka jedinica sa jednim tipom mikroinstrukcija.


4.2.1 Mikroprogramska realizacija sa dva tipa mikroinstrukcija

U sekvenci upravljačkih signala po koracima bez spajanja koraka (tabela 1) se svakom operacionom koraku, u kome se generišu upravljački signali operacione jedinice, pridružuje binarna reč čiji je format dat na slici 4 i svakom upravljačkom koraku, u kome se realizuju skokovi, pridružuje binarna reč čiji je format dat na slici 4. Te binarne reči se nazivaju mikroinstrukcijama, mikronaredbama ili mikrokomandama. Mikroinstrukcije pridružene operacionim koracima nazivaju se operacione mikroinstrukcije, dok se mikroinstrukcije pridružene upravljačkim koracima nazivaju upravljačke mikroinstrukcije. Uređeni niz mikroinstrukcija pridruženih operacionim koracima i upravljačkim koracima, naziva se mikroprogram.

Poljem *h* dužine 1 bit određuje se da li se radi o operacionoj ili upravljačkoj mikroinstrukciji.

Poljem z dužine m bita operacione mikroinstrukcije određuju se vrednosti svih upravljačkih signala. Uzeto je da svakom upravljačkom signalu odgovara poseban bit. Ovakav način kodiranja upravljačkih signala se naziva horizontalni način kodiranja.

Poljem *cc* dužine k bita upravljačke mikroinstrukcije specificira se bezuslovni skok, uslovni skokovi na osnovu vrednosti svakog od signala logičkog uslova i višestruki uslovni skokovi. Polje *ba* dužine n bita upravljačke mikroinstrukcije predstalja adresu mikroinstrukcije u mikroprogramu na koju se skače u slučaju bezuslovnog skoka i u slučaju uslovnog skoka ukoliko je vrednost odgovarajućeg signala logičkog uslova aktivna.



Slika 4 Formati operacionih i upravljačkih mikroinstrukcija

Upravljačka jedinice se sastoji iz mikroprogramske memorije, mikroprogramskog brojača, prihvatnog registra mikroinstrukcije, kombinacione mreže za generisanje upravljačkih signala i kombinacione mreže za generisanje nove vrednosti mikroprogramskog brojača. Mikroprogramska memorije služi za smeštanje mikroprograma. Mikroprogramski brojač određuje adresu mikroinstrukcije u mikroprogramskoj memoriji. Prihvatni registar mikroinstrukcije služi za prihvatanje mikroinstrukcije očitane iz mikroprogramske memorije. Kombinaciona mreža za generisanje upravljačkih signala generiše dve grupe signala i to upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice. Upravljački signali operacione jedinice se generišu na osnovu vrednosti bitova polja z ukoliko je polje h 0. Upravljački signali upravljačke jedinice se generišu na osnovu vrednosti bitova polja cc i signala logičkih uslova ukoliko je polje h 1. Njima se sadržaj mikroprogramskog brojača ili inkrementira ili se u mikroprogramski brojač preko kombinacione mreže za generisanje nove vrednosti mikroprogramskog brojača upisuje vrednost određena poljem ba i time realizuje skok u mikroprogramskoj memoriji.

Postoje dva tipa mikroinstrukcije (slika 4) i to operaciona mikroinstrukcija i upravljačka mikroinstrukcija.

Format operacione mikroinstrukcije je dat na slici 5. Polje h je 0. Bitovi polja z dodeljeni su upravljačkim signalima operacione jedinice.

0	1	2	3	4	5	6	7
0	ldMAR	$mxMAR_2$	$mxMAR_1$	$mxMAR_0$	wrMEM	ldMBR	$mxMBR_1$
8	9	10	11	12	13	14	15
$mxMBR_0 \\$	incMAR	ldMAR	mxPCC	ldPC	incPC	mxPC	$mxPC_1$
16	17	18	19	20	21	22	23
ldR_1	ldR_2	ldR ₃	mxA	ldRSRC	wrGPR	ldZ	ldD
24	25	26	27	28	29	30	31
mxRDST	ldRDST	ldX	ldY	$1dPOM_1$	$1dPOM_2$	mxX_1	mxX_0
32	33	34	35	36	37	38	39
mxY_1	mxY_0	ldPSW	mxPSW	incSP	decSP	ldSP	ldACC
40	41	42	43	44	45	46	47
$mxACC_1$	mxACC	ldIVTP	ldB	incB	decB	slB	mxB_2
48	49	50	51	52	53	54	55
mxB_1	mxB_0	ldBR	/	/	/	/	/

Slika 5 Operaciona mikroinstrukcija

Format upravljačke mikroinstrukcije je dat na slici 6. Polje h je 1.

0	1	2	3	4	5	6	7
		C	cc			ba	
8	9	10	11	12	13	14	15
		ba			/	/	/
16	17	18	19	20	21	22	23
/	/	/	/	/	/	/	/
24	25	26	27	28	29	30	31
/	/	/	/	/	/	/	/
32	33	34	35	36	37	38	39
/	/	/	/	/	/	/	/
40	41	42	43	44	45	46	47
/	/	/	/	/	/	/	/
48	49	50	51	52	53	54	55
/	/	/	/	/	/	/	/

Slika 6 Upravljačka mikroinstrukcija

Bitovi polja *cc* mikroinstrukcije koriste se za kodiranje upravljačkih signala kojima se određuje da li treba realizovati skok u mikroprogramu i to: bezuslovni skok, uslovni skok i višestruki uslovni skok ili preći na sledeću mikroinstrukciju.

Bezuslovni skok se realizuje u onim koracima sekvence upravljačkih signala po koracima (tabela 1) u kojima se pojavljuju iskazi tipa *br* step_A. Simbolička oznaka signala bezuslovnog skoka koji za svaki od njih treba generisati i način njegovog kodiranja bitovima polja *cc* mikroinstrukcije dati su u tabeli 17.

Tabela 17 Signal bezuslovnog skoka

СС	signal bezuslovnog skoka
01	brunend

Uslovni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa *br* (*if* **uslov** *then* step_A). Način kodiranja signala uslovnih skokova bitovima polja *cc* mikroinstrukcije, simboličke oznake signala uslovnih skokova i signal uslova koji treba da je aktivan da bi se realizovao skok dati su u tabeli 18.

Tabela 18 Signali uslovnih skokova

СС	signal uslovnog skoka	signal uslova
02	brl1	11
03	brl1 [']	11'
04	brl2	12
05	brl2 [']	12
06	brl3	13
07	brSTORE	STORE
08	brimmed	immed
09	brregdir	regdir
10	brneq	neq
11	brnotPREKID	PREKID

Višestruki uslovni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa *br* (*case* (**uslov**₁, ..., **uslov**_n) *then* (**uslov**₁, step_{A1}), ..., (**uslov**_n, step_{An}). Način kodiranja signala višestrukih uslovnih skokova bitovima polja *cc* mikroinstrukcije, koraci u sekvenci upravljačkih signala po koracima u kojima se pojavljuju iskazi ovog tipa i simboličke oznake signala višestrukih uslovnih skokova dati su u tabeli 19.

Tabela 19 Signali višestrukih uslovnih skokova

сс	korak	signal višestrukog uslovnog skoka
12	step _{0E}	bradr
13	step _{1D}	bropr

Vrednost polja *cc* 00 i sve ostale vrednosti koje nisu dodeljene signalu bezuslovnog skoka, signalima uslovnih skokova i signalima višestrukih uslovnih skokova određuje da treba preći na sledeću mikroinstrukciju.

Bitovi *ba* mikroinstrukcije koriste se za specificiranje adrese mikroinstrukcije na koju treba skočiti kod uslovnih i bezuslovnih skokova u sekvenci upravljačkih signala po koracima (tabela 1). Ovi bitovi sadrže vrednost koju treba upisati u mikroprogramski brojač u slučaju bezuslovnih skokova i ukoliko je signal uslova aktivan u slučaju uslovnih skokova. Kod pisanja mikroprograma ovo polje se simbolički označava sa madr_{xx}, pri čemu xx odgovara heksadekadnoj vrednosti ovog polja. Na primer, sa madr₅₆ je simbolički označena heksadekadna vrednost 56 ovog polja. Za kodiranje polja *adresa skoka* usvojeno je 8 bitova, jer je za kompletan mikroprogram dovoljan kapacitet mikroprogramske memorije od 256 reči.

Operacioina mikroinstrukcija je duža od upravljačke mikroinstrukcije, pa je dužina mikroinstrukcije određena dužinom operacione mikroinstrukcije i iznosi 40 bitova.

Mikroprogram se za razmatrani slučaj mikroprogramske realizacije formira tako što se za svaki korak u sekvenci upravljačkih signala po koracima (tabela 1) formira jedna mikroinstrukcija i to operaciona ili upravljačka.

Kod formiranja operacionih mikroinstrukcija polazi se od sekvence upravljačkih signala po koracima i traže koraci u kojima se javljaju upravljački signali operacione jedinice. Za takve korake se bit polja *h* postavlja na 0, bitovi polja *z* koji odgovaraju upravljačkim signalima operacione koji se javljaju u datom koraku postavljaju na 1 i bitovi polja *z* koji odgovaraju upravljačkim signalima operacione koji se ne javljaju u datom koraku postavljaju na 0.

Kod formiranja upravljačkih mikroinstrukcija polazi se od sekvence upravljačkih signala po koracima i traže koraci u kojima se javlja neki od iskaza br step_A, br (if uslov then step_A) i br (case (uslov₁, ..., uslov_n) then (uslov₁, step_{A1}), ..., (uslov_n, step_{An})). Za takve korake se bit polja h postavlja na 1, što se u mikroprogramu označava signalom cnt, dok se bitovi polja cc i ba kodiraju u zavisnosti od toga koji se od ova tri iskaza javlja u datom koraku.

Za iskaz br step_A se upravljačka mikroinstrukcija kodira tako što se za polje cc uzima kod dodeljen signalu bezuslovnog skoka koji određuje da se bezuslovno prelazi na korak step_A i za polje ba binarna vrednosti A koju treba upisati u mikroprogramski brojač.

Simbolička oznaka signala bezuslovnog skoka i način njegovog kodiranja poljem *cc* dati su u tabeli 17. Korak step_A na koji treba preći u sekvenci upravljačkih signala po koracima, simbolička oznaka vrednosti madr_A koju treba upisati u mikroprogramski brojač i sama vrednost A za sve korake u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 20.

Tabela 20 Koraci step_A, adrese madr_A i vrednosti A za bezuslovne skokove

step _A	$madr_A$	A
step ₀₀	madr ₀₀	00
$step_{0E}$	$\mathrm{madr}_{0\mathrm{E}}$	0E
step ₂₀	madr ₂₀	20
step ₆₆	madr ₆₆	66

Za iskaz *br* (*if* **uslov** *then* step_A) se upravljačka mikroinstrukcija kodira tako što se za polje *cc* uzima kod dodeljen signalu uslovnog skoka koji određuje signal **uslov** koji treba da bude aktivan da bi se realizovao prelaz na korak step_A i za polje *bb* binarna vrednosti A koju treba upisati u mikroprogramski brojač u slučaju da je signal **uslov** aktivan.

Simboličke oznake signala uslovnog skoka, način njihovog kodiranja poljem *cc* i signali **uslov** za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabeli 18. Korak step_A na koji treba preći u sekvenci upravljačkih signala po koracima, simbolička oznaka vrednosti madr_A koju treba upisati u mikroprogramski brojač u slučaju da je signal **uslov** aktivan i sama vrednost A za sve korake u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 21.

Tabela 21 Koraci step_A, adrese madr_A i vrednosti A za uslovne skokove

$step_A$	madr _A	A
step ₀₀	madr ₀₀	00
step _{0E}	$\mathrm{madr}_{0\mathrm{E}}$	0E
step ₂₀	madr ₂₀	20
step _{2A}	madr _{2A}	2A

I	step ₆₆	madr ₆₆	66
	stcp ₆₆	111au1 ₆₆	00

Za iskaz br (case ($uslov_1$, ..., $uslov_n$) then ($uslov_1$, $step_{A1}$), ..., ($uslov_n$, $step_{An}$)) se upravljačka mikroinstrukcija kodira tako što se za polje cc uzima kod dodeljen signalu višestrukog uslovnog skoka koji određuje signale $uslov_1$, ..., $uslov_n$ za koje treba izvršiti proveru koji je od njih aktivan da bi se na osnovu toga realizovao prelaz na jedan od koraka step_{A1}, ..., step_{An} i za polje bb nule jer njegova vrednost nije bitna. Upravljačka jedinica mora da bude tako realizovana da za svaki višestruki uslovni skok generiše vrednosti A1,..., An koje treba upisati u mikroprogramski brojač. Ona mora da obezbedi i selekciju jedne od vrednosti A1,..., An u zavisnosti od toga koji od signala uslova $uslov_1$, ..., $uslov_n$ ima aktivnu vrednost.

Simboličke oznake signala višestrukih uslovnih skokova, način njihovog kodiranja poljem *cc* i koraci u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 19. Vrednosti A1,..., An koje treba upisati u mikroprogramski brojač i signali uslova **uslov**₁, ..., **uslov**_n za koje treba izvršiti proveru koji je od njih aktivan da bi se na osnovu toga realizovao prelaz na jedan od koraka step_{A1}, ..., step_{An} za dva iskaza ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabelama 22 i 23.

Tabela 22 Signali uslova i vrednosti za upis u mikroprogramski brojač za višestruki uslovni skok u koraku step_{0F}

signal uslova	vrednost		
dirreg	0F		
dirmem	12		
indregpom	14		
immed	1F		

Tabela 23 Signali uslova i vrednosti za upis u mikroprogramski brojač za višestruki uslovni skok u koraku step₃₁

signal uslova	vrednost	signal uslova	vrednost	
LOAD	21	JSR	3E	
STORE	23	RTI	48	
SUB	2D	RTS	4B	
OR	31	PUSH	53	
ASL	35	POP	5B	
BNZ	39	JUMPIND	62	
JMP	46		·	

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 1) formiran mikroprogram (tabela 24). On ima sledeću formu:

- na levoj strani se nalaze adrese mikroinstrukcija u mikroprogramskoj memoriji u heksadekadnom obliku.
- u sredini su mikroinstrukcije predstavljene nizom simboličkih oznaka samo upravljačkih signala operacione i/ili upravljačke jedinice koji treba da budu aktivni i koji su razdvojeni zapetama,
- dok komentar, u koracima gde se to radi lakšeg razumevanja smatralo korisnim, uvek počinje uskličnikom (!) i proteže se do sledećeg uskličnika (!).

Tabela 24 Mikroprogram

! Čitanje instrukcije !


```
\begin{array}{ll} \text{madr}_{00} & \textbf{IdMAR}, \textbf{incPC}; \\ \text{madr}_{01} & \textbf{IdMBR}; \\ \text{madr}_{02} & \textbf{IdIR1}; \end{array}
```

```
madr<sub>03</sub> cnt, brl1, madr<sub>20</sub>;
         madr_{04} cnt, brl1', madr_{0E};
         madr<sub>05</sub> ldMAR, incPC;
         madr<sub>06</sub> ldMBR;
         madr<sub>07</sub> ldIR2;
         madr_{08} cnt,brl2,madr<sub>20</sub>;
         madr<sub>09</sub> cnt,brl2',madr<sub>0E</sub>;
         madr<sub>0A</sub> ldMAR, incPC;
         madr<sub>0B</sub> ldMBR;
         madr<sub>0C</sub> ldIR3;
         madr_{0D} cnt,brl3,madr<sub>20</sub>;
! Formiranje adrese i čitanje operanda!
          madroe cnt, bradr;
! Direktno registarsko !
         madr<sub>0F</sub> ldRSRC;
         madr_{10} ldB;
         madr<sub>11</sub> cnt, bruncnd, madr<sub>20</sub>;
! Direktno memorijsko !
         madr_{12} mxMAR_1, ldMAR;
         madr<sub>13</sub> cnt, bruncnd, madr<sub>18</sub>;
! Indirektno registarsko sa pomerajem!
         madr<sub>14</sub> ldRSRC;
         madr_{15} mxX_0, ldX, mxY_0, ldY;
         madr_{16} add, ldZ;
         madr_{17} mxMAR_2, ldMAR;
         ! Čitanje operanda za memorijska adresiranja !
         madr_{18} brSTORE, madr_{20};
         madr<sub>19</sub> ldMBR;
         madria ldPOM1, incMAR;
         madrib ldMBR;
         madric ldPOM2;
         madrid mxB1, mxB0,ldB;
         madr<sub>1E</sub> cnt, bruncnd, madr<sub>20</sub>;
! Neposredno!
         madr_{1F} mxB_1, ldB;
! Izvršavanje operacije!
         madr<sub>20</sub> cnt, bropr;
! LOAD!
         madr<sub>21</sub> mxACC, ldACC;
         madr<sub>22</sub> cnt, bruncnd, madr<sub>66</sub>;
! STORE!
         madr<sub>23</sub> cnt, brimmed, madr<sub>66</sub>;
         madr<sub>24</sub> cnt, brregdir, madr<sub>2A</sub>;
         madr<sub>25</sub> mxMBR<sub>0</sub>, ldMBR;
         madr<sub>26</sub> wrMEM;
         madr<sub>27</sub> mxMBR<sub>0</sub>, mxA, ldMBR,incMAR;
         madr<sub>28</sub> wrMEM;
         madr<sub>29</sub> cnt, bruncnd, madr<sub>66</sub>;
         madr<sub>2A</sub> ldRDST;
         madr<sub>2B</sub> wrGPR;
         madr<sub>2C</sub> ent, brunend, madr<sub>66</sub>;
```

```
! SUB!
          madr_{2D} \ \textbf{ldX}, \textbf{ldY};
          madr<sub>2E</sub> sub, ldZ;
          madr<sub>2F</sub> ldACC;
          madr<sub>30</sub> cnt, bruncnd, madr<sub>66</sub>;
! OR !
          madr<sub>31</sub> ldX, ldY;
          madr<sub>32</sub> or, ldZ;
          madr<sub>33</sub> ldACC;
          madr<sub>34</sub> cnt, bruncnd, madr<sub>66</sub>;
! ASR!
          madr<sub>35</sub> ldY;
          madr<sub>36</sub> asl, ldZ;
          madr<sub>37</sub> ldACC;
          madr<sub>38</sub> cnt, bruncnd, madr<sub>66</sub>;
! BNZ!
          madr<sub>39</sub> brZ, madr<sub>56</sub>;
          madr3A mxX1, mxX2, ldX, mxY1, mxY0, ldY;
          madr<sub>3B</sub> add, ldZ;
          madr3c mxPC1, ldPC;
          madr3D cnt, bruncnd, madr66
! JSR !
          madr<sub>3E</sub> decSP;
          madr<sub>3F</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          madr<sub>40</sub> wrMEM;
          madr<sub>41</sub> decSP;
          madr 42 mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
          madr<sub>43</sub> wrMEM;
          madr 44 mxPC, mxPC1, ldPC;
          madr<sub>45</sub> cnt, bruncnd, madr<sub>66</sub>;
! JMP !
          madr<sub>46</sub> mxPC<sub>1</sub>, mxPC ,ldPC;
          madr<sub>47</sub> cnt, bruncnd, madr<sub>66</sub>;
! RTI!
          madr<sub>48</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
          madr<sub>49</sub> ldMBR;
          madr<sub>4A</sub> ldPSW;
! RTS !
          madr<sub>4B</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR ,incSP;
          madr<sub>4C</sub> ldMBR;
          madr<sub>4D</sub> ldPOM2;
          madr4E mxMAR2, mxMAR0, ldMAR, incSP;
          madr4F ldMBR;
          madr50 ldPOM1;
          madr51 mxPC, ldPC;
          madr<sub>52</sub> cnt, brunend, madr<sub>66</sub>;
! PUSH!
          madr_{53} decSP;
          madr<sub>54</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>0</sub>, ldMBR;
          madr<sub>55</sub> wrMEM;
          madr<sub>56</sub> decSP;
```

```
madr<sub>57</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, ldMBR;
          madr<sub>58</sub> wrMEM;
          madr59 cnt, bruncnd, madr66;
! POP!
          madr<sub>5A</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
          madr<sub>5B</sub> ldMBR;
          madr<sub>5C</sub> ldPOM2;
          madr<sub>5D</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
          madr<sub>5E</sub> ldMBR;
          madr<sub>5F</sub> ldPOM1;
          madr<sub>60</sub> ldACC, mxACC<sub>1</sub>;
          madr61 cnt, bruncnd, madr66;
! JMPIND!
          madr62 cnt, brimmed, madr66;
          madr63 cnt, brregdir, madr66;
          madr<sub>64</sub> ldPC;
          madr65 br step66;
! Opsluživanje prekida!
          madr<sub>66</sub> cnt, brnotPREKID, madr<sub>00</sub>;
          madr<sub>67</sub> decSP;
          madr<sub>68</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          madr<sub>69</sub> wrMEM;
          madr<sub>6A</sub> decSP;
          madr<sub>6B</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          madr<sub>6C</sub> wrMEM;
          madr<sub>6D</sub> decSP;
          madr<sub>6E</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          madr<sub>6F</sub> wrMEM;
          madr71 slB;
          madr72 mxX1, ldX, mxY1, ldY;
          madr<sub>73</sub> add, ldZ;
          madr74 mxMAR2, ldMAR;
          madr75 ldMBR;
          madr<sub>76</sub> ldPOM<sub>2</sub>, incMAR;
          madr77 ldMBR;
          madr<sub>78</sub> ldPOM<sub>1</sub>;
          madr<sub>79</sub> mxPC, ldPC;
          madr<sub>7A</sub> cnt, bruncnd, madr<sub>00</sub>;
```

Struktura upravljačke jedinice mikroprogramske realizacije je prikazana na slici 7. Upravljačka jedinica se sastoji iz sledećih blokova: blok *generisanje nove vrednosti mikroprogramskog brojača*, blok *mikroprogramski brojač*, blok *mikroprogramska memorija*, blok *prihvatni registar mikroinstrukcije* i blok *generisanje upravljačkih signala*.



Slika 7 Struktura upravljačke jedinice mikroprogramske realizacije sa horizontalnim formatom mikroinstrukcije

Blok generisanje nove vrednosti mikroprogramskog brojača se sastoji od kombinacionih mreža KMOPR i KMADR sa multiplekserom MP i služi za generisanje i selekciju vrednosti koju treba upisati u mikroprogramski brojač. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikroprograma. Vrednosti koje treba upisati u mikroprogramski brojač generišu se na tri načina i to pomoću: kombinacione mreže KMOPR koja formira signale $\mathbf{opr}_{7...0}$, kombinacione mreže KMADR koja formira signale $\mathbf{adr}_{7...0}$ i razreda $\mathbf{CW}_{k+1...k+n}$ prihvatnog registra mikroinstrukcije CW. Selekcija jedne od tri grupe signala koje daju novu vrednost mikroprogramskog brojača obezbeđuje se signalima \mathbf{brop} i \mathbf{bradr} i to: signali $\mathbf{opr}_{7...0}$ ako je aktivan signal \mathbf{bropr} , signali $\mathbf{adr}_{7...0}$ ako je aktivan signal \mathbf{bradr} i signali $\mathbf{CW}_{k+1...k+n}$ ako su neaktivni signali \mathbf{bropr} i \mathbf{bradr} .

Kombinacionom mrežom KMOPR generišu se vrednosti (tabela 23) za realizaciju višestrukog uslovnog skoka na adresi 31 mikroprograma (tabela 24). U zavisnosti od toga koji od signala **LOAD**, **STORE**, ..., **RTS** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 23 da se pojavi na linijama **opr**_{7...0}. S obzirom da se na adresi 31 mikroprograma nalazi upravljačka mikroinstrukcija sa tako kodiranim poljem *cc* da njeno izvršavanje daje aktivnu vrednost signala višestrukog uslovnog skoka **bropr**, vrednost na linijama **opr**_{7...0} prolazi tada kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Kombinacionom mrežom KMADR generišu se vrednosti (tabela 22) za realizaciju višestrukog uslovnog skoka na adresi 0F mikroprograma (tabela 24). U zavisnosti od toga koji od signala **dirreg**, **indreg**,..., **immed** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 22 da se pojavi tada na linijama **adr**_{7...0}. S obzirom da se na adresi 0F mikroprograma nalazi mikroinstrukcija sa tako kodiranim poljem *cc* da njeno izvršavanje daje aktivnu vrednost signala višestrukog uslovnog skoka **bradr**, vrednost na linijama **adr**_{7...0} prolazi kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Prihvatni registar mikroinstrukcije CW u svojim razredima $CW_{k+1...k+n}$ sadrži vrednost za upis u mikroprogramski brojač mPC_{7...0} za bezuslovne skokove (tabela 20) i uslovne skokove (tabela 21). Signali višestrukih uslovnin skokova **bropr** i **bradr** su aktivni samo prilikom izvršavanja mikroinstrukcija na adresama 0F i 31 mikroprograma, respektivno, a u svim ostalim situacijama neaktivni. S obzirom da nijedan od ova dva signala nije aktivan prilikom izvršavanja mikroinstrukcija kojima se realizuju bezuslovni ili uslovni skokovi u mikroprogramu, vrednost određena razredima $CW_{k+1...k+n}$ prolazi kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC_{7...0}.

Blok *mikroprogramski brojač* sadrži mikroprogramski brojač m $PC_{n-1...0}$. Mikroprogramski brojač m $PC_{n-1...0}$ svojom trenutnom vrednošću određuje adresu mikroprogramske memorije mMEM sa koje treba očitati mikroinstrukciju. Mikroprogramski brojač m $PC_{n-1...0}$ može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta CLK_{mPC} vrši se uvećavanje sadržaja mikroprogramskog brojača m $PC_{n-1...0}$ za jedan čime se obezbeđuje sekvencijalno očitavanje mikroinstrukcija iz mikroprogramske memorije (tabela 24). Ovaj režim rada se obezbeđuje neaktivnom vrednošću signala **ld**. Signal **ld** je neaktivan ako su svi signali **bropr**, **bradr** i **branch** neaktivni. Signali **bropr**, **bradr** i **branch** su uvek neaktivni sem kada treba obezbediti režim skoka.

U režimu skoka pri pojavi signala takta **CLK**_{mPC} vrši se upis nove vrednosti u mikroprogramski brojač mPC_{n-1...0} čime se obezbeđuje odstupanje od sekvencijalnog očitavanja mikroinstrukcija iz mikroprogramske memorije (tabela 24). Ovaj režim rada se obezbeđuje aktivnom vrednošću signala **ld**. Signal **ld** je aktivan ako je jedan od signala **bropr**, **bradr** i **branch** aktivan. Jedan od signala **bropr**, **bradr** i **branch** je aktivan samo prilikom izvršavanja mikroinstrukcije koja ima takvo polje *cc* da je specificiran neki višestruki uslovni skok, bezuslovni skok ili neki od uslovnih skokova i uslov skoka je ispunjen.

Mikroprogramski brojač mPC $_{n-1...0}$ je dimenzionisan prema veličini mikroprograma (tabela 24). S obzirom da se mikroprogram svih faza izvršavanja instrukcija nalazi u opsegu od adrese 00 do adrese 7A, usvojena je dužina mikroprogramskog brojača mPC $_{n-1...0}$ od 8 bita.

Blok *mikroprogramski memorija* sadrži mikroprogramsku memoriju mMEM, koja služi za smeštanje mikroprograma. Širina reči mikroprogramske memorije je određena dužinom mikroinstrukcija i iznosi 51 bita, a kapacitet veličinom mikroprograma svih instrukcija

procesora (tabela 24) i iznosi 256 lokacija. Adresiranje mikroprogramske memorije se realizuje sadržajem mikroprogramskog brojača m $PC_{n-1...0}$.

Blok *prihvatni registar mikroinstrukcije* sadrži prihvatni registar mikroinstrukcije CW_{0...k+n}. Prihvatni registar mikroinstrukcije CW_{0...k+n} služi za prihvatanje mikroinstrukcije očitane iz mikroprogramske memorije mMEM. Na osnovu sadržaja ovog registra generišu se upravljački signali. Razredi CW_{0...m} i CW_{0...k} se koriste u bloku *generisanje upravljačkih signala* za generisanje upravljačkih signala operacione jedinice i upravljačke jedinice, respektivno, dok se razredi CW_{k+1...k+n} koriste u bloku *generisanje nove vrednosti mikroprogramskog brojača* kao adresa skoka u mikrorogramu u slučaju bezuslovnih i uslovnih skokova. Upis u ovaj registar se realizuje signalom takta CLK. Signal takta CLK kasni za signalom takta CLK_{mPC} onoliko koliko je potrebno da se pročita sadržaj sa odgovarajuće adrese mikroprogramske memorije.

Blok generisanje upravljačkih signala sadrži kombinacione mreže koje na osnovu sadržaja razreda $CW_{0...m}$ prihvatnog registra mikroinstrukcije generišu upravljačke signale operacione jedinice i na osnovu sadržaja razreda $CW_{0...k}$ prihvatnog registra mikroinstrukcije i signala logičkih uslova

brl1,**brl1**',**brl2**,**brl2**',**brl3**,**brSTORE**,**brimmed**,**brregdir**,**brneq**,**brnotPREKID** koji dolaze iz operacione jedinice generišu upravljačke signale upravljačke jedinice.

Upravljački signali operacione jedinice se generišu na sledeći način:

- $\mathbf{ldMAR} = \overline{\mathbf{CW}}_0 \cdot \mathbf{CW}_1$
- $mxMAR_0 = \overline{CW}_0 \cdot CW_4$
- Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- **bropr** = $CW_0 \cdot CW_4 \cdot \overline{CW}_5 \cdot \overline{CW}_6 \cdot CW_7$
- bradr = $CW_0 \cdot CW_4 \cdot \overline{CW}_5 \cdot \overline{CW}_6 \cdot \overline{CW}_7$
- branch = bruncnd+ brl1*l1 + brl1'*l1' + brl2*l2 + brl2'*l2' + brl3*l3 + brSTORE*STORE + brimmed*immed + brregdir*regdir + brneq*eql+ brnotPREKID* PREKID


Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- bruncnd = $CW_0 \cdot \overline{CW}_4 \cdot \overline{CW}_5 \cdot \overline{CW}_6 \cdot \overline{CW}_7$
- brl1 = $CW_0 \cdot \overline{CW}_4 \cdot \overline{CW}_5 \cdot CW_6 \cdot \overline{CW}_7$
- brl1' = $CW_0 \cdot \overline{CW}_4 \cdot \overline{CW}_5 \cdot CW_6 \cdot CW_7$
- brl2= CW₀· $\overline{\text{CW}}_4$ · CW₅· $\overline{\text{CW}}_6$ · $\overline{\text{CW}}_7$
- brl2'= $CW_0 \cdot CW_4 \cdot CW_5 \cdot \overline{CW}_6 \cdot CW_7$
- brl3= CW₀· CW₄· CW₅· $\overline{\text{CW}}_6$ · $\overline{\text{CW}}_7$
- brneq= CW_0 · \overline{CW}_4 · CW_5 · CW_6 · \overline{CW}_7
- brSTORE = $CW_0 \cdot \overline{CW}_4 \cdot CW_5 \cdot \overline{CW}_6 \cdot \overline{CW}_7$
- brregdir = $CW_0 \cdot \overline{CW}_4 \cdot \overline{CW}_5 \cdot \overline{CW}_6 \cdot \overline{CW}_7$
- brimmed = $CW_0 \cdot \overline{CW}_4 \cdot CW_5 \cdot \overline{CW}_6 \cdot CW_7$
- brnotPREKID = $CW_0 \cdot \overline{CW}_4 \cdot CW_5 \cdot CW_6 \cdot CW_7$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **11**, **11'**, **12**, **12'**, **13**, **STORE**, **immed**, **regdir**, **eql** i PREKID.

4.2.2 Mikroprogramska realizacija sa jednim tipom mikroinstrukcija

U slučaju spajanja koraka postoji samo jedan tip mikroinstrukcije (slika 8).



Slika 8 Format mikroinstrukcije za horizontalni način kodiranja upravljačkih signala

Kodiranje operacionog i upravljačkog dela mikroinstrukcije je dato na slici 9.

0	1	2	3	4	5	6	7
ldMAR	ldBR	$mxMAR_2$	$mxMAR_1$	$mxMAR_0$	wrMEM	ldMBR	$mxMBR_1$
8	9	10	11	12	13	14	15
$mxMBR_0$	incMAR	ldMAR	mxPCC	ldPC	incPC	mxPC	$mxPC_1$
		•					
16	17	18	19	20	21	22	23
ldR_1	ldR_2	ldR ₃	mxA	ldRSRC	wrGPR	ldZ	ldD
							•
24	25	26	27	28	29	30	31
mxRDST	ldRDST	ldX	ldY	$1dPOM_1$	ldPOM ₂	mxX_1	mxX_0
		•	•				
32	33	34	35	36	37	38	39
mxY_1	mxY_0	ldPSW	mxPSW	incSP	decSP	ldSP	ldACC
40	41	42	43	44	45	46	47
$mxACC_1$	mxACC	ldIVTP	ldB	incB	decB	slB	mxB_2
		•					
48	49	50	51	52	53	54	55
mxB_1	mxB_0	СС			ba		
56	57	58	59	60	61	62	63
ba				/	/		

Slika 9 Mikroinstrukcija

Mikroprogram je dat u tabeli 25.

Tabela 25 Mikroprogram (jedan tip mikroinstrukcije)

! Čitanje instrukcije !

 $madr_{00} \ \ \textbf{ldMAR}, \textbf{incPC};$

madr₀₁ ldMBR;

madr₀₂ ldIR1;


 $madr_{03}$ brl1, $madr_{1D}$;

```
madr<sub>04</sub> brl1', madr<sub>0E</sub>;
          madr<sub>05</sub> ldMAR, incPC;
          madr<sub>06</sub> ldMBR;
          madr<sub>07</sub> ldIR2;
          madr_{08} brl2, madr_{1D};
          madr<sub>09</sub> brl2', madr<sub>0E</sub>;
          madr<sub>0A</sub> ldMAR, incPC;
          madr<sub>0B</sub> ldMBR;
          madr<sub>0C</sub> ldIR3;
          madr_{0D} brl3, madr_{1D};
! Formiranje adrese i čitanje operanda!
          madr<sub>0E</sub> bradr;
! Direktno registarsko !
          madr<sub>0F</sub> ldRSRC;
          madr<sub>10</sub> ldB, bruncnd, madr<sub>1D</sub>;
! Direktno memorijsko !
          madr<sub>11</sub> mxMAR<sub>1</sub>, ldMAR, brunend, madr<sub>16</sub>;
! Indirektno registarsko sa pomerajem!
          madr<sub>12</sub> ldRSRC;
          madr_{13} mxX_0, ldX, mxY_0, mxY_1, ldY;
          madr<sub>14</sub> add, ldZ;
          madr<sub>15</sub> mxMAR<sub>2</sub>, ldMAR;
! Čitanje operanda za memorijska adresiranja !
          madr_{16} brSTORE, madr_{1D};
          madr<sub>17</sub> ldMBR;
          madr<sub>18</sub> ldPOM1, incMAR;
          madr<sub>19</sub> ldMBR;
          madr<sub>1A</sub> ldPOM2;
          madr<sub>1B</sub> mxB<sub>1</sub>, mxB<sub>0</sub>,ldB, bruncnd madr<sub>1D</sub>;
! Neposredno!
          madr<sub>1C</sub> mxB<sub>1</sub>, ldB;
! Izvršavanje operacije !
          madr<sub>1D</sub> bropr;
! LOAD!
          madr<sub>1E</sub> mxACC, ldACC, bruncnd, madr<sub>48</sub>;
! STORE!
          madr<sub>1F</sub> brimmed, madr<sub>56</sub>;
          madr<sub>20</sub> brregdir, madr<sub>25</sub>;
          madr_{21} mxMBR_0, ldMBR;
          madr<sub>22</sub> wrMEM;
          madr<sub>23</sub> mxMBR<sub>0</sub>, mxA, ldMBR,incMAR;
          madr<sub>24</sub> wrMEM, bruncnd, madr<sub>56</sub>;
          madr<sub>25</sub> ldRDST;
          madr<sub>26</sub> wrGPR, bruncnd, madr<sub>56</sub>;
```

```
! SUB!
          madr_{27} ldX, ldY;
          madr<sub>28</sub> sub, ldZ;
          madr<sub>29</sub> ldACC, bruncd madr<sub>56</sub>;
! OR !
          madr<sub>2A</sub> ldX, ldY;
          madr_{2B} or, ldZ;
          madr<sub>2C</sub> ldACC, bruncd madr<sub>56</sub>;
! ASL!
          madr_{2D} ldY;
          madr<sub>2E</sub> asl, ldZ;
          madr<sub>2F</sub> ldACC, bruncd madr<sub>56</sub>;
! BNZ!
          madr<sub>30</sub> brneq, madr<sub>56</sub>;
          madr31 mxX1, mxX2, ldX, mxY1, mxY0, ldY;
          madr32 add, ldZ;
          madr33 mxPC1, ldPC, bruncd madr56;
! JSR !
          madr<sub>34</sub> decSP;
          madr<sub>35</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          madr<sub>36</sub> wrMEM;
          madr<sub>37</sub> decSP;
          madr<sub>38</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
          madr<sub>39</sub> wrMEM;
          madr<sub>3A</sub> mxPC, mxPC<sub>1</sub>, ldPC, bruncd madr<sub>56</sub>;
! JMP!
          madr<sub>3B</sub> mxPC<sub>1</sub>, mxPC ,ldPC, bruncd madr<sub>56</sub>;
! RTI !
          madr<sub>3C</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
          madr<sub>3D</sub> ldMBR;
          madr_{3E} ldPSW;
! RTS!
          madr<sub>3F</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR ,incSP;
          madr<sub>40</sub> ldMBR;
          madr41 ldPOM2;
          madr42 mxMAR2, mxMAR0, ldMAR, incSP;
          madr43 ldMBR;
          madr44 ldPOM1;
          madr45 mxPC, ldPC, bruncd madr<sub>56</sub>;
! PUSH!
          madr_{46} decSP;
          madr<sub>47</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>0</sub>, ldMBR;
          madr<sub>48</sub> wrMEM;
          madr<sub>49</sub> decSP;
          madr<sub>4A</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, ldMBR;
          madr<sub>4B</sub> wrMEM, bruncd madr<sub>56</sub>;
! POP!
          madr<sub>4C</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
          madr<sub>4D</sub> ldMBR;
          madr_{4E} ldPOM2;
```

```
madr<sub>4F</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;
         madr<sub>50</sub> ldMBR;
         madr<sub>51</sub> ldPOM1;
         madr 52 ldACC, mxACC1, bruncd madr 56;
! JMPIND!
         madr53 brimmed, madr56;
         madr54 brregdir, madr56;
         madr55 ldPC, bruncd madr56;
! Opsluživanje prekida!
         madr<sub>56</sub> brnotPREKID, madr<sub>00</sub>;
         madr<sub>57</sub> decSP;
         madr<sub>58</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
         madr<sub>59</sub> wrMEM;
         madr<sub>5A</sub> decSP;
         madr<sub>5B</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;
         madr<sub>5C</sub> wrMEM;
         madr<sub>5D</sub> decSP;
         madr_{5E} mxMAR_2, mxMAR_0, ldMAR, mxMBR_1, ldMBR;
         madr<sub>5F</sub> wrMEM;
         madr60 mxB2, ldB;
         madr<sub>61</sub> slB;
         madr62 mxX1, ldX, mxY1, ldY;
         madr<sub>63</sub> add, ldZ;
         madr64 mxMAR2, ldMAR;
         madr65 ldMBR;
         madr66 ldPOM2, decMAR;
         madr<sub>67</sub> ldMBR;
         madr68 ldPOM1;
         madr69 mxPC, ldPC;
         madr6A bruncd madr00;
```

Struktura upravljačke jedinice je data na slici 10.



Slika 10 Struktura upravljačke jedinice sa jednim tipom mikroinstrukcije

Upravljački signali operacione jedinice se generišu na sledeći način:

- $IdMAR = CW_1$
- $mxMAR_0 = CW_4$

Na identičan način se generišu i preostali upravljački signali operacione jedinice. Upravljački signali upravljačke jedinice se generišu na sledeći način:

- **bropr** = $CW_{60} \cdot \overline{CW}_{61} \cdot \overline{CW}_{62} \cdot CW_{63}$
- **bradr** = $\mathbf{CW}_{60} \cdot \overline{\mathbf{CW}}_{61} \cdot \overline{\mathbf{CW}}_{62} \cdot \overline{\mathbf{CW}}_{63}$
- branch = bruncnd+ brl1*l1 + brl1'*l1' + brl2*l2 + brl2'*l2' + brl3*l3 + brSTORE*STORE + brimmed*immed + brregdir*regdir + brneq*neq+ brnotPREKID* PREKID

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- bruncnd = $\overline{CW}_{60} \cdot \overline{CW}_{61} \cdot \overline{CW}_{62} \cdot \overline{CW}_{63}$
- **brl1** = $\overline{CW}_{60} \cdot \overline{CW}_{61} \cdot \overline{CW}_{62} \cdot \overline{CW}_{63}$
- **brl1**' = $\overline{CW}_{60} \cdot \overline{CW}_{61} \cdot CW_{62} \cdot CW_{63}$
- **brl2**= $\overline{\text{CW}}_{60} \cdot \text{CW}_{61} \cdot \overline{\text{CW}}_{62} \cdot \overline{\text{CW}}_{63}$
- brl2'= $\overline{\text{CW}}_{60} \cdot \text{CW}_{61} \cdot \overline{\text{CW}}_{62} \cdot \text{CW}_{63}$
- brl3= $\overline{\text{CW}}_{60} \cdot \text{CW}_{61} \cdot \text{CW}_{62} \cdot \overline{\text{CW}}_{63}$
- brSTORE = $\overline{\text{CW}}_{60} \cdot \text{CW}_{61} \cdot \text{CW}_{62} \cdot \text{CW}_{63}$
- **brimmed** = $CW_{60} \cdot \overline{CW}_{61} \cdot \overline{CW}_{62} \cdot \overline{CW}_{63}$
- brneq = $CW_{60} \cdot \overline{CW}_{61} \cdot \overline{CW}_{62} \cdot CW_{63}$
- brregdir= CW_{60} · \overline{CW}_{61} · CW_{62} · \overline{CW}_{63}
- brnotPREKID = $CW_{60} \cdot \overline{CW}_{61} \cdot CW_{62} \cdot CW_{63}$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **11**, **12**, **STORE**, **immed**, **regdir**, **eq1** i **PREKID**.