

**ELEKTROTEHNIČKI FAKULTET**

**UNIVERZITET U BEOGRADU**

# **OSNOVI RAČUNARSKE TEHNIKE 2**

**PROJEKAT**

**ZADATAK 2**

BOJANA BELOJEVIĆ	28/07
ANA JELIČIĆ	89/07
MILAN BRANKOVIĆ	119/07
ALEKSANDAR MARJANOVIĆ	211/07

**BEOGRAD 2009.**



# SADRŽAJ

<b>SADRŽAJ .....</b>	<b>I</b>
<b>1    PROJEKTNİ ZADATAK .....</b>	<b>1</b>
<b>2    DIJAGRAM TOKA IZVRŠAVANJA INSTRUKCIJA .....</b>	<b>3</b>
<b>3    OPERACIONA JEDINICA .....</b>	<b>11</b>
3.1    STRUKTURA OPERACIONE JEDINICE .....	11
3.2    SEKVENCA UPRAVLJAČKIH SIGNALA PO KORACIMA .....	14
<b>4    UPRAVLJAČKA JEDINICA .....</b>	<b>25</b>
4.1    OŽIČENA REALIZACIJA .....	25
4.1.1 <i>Upravljačka jedinica bez spajanja koraka.....</i>	<i>25</i>
4.1.2 <i>Upravljačka jedinica sa spajanjem koraka.....</i>	<i>34</i>
4.2    MIKROPROGRAMSKA REALIZACIJA .....	39
4.2.1 <i>Mikroprogramska realizacija sa dva tipa mikroinstrukcija.....</i>	<i>40</i>
4.2.2 <i>Mikroprogramska realizacija sa jednim tipom mikroinstrukcija .....</i>	<i>51</i>



# 1 PROJEKTNII ZADATAK

Posmatra se deo računara koji čine memorija i procesor.

Memorija je kapaciteta  $2^{16}$  bajtova. Širina memorijske reči je 1 bajt.

Procesor je sa jednoadresnim formatom instrukcija. Podaci su celobrojne veličine bez znaka dužine 2 bajta. Podaci u memoriji zauzimaju dve susedne memorijske lokacije, pri čemu se mlađi bajt nalazi na nižoj a stariji bajt na višoj adresi.

U procesoru postoji programski brojač PC dužine 2 bajta, adresni registar memorije MAR dužine 2 bajta, prihvatni registar podatka memorije MBR dužine 1 bajt, prihvatni registar instrukcije IR dužine 3 bajta, akumulator A dužine 2 bajta, prihvatni registar podatka B dužine 2 bajta, registri opšte namene R0...R3 dužine 2 bajta, programska statusna reč PSW dužine 1 bajt, ukazivač na vrh steka SP dužine 2 bajta, registar broja ulaza u tabelu sa adresam prekidnih rutina BRU dužine 2 bita i ukazivač na tabelu sa adresama prekidnih rutina IVTP dužine 2 bajta. Instrukcije su dužine 1 ili 3 bajta.

Bitovi 7, 6, 5 i 4 prvog bajta instrukcije su 0000 za sve instrukcije skoka, dok se bitovima 3 do 0 prvog bajta instrukcija specificira kod operacije za instrukcije skoka. Instrukcije skoka su instrukcija uslovnog skoka ukoliko je rezultat nije nula (BNZ), безусловnog skoka (JMP) i skoka na potprograma (JSR). Instrukcija BNZ se realizuje kao relativni skok u odnosu na tekuću vrednost programskog brojača PC, a pomeraj je 8-mo bitna celobrojna veličina sa znakom data 2. bajtom instrukcije. Dužina instrukcije je 2 bajta. Instrukcije JMP i JSR se realizuju kao apsolutni skokovi, a adresa skoka je data 2 i 3 bajtom instrukcije, pri čemu je mlađi bajt adrese skoka dat drugim a stariji bajt trećim bajtom. Dužina instrukcija je 3 bajta.

Bitovi 7, 6, 5 i 4 prvog bajta instrukcije su 1111 za bezadresne instrukcije, dok se bitovima 3 do 0 prvog bajta instrukcija specificira kod operacije za bezadresne instrukcije. Bezadresne instrukcije su instrukcije povratka iz potprograma (RTS), povratka iz prekidne rutine (RTI), stavljanja sadržaja akumulatora na stek (PUSH) i skidanja sadržaja sa steka i punjenje akumulatora (POP). Dužina instrukcija je 1 bajt.

Bitovi 7, 6, 5 i 4 prvog bajta instrukcije u opsegu vrednosti 0001 do 1110 specificiraju kod operacije za adresne instrukcije. Adresne instrukcije su instrukcije prenosa u akumulator (LOAD), instrukcije prenosa iz akumulatora (STORE), aritmetička instrukcija oduzimanja (SUB), logička instrukcija logička suma (OR), instrukcija aritmetičkog pomeranja ulevo za jedno mesto (ASL) i instrukcija безусловnog indirektnog skoka (JMPIND). U instrukciji STORE nije dozvoljeno neposredno adresiranje, a u instrukciji JMPIND nije dozvoljeno registarsko direktno i neposredno adresiranje, pa ukoliko se jave ova adresiranja u ovim instrukcijama, instrukcije treba da budu bez dejstva. Dužina instrukcija je 1, 2, ili 3 bajta i zavisi od specificiranog načina adresiranja.

Načini adresiranja su specificirani bitovima 3 i 2 prvog bajta instrukcije i to na sledeći način: 00-neposredno adresiranje, 01-memorijsko direktno adresiranje, 10-registarsko indirektno adresiranje sa pomerajem i 11- registarsko direktno adresiranje. Kod neposrednog adresiranja 16-to bitni operand je dat drugim i trećim bajtom instrukcije, pri čemu je mlađi bajt operanda dat drugim a stariji bajt trećim bajtom. Bitovi 1 i 0 prvog bajta instrukcije se ne koriste. Dužina instrukcija je 3 bajta. Kod memorijskog direktnog adresiranja 16-to bitna adresa memorijske lokacije je data drugim i trećim bajtom instrukcije, pri čemu je mlađi bajt adrese dat drugim a stariji bajt trećim bajtom. Bitovi 1 i 0 prvog bajta instrukcije se ne koriste. Dužina instrukcija je 3 bajta. Kod registarskog indirektnog adresiranja sa pomerajem 8-mo bitni pomeraj je celobrojna veličina sa znakom u drugom komplementu data drugim bajtom

instrukcije. Bitovi 1 i 0 prvog bajta instrukcije se koriste za adresiranje jednog od registara opšte namene R0 do R3. Dužina instrukcija je 2 bajta. Kod registarskog direktnog adresiranja bitovi 1 i 0 prvog bajta instrukcije se koriste za adresiranje jednog od registara opšte namene R0 do R3. Dužina instrukcija je 1 bajt.

Stek raste prema nižim memorijskim lokacijama, a registar SP ukazuje na zadnu zauzetu memorijsku lokaciju.

Zahtevi za prekid dolaze od 4 ulazno/izlazna uređaja po linijama označenim od 0 do 3. Po liniji 0 stiže zahtev za prekid najnižeg, a po liniji 3 najvišeg prioriteta. Broj linije najvišeg prioriteta po kojoj je stigao zahtev za prekid nalazi se u binarnom obliku u registru BRU dužine 2 razreda. Adrese prekidnih rutina 4 ulazno/izlazna uređaja koji po linijama označenim od 0 do 3 šalju zahteve za prekid nalaze se u ulazima 0 do 3 tabele sa adresama prekidnih rutina. Adrese dužine 16 bita zauzimaju po dve susedne memorijske lokacije, pri čemu se mlađi bajt nalazi na nižoj a stariji bajt na višoj adresi. Sadržaj registra BRU predstavlja broj ulaza u tabelu sa adresama prekidnih rutina. Početna adresa tabele sa adresama prekidnih rutina se nalazi u registru IVTP dužine 2 bajta. U okviru hardverskog dela opsluživanja zahteva za prekid na stek sa stavljaju samo registri PC i PSW.

#### ZADATAK

Nacrtati i objasniti dijagram toka faza izvršavanja instrukcije i to: faze čitanja instrukcije, faze formiranja adrese i čitanja operanda, faza izvršavanja operacija LOAD, STORE, PUSH, POP, SUB, OR, ASL, BNZ, JMP, JMPIND, JSR, RTS i RTI i faze opsluživanja zahteva za prekid.

Isprojektovati za dati procesor operacionu jedinicu realizovanu sa direktnim vezama i upravljačke jedinice ožičene realizacije bez i sa spajanjem koraka i mikroprogramske realizacije i horizontalnim kodiranjem upravljačkih signala sa dva tipa i jednim tipom mikroinstrukcija.


## 2 DIJAGRAM TOKA

# IZVRŠAVANJA INSTRUKCIJA

U ovoj glavi se daje dijagram toka faza izvršavanja instrukcije i to: čitanje instrukcije (slika 1.a), formiranje adrese i čitanje operanda (slika 1.b), izvršavanje operacija (slika 1.c) i opsluživanje prekida (slika 1.d).

### *čitanje instrukcije (slika 1.a)*

Instrukcija se čita iz memorije počev od adrese na koju ukazuju trenutka vrednost programskog brojača PC. Čita se reč po reč i posle svake pročitane reči vrednost PC se inkrementira. Pročitane reči instrukcije se smeštaju u registre IR1, IR2 i IR3 koji čine prihvatni registar instrukcije IR. Broj pročitanih reči zavisi od instrukcije. Bezadresne instrukcije sadrže samo kod operacije, pa zato treba pročitati samo jednu reč. Ove instrukcije ne prolaze kroz fazu *formiranje adrese i čitanje operanda*, pa zato posle čitanja jedne reči treba odmah preći na fazu *izvršavanje operacija*. Instrukcije skoka sadrže kod operacije i adresu skoka, pa zato treba pročitati nekoliko reči i to prvu reč koja sadrži kod operacije i drugu i nekoliko sledećih nekoliko reči specificiraju adresu skoka. Ove instrukcije, takođe, ne prolaze kroz fazu *formiranje adrese i čitanje operanda*, pa zato posle čitanja odgovarajućeg broja reči treba odmah preći na fazu *izvršavanje operacija*. Adresne instrukcije obavezno sadrže jednu, dve ili tri reči i to prvu reč koja specificira kod operacije i specificira način adresiranja i adresu registra opšte namene. Kod registarskog indirektnog adresiranja sa pomerajem dužina instrukcije je dve reči (dva bajta), kod registarskog direktnog adresiranja dužina instrukcija je 1 bajt, kod memorijskog direktnog adresiranja dužina instrukcije je 3 bajta, kao i kod neposrednog adresiranja. Posle čitanja dovoljnog broja reči kod registarskih i memorijskih adresiranja može se preći na *formiranje adrese i čitanje operanda*. Prilikom čitanja reči instrukcije formiraju se signali dužine instrukcije I1, I1', I2', I2 i I3, koji predstavljaju signale logičkih uslova. Ovi signali označavaju da je dužina instrukcije jedna, dve ili tri reči i samo jedan od njih ima aktivnu vrednost. U slučaju bezadresnih instrukcija posle čitanja prve reči koja sadrži kod operacije treba da se formira aktivna vrednost signala I1. U slučaju instrukcija skoka treba posle čitanja prve reči koja sadrži kod operacije da se formira aktivna vrednost signala jednog od signala dužine instrukcije. Ako je, na primer, dužina instrukcije skoka tri reči signal I3 treba da bude aktivan a ostali signali dužina instrukcije neaktivni. U slučaju adresnih instrukcija treba posle čitanja prve reči koja sadrži kod operacije da se formira neaktivna vrednost signala I1, I2 i I3. Nakon pročitane prve reči zna se koji način adresiranja se koristi. Ako je u pitanju registarsko adresiranje zna se koji registar se koristi. Ako je, na primer, dužina adresnih instrukcija sa memorijskim adresiranjima tri reči, svi signali dužine instrukcije treba da budu neaktivni.



Slika 1.a Dijagram toka – faza čitanje instrukcije

Obavezno se čita prva reč instrukcije koja specificira kod operacije. U okviru toga se, najpre, PC prebacuje u MAR i inkrementira sadržaj PC. Iz memorije se, zatim, sa adrese određene sadržajem registra MAR čita reč i upisuje u registar MBR. Sadržaj registra MBR se, na kraju, prebacuje u registar IR<sub>23...16</sub>.

Sada se vrši provera signala logičkog uslova **BEZADRESNE ILI REGISTARSKO DIREKTNO**  $I1 = IR_{23} \cdot IR_{22} \cdot IR_{21} \cdot IR_{20}$  i  $I1' = IR_{19} \cdot IR_{18}$ . Ukoliko se radi o bezadresnoj instrukciji signal I1 je aktivan, pa se prelazi na korak 4 i fazu *izvršavanje operacije* (slika 1.c). Ukoliko se radi o registarsko direktnom adresiranju signal I1' je aktivan, pa se prelazi na korak 2 i fazu *formiranje adrese i čitanje operanda* (slika 1.b). Ukoliko se radi o instrukcijama skoka ili adresnim instrukcijama signali I1 i I1' su neaktivni, pa se prelazi na čitanje druge reči instrukcije. Čitanje druge reči instrukcije se realizuje na sličan način kao i čitanje prve reči instrukcije. Druga reč instrukcije se upisuje u registar IR<sub>15...8</sub>.

Sada se vrši provera signala logičkog uslova **BNZ ILI REG IND POM**  $I2 = IR_{23} \cdot IR_{22} \cdot IR_{21} \cdot IR_{20}$  i  $I2' = IR_{19} \cdot \overline{IR_{18}}$ . Ukoliko se radi o instrukciji uslovnog skoka ukoliko je rezultat nije nula signal I2 je aktivan, pa se prelazi na korak 4 i fazu *izvršavanje operacije* (slika 1.c). Ukoliko se radi o registarsko indirektnom adresiranju sa pomerajem signal I2' je aktivan, pa se prelazi na korak 2 i fazu *formiranje adrese i čitanje operanda* (slika 1.b). Ukoliko se radi o instrukcijama skoka ili adresnim instrukcijama signali I2 i I2' su neaktivni, pa se prelazi na čitanje treće reči instrukcije. Čitanje treće reči instrukcije se realizuje na isti način kao i čitanje prve i druge reči instrukcije. Treća reč instrukcije se upisuje u registar IR<sub>7...0</sub>.

Sada se vrši provera signala logičkog uslova **JUMP**  $I3 = \overline{IR_{23}} \cdot \overline{IR_{22}} \cdot \overline{IR_{21}} \cdot \overline{IR_{20}}$ . Ukoliko se radi o instrukciji skoka signal I3 je aktivan, pa se prelazi na korak 4 i fazu *izvršavanje operacije* (slika 1.c). Ukoliko se radi o adresnoj instrukciji sa nekim od memorijskih adresiranja čija signal I3 je neaktivan, pa se prelazi na korak 2 i fazu *formiranje adrese i čitanje operanda* (slika 1.b).


Sada se vrši provera signala logičkog uslova **JUMP**  $I3 = \overline{IR_{23}} \cdot \overline{IR_{22}} \cdot \overline{IR_{21}} \cdot \overline{IR_{20}}$ . Ukoliko se radi o instrukciji skoka signal I3 je aktivan, pa se prelazi na korak 4 i fazu *izvršavanje operacije* (slika 1.c). Ukoliko se radi o adresnoj instrukciji sa nekim od memorijskih adresiranja čija signal I3 je neaktivan, pa se prelazi na korak 2 i fazu *formiranje adrese i čitanje operanda* (slika 1.b).

*formiranje adrese i čitanje operanda (slika 1.b)*

Formiranje adrese i čitanje operanda se realizuje samo za adresne instrukcije i to od koraka 2 po posebnom algoritmu za svaki od načina adresiranja prolaskom kroz odgovarajuće korake.



Na početku se realizuje višestruki uslovni skok na jedan od dijagrama toka na osnovu toga koji je od signala logičkih uslova načina adresiranja aktivan. Aktivna vrednost jednog od signala načina adresiranja dirreg, dirmem, indregpom i immed određuje da je specificirano registarsko direktno adresiranje, memorijsko direktno adresiranje, registarsko indirektno adresiranje sa pomerajem i neposredno adresiranje respektivno. 7..0



Slika 1.b Dijagram toka – faza formiranje adrese i čitanje operanda

Ukoliko je signal  $\text{dirreg} = \overline{\text{IR}}_{19} \text{IR}_{18}$  aktivan, radi se o registarskom direktnom adresiranju. Operand je tada u registru opšte namene  $R_i$  određenom vrednošću bitova 1 i 0 prve reči instrukcijskog registra IR. Selektovani registar opšte namene  $R_i$  se prebacuje u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal  $\text{dirmem} = \overline{\text{IR}}_{19} \text{IR}_{18}$  aktivan, radi se o memorijskom direktnom adresiranju. Operand je tada u memoriji na adresi koja se nalazi u razredima IR2 i IR3 označenim sa IR\_DA čiji se sadržaj prebacuje u registar MAR i prelazi na korak 4 počev od koga se, na već opisani način, za sve operacije, sem operacije STORE, čita operand i smešta u

registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal  $\text{indregpom} = \overline{\text{IR}}_{19} \cdot \overline{\text{IR}}_{18}$  aktivan, radi se o registarskom indirektnom adresiranju sa pomerajem. Operand je tada u memoriji na adresi koja se dobija sabiranjem sadržaja registra opšte namene  $R_i$  određenog vrednošću druge grupe bitova druge reči instrukcije iz registra IR2 i 8-mo bitnog pomeraja koji je celobrojna veličina sa znakom u drugom komplementu data drugim bajtom instrukcije. Dobijena adresa se prebacuje u registar MAR i prelazi na korak 4 počev od koga se, na već opisani način, za sve operacije, sem operacije STORE, čita operand i smešta u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 5 i fazu *izvršavanje operacija* (slika 1.c).

Ukoliko je signal  $\text{immed} = \overline{\text{IR}}_{19} \cdot \overline{\text{IR}}_{18}$  aktivan, radi se o neposrednom adresiranju. Operand se tada nalazi u registrima IR2 i IR3 označenim sa  $\text{IR\_DA}$ , čiji se sadržaj prebacuje u registar B. Time je završena faza *formiranje adrese i čitanje operanda* i prelazi se na korak 4 i fazu *izvršavanje operacija* (slika 1.c).

*izvršavanje operacija (slika 1.c)*

Izvršavanje operacija se realizuje počev od koraka 4 po posebnom algoritmu za svaku od navedenih operacija prolaskom kroz odgovarajuće korake. Na početku se realizuje višestruki uslovni skok na jedan od dijagrama toka na osnovu toga koji je od signala logičkih uslova operacija aktivan. Aktivna vrednost jednog od signala operacija LOAD, STORE, SUB, OR, ASL, BNZ, JMP, JSR, JMPIND, RTI, RTS, PUSH ili POP određuje da je specificirana operacija prenosa u akumulator, operacija prenosa iz akumulatora, aritmetička operacija oduzimanja, logička operacija logičkog sabiranja, operacija aritmetičkog pomeranja ulevo za jedno mesto, operacija uslovnog skoka ukoliko rezultat nije nula, operacija bezuslovnog skoka, operacija skoka na potprograma, operacija bezuslovnog skoka u odnosu na pomeraj, operacija povratka iz prekidne rutine, operacija povratka iz potprograma, operacija stavljanja na stek i operacija skidanja sa steka, respektivno.

Ukoliko je signal LOAD aktivan, sadržaj registra B se prebacuje u registar akumulatora A. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).


Ukoliko je signal STORE aktivan, sadržaj registra akumulatora A se prebacuje u registar opšte namene  $R_i$  određen vrednošću bitova 1 i 0 prve reči instrukcije iz registra IR1, ukoliko je specificirano direktno registarsko adresiranje ili u memorijsku lokaciju, čija se adresa nalazi u registru MAR, ukoliko je specificirano memorijsko direktno adresiranje. Neposredno adresiranje nije dozvoljeno za odredišni operand i zato se uzima da se u slučaju da se u instrukciji STORE pojavi neposredno adresiranje, faza izvršavanja ove operacije preskače, čime se ova instrukcija pretvara u instrukciju bez dejstva. S toga se proverava da li je signal  $\text{immed}$  aktivan. Ukoliko jeste, specificirano je neposredno adresiranje, pa se faza *izvršavanja operacija* završava i prelazi na korak 5 i fazu *opsluživanje prekida* (slika 1.d). Ukoliko je signal  $\text{immed}$  neaktivan, proverava se da li je signal  $\text{regdir}$  aktivan. Ukoliko jeste, registarsko direktno adresiranje je specificirano, pa se sadržaj registra A upisuje u registar opšte namene  $R_i$  određen vrednošću bitova 1 i 0 prve reči instrukcije iz registra IR1 i prelazi na korak 5 i fazu *opsluživanje prekida* (slika 1.d). Ukoliko nije, memorijsko direktno adresiranje je specificirano, pa se sadržaj registra A prebacuje u registar MBR i upisuje u memorijsku lokaciju određenu sadržajem registra MAR. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).


Ukoliko je signal SUB aktivan, oduzimaju se sadržaji registara A i B i rezultat upisuje u registar A. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal OR aktivan, logička ILI operacija se realizuje nad sadržajima registara A i B i rezultat upisuje u registar A. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal ASL aktivan, sadržaj B se aritmetički pomera ulevo za jedno mesto i upisuje u registar A. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal BNZ aktivan, uslovni skok na osnovu vrednosti signala logičkog uslova rezultata operacija neq se realizuje. Signali logičkih uslova rezultata operacija eql (rezultat nula), neq (rezultat nije nula), gtr (rezultat veći od nule), lss (rezultat manji od nule) itd. se formiraju na osnovu vrednosti indikatora N, Z, C i V registra programske statusne reči PSW. Signal rezultata operacija neq ima vrednost 1 ukoliko je rezultat zadnje izvršene instrukcije je različit od 0 i vrednost 0 ukoliko je rezultat zadnje izvršene instrukcije jednak 0. Ukoliko je signal neq 0, uslov za skok nije ispunjen. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d). Ukoliko je signal neq 1, uslov za skok je ispunjen, najpre se vrsi prosirivanje jer se 16bitni podatak(sadržaj PC) sabira sa 8bitnim pomerajem datim drugim bajtom instrukcije. U tu svhu vrsimo proveru bita IR15. Ako je on 1 PC sabiramo sa 11111111IR15..8, a ako je 0 onda sa 00000000IR15..8. U fazi dohvatanja operanda smo u registar B dovukli adresu sa koje treba procitati adresu sledece instrukcije. Zato registar B saljemo u MAR i zatim sadržaj memorijskih lokacije M[MAR] i M[MAR+1] preko pomocnog registra MBR upisujemo u PC kao adresu sledece instrukcije. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).





Slika 1.c Dijagram toka – faza izvršavanje operacija

Ukoliko je signal JMP aktivan, безусловni skok se realizuje. Sadržaj registara IR2 i IR3 označeni sa  $IR_{15..0}$ , koji predstavlja adresu skoka, upisuje se u registar PC. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal JSR aktivan, skok na potprogram se realizuje. U okviru toga se sadržaj registra PC stavlja na stek. Najpre se dekrementira registar SP, a zatim se prebacuje sadržaj tog registra u registar MAR i prebacuje sadržaj registra PC (stariji bajt) u registar MBR. Zatim se sadržaj registra MBR upisuje u memorijsku lokaciju određenu sadržajem registra MAR. Potom se isto uradi sa mlađim bajtom registra PC. Na kraju se sadržaj registara IR2 i IR3 označeni sa  $IR_{15..8}$ , koji predstavlja adresu skoka, upisuje se u registar PC. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na poslednju popunjenu lokaciju. S toga se prilikom upisa na stek, prvo sadržaj registra SP dekrementira i posle toga prebacuje u registar MAR. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal JMPIND aktivan, instrukcija безусловnog indirektnog skoka se realizuje. Sadržaj registra B, koji predstavlja adresu skoka, upisuje se u registar PC. Neposredno adresiranje nije dozvoljeno za odredišni operand i zato se uzima da se u slučaju da se u instrukciji JMPIND pojavi neposredno adresiranje, faza izvršavanja ove operacije preskače, čime se ova instrukcija pretvara u instrukciju bez dejstva. S toga se proverava da li je signal immed aktivan. Ukoliko jeste, specificirano je neposredno adresiranje, pa se faza *izvršavanja operacija* završava i prelazi na korak 5 i fazu *opsluživanje prekida* (slika 1.d). Ukoliko je signal immed neaktivan, proverava se da li je signal regdir aktivan. Registarsko direktno adresiranje nije dozvoljeno za odredišni operand i zato se uzima da se u slučaju da se u instrukciji JMPIND pojavi registarsko direktno adresiranje, faza izvršavanja ove operacije preskače, čime se ova instrukcija pretvara u instrukciju bez dejstva. S toga se proverava da li je signal regdir aktivan. Ukoliko jeste, specificirano je registarsko direktno adresiranje, pa se faza *izvršavanja operacija* završava i prelazi na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal RTI aktivan, povratak iz prekidne rutine se realizuje. U okviru toga se sadržajima sa steka restauriraju sadržaji registara PSW i PC. Najpre se sadržaj registra SP prebacuje u registar MAR i inkrementira sadržaj registra SP. Zatim se iz memorijske lokacije određene sadržajem registra MAR čita sadržaj i upisuje u registar MBR. Na kraju se sadržaj registra MBR upisuje u registar PSW. Na isti način se sa steka čita još jedna reč i upisuje u registar PC. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na poslednju popunjenu lokaciju. S toga se prilikom čitanja sadržaja sa steka, prvo prebacuje sadržaj registra SP u registar MAR i posle toga inkrementira sadržaj registra SP. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).


Ukoliko je signal RTS aktivan, povratak iz potprograma se realizuje. U okviru toga se sadržajem sa steka restaurira sadržaj registra PC. Ovo se realizuje na identičan kao i u slučaju instrukcije RTI. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal POP aktivan, skidanje sa steka se realizuje. U okviru toga se sadržaj sa steka upisuje u akumulator. Najpre se sadržaj registra SP prebacuje u registar MAR. Zatim se iz memorijske lokacije određene sadržajem registra MAR čita sadržaj i upisuje u registar MBR, pa se inkrementira sadržaj registra SP. Na kraju se sadržaj registra MBR upisuje u niži razred registara ACC. Na isti način se sa steka čita još jedna reč i upisuje u viši razred registara ACC. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na poslednju zauzetu lokaciju. S toga se prilikom čitanja sadržaja sa steka, prvo prebacuje u registar MAR i posle toga inkrementira sadržaj registra SP. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

Ukoliko je signal PUSH aktivan, stavljanje na stek se realizuje. U okviru toga se sadržaj registra ACC stavlja na stek. Najpre se dekrementira sadržaj registra SP, prebacuje sadržaj registra SP u registar MAR, i prebacuje sadržaj viši bajt registra ACC u registar MBR. Zatim se sadržaj registra MBR upisuje u memorijsku lokaciju određenu sadržajem registra MAR. Na isti način se niži bajt registara ACC stavlja na stek. Treba uočiti da stek raste prema nižim lokacijama i da registar SP ukazuje na poslednju zauzetu lokaciju. S toga se prilikom čitanja sadržaja sa steka, prvo prebacuje u registar MAR i posle toga inkrementira sadržaj registra SP. Time je završena faza *izvršavanje operacija* i prelazi se na korak 5 i fazu *opsluživanje prekida* (slika 1.d).

*opsluživanje prekida (slika 1.d)*

Opsluživanje prekida se realizuje počev od koraka 5.



Slika 1.d Dijagram toka – faza opsluživanje prekida

Faza *opsluživanje prekida* je time završena i prelazi se na korak 1 i fazu *čitanje instrukcije* (slika 1.a).

Treba uočiti da se javljaju dve situacije vezane za vrednost registra PC po završetku faze *opsluživanje prekida* i prelaska na korak 1 i fazu *čitanje instrukcije* (slika 1.a). Ukoliko je signal PREKID bio 0, u registru PC je adresa prve sledeće instrukcije posle instrukcije koja je izvršena. Ukoliko je signal PREKID bio 1, u registru PC je adresa prve instrukcije prekidne rutine.

Ukoliko je signal PREKID 0, u toku izvršavanja prethodnih faza nije došlo do generisanja signala prekida, pa se faza *opsluživanje prekida* završava i prelazi se na korak 1 i fazu *čitanje instrukcije* (slika 1.a).

Ukoliko je signal PREKID 1, u toku izvršavanja prethodnih faza došlo je do generisanja signala prekida, pa se prelazi na korake u okviru kojih se na steku najpre čuvaju sadržaji registara PC i PSW i potom utvrđuje adresa prekidne rutine i upisuje u registar PC. Čuvanje sadržaja registra PC na steku se realizuje na identičan način kao i u slučaju instrukcije JSR. Na isti način se na stek stavlja i sadržaj registra PSW. Adrese prekidnih rutina se nalaze u ulazima tabele sa adresama prekidnih rutina. Broj ulaza u tabelu je dat sadržajem registra BR, a početna adresa tabele sadržajem registra IVTP. Najpre se sadržaj registra BR prebacuje u registar B, pa se sadržaj registra B pomeranjem ulevo za jedno mesto množi sa dva. Time se broj ulaza pretvara u pomeraj. Potom se sabiranjem sadržaja registara IVTP i B i smeštanjem u registar MAR dobija adresa na kojoj se nalazi adresa prekidne rutine. Sa te i sledeće adrese iz memorije se čitaju dva bajta i upisuju u registar PC.

# 3 OPERACIONA JEDINICA

Operacione jedinice procesora identične arhitekture mogu da budu realizovane na više različitih načina. Najčešće se sreću realizacije operacionih jedinica kod kojih su prekidačke mreže povezane direktno i pomoću jedne, dve i tri interne magistrale. U ovom odeljku se daju realizacija operacione jedinice sa direktnim vezama kroz prikaz strukturne šeme i sekvenca upravljačkih signala po koracima.

## 3.1 STRUKTURA OPERACIONE JEDINICE

---

Struktura operacione jedinice sa direktnim vezama je data na slici 2.

Operaciona jedinica je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova upravljačke jedinice.

Pri realizaciji operacione jedinice koriste se sledeći 16-bitni registri: programski brojač PC, adresni registar memorije MAR, akumulator ACC, prihvatni registar podatka B, registri opšte name R0, R1, R2 i R3, ukazivač na vrh steka SP, ukazivač na tabelu sa adresama prekidnih rutina IVTP, pomoćni registar D, izlaz iz ALU Z i 8-bitni registri: programska statusna reč PSW, prihvatni registar podatka memorije MBR, pomoćni registri POM1, POM2. Dvobitni registar BR i trobitni registar IR.

PC je brojački registar koji se naziva programski brojač. Njegov sadržaj se koristi kao adresa memorijske lokacije sa koje treba čitati binarnu reč koja se interpretira kao instrukcija. S obzirom da su binarne reči koje se interpretiraju kao instrukcije smeštene jedna iza druge u memorijskim lokacijama i da stoga treba da se čitaju sekvencijalno, sadržaj programskog brojača PC se, najpre, koristi kao adresa memorijske lokacije sa koje se čita binarna reč, pa se, zatim, njegov sadržaj inkrementira. Registar PC<sub>15...0</sub> je 16-to razredni programski brojač čiji sadržaj predstavlja adresu memorijske lokacije počev od koje treba pročitati jedan do četiri bajta instrukcije. Sadržaj registra PC<sub>15...0</sub> se inkrementira generisanjem aktivne vrednosti signala **incPC**. Ovo se koristi prilikom čitanja svakog bajta instrukcije koji se nalaze u susednim 8-mo bitnim lokacijama. Sadržaj registra PC<sub>15...0</sub> se koristi i za formiranje adrese memorijske lokacije kada se za adresiranje operanda koristi PC relativno adresiranje. U programski brojač se može vršiti upis kako iz memorije preko registara POM1 i POM2 (odnosno spoja dve reči registra MBR), tako i iz izlaza aritmeticko-logičke jedinice tj. njenog prihvatnog registra Z i direktno čitanjem instrukcije, odnosno, odredišta u instrukcijama skoka.

MAR je adresni registar memorije. U registar MAR se smešta sadržaj koji predstavlja adresu memorijske lokacije sa koje treba pročitati ili u koju treba upisati binarnu reč. Sadržaj registra MAR se vodi na adresne linije memorije, a u njega se vrši upis iz registara B, Z, PC, MBR, IR\_DA itd.

MBR je prihvatni registar podatka memorije. U registar MBR se smešta sadržaj koji je pročitao iz memorijske lokacije i koji dolazi sa izlaznih linija podataka memorije. U registar MBR se smešta sadržaj koji treba upisati u memorijsku lokaciju. Sadržaj registra MBR se vodi na ulazne linije podataka memorije, a na njegovom ulazu se nalazi multiplekser za propuštanje određenih podataka.

Na ulazne linije aritmeticko-logičke jedinice dovodi se izlazi registara: ACC, RS\_RC, ITVP, PC, B, IR\_DA, BR, DA i na osnovu multipleksa MX i MY se u registre X i Y respektivno se propusta odgovarajuća vrednost.

ACC - Na ulazu u akumulator ACC ima multiplekser na onov koga se u akumulator propusta izlaz iz aritmeticko-logičke jedinice Z, prihvatni registar B i pomoćni registri POM1 i POM2.

R0, R1, R2, R3 su pomoćni registri opšte namene.

B - Na ulazu u prihvatni registrar B takodje postoji multiplekser i na osnovu njega se propustaju vrednosti RS\_RC, MBR, IR\_DA, POM1 i POM2.

RS\_RC je registar koji služi da se na osnovu bitova iz IR ako se radi o registarskom adresiranju odredi koji registar se koristi, i na osnovu multipleksera na njegovom ulazu može da se upiše vrednost iz ACC ili B.

PSW je registar programske statusne reci. U njemu se na određenim pozicijama čuvaju biti indikatori statusa. Neki od njih su i biti N, Z, V, C koji sadrže informaciju o prethodno izvršenoj operaciji: da li je dobijena negativna vrednost pri izračunavanju, da li je dobijena nulta vrednost kao rezultat, da li je došlo do prekoračenja i sl. U slučaju skoka na prekidnu rutinu njegova vrednost se čuva na steku jer ta vrednost zajedno sa vrednošću registra PC pretstavlja trenutni kontekst rada, i pri povratku prethodni kontekst mora biti restauriran. Stoga se na njegov ulaz dovodi vrednost MBR prihvatnog registra podataka iz memorije. Vrednost registra može biti i rezultat nekog izračunavanja, kao što je ranije navedeno, te se mora formirati u kombinacionoj mreži označenoj kao "Formiranje vrednosti". Izlaz registra se vodi na ulaz registra MBR, odnosno, na multiplekser MX1.

POM1 i POM2 služe da bi se formirao šesnaestobitni ulaz u određene multipleksere, jer je MBR osmобitан, a adresa je šesnaestobitna pa se na ulaz POM1 dovede viših osam bita, a na POM2 nižih osam bita.

D registar je šesnaestobitni pomeraj. Na njegov ulaz se dovodi osmобitni pomeraj IR2 i preostalih osam viših bita se popunjava bitom IR15 jer je upitanju pomeraj sa znakom. Pomoćni regi-birnim registar D se koristi za prihvatanje 8-bitnog pomeraja u slučaju registarskog indirektnog adresiranja sa 8-bitnim pomerajem. Kako se taj pomeraj treba sabrati sa vrednošću specificiranog registra, operacija sabiranja se obavlja u aritmeticko-logickoj jedinici. Pošto su ulazi ALU jedinice 16-bitne veličine, potrebno je vrednost pomeraja proširiti, vodeći računa o algebarskom znaku pomeraja. Zbog toga je registar D 16-bitni i prvih osam bitova ulaza predstavljaju znak pomeraja, odnosno bit IR15 posto je pomeraj određen drugom rečju prihvatnog registra IR.

IVTP registar čuva pokazivač na početak *Interrupt Vector* tabele u kojoj se čuvaju adrese prekidnih rutina. Izlaz ovog registra se vodi na ulaz aritmeticko-logicke jedinice u kojoj će se u slučaju prekida, sabiranjem vrednosti ovog registra i broja ulaza, dobiti odgovarajuća adresa prekidne rutine. Na ulaz IVT registra dovodi se vrednost akumulatora.

Sa IR je trobajtni prihvatni registar instrukcije. U registar IR se smešta sadržaj registra MBR pročitан sa memorijske lokacije čija je adresa određena sadržajem registra PC, na taj način je iz memorije učitana naredna instrukcija za izvršavanje. Binarnu reč u registru IR treba interpretirati saglasno formatu instrukcije. Registri IR0, IR1, IR2 su 8-mo razredni registri koji formiraju razrede 23...16, 15...8 i 7...0, respektivno, prihvatnog registra instrukcije IR23...0. Instrukcije mogu, u zavisnosti od formata instrukcije, da budu dužine 1,2 ili 3 bajta. Razredi IR23...16 se uvek čitaju i njihov sadržaj predstavlja kod operacije. Broj preostalih razreda koji se čita zavisi od koda operacije, a u slučaju aritmetičkih i logičkih operacija, i od načina adresiranja i njihov sadržaj ima različito značenje.


IR\_JA (Jump Address) predstavlja adresu skoka koja se formira na osnovu registara IR1 i IR2.

IR\_DA (Data) Podatak koji se koristi pri izvršavanju određenih instrukcija.

SP registar je pokazivač na poslednju popunjenu memorijsku lokaciju na vrhu steka. Inkrementira se ili dekrementira u zavisnosti da li se stavlja ili skida sa steka. Pošto stek pokazuje na poslednju zauzetu memorijsku lokaciju i raste prema nižim memorijskim lokacijama nakon dekrementiranja podatak se smešta na stek. Pri skidanju sa steka scenario je suprotan, odnosno prvo skidamo podatak sa steka, a potom vrsimo inkrementiranje registra SP. Na ulaz registra se dovodi vrednost čuvana u akumulatoru ACC, a njegov izlaz se naravno dovodi na multiplekser i potom u registar MAR, gde će se sačuvati adresa memorijske lokacije sa koje se čita ili na koju se vrši upis.

BR je registar u koji se smešta broj ulaza u IV tabelu, na osnovu čega se određuje adresa prekidne rutine.





Slika 2 Operaciona jedinica sa direktnim vezama

### 3.2 SEKVENCA UPRAVLJAČKIH SIGNALA PO KORACIMA

Sekvenca upravljačkih signala po koracima se formira na osnovu dijagrama toka izvršavanja instrukcije za operacionu jedinicu sa direktnim vezama. Sekvenca upravljačkih signala po koracima sadrži korake u kojima se generišu upravljački signali operacione jedinice radi realizacije mikrooperacija predstavljenih operacionim blokovima u dijagramu toka i korake u kojima se realizuju grananja predstavljena uslovnim blokovima u dijagramu toka. Koraci u kojima se generišu upravljački signali operacione jedinice nazivaju se operacioni koraci, dok se koraci u kojima se realizuju grananja nazivaju upravljački koraci. U ovom odeljku su date dve sekvence upravljačkih signala po koracima i to sekvenca bez spajanja operacionih i upravljačkih koraka i sekvenca sa spajanjem operacionih i upravljačkih koraka (tabela 2).

Sekvenca upravljačkih signala operacione jedinice bez spajanja operacionih i upravljačkih koraka data je u tabeli 1. U sekvenci se koriste iskazi za signale i skokove. Iskazi za signale su oblika

**signali.**

Ovaj iskaz sadrži spisak upravljačkih signala operacione jedinice i određuje koji se signali bezuslovno generišu. Iskazi za skokove su oblika

*br step<sub>A</sub>,*

*br (if **uslov** then step<sub>A</sub>) i*

*br (case (**uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub>) then (**uslov**<sub>1</sub>, step<sub>A1</sub>), ..., (**uslov**<sub>n</sub>, step<sub>An</sub>)).*

Prvi iskaz sadrži korak step<sub>A</sub> na koji treba bezuslovno preći i u daljem tekstu se referiše kao bezuslovni skok. Drugi iskaz sadrži signal **uslov** i korak step<sub>A</sub> i određuje korak step<sub>A</sub> na koji treba preći ukoliko signal **uslov** ima aktivnu vrednost i u daljem tekstu se referiše kao uslovni skok. Treći iskaz sadrži signale **uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub> i korake step<sub>A1</sub>, ..., step<sub>An</sub> i određuje na koji od koraka step<sub>A1</sub>, ..., step<sub>An</sub> treba preći u zavisnosti od toga koji od signala **uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub> ima aktivnu vrednost i u daljem tekstu se referiše kao višestruki uslovni skok.

Tabela 1 Sekvenca upravljačkih signala po koracima bez spajanja operacionih i upravljačkih koraka

! Čitanje instrukcije !

! U koraku step<sub>00</sub> radi se učitavanje adrese u MAR sa koje se čita prvi bajt instrukcije i u istom taktu se radi povećavanje brojača PC za 1. U narednom koraku se iz memorije na osnovu registra MAR učitava u registar MBR podatak koji predstavlja prvi bajt instrukcije, zatim se taj podatak upisuje u IR1 (korak step<sub>02</sub>). U naredna dva koraka vrši se provera uslova: I1 i I1'. Ako je I1 aktivan završeno je čitanje instrukcije i ide se na fazu izvršavanja instrukcije. Ukoliko je I1' aktivan završeno je čitanje instrukcije i ide se na fazu formiranja adrese i čitanje operanda. Ukoliko nijedan od ova dva signala nije aktivan čita se još jedan bajt. U naredna dva koraka vrši se provera uslova: I2 i I2'. Ako je I2 aktivan završeno je čitanje instrukcije i ide se na fazu izvršavanja instrukcije. Ukoliko je I2' aktivan završeno je čitanje instrukcije i ide se na fazu formiranja adrese i čitanje operanda. Ukoliko nijedan od ova dva signala nije aktivan čita se još jedan bajt. Zatim se proverava signal logičkog uslova I3 i ukoliko je on aktivan prelazi se na fazu izvršavanja instrukcije, a ukoliko je neaktivan ide se na fazu formiranja adrese i čitanje operanda !

step<sub>00</sub> **ldMAR, incPC;**  
step<sub>01</sub> **ldMBR;**  
step<sub>02</sub> **ldIR1;**  
step<sub>03</sub> *br (if I1 then step<sub>20</sub>);*  
step<sub>04</sub> *br (if I1' then step<sub>0E</sub>);*  
step<sub>05</sub> **ldMAR, incPC;**  
step<sub>06</sub> **ldMBR;**  
step<sub>07</sub> **ldIR2;**  
step<sub>08</sub> *br (if I2 then step<sub>20</sub>);*

```

step09  br (if 12' then step0E);
step0A  ldMAR, incPC;
step0B  ldMBR;
step0C  ldIR3;
step0D  br (if 13 then step20);

```

! Formiranje adrese i čitanje operanda !

! U korak step<sub>0E</sub> se dolazi iz koraka step<sub>04</sub>, step<sub>09</sub> ili step<sub>0D</sub> ukoliko se radi o instrukcijama dužine jedan, dva ili tri bajta koje zahtevaju da se do operanda dođe saglasno specificiranom načinu adresiranja. U slučaju adresiranja kod kojih se operand nalazi u nekom od registara opšte namene ili u samoj instrukciji, ova faza se svodi na prebacivanje operanda u odgovarajući registar. U slučaju adresiranja kod kojih se operand nalazi u memoriji, ova faza se sastoji od koraka u kojima se prvo formira adresa operanda u memoriji i zatim čita operand. U slučaju nekog od adresiranja kod kojih se operand upisuje u memoriju, u ovoj fazi se samo formira adresa operanda u registru MAR<sub>15...0</sub>, pa se prelazi na fazu izvršavanje operacije u kojoj se operand upisuje u memoriju na formiranoj adresi. U koraku step<sub>0E</sub> se realizuje višestruki uslovni skok na jedan od koraka step<sub>0F</sub>, step<sub>12</sub>, step<sub>14</sub> i step<sub>1F</sub> u zavisnosti od toga koji od signala adresiranja **dirreg**, **dirmem**, **indregpom**, **immed** ima aktivnu vrednost. !

```

step0E  br (case (dirreg, dirmem, indregpom, immed) then
          (dirreg, step0F), (dirmem, step12), (indregpom, step14), (immed, step1F));

```

! Direktno registarsko !

! U korak step<sub>0F</sub> se dolazi iz step<sub>0E</sub> ukoliko je signal za registarsko direktno adresiranje **dirreg** aktivan. Prvo se operand učita u **RSRC** (prihvatni registar), a zatim se upiše u registar B i skače se na fazu izvršavanja instrukcije !

```

step0F  ldRSRC;
step10  ldB;
step11  br step20;

```

! Direktno memorijsko !

! U korak step<sub>12</sub> se dolazi iz step<sub>0E</sub> ukoliko je signal za memorijsko direktno adresiranje **dirmem** aktivan. Signalom **mxMAR<sub>1</sub>** se sadržaj registra IRL<sub>15...0</sub> propušta kroz multiplekser i signalom **ldMAR** upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj memorijskog direktnog adresiranja !

```

step12  mxMAR1, ldMAR;
step13  br step18;

```

! Indirektno registarsko sa pomerajem !

! U korak step<sub>14</sub> se dolazi iz step<sub>0E</sub> ukoliko je signal za registarsko indirektno adresiranje sa pomerajem **indregpom** aktivan. Signalima **mxX<sub>0</sub>**, **mxY<sub>0</sub>** i **mxY<sub>1</sub>** se najpre kroz multipleksere i na ulaze aritmetičko logucike jedinice propuštaju adresirani registar opšte namene i osmobiitni pomeraj iz D registra, zatim se signalom **mxMAR<sub>2</sub>** sadržaj dobijeni sadržaja sa izlaza ALU propušta kroz multiplekser i na kraju signalom **ldMAR** upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj registarsko indirektno adresiranje sa pomerajem !

```

step14  ldRSRC;
step15  mxX0, ldX, mxY0, mxY1, ldY;
step16  add, ldZ;
step17  mxMAR2, ldMAR;

```

! Čitanje operanda za memorijska adresiranja !

! Ako je signal STORE aktivan ide se na korak step<sub>20</sub> (faze izvršavanja instrukcije), u suprotnom se u registar MBR upisuje prvi bajt koji se prosleđuje pomoćnom registru **POM1** i u istom taktu se inkrementira

MAR registar da bi se pripremio za čitanje sledeceg bajta podatka. Zatim se aktivnim vrednostima signala **mxB<sub>1</sub>**, **mxB<sub>0</sub>** i **ldB** propuštaju podaci sa ulaza multipleksera i upisuju u B !

```

step18  br (if STORE then step20);
step19  ldMBR;
step1A  ldPOM1, incMAR;
step1B  ldMBR;
step1C  ldPOM2;
step1D  mxB1, mxB0, ldB;
step1E  br step20;

```

! Neposredno !

! U korak step<sub>1F</sub> se dolazi iz step<sub>0E</sub> ukoliko je signal za neposredno adresiranje **immed** aktivan. U registar **B** se propusta podatak koji se selektovan na osnovu aktivne vrednosti signala **mxB<sub>1</sub>** sa ulaza multipleksera !

```

step1F  mxB1, ldB;

```

! Izvršavanje operacije !

! U korak step<sub>20</sub> se dolazi iz koraka step<sub>03</sub>, step<sub>08</sub>, step<sub>0D</sub>, step<sub>11</sub>, step<sub>1E</sub> i step<sub>1F</sub> radi izvršavanja operacije. U koraku step<sub>20</sub> se realizuje višestruki uslovni skok na jedan od koraka step<sub>21</sub>, step<sub>23</sub>, ..., step<sub>62</sub> u zavisnosti od toga koji od signala operacija **LOAD**, **STORE**, ..., **JMPIND** ima aktivnu vrednost !

```

step20  br (case (LOAD, STORE, SUB, OR, ASL, BNZ, JMP, JSR, RTI, RTS, PUSH, POP,
JMPIND) then
          (LOAD, step21), (STORE, step23),
          (SUB, step2D), (OR, step31), (ASL, step35),
          (BNZ, step39), (JSR, step3E), (JMP, step46), (RTI, step48), (RTS, step4B), (PUSH, step53),
          (POP, step5A), (JMPIND, step62));

```

! **LOAD** !

! U koraku step<sub>21</sub> se vrši upis vrednosti iz registra B u registar ACC pomocu aktivnih signala **mxACC**, **ldACC** i skače se bezuslovno na korak step<sub>66</sub> na fazu opsluživanja prekida !

```

step21  mxACC, ldACC;
step22  br step66;

```

! **STORE** !

! U koraku step<sub>23</sub> se najpre vrši proveravanje o kojem načinu adresiranja se radi. Ako je u pitanju neposredno adresiranje skače se na korak step<sub>66</sub> jer to predstavlja grešku instrukcije. Zatim se proverava da li je specificirano registarsko direktno adresiranje, ako jeste onda se skače na korak step<sub>2A</sub> i u R<sub>i</sub> se upisuje sadržaj akumulatora. U suprotnom se prelazi na naredni korak i na memorijsku lokaciju na koju ukazuje registar MAR se upisuje sadržaj akumulatora. Najpre niži bajt pa zatim i viši bajt !

```

step23  br (if immed then step66);
step24  br (if regdir then step2A);
step25  mxMBR0, ldMBR;
step26  wrMEM;
step27  mxMBR0, mxA, ldMBR, incMAR;
step28  wrMEM;
step29  br step66;
step2A  ldRDST;
step2B  wrGPR;
step2C  br step66;

```

! **SUB** !

! SUB predstavlja operaciju oduzimanja. Na ulaze aritmetičko logičke jedinice se dovedu vrednosti registara ACC i B i upisu u registre X i Y respektivno. Zatim se izvrši operacija oduzimanja, pa se izvrši prenos podatka iz prihvatnog registra Z u akumulator (ACC). Na kraju se bezuslovno skace na korak step<sub>66</sub> !

```
step2D  ldX, ldY;
step2E  sub, ldZ;
step2F  ldACC;
step30  br step66;
```

! OR !

! OR predstavlja operaciju logičko ILI. Na ulaze aritmetičko-logičke jedinice se dovedu vrednosti registara ACC i B i upišu u registre X i Y respektivno. Zatim se izvrši operacija logičko ili, pa se izvrši prenos podatka iz prihvatnog registra Z u akumulator (ACC). Na kraju se bezuslovno skače na korak step<sub>66</sub> !

```
step31  ldX, ldY;
step32  or, ldZ;
step33  ldACC;
step34  br step66;
```

! ASL !

! ASL predstavlja operaciju aritmetičkog pomeranja u levo. Na ulaz aritmetičko-logičke jedinice se dovede vrednost registra B i upiše u registar Y. Zatim se izvrši operacija aritmetičkog pomeranja u levo, pa se izvrši prenos podatka iz prihvatnog registra Z u akumulator (ACC). Na kraju se bezuslovno skače na korak step<sub>66</sub> !

```
step35  ldY;
step36  asl, ldZ;
step37  ldACC;
step38  br step66;
```

! BNZ !

! BNZ predstavlja operaciju branch if not zero (skoči ako rezultat nije nula, Z bit u registru PSW). U koraku step<sub>39</sub> se vrši provera bita Z i ako je njegova vrednost jedan ide se na korak step<sub>67</sub>, a u suprotnom se u PC upisuje trenutna vrednost PC-a povećana za osmobitni pomeraj koji se nalazi u registru IR2 i zatim se prelazi na korak step<sub>66</sub> !

```
step39  br (if neq then step66);
step3A  mxX1, mxX2, ldX, mxY1, mxY0, ldY;
step3B  add, ldZ;
step3C  mxPC1, ldPC;
step3D  br step66;
```

! JSR !

! Instrukcija JSR predstavlja skok u potprogram. Na stek se prvo smešta viših osam bita registra PC, a zatim nižih osam bita. Nakon toga se na isti način smešta na stek i registar PSW. Najpre se dekrementira vrednost registra SP. Podatak se smešta na stek tako što se aktiviranjem odgovarajućih signala multipleksera u registar MAR upisuje vrednost stek pointera, a u registar MBR se smesta podatak. i na identican način se obavlja stavljanje ostalih podataka na stek. Nakon toga se u PC upiše adresa pocetka potprograma. Na kraju se ide na korak step<sub>66</sub> !

```
step3E  decSP;
step3F  mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
step40  wrMEM;
step41  decSP;
step42  mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
step43  wrMEM;
step44  mxPC, mxPC1, ldPC;
step45  br step66;
```

**! JMP !**

! JMP je operacija bezuslovnog skoka. U PC se upiše vrednost koja se nalazi u IR<sub>15..0</sub> na osnovu aktivnih signala **mxPC<sub>1</sub>** i **mxPC**. Na kraju se ide na korak step<sub>66</sub> !

```
step46  mxPC1 , mxPC ,ldPC;  
step47  br step66;
```

**! RTI !**

! RTI je instrukcija povratka iz prekidne rutine. U ovoj instrukciji se vrši restauracija podataka sa steka. Posto stek ukazuje na poslednju zauzetu memorijsku lokaciju i raste ka nižim lokacijama prvo upisemo u MAR sadržaj registra SP, a zatim i inkrementiramo SP, potom skidamo sa steka bajtove registra PSW u suprotnom poretku kako su stavljeni na stek. Vrednost stek pointera se upiše u MAR pomocu kontrolnih signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** multipleksera koji se nalazi na ulazu u MAR. Pročita se memorijska lokacija na koju ukazuje MAR u MBR, a se ta vrednost upise u PSW. U nastavku se prelazi na instrukciju RTS !

```
step48  mxMAR2, mxMAR0, ldMAR, incSP;  
step49  ldMBR;  
step4A  ldPSW;
```

**! RTS !**

! RTS predstavlja instrukciju povratka iz potprograma. Vršiti se restauracija programskog brojača PC u suprotnom pravcu u odnosu na pravac kojim je stavljan na stek. Proces upisa stek pointera u registar MAR je identičan kao u prvom delu instrukcije RTI. Sada se procita podatak sa steka koji predstavlja nižih osam bita registra PC i upise u registar POM2, a zatim podatak koji predstavlja viših osam bita i upise u registar POM1. Nakon toga se pomoću signala **mxPC** odgovarajuća vrednost upiše u PC. Na kraju se ide na korak step<sub>66</sub> !

```
step4B  mxMAR2, mxMAR0, ldMAR ,incSP;  
step4C  ldMBR;  
step4D  ldPOM2;  
step4E  mxMAR2, mxMAR0, ldMAR, incSP;  
step4F  ldMBR;  
step50  ldPOM1;  
step51  mxPC, ldPC;  
step52  br step66;
```

**! PUSH !**

! Instrukcija PUSH izvršava operaciju stavljanja akumulatora na stek. Registar SP se najpre dekrementira, a zatim se pomocu upravljačkih signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>**, **ldMAR**, **mxMBR<sub>0</sub>**, **ldMBR** vrednost registra SP upiše u registar MAR, i viši bajt akumulatora upiše u registar MBR , a zatim se ta vrednost upiše u memoriju **wrMEM**. Isti postupak se primeni i za niži bajt akumulatora. Na kraju se ide na korak step<sub>66</sub> !

```
step53  decSP;  
step54  mxMAR2, mxMAR0, ldMAR, mxMBR0, ldMBR;  
step55  wrMEM;  
step56  decSP;  
step57  mxMAR2, mxMAR0, ldMAR, ldMBR;  
step58  wrMEM;  
step59  br step66;
```

**! POP !**

! Instrukcijom POP se skida podatak sa steka i smesta u akumulator (ACC). Posto stek ukazuje na poslednju zauzetu memorijsku lokaciju i raste ka nižim lokacijama prvo upisemo u MAR sadržaj registra SP, a zatim i inkrementiramo SP, potom skidamo sa steka podatak u suprotnom poretku od kojeg je stavljan na stek. Vrednost stek pointera se upiše u MAR pomocu kontrolnih signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>**, **ldMAR** multipleksera koji se nalazi na ulazu u MAR. Pročita se memorijska lokacija na koju ukazuje MAR u

MBR, a zatim u pomoćni registar POM2. Isto se uradi i za viši bajt podatka. Na kraju se vrednost podatka upiše u akumulator upravljačkim signalima **ldACC**, **mxACC1**. Nakon toga se ide na korak step<sub>66</sub> !

```

step5A  mxMAR2, mxMAR0, ldMAR, incSP;
step5B  ldMBR;
step5C  ldPOM2;
step5D  mxMAR2, mxMAR0, ldMAR, incSP;
step5E  ldMBR;
step5F  ldPOM1;
step60  ldACC, mxACC1;
step61  br step66;

```

! JMPIND !

! JMPIND je instrukcija bezuslovnog indirektnog skoka. U koraku step<sub>62</sub> se najpre vrši proveravanje o kojem načinu adresiranja se radi. Ako je u pitanju neposredno adresiranje skače se na korak step<sub>67</sub> jer to predstavlja grešku instrukcije. Zatim se proverava da li je specificirano registarsko direktno adresiranje, ako jeste onda se skače na korak step<sub>67</sub> jer to predstavlja grešku instrukcije. Ukoliko nije specificirano nijedno od ovih adresiranja, upisuje se nova vrednost u registar PC. Nakon toga se ide na korak step<sub>66</sub> !

```

step62  br (if immed then step66);
step63  br (if regdir then step66);
step64  ldPC;
step65  br step66;

```

! Opsluživanje prekida !

! U korak step<sub>66</sub> se dolazi nakon svake izvršene instrukcije ukoliko je signal **PREKID** aktivan, na završetku faze izvršavanje instrukcije. U koraku step<sub>66</sub> se, u zavisnosti od toga da li je signal **prekid** bloka *intr* neaktivan ili aktivan, ili završava izvršavanje tekuće instrukcije i prelaskom na korak step<sub>00</sub> započinje faza čitanje instrukcije sledeće instrukcije ili se produžava izvršavanje tekuće instrukcije i prelaskom na korak step<sub>67</sub> produžava faza opsluživanje prekida tekuće instrukcije !

```

step66  br (if  $\overline{\text{PREKID}}$  then step00);

```

! Opsluživanje prekida se sastoji iz tri grupe koraka u kojima se realizuje čuvanje konteksta procesora, utvrđivanje broja ulaza i utvrđivanje adrese prekidne rutine !

! Čuvanje konteksta procesora !

! Kontekst procesora i to PC<sub>15...0</sub> i PSW<sub>7...0</sub> se čuva u koracima step<sub>67</sub> do step<sub>6C</sub>. U koracima step<sub>67</sub> do step<sub>6C</sub> se na stek stavlja programski brojač PC<sub>15...0</sub>. Na stek se stavlja prvo viši a zatim i niži bajt registra PC<sub>15...0</sub>. Stoga se najpre u koraku step<sub>67</sub> signalom **decSP** vrši dekrementiranje registra SP<sub>15...0</sub>, a zatim signalima **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX i upisuje u registar MAR<sub>15...0</sub>, a signalima **mxMBR<sub>2</sub>** i **ldMBR** sadržaj višeg bajta registra PC<sub>15...8</sub> propušta kroz multiplekser MX i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koracima step<sub>69</sub> i step<sub>6C</sub>. Potom se u koraku step<sub>6A</sub> signalom **decSP** vrši dekrementiranje registra SP<sub>15...0</sub>, a zatim signalima **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX i upisuje u registar MAR<sub>15...0</sub> i signalima **mxMBR<sub>2</sub>**, **mxMBR<sub>0</sub>**, **ldMBR** sadržaj nižeg bajta registra PC<sub>7...0</sub> propušta kroz multiplekser MX i upisuje u registar MDR<sub>7...0</sub>. U koracima step<sub>6D</sub> do step<sub>6F</sub> se na stek stavlja programska statusna reč PSW. Stoga se najpre u koraku step<sub>6D</sub> signalom **decSP** vrši dekrementiranje registra SP<sub>15...0</sub>. i signalima **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX i upisuje u registar MAR<sub>15...0</sub> i signalima **mxMDR<sub>2</sub>** i **mxMDR<sub>0</sub>**, **ldMDR** sadržaj registra PSW propušta kroz multiplekser MX i upisuje u registar MBR<sub>7...0</sub>. Zatim sledi upis u memoriju !

```

step67  decSP;
step68  mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
step69  wrMEM;
step6A  decSP;
step6B  mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
step6C  wrMEM;
step6D  decSP;
step6E  mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
step6F  wrMEM;

```

! Utvrđivanje broja ulaza i utvrđivanje adrese prekidne rutine !

! U korak step<sub>75</sub> se dolazi iz step<sub>74</sub>. U koracima step<sub>70</sub> do step<sub>7A</sub> se utvrđuje broj ulaza u tabelu sa adresama prekidnih rutina i upisuje u registar BR<sub>7...0</sub>. U ovim koracima se po opadajućim prioritetima utvrđuje zahtev za prekid najvišeg prioriteta i za njega određuje broj ulaza u tabelu sa adresama prekidnih rutina !

```

step70  mxB2, ldB;
step71  slB;
step72  mxX1, ldX, mxY1, ldY;
step73  add, ldZ;
step74  mxMAR2, ldMAR;
step75  ldMBR;
step76  ldPOM2, incMAR;
step77  ldMBR;
step78  ldPOM1;
step79  mxPC, ldPC;
step7A  br step00;

```

Operacioni korak i prvi sledeći upravljački korak u nekim situacijama mogu da se spoje u isti korak. Time se ukupan broj koraka neophodnih za izvršavanje instrukcije smanjuje, čime se povećava brzina izvršavanja instrukcija.

Ako je upravljački korak bezuslovni skok, tada se dati upravljački korak i prethodni korak koji je operacioni korak mogu spojiti ukoliko se na dati upravljački korak prelazi samo iz prethodnog koraka koji je operacioni korak a ne i iz još nekog koraka koji je upravljački korak. Primeri su koraci step<sub>10</sub> **ldB** i step<sub>11</sub> *br step<sub>31</sub>*, zatim koraci step<sub>12</sub> **mxMAR<sub>0</sub>, ldMAR** i step<sub>13</sub> *br step<sub>2C</sub>* itd.

Ako je upravljački korak uslovni skok, tada se dati upravljački korak i prethodni korak koji je operacioni korak mogu spojiti ukoliko signal logičkog uslova koji se konsultuje pri uslovnom skoku ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u operacionom koraku i ukoliko se na dati upravljački korak prelazi samo iz prethodnog koraka koji je operacioni korak a ne i iz još nekog koraka koji je upravljački korak. U suprotnom slučaju koraci se ne mogu spojiti. Primera kada to može da se učini nema u sekvenci u tabeli 1. Primeri kada to ne može da se učini su koraci step<sub>02</sub> **ldIR1** i step<sub>03</sub> *br (if I1 then step<sub>20</sub>)*, zatim koraci step<sub>07</sub> **ldIR2** i step<sub>08</sub> *br (if I2 then step<sub>20</sub>)* itd. Na primer, u koraku step<sub>02</sub> se signalom **ldIR1** prva reč instrukcije, koja sadrži polje koda operacije, upisuje u registar IR i na osnovu nje se formira vrednost signala logičkog uslova **I1**, dok se u koraku step<sub>03</sub> vrši provera signala **I1** i u zavisnosti od njegove vrednosti prelazi ili na korak step<sub>20</sub> ili na korak step<sub>04</sub>. Zbog toga koraci step<sub>02</sub> i step<sub>03</sub> ne mogu da se spoje. Takođe, u koraku step<sub>07</sub> se signalom **ldIR2** druga reč instrukcije, koja sadrži polje sa načinima adresiranja, upisuje u registar IR i na osnovu nje se formira vrednost signala logičkog uslova **I2**, dok se u koraku step<sub>08</sub> vrši provera signala **I2** i u zavisnosti od njegove vrednosti prelazi ili na korak step<sub>09</sub> ili na korak



step<sub>20</sub>. Zbog toga koraci step<sub>07</sub> i step<sub>08</sub> ne mogu da se spoje. Treba uočiti da se koraci step<sub>17</sub> **mxMAR<sub>2</sub>**, **ldMAR** i step<sub>18</sub> *br (if STORE then step<sub>20</sub>)* ne mogu spojiti iako je signal logičkog uslova **STORE**, koji se konsultuje u koraku step<sub>18</sub>, formiran još u koraku step<sub>02</sub> kada je, signalom **ldIR1**, prva reč instrukcije, koja sadrži polje koda operacije, upisana u registar IR i ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u koraku step<sub>17</sub>, jer se na korak step<sub>18</sub> prelazi ne samo iz koraka step<sub>17</sub> već i iz koraka step<sub>13</sub> *br step<sub>18</sub>*.

Ako je upravljački korak višestruki uslovni skok, tada se dati upravljački korak i prethodni korak koji je operacioni korak mogu spojiti ukoliko ni jedan od signala logičkih uslova koji se konsultuju pri višestrukim uslovnim skokovima ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u operacionom koraku i ukoliko se na dati upravljački korak prelazi samo iz prethodnog koraka koji je operacioni korak a ne i iz još nekog koraka koji je upravljački korak. U suprotnom slučaju koraci se ne mogu spojiti. Primera kada to može da se učini nema u sekvenci u tabeli 1. Primeri kada to ne može da se učini su koraci step<sub>0D</sub> *br (if I3 then step<sub>20</sub>)* i step<sub>0E</sub> *br (case (dirreg, indreg, ..., immed) ...)* i koraci step<sub>1F</sub> **mxB<sub>1</sub>**, **ldB** i step<sub>20</sub> *br (case (LOAD, STORE, ..., RTS, ...) ...)*. Koraci step<sub>0D</sub> *br (if I3 then step<sub>20</sub>)* i step<sub>0E</sub> *br (case (dirreg, indreg, ..., immed) ...)* se ne mogu spojiti iako su signali logičkih uslova **dirreg**, **indreg**, ..., **immed**, koji se konsultuju u koraku step<sub>0E</sub>, formirani još u koraku step<sub>07</sub> kada je, signalom **ldIR2**, druga reč instrukcije, koja sadrži polje načina adresiranja, upisana u registar IR i ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u koraku step<sub>0D</sub>, jer se na korak step<sub>0E</sub> prelazi ne samo iz koraka step<sub>0D</sub> već i iz koraka step<sub>04</sub> i step<sub>07</sub>. Takođe se koraci **mxB<sub>1</sub>**, **ldB** i step<sub>20</sub> *br (case (LOAD, STORE, ..., RTS, ...) ...)* se ne mogu spojiti iako su signali logičkih uslova **LOAD**, **STORE**, ..., **RTS**, koji se konsultuju u koraku step<sub>20</sub>, formirani još u koraku step<sub>02</sub> kada je, signalom **ldIR1**, prva reč instrukcije, koja sadrži polje koda operacije, upisana u registar IR i ne zavisi od mikrooperacija izvršenih na osnovu upravljačkih signala generisanih u koraku step<sub>1F</sub>, jer se na korak step<sub>20</sub> prelazi ne samo iz koraka step<sub>1F</sub> već i iz koraka step<sub>03</sub>, step<sub>08</sub>, itd.

Operacioni korak i prvi sledeći upravljački korak ne bi mogli da se spoje u isti korak i u situacijama kada operacioni korak traje više od jedne periode signala takta. Takve situacije bi mogle da se jave u koracima step<sub>28</sub> **wrMEM** i step<sub>29</sub> *br step<sub>66</sub>* itd. ukoliko bi upis u neku memorijsku lokaciju, iniciran generisanjem signala **wrMEM** u koraku step<sub>28</sub>, trajao više od jedne periode signala takta. Takvih primera nema u sekvenci u tabeli 1, jer je pretpostavljeno da svi operacioni i upravljački koraci traju jednu periodu signala takta. Zbog toga se koraci step<sub>28</sub> **wrMEM** i step<sub>29</sub> *br step<sub>66</sub>* itd. mogu spajati.

Kada se, saglasno prethodnim razmatranjima, izvrši spajanje operacionih i upravljačkih koraka iz tabele 1, dobija se sekvenca upravljačkih signala po koracima data u tabeli 2. U sekvenci se koriste iskazi za signale, iskazi za skokove i kombinacija iskaza za signale i nekog od iskaza za skokove. Iskazi za signale i skokove su istog oblika u sekvenci sa spajanjem koraka kao i u sekvenci bez spajanja koraka. Koraci u tabeli 2 u kojima se pojavljuju i iskazi za signale i iskazi za skokove odgovaraju situacijama kada je bilo moguće spajanje operacionih koraka i upravljačkih koraka iz tabele 1, dok koraci u kojima se pojavljuju samo iskazi za signale ili iskazi za skokove odgovaraju situacijama kada to nije bilo moguće.

Tabela 2 Sekvenca upravljačkih signala po koracima sa spajanjem operacionih i upravljačkih koraka

! Nije moguće spajanje koraka jer logički uslovi se formiraju od reči koja je prethodno učitana !

! Čitanje instrukcije !

```

step00  ldMAR, incPC;
step01  ldMBR;
step02  ldIR1;
step03  br (if I1 then step1D);
step04  br (if I1' then step0E);
step05  ldMAR, incPC;

```

```

step06  ldMBR;
step07  ldIR2;
step08  br (ifI2 then step1D);
step09  br (ifI2' then step0E);
step0A  ldMAR, incPC;
step0B  ldMBR;
step0C  ldIR3;
step0D  br (ifI3 then step1D);

```

! Formiranje adrese i čitanje operanda !

```

step0E  br (case (dirreg, dirmem, indregpom, immed) then
          (dirreg, step0F), (dirmem, step11), (indregpom, step12), (immed, step1C));

```

! Za sva adresiranje moguće je spajanje koraka jer se bezuslovni skok realizuje bez obzira na instrukciju koja je prethodno izvršena !

! Direktno registarsko !

```

step0F  ldRSRC;
step10  ldB, br step1D;

```

! Direktno memorijsko !

```

step11  mxMAR1, ldMAR, br step16;

```

! Indirektno registarsko sa pomerajem !

```

step12  ldRSRC;
step13  mxX0, ldX, mxY0, mxY1, ldY;
step14  add, ldZ;
step15  mxMAR2, ldMAR;

```

! Čitanje operanda za memorijska adresiranja !

```

step16  br (ifSTORE then step1D);
step17  ldMBR;
step18  ldPOM1, incMAR;
step19  ldMBR;
step1A  ldPOM2;
step1B  mxB1, mxB0, ldB, br step1D;

```

! Neposredno !

```

step1C  mxB1, ldB;

```

! Za svaku instrukciju moguće je spajanje koraka jer se bezuslovni skok realizuje bez obzira na poslednju instrukciju !

! Izvršavanje operacije !

```

step1D  br (case (LOAD, STORE, SUB, OR, ASL, BNZ, JMP, JSR, RTI, RTS, PUSH, POP,
JMPIND) then
          (LOAD, step1E), (STORE, step1F),
          (SUB, step27), (OR, step2A), (ASL, step2D),
          (BNZ, step30), (JSR, step34), (JMP, step3B), (RTI, step3C), (RTS, step3F), (PUSH, step46),
          (POP, step4C), (JMPIND, step53));

```

! LOAD !

```

step1E  mxACC, ldACC, br step56;

```

! STORE !

```

step1F  br (ifimmed then step56);

```

step<sub>20</sub> *br (if regdir then step<sub>25</sub>);*  
 step<sub>21</sub> **mxMBR<sub>0</sub>, ldMBR;**  
 step<sub>22</sub> **wrMEM;**  
 step<sub>23</sub> **mxMBR<sub>0</sub>, mxA, ldMBR, incMAR;**  
 step<sub>24</sub> **wrMEM, br step<sub>56</sub>;**  
 step<sub>25</sub> **ldRDST;**  
 step<sub>26</sub> **wrGPR, br step<sub>56</sub>;**  
**! SUB !**  
 step<sub>27</sub> **ldX, ldY;**  
 step<sub>28</sub> **sub, ldZ;**  
 step<sub>29</sub> **ldACC, br step<sub>56</sub>;**  
**! OR !**  
 step<sub>2A</sub> **ldX, ldY;**  
 step<sub>2B</sub> **or, ldZ;**  
 step<sub>2C</sub> **ldACC, br step<sub>56</sub>;**  
**! ASL !**  
 step<sub>2D</sub> **ldY;**  
 step<sub>2E</sub> **asl, ldZ;**  
 step<sub>2F</sub> **ldACC, br step<sub>56</sub>;**  
**! BNZ !**  
 step<sub>30</sub> *br (if neq then step<sub>56</sub>);*  
 step<sub>31</sub> **mxX<sub>1</sub>, mxX<sub>2</sub>, ldX, mxY<sub>1</sub>, mxY<sub>0</sub>, ldY;**  
 step<sub>32</sub> **add, ldZ;**  
 step<sub>33</sub> **mxPC<sub>1</sub>, ldPC, br step<sub>56</sub>;**  
**! JSR !**  
 step<sub>34</sub> **decSP;**  
 step<sub>35</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;**  
 step<sub>36</sub> **wrMEM;**  
 step<sub>37</sub> **decSP;**  
 step<sub>38</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;**  
 step<sub>39</sub> **wrMEM;**  
 step<sub>3A</sub> **mxPC, mxPC<sub>1</sub>, ldPC, br step<sub>56</sub>;**  
**! JMP !**  
 step<sub>3B</sub> **mxPC<sub>1</sub>, mxPC, ldPC, br step<sub>56</sub>;**  
**! RTI !**  
 step<sub>3C</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;**  
 step<sub>3D</sub> **ldMBR;**  
 step<sub>3E</sub> **ldPSW;**  
**! RTS !**  
 step<sub>3F</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;**  
 step<sub>40</sub> **ldMBR;**  
 step<sub>41</sub> **ldPOM<sub>2</sub>;**  
 step<sub>42</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;**  
 step<sub>43</sub> **ldMBR;**  
 step<sub>44</sub> **ldPOM<sub>1</sub>;**  
 step<sub>45</sub> **mxPC, ldPC, br step<sub>56</sub>;**  
**! PUSH !**  
 step<sub>46</sub> **decSP;**  
 step<sub>47</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>0</sub>, ldMBR;**  
 step<sub>48</sub> **wrMEM;**  
 step<sub>49</sub> **decSP;**  
 step<sub>4A</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, ldMBR;**

```

step4B  wrMEM, br step56;
! POP !
step4C  mxMAR2, mxMAR0, ldMAR, incSP;
step4D  ldMBR;
step4E  ldPOM2;
step4F  mxMAR2, mxMAR0, ldMAR, incSP;
step50  ldMBR;
step51  ldPOM1;
step52  ldACC, mxACC1, br step56;
! JMPIND !
step53  br (if immed then step56);
step54  br (if regdir then step56);
step55  ldPC, br step56;

```

! Nije moguće spajanje koraka jer skok zavisi od vrednosti PC-a !

! Opsluživanje prekida !

```

step56  br (if  $\overline{\text{PREKID}}$  then step00);
step57  decSP;
step58  mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
step59  wrMEM;
step5A  decSP;
step5B  mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
step5C  wrMEM;
step5D  decSP;
step5E  mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
step5F  wrMEM;
step60  mxB2, ldB;
step61  slB;
step62  mxX1, ldX, mxY1, ldY;
step63  add, ldZ;
step64  mxMAR2, ldMAR;
step65  ldMBR;
step66  ldPOM2, decMAR;
step67  ldMBR;
step68  ldPOM1;
step69  mxPC, ldPC;
step6A  br step00;

```

Kao rezultat spajanja koraka tabela 2 ima manji broj koraka od tabele 1. Iz istih razloga su u većini iskaza za skokove promenjene i vrednosti koraka na koje se skače.

# 4 UPRAVLJAČKA JEDINICA

Upravljačke jedinice se u opštem slučaju realizuju kao sekvencijalna mreža sa onoliko stanja koliko ima koraka u sekvenci upravljačkih signala po koracima. Svakom koraku se dodeljuje posebno stanje. Stanja dodeljena operacionim koracima se koriste za generisanje upravljačkih signala operacione jedinice, a stanja dodeljena upravljačkim koracima se koriste za realizaciju skokova. U zavisnosti od toga kako se stanja sekvencijalne mreže koriste za generisanje upravljačkih signala operacione jedinice i realizaciju skokova u sekvenci upravljačkih signala po koracima, razlikuju se dve osnovne tehnike realizacija upravljačke jedinice i to ožičena realizacija upravljačke jedinice i mikroprogramska realizacija upravljačke jedinice.

U ovoj glavi je data realizacija upravljačke jedinice se razmatraju tehnike ožičene i mikroprogramske realizacije upravljačke jedinice i to za slučaj operacione jedinice sa direktnim vezama. Korišćenje ovih tehnika za operacione jedinice sa jednom, dve i tri magistrale je isto kao i za slučaj operacione jedinice sa direktnim vezama.

## 4.1 OŽIČENA REALIZACIJA

Upravljačka jedinica se sastoji iz brojača koraka, dekodera stanja, kombinacione mreže za generisanje upravljačkih signala i kombinacione mreže za generisanje nove vrednosti brojača koraka. Posebno stanje brojača koraka se dodeljuje svakom od koraka u sekvenci upravljačkih signala po koracima. Na osnovu vrednosti brojača koraka na izlazu dekodera koraka se dobija aktivna vrednost jednog signala koraka. Kombinaciona mreža za generisanje upravljačkih signala na osnovu signala koraka generiše dve grupe signala i to upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice. Upravljački signali operacione jedinice obezbeđuju izvršavanje odgovarajućih mikrooperacija u operacionoj jedinici. Upravljački signali upravljačke jedinice obezbeđuju da se sadržaj brojača koraka ili inkrementira ili da se preko kombinacione mreže za generisanje nove vrednosti brojača koraka generiše nova vrednost i upiše u brojač koraka i time realizuje skok u sekvenci upravljačkih signala po koracima. Upravljački signali se generišu kao unija signala dekodovanih stanja brojača koraka dodeljenih koracima u kojima se odgovarajući upravljački signali operacione jedinice pojavljuju i koracima u kojima upravljački signali upravljačke jedinice treba da realizuju bezuslovne, uslovne i višestruke uslovne skokove.

U ovom odeljku se razmatraju dve tehnike upravljačke jedinice ožičene realizacije i to upravljačka jedinica bez spajanja koraka i upravljačka jedinica sa spajanjem koraka.

### 4.1.1 Upravljačka jedinica bez spajanja koraka

Upravljački signali operacione jedinice se mogu generisati na osnovu sekvence upravljačkih signala po koracima (tabela 1). Za svaki upravljački signal operacione jedinice treba krenuti kroz sekvencu upravljačkih signala po koracima i tražiti korake sa iskazima za signale u kojima se pojavljuje dati signal. Za svaki takav korak treba uzeti signal dekodovanog stanja brojača koraka i formirati njihovu uniju.

Upravljački signali upravljačke jedinice se ne mogu generisati na osnovu sekvence upravljačkih signala po koracima (tabela 1), jer se u njoj ne pojavljuju upravljački signali upravljačke jedinice, već samo iskazi za skokove. Zbog toga je potrebno na osnovu sekvence

upravljačkih signala po koracima formirati sekvencu upravljačkih signala za upravljačku jedinicu ožičene realizacije. U njoj treba da se pored upravljačkih signala operacione jedinice pojave i upravljački signali upravljačke jedinice neophodni za realizaciju bezuslovnih, uslovnih i višestrukih uslovnih skokova specificiranih iskazima za skokove. Prilikom njenog formiranja primenjuje se različiti postupak za upravljačke signale operacione jedinice i za upravljačke signale upravljačke jedinice.

Za upravljačke signale operacione jedinice treba staviti iskaze za signale onako kako se javljaju u sekvenci upravljačkih signala po koracima.

Za upravljačke signale upravljačke jedinice treba u sekvenci upravljačkih signala po koracima tražiti iskaze: *br step<sub>A</sub>*, *br (if uslov then step<sub>A</sub>)* i *br (case (uslov<sub>1</sub>, ..., uslov<sub>n</sub>) then (uslov<sub>1</sub>, step<sub>A1</sub>), ..., (uslov<sub>n</sub>, step<sub>AN</sub>))*.

Umesto iskaza *br step<sub>A</sub>* treba staviti signal bezuslovnog skoka koji određuje da se bezuslovno prelazi na korak step<sub>A</sub> i signal **val<sub>A</sub>** koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka. Simbolička oznaka signala bezuslovnog skoka je **bruncnd**. Koraci step<sub>A</sub>, simboličke oznake signala **val<sub>A</sub>** i vrednosti A za sve korake ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, dati su u tabeli 3.

Tabela 3 Koraci step<sub>A</sub>, signali **val<sub>A</sub>** i vrednosti A za bezuslovne skokove

step <sub>A</sub>	val <sub>A</sub>	A
step <sub>00</sub>	val <sub>00</sub>	00
step <sub>18</sub>	val <sub>18</sub>	18
step <sub>20</sub>	val <sub>20</sub>	20
step <sub>66</sub>	val <sub>66</sub>	66

Umesto iskaza *br (if uslov then step<sub>A</sub>)* treba staviti signal uslovnog skoka koji određuje signal **uslov** koji treba da bude aktivan da bi se realizovao prelaz na korak step<sub>A</sub> i signal **val<sub>A</sub>** koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka u slučaju da je signal **uslov** aktivan. Simboličke oznake signala uslovnih skokova i signala uslova za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, dati su u tabeli 4. Koraci step<sub>A</sub>, simboličke oznake signala **val<sub>A</sub>** i vrednosti A za sve korake ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabeli 5.

Tabela 4 Signali uslovnih skokova i signali uslova

signal uslovnog skoka	signal uslova
<b>brl1</b>	<b>l1</b>
<b>brl1'</b>	<b>l1'</b>
<b>brl2</b>	<b>l2</b>
<b>brl2'</b>	<b>l2'</b>
<b>brl3</b>	<b>l3</b>
<b>brSTORE</b>	<b>STORE</b>
<b>brimmed</b>	<b>immed</b>
<b>brregdir</b>	<b>regdir</b>
<b>brneq</b>	<b>neq</b>
<b>brnotPREKID</b>	<b>PREKID</b>

Tabela 5 Koraci step<sub>A</sub>, signali **val<sub>A</sub>** i vrednosti A za uslovne skokove

step <sub>A</sub>	val <sub>A</sub>	A
step <sub>00</sub>	val <sub>00</sub>	00
step <sub>0E</sub>	val <sub>0E</sub>	0E
step <sub>20</sub>	val <sub>20</sub>	20

step <sub>29</sub>	val <sub>29</sub>	29
step <sub>66</sub>	val <sub>66</sub>	66

Umesto iskaza *br* (*case* (**uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub>) *then* (**uslov**<sub>1</sub>, step<sub>A1</sub>), ..., (**uslov**<sub>n</sub>, step<sub>An</sub>)) treba staviti signal višestrukog uslovnog skoka koji određuje signale **uslov**<sub>1</sub>, **uslov**<sub>2</sub>, ..., **uslov**<sub>n</sub> od kojih jedan treba da bude aktivan da bi se realizovao prelazak na jedan od koraka step<sub>A1</sub>, step<sub>A2</sub>, ..., step<sub>An</sub>. Simboličke oznake signala višestrukog uslovnog skoka za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, date su u tabeli 6. Vrednosti koje treba upisati u brojač koraka i signali uslova koji određuju koju od tih vrednosti treba upisati u brojač koraka za dva iskaza ovog tipa koji se javljaju u koracima step<sub>0F</sub> i step<sub>31</sub>, dati su u tabelama 7 i 8.

Tabela 6 Signali višestrukih uslovnih skokova

korak	signal višestrukog uslovnog skoka
step <sub>0F</sub>	<b>bradr</b>
step <sub>31</sub>	<b>bropr</b>

Tabela 7 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step<sub>0F</sub>

signal uslova	vrednost
<b>dirreg</b>	0F
<b>dirmem</b>	12
<b>indregpom</b>	14
<b>immed</b>	1F

Tabela 8 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step<sub>31</sub>

signal uslova	vrednost	signal uslova	vrednost
<b>LOAD</b>	21	<b>BNZ</b>	39
<b>STORE</b>	23	<b>JMP</b>	46
<b>SUB</b>	2D	<b>JSR</b>	3E
<b>OR</b>	31	<b>RTI</b>	48
<b>ASL</b>	35	<b>RTS</b>	4B
<b>PUSH</b>	53	<b>POP</b>	5A
<b>JMPIND</b>	62		

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 1), formirana sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 9). Ona ima sledeću formu: na levoj strani nalaze se dekodovani signali stanja brojača koraka, u sredini je niz upravljačkih signala operacione i upravljačke jedinice koji su aktivni pri datoj vrednosti brojača koraka, dok komentar, u koracima gde se to radi lakšeg razumevanja smatralo korisnim, uvek počinje usklikom (!) i proteže se do sledećeg uskliknika (!).

Iz izloženog se vidi da su upravljački signali za upravljačku jedinicu ožičene realizacije signal bezuslovnog skoka **bruncnd**, signali uslovnih skokova (tabela 4) i višestrukih uslovnih skokova (tabela 6) i signali **val**<sub>A</sub> za bezuslovne (tabela 3) i uslovne (tabela 5) skokove. Oni se formiraju na osnovu dobijene sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije na identičan način kao i upravljački signali operacione jedinice.

Tabela 9 Sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije bez spajanja koraka

! Čitanje instrukcije !

**T<sub>00</sub>    ldMAR, incPC;**  
**T<sub>01</sub>    ldMBR;**  
**T<sub>02</sub>    ldIR1;**  
**T<sub>03</sub>    brl1, val<sub>20</sub>;**  
**T<sub>04</sub>    brl1', val<sub>0E</sub>;**  
**T<sub>05</sub>    ldMAR, incPC;**  
**T<sub>06</sub>    ldMBR;**  
**T<sub>07</sub>    ldIR2;**  
**T<sub>08</sub>    brl2, val<sub>20</sub>;**  
**T<sub>09</sub>    brl2', val<sub>0E</sub>;**  
**T<sub>0A</sub>    ldMAR, incPC;**  
**T<sub>0B</sub>    ldMBR;**  
**T<sub>0C</sub>    ldIR3;**  
**T<sub>0D</sub>    brl3, val<sub>20</sub>;**

**! Formiranje adrese i čitanje operanda !**

**T<sub>0E</sub>    bradr;**

**! Direktno registarsko !**

**T<sub>0F</sub>    ldRSRC;**

**T<sub>10</sub>    ldB;**

**T<sub>11</sub>    bruncnd, val<sub>20</sub>;**

**! Direktno memorijsko !**

**T<sub>12</sub>    mxMAR<sub>1</sub>, ldMAR;**

**T<sub>13</sub>    bruncnd, val<sub>18</sub>;**

**! Indirektno registarsko sa pomerajem !**

**T<sub>14</sub>    ldRSRC;**

**T<sub>15</sub>    mxX<sub>0</sub>, ldX, mxY<sub>0</sub>, mxY<sub>1</sub>, ldY;**

**T<sub>16</sub>    add, ldZ;**

**T<sub>17</sub>    mxMAR<sub>2</sub>, ldMAR;**

**! Čitanje operanda za memorijska adresiranja !**

**T<sub>18</sub>    brSTORE, val<sub>20</sub>;**

**T<sub>19</sub>    ldMBR;**

**T<sub>1A</sub>    ldPOM1, incMAR;**

**T<sub>1B</sub>    ldMBR;**

**T<sub>1C</sub>    ldPOM2;**

**T<sub>1D</sub>    mxB<sub>1</sub>, mxB<sub>0</sub>, ldB;**

**T<sub>1E</sub>    bruncnd, val<sub>20</sub>;**

**! Neposredno !**

**T<sub>1F</sub>    mxB<sub>1</sub>, ldB;**

**! Izvršavanje operacije !**

**T<sub>20</sub>    bropr;**

**! LOAD !**

**T<sub>21</sub>    mxACC, ldACC;**

**T<sub>22</sub>    bruncnd, val<sub>66</sub>;**

**! STORE !**

**T<sub>23</sub>    brimmed, val<sub>66</sub>;**

**T<sub>24</sub>    brregdir, val<sub>29</sub>;**

**T<sub>25</sub>    mxMBR<sub>0</sub>, ldMBR;**



	T <sub>26</sub>	<b>wrMEM;</b>
	T <sub>27</sub>	<b>mxMBR<sub>0</sub>, mxA, ldMBR, incMAR;</b>
	T <sub>28</sub>	<b>wrMEM;</b>
	T <sub>29</sub>	<b>bruncnd, val<sub>66</sub>;</b>
	T <sub>2A</sub>	<b>ldRDST;</b>
	T <sub>2B</sub>	<b>wrGPR;</b>
	T <sub>2C</sub>	<b>bruncnd, val<sub>66</sub>;</b>
<b>! SUB !</b>		
	T <sub>2D</sub>	<b>ldX, ldY;</b>
	T <sub>2E</sub>	<b>sub, ldZ;</b>
	T <sub>2F</sub>	<b>ldACC;</b>
	T <sub>30</sub>	<b>bruncnd, val<sub>66</sub>;</b>
<b>! OR !</b>		
	T <sub>31</sub>	<b>ldX, ldY;</b>
	T <sub>32</sub>	<b>or, ldZ;</b>
	T <sub>33</sub>	<b>ldACC;</b>
	T <sub>34</sub>	<b>bruncnd, val<sub>66</sub>;</b>
<b>! ASL !</b>		
	T <sub>35</sub>	<b>ldY;</b>
	T <sub>36</sub>	<b>asl, ldZ;</b>
	T <sub>37</sub>	<b>ldACC;</b>
	T <sub>38</sub>	<b>bruncnd, val<sub>66</sub>;</b>
<b>! BNZ !</b>		
	T <sub>39</sub>	<b>brneq, val<sub>66</sub>;</b>
	T <sub>3A</sub>	<b>mxX<sub>1</sub>, mxX<sub>2</sub>, ldX, mxY<sub>1</sub>, mxY<sub>0</sub>, ldY;</b>
	T <sub>3B</sub>	<b>add, ldZ;</b>
	T <sub>3C</sub>	<b>mxPC<sub>1</sub>, ldPC;</b>
	T <sub>3D</sub>	<b>bruncnd, val<sub>66</sub>;</b>
<b>! JSR !</b>		
	T <sub>3E</sub>	<b>decSP;</b>
	T <sub>3F</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;</b>
	T <sub>40</sub>	<b>wrMEM;</b>
	T <sub>41</sub>	<b>decSP;</b>
	T <sub>42</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;</b>
	T <sub>43</sub>	<b>wrMEM;</b>
	T <sub>44</sub>	<b>mxPC, mxPC<sub>1</sub>, ldPC;</b>
	T <sub>45</sub>	<b>bruncnd, val<sub>66</sub>;</b>
<b>! JMP !</b>		
	T <sub>46</sub>	<b>mxPC<sub>1</sub>, mxPC, ldPC;</b>
	T <sub>47</sub>	<b>bruncnd, val<sub>66</sub>;</b>
<b>! RTI !</b>		
	T <sub>48</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;</b>
	T <sub>49</sub>	<b>ldMBR;</b>
	T <sub>4A</sub>	<b>ldPSW;</b>
<b>! RTS !</b>		
	T <sub>4B</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;</b>
	T <sub>4C</sub>	<b>ldMBR;</b>
	T <sub>4D</sub>	<b>ldPOM<sub>2</sub>;</b>
	T <sub>4E</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;</b>
	T <sub>4F</sub>	<b>ldMBR;</b>
	T <sub>50</sub>	<b>ldPOM<sub>1</sub>;</b>
	T <sub>51</sub>	<b>mxPC, ldPC;</b>

T <sub>52</sub>	<b>bruncnd, val<sub>66</sub>;</b>
<b>! PUSH !</b>	
T <sub>53</sub>	<b>decSP;</b>
T <sub>54</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>0</sub>, ldMBR;</b>
T <sub>55</sub>	<b>wrMEM;</b>
T <sub>56</sub>	<b>decSP;</b>
T <sub>57</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, ldMBR;</b>
T <sub>58</sub>	<b>wrMEM;</b>
T <sub>59</sub>	<b>bruncnd, val<sub>66</sub>;</b>
<b>! POP !</b>	
T <sub>5A</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;</b>
T <sub>5B</sub>	<b>ldMBR;</b>
T <sub>5C</sub>	<b>ldPOM<sub>2</sub>;</b>
T <sub>5D</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;</b>
T <sub>5E</sub>	<b>ldMBR;</b>
T <sub>5F</sub>	<b>ldPOM<sub>1</sub>;</b>
T <sub>60</sub>	<b>ldACC, mxACC<sub>1</sub>;</b>
T <sub>61</sub>	<b>bruncnd, val<sub>66</sub>;</b>
<b>! JMPIND !</b>	
T <sub>62</sub>	<b>brimmed , val<sub>66</sub>;</b>
T <sub>63</sub>	<b>brregdir, val<sub>66</sub>;</b>
T <sub>64</sub>	<b>ldPC;</b>
T <sub>65</sub>	<b>bruncnd, val<sub>66</sub>;</b>
<b>! Opsluživanje prekida !</b>	
T <sub>66</sub>	<b>brnotPREKID, val<sub>00</sub>;</b>
T <sub>67</sub>	<b>decSP;</b>
T <sub>68</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;</b>
T <sub>69</sub>	<b>wrMEM;</b>
T <sub>6A</sub>	<b>decSP;</b>
T <sub>6B</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;</b>
T <sub>6C</sub>	<b>wrMEM;</b>
T <sub>6D</sub>	<b>decSP;</b>
T <sub>6E</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;</b>
T <sub>6F</sub>	<b>wrMEM;</b>
T <sub>70</sub>	<b>mxB<sub>2</sub>, ldB;</b>
T <sub>71</sub>	<b>slB;</b>
T <sub>72</sub>	<b>mxX<sub>1</sub>, ldX, mxY<sub>1</sub>, ldY;</b>
T <sub>73</sub>	<b>add, ldZ;</b>
T <sub>74</sub>	<b>mxMAR<sub>2</sub>, ldMAR;</b>
T <sub>75</sub>	<b>ldMBR;</b>
T <sub>76</sub>	<b>ldPOM<sub>2</sub>, incMAR;</b>
T <sub>77</sub>	<b>ldMBR;</b>
T <sub>78</sub>	<b>ldPOM<sub>1</sub>;</b>
T <sub>79</sub>	<b>mxPC, ldPC;</b>
T <sub>7A</sub>	<b>bruncnd, val<sub>00</sub>;</b>


Struktura upravljačke jedinice ožičene realizacije je prikazana na slici 3. Upravljačka jedinica se sastoji iz sledećih blokova: blok *generisanje nove vrednosti brojača koraka*, blok *brojač koraka*, blok *dekoder koraka* i blok *generisanje upravljačkih signala*.

Blok *generisanje nove vrednosti brojača koraka* se sastoji od kombinacionih mreža KMOPR, KMADR i KMBR sa multiplekserom MP i služi za generisanje i selekciju vrednosti koju treba upisati u brojač koraka. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikrooperacija. Vrednosti koje treba upisati u brojač koraka generišu se na tri načina i to pomoću: kombinacione mreže KMOPR koja formira signale **opr<sub>7...0</sub>**, kombinacione mreže KMADR koja formira signale **adr<sub>7...0</sub>** i kombinacione mreže KMBR koja formira signale **br<sub>7...0</sub>**. Selekcija jedne od tri grupe signala koji daju novu vrednost brojača koraka obezbeđuje se signalima **bropr** i **bradr** i to: signali **opr<sub>7...0</sub>** ako je aktivan signal **bropr**, signali **adr<sub>7...0</sub>** ako je aktivan signal **bradr** i signali **br<sub>7...0</sub>** ako su neaktivni signali **bropr** i **bradr**.

Kombinacionom mrežom KMOPR generišu se vrednosti (tabela 8) za realizaciju višestrukog uslovnog skoka u koraku  $\text{step}_{20}$  sekvence upravljačkih signala po koracima. U zavisnosti od toga koji od signala **LOAD**, **STORE**, ..., **RTS** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 8 da se pojavi tada na linijama **opr<sub>7...0</sub>**. S obzirom da stanje brojača koraka  $T_{20}$  daje aktivnu vrednost signala višestrukog uslovnog skoka **bropr**, vrednost na linijama **opr<sub>7...0</sub>** prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka  $\text{CNT}_{7...0}$ .

Kombinacionom mrežom KMADR generišu se vrednosti (tabela 7) za realizaciju višestrukog uslovnog skoka u koraku  $\text{step}_{0E}$  sekvence upravljačkih signala po koracima. U zavisnosti od toga koji od signala **dirreg**, **dirmem**, **indregpom**, **immed** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 7 da se pojavi tada na linijama **adr<sub>7...0</sub>**. S obzirom da stanje brojača koraka  $T_{0E}$  daje aktivnu vrednost signala višestrukog uslovnog skoka **bradr**, vrednost na linijama **adr<sub>7...0</sub>** prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka  $\text{CNT}_{7...0}$ .

Kombinacionom mrežom KMBR generišu se vrednosti za upis u brojač koraka za bezuslovne skokove (tabela 3) i uslovne skokove (tabela 5) u sekvenci upravljačkih signala po koracima. U zavisnosti od toga koji od signala **val<sub>00</sub>**, **val<sub>0E</sub>**, ..., **val<sub>66</sub>** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 3 i 5 tada da se pojavi na linijama **br<sub>7...0</sub>**. Signali višestrukih uslovnih skokova **bradr** i **bropr** su aktivni samo u stanjima  $T_{0E}$  i  $T_{20}$  brojača koraka, a u svim ostalim neaktivni. S obzirom da nijedan od ova dva signala nije aktivan u stanjima brojača koraka kada treba realizovati bezuslovni ili neki od uslovnih skokova, vrednost na linijama **br<sub>7...0</sub>** prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka  $\text{CNT}_{7...0}$ .



Slika 3 Struktura upravljačke jedinice

Blok *brojač koraka* sadrži brojač  $CNT_{7..0}$ . Brojač  $CNT_{7..0}$  svojom trenutnom vrednošću obezbeđuje aktivne vrednosti određenih upravljačkih signala. Brojač  $CNT_{7..0}$  može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta vrši se uvećavanje sadržaja brojača  $CNT_{7..0}$  za jedan čime se obezbeđuje sekvencijalno generisanje upravljačkih signala iz sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 9). Ovaj režim rada se obezbeđuje neaktivnom vrednošću signala **ld**. Signal **ld** je neaktivan ako su svi signali **bropr**, **bradr** i **branch** neaktivni. Signali **bropr**, **bradr** i **branch** su uvek neaktivni sem kada treba obezbediti režim skoka.

U režimu skoka pri pojavi signala takta vrši se upis nove vrednosti u brojač CNT<sub>7...0</sub> čime se obezbeđuje odstupanje od sekvencijalnog generisanja upravljačkih signala iz sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 9). Ovaj režim rada se obezbeđuje aktivnom vrednošću signala **ld**. Signal **ld** je aktivan ako je jedan od signala **bropr**, **bradr** i **branch** aktivan. Jedan od signala **bropr**, **bradr** i **branch** je aktivan samo u stanjima brojača koraka koja se koriste da daju aktivnu vrednost nekog od signala višestrukog uslovnog skoka, bezuslovnog skoka ili nekog od uslovnih skokova sa ispunjenim uslovom skoka.

Brojač koraka CNT<sub>7...0</sub> je dimenzionisan prema broju koraka u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 9). S obzirom da se upravljački signali svih faza izvršavanja instrukcija realizuju u opsegu od koraka T<sub>00</sub> do koraka T<sub>7A</sub> usvojena je dužina brojača koraka CNT<sub>7...0</sub> od 8 bita.

Blok *dekoder koraka* sadrži dekode DC. Na ulaze dekodera DC vode se izlazi brojača CNT<sub>7...0</sub>. Dekodovana stanja brojača CNT<sub>7...0</sub> pojavljuju se kao signali T<sub>0</sub>, T<sub>1</sub>, ..., T<sub>FF</sub> na izlazima dekodera DC. Svakom koraku iz sekvence upravljačkih signala po koracima (tabela 1) dodeljeno je po jedno stanje brojača CNT<sub>7...0</sub> određeno vrednošću signala T<sub>0</sub> do T<sub>FF</sub> i to koraku step<sub>0</sub> signal T<sub>0</sub>, koraku step<sub>1</sub> signal T<sub>1</sub>, itd. (tabela 9).

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje pomoću signala T<sub>0</sub>, T<sub>1</sub>, ..., T<sub>FF</sub> koji dolaze sa bloka *dekoder koraka*, signala logičkih uslova I1, I1', I2, ..., PREKID koji dolaze iz operacione jedinice i saglasno sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 9) generišu dve grupe upravljačkih signala i to: upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice.

Upravljački signali operacione jedinice se generišu na sledeći način:

- **ldMAR** = T<sub>00</sub> + T<sub>05</sub> + T<sub>12</sub> + T<sub>17</sub> + T<sub>3F</sub> + T<sub>42</sub> + T<sub>48</sub> + T<sub>4B</sub> + T<sub>4E</sub> + T<sub>54</sub> + T<sub>57</sub> + T<sub>5A</sub> + T<sub>5D</sub> + T<sub>68</sub> + T<sub>6B</sub> + T<sub>6E</sub> + T<sub>74</sub>
- **mxMAR<sub>0</sub>** = T<sub>3F</sub> + T<sub>42</sub> + T<sub>48</sub> + T<sub>4B</sub> + T<sub>4E</sub> + T<sub>54</sub> + T<sub>57</sub> + T<sub>5A</sub> + T<sub>5D</sub> + T<sub>68</sub> + T<sub>6B</sub> + T<sub>6E</sub>
- **mxMAR<sub>1</sub>** = T<sub>12</sub>
- **mxMAR<sub>2</sub>** = T<sub>17</sub> + T<sub>3F</sub> + T<sub>42</sub> + T<sub>48</sub> + T<sub>4B</sub> + T<sub>4E</sub> + T<sub>54</sub> + T<sub>57</sub> + T<sub>5A</sub> + T<sub>5D</sub> + T<sub>68</sub> + T<sub>6B</sub> + T<sub>6E</sub> + T<sub>74</sub>
- **wrGPR** = T<sub>2B</sub>

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- **bropr** = T<sub>20</sub>
- **bradr** = T<sub>0E</sub>
- **branch** = bruncnd + brl1·I1 + brl1'·I1' + brl2·I2 + brl2'·I2' + brl3·I3 + brSTORE·STORE + brimmed·immed + brregdir·regdir + brneq·neq + brnotPREKID· $\overline{\text{PREKID}}$
- **val<sub>00</sub>** = T<sub>66</sub> + T<sub>7A</sub>
- **val<sub>0E</sub>** = T<sub>04</sub> + T<sub>09</sub>
- **val<sub>18</sub>** = T<sub>13</sub>
- **val<sub>20</sub>** = T<sub>04</sub> + T<sub>08</sub> + T<sub>0D</sub> + T<sub>11</sub> + T<sub>18</sub> + T<sub>1E</sub>
- **val<sub>29</sub>** = T<sub>24</sub>
- **val<sub>66</sub>** = T<sub>22</sub> + T<sub>23</sub> + T<sub>29</sub> + T<sub>2C</sub> + T<sub>30</sub> + T<sub>34</sub> + T<sub>38</sub> + T<sub>39</sub> + T<sub>3D</sub> + T<sub>45</sub> + T<sub>47</sub> + T<sub>52</sub> + T<sub>59</sub> + T<sub>61</sub> + T<sub>62</sub> + T<sub>63</sub> + T<sub>65</sub>

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- $\text{bruncnd} = T_{11} + T_{13} + T_{1E} + T_{22} + T_{29} + T_{2C} + T_{30} + T_{34} + T_{38} + T_{3D} + T_{45} + T_{47} + T_{52} + T_{59} + T_{61} + T_{65} + T_{7A}$
- $\text{brl1} = T_{03}$
- $\text{brl1}' = T_{04}$
- $\text{brl2} = T_{08}$
- $\text{brl2}' = T_{09}$
- $\text{brl3} = T_{0D}$
- $\text{brSTORE} = T_{18}$
- $\text{brimmed} = T_{23} + T_{62}$
- $\text{brregdir} = T_{24} + T_{63}$
- $\text{brneq} = T_{39}$
- $\text{brnotPREKID} = T_{66}$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **l1**, **l1'**, **l2**, **l2'**, **l3**, **STORE**, **immed**, **regdir**, **neq** i **PREKID**.

#### 4.1.2 Upravljačka jedinica sa spajanjem koraka

Upravljačka jedinica sa spajanjem koraka se realizuje istim postupkom kao i upravljačka jedinica bez spajanja koraka. Najpre se na osnovu sekvence upravljačkih signala po koracima sa spajanjem koraka (tabela 2) formira sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije sa spajanjem koraka. Prilikom njenog formiranja primenjuje se različiti postupak za upravljačke signale operacione jedinice i za upravljačke signale upravljačke jedinice.

Za upravljačke signale operacione jedinice treba staviti iskaze za signale onako kako se javljaju u sekvenci upravljačkih signala po koracima.

Za upravljačke signale upravljačke jedinice treba u sekvenci upravljačkih signala po koracima tražiti iskaze: *br step<sub>A</sub>*, *br (if uslov then step<sub>A</sub>)* i *br (case (uslov<sub>1</sub>, ..., uslov<sub>n</sub>) then (uslov<sub>1</sub>, step<sub>A1</sub>), ..., (uslov<sub>n</sub>, step<sub>AN</sub>))*.

Umesto iskaza *br step<sub>A</sub>* treba staviti signal bezuslovnog skoka i signal **val<sub>A</sub>**. Simbolička oznaka signala bezuslovnog skoka je **bruncnd**. Koraci step<sub>A</sub> na koje treba bezuslovno preći, simboličke oznake signala **val<sub>A</sub>** i vrednosti A koje treba upisati u brojač koraka, dati su u tabeli 10.

Tabela 10 Koraci step<sub>A</sub>, signali **val<sub>A</sub>** i vrednosti A za bezuslovne skokove

step <sub>A</sub>	val <sub>A</sub>	A
step <sub>00</sub>	val <sub>00</sub>	00
step <sub>16</sub>	val <sub>16</sub>	16
step <sub>1D</sub>	val <sub>1D</sub>	1D
step <sub>56</sub>	val <sub>56</sub>	56

Umesto iskaza *br (if uslov then step<sub>A</sub>)* treba staviti signal uslovnog skoka koji određuje signal uslova **uslov** na koji se vrši provera i signal **val<sub>A</sub>**. Simboličke oznake signala uslovnih skokova i signala uslova dati su u tabeli 11. Koraci step<sub>A</sub> na koje treba preći ukoliko je signal **uslov** aktivan, simboličke oznake signala **val<sub>A</sub>** i vrednosti A koje treba tada upisati u brojač koraka, dati su u tabeli 12.

Tabela 11 Signali uslovnih skokova i signali uslova

signal uslovnog skoka	signal uslova
<b>brl1</b>	<b>l1</b>

<b>brl1'</b>	<b>l1'</b>
<b>brl2</b>	<b>l2</b>
<b>brl2'</b>	<b>l2'</b>
<b>brl3</b>	<b>l3</b>
<b>brSTORE</b>	<b>STORE</b>
<b>brimmed</b>	<b>immed</b>
<b>brregdir</b>	<b>regdir</b>
<b>brneq</b>	<b>neq</b>
<b>brnotPREKID</b>	<b>PREKID</b>

Tabela 12 Koraci step<sub>A</sub>, signali val<sub>A</sub> i vrednosti A za uslovne skokove

step <sub>A</sub>	val <sub>A</sub>	A
step <sub>00</sub>	val <sub>00</sub>	00
step <sub>0E</sub>	val <sub>0E</sub>	0E
step <sub>1D</sub>	val <sub>1D</sub>	1D
step <sub>25</sub>	val <sub>25</sub>	25
step <sub>56</sub>	val <sub>56</sub>	56

Umesto iskaza *br* (*case* (**uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub>) *then* (**uslov**<sub>1</sub>, step<sub>A1</sub>), ..., (**uslov**<sub>n</sub>, step<sub>AN</sub>)) treba staviti signal višestrukog uslovnog skoka koji određuje signale **uslov**<sub>1</sub>, **uslov**<sub>2</sub>, ..., **uslov**<sub>n</sub> na koje se vrši provera. Simboličke oznake signala višestrukog uslovnog skoka date su u tabeli 13. Signali uslova na koje se vrši provera za dva iskaza ovog i vrednosti koje treba upisati u brojač koraka u zavisnosti od toga koji od signala uslova je aktivan, dati su u tabelama 14 i 15.

Tabela 13 Signali višestrukih uslovnih skokova

korak	signal višestrukog uslovnog skoka
step <sub>0E</sub>	<b>bradr</b>
step <sub>1D</sub>	<b>bropr</b>

Tabela 14 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step<sub>0F</sub>

signal uslova	vrednost
<b>dirreg</b>	0F
<b>dirmem</b>	11
<b>indregpom</b>	12
<b>immed</b>	1C

Tabela 15 Signali uslova i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step<sub>2A</sub>

signal uslova	vrednost	signal uslova	vrednost
<b>LOAD</b>	1E	<b>BNZ</b>	30
<b>STORE</b>	1F	<b>JMP</b>	34
<b>SUB</b>	27	<b>JSR</b>	3B
<b>OR</b>	2A	<b>RTI</b>	3C
<b>ASL</b>	2D	<b>RTS</b>	3F
<b>PUSH</b>	46	<b>POP</b>	4C
<b>JMPIND</b>	53		

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima sa spajanjem koraka (tabela 2), formirana sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije sa spajanjem koraka (tabela 16). Ona ima istu formu kao i tabela 9 za upravljačku jedinicu bez spajanja koraka.

Tabela 16 Sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije sa spajanjem koraka

! Čitanje instrukcije !

T <sub>00</sub>	<b>ldMAR, incPC;</b>
T <sub>01</sub>	<b>ldMBR;</b>
T <sub>02</sub>	<b>ldIR1;</b>
T <sub>03</sub>	<b>brl1, val<sub>1D</sub>;</b>
T <sub>04</sub>	<b>brl1', val<sub>0E</sub>;</b>
T <sub>05</sub>	<b>ldMAR, incPC;</b>
T <sub>06</sub>	<b>ldMBR;</b>
T <sub>07</sub>	<b>ldIR2;</b>
T <sub>08</sub>	<b>brl2, val<sub>1D</sub>;</b>
T <sub>09</sub>	<b>brl2', val<sub>0E</sub>;</b>
T <sub>0A</sub>	<b>ldMAR, incPC;</b>
T <sub>0B</sub>	<b>ldMBR;</b>
T <sub>0C</sub>	<b>ldIR3;</b>
T <sub>0D</sub>	<b>brl3, val<sub>1D</sub>;</b>

! Formiranje adrese i čitanje operanda !

T <sub>0E</sub>	<b>bradr;</b>
-----------------	---------------

! Direktno registarsko !

T <sub>0F</sub>	<b>ldRSRC;</b>
T <sub>10</sub>	<b>ldB, bruncnd, val<sub>1D</sub>;</b>

! Direktno memorijsko !

T <sub>11</sub>	<b>mxMAR<sub>1</sub>, ldMAR, bruncnd, val<sub>16</sub>;</b>
-----------------	---

! Indirektno registarsko sa pomerajem !

T <sub>12</sub>	<b>ldRSRC;</b>
T <sub>13</sub>	<b>mxX<sub>0</sub>, ldX, mxY<sub>0</sub>, mxY<sub>1</sub>, ldY;</b>
T <sub>14</sub>	<b>add, ldZ;</b>
T <sub>15</sub>	<b>mxMAR<sub>2</sub>, ldMAR;</b>

! Čitanje operanda za memorijska adresiranja !

T <sub>16</sub>	<b>brSTORE, val<sub>1D</sub>;</b>
T <sub>17</sub>	<b>ldMBR;</b>
T <sub>18</sub>	<b>ldPOM1, incMAR;</b>
T <sub>19</sub>	<b>ldMBR;</b>
T <sub>1A</sub>	<b>ldPOM2;</b>
T <sub>1B</sub>	<b>mxB<sub>1</sub>, mxB<sub>0</sub>, ldB, bruncnd, val<sub>1D</sub>;</b>

! Neposredno !

T <sub>1C</sub>	<b>mxB<sub>1</sub>, ldB;</b>
-----------------	------------------------------

! Izvršavanje operacije !

T <sub>1D</sub>	<b>bropr;</b>
-----------------	---------------

! LOAD !

T <sub>1E</sub>	<b>mxACC, ldACC, bruncnd, val<sub>56</sub>;</b>
-----------------	---

! STORE !

T <sub>1F</sub>	<b>brimmed, val<sub>56</sub>;</b>
T <sub>20</sub>	<b>brregdir, val<sub>25</sub>;</b>
T <sub>21</sub>	<b>mxMBR<sub>0</sub>, ldMBR;</b>
T <sub>22</sub>	<b>wrMEM;</b>



	T <sub>23</sub>	<b>mxMBR<sub>0</sub>, mxA, ldMBR, incMAR;</b>
	T <sub>24</sub>	<b>wrMEM, bruncnd, val<sub>56</sub>;</b>
	T <sub>25</sub>	<b>ldRDST;</b>
	T <sub>26</sub>	<b>wrGPR, bruncnd, val<sub>56</sub>;</b>
<b>! SUB !</b>		
	T <sub>27</sub>	<b>ldX, ldY;</b>
	T <sub>28</sub>	<b>sub, ldZ;</b>
	T <sub>29</sub>	<b>ldACC, bruncnd, val<sub>56</sub>;</b>
<b>! OR !</b>		
	T <sub>2A</sub>	<b>ldX, ldY;</b>
	T <sub>2B</sub>	<b>or, ldZ;</b>
	T <sub>2C</sub>	<b>ldACC, bruncnd, val<sub>56</sub>;</b>
<b>! ASL !</b>		
	T <sub>2D</sub>	<b>ldY;</b>
	T <sub>2E</sub>	<b>asl, ldZ;</b>
	T <sub>2F</sub>	<b>ldACC, bruncnd, val<sub>56</sub>;</b>
<b>! BNZ !</b>		
	T <sub>30</sub>	<b>brneq, val<sub>56</sub>;</b>
	T <sub>31</sub>	<b>mxX<sub>1</sub>, mxX<sub>2</sub>, ldX, mxY<sub>1</sub>, mxY<sub>0</sub>, ldY;</b>
	T <sub>32</sub>	<b>add, ldZ;</b>
	T <sub>33</sub>	<b>mxPC<sub>1</sub>, ldPC, bruncnd, val<sub>56</sub>;</b>
<b>! JSR !</b>		
	T <sub>34</sub>	<b>decSP;</b>
	T <sub>35</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;</b>
	T <sub>36</sub>	<b>wrMEM;</b>
	T <sub>37</sub>	<b>decSP;</b>
	T <sub>38</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;</b>
	T <sub>39</sub>	<b>wrMEM;</b>
	T <sub>3A</sub>	<b>mxPC, mxPC<sub>1</sub>, ldPC, bruncnd, val<sub>56</sub>;</b>
<b>! JMP !</b>		
	T <sub>3B</sub>	<b>mxPC<sub>1</sub>, mxPC, ldPC, bruncnd, val<sub>56</sub>;</b>
<b>! RTI !</b>		
	T <sub>3C</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;</b>
	T <sub>3D</sub>	<b>ldMBR;</b>
	T <sub>3E</sub>	<b>ldPSW;</b>
<b>! RTS !</b>		
	T <sub>3F</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;</b>
	T <sub>40</sub>	<b>ldMBR;</b>
	T <sub>41</sub>	<b>ldPOM<sub>2</sub>;</b>
	T <sub>42</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;</b>
	T <sub>43</sub>	<b>ldMBR;</b>
	T <sub>44</sub>	<b>ldPOM<sub>1</sub>;</b>
	T <sub>45</sub>	<b>mxPC, ldPC, bruncnd, val<sub>56</sub>;</b>
<b>! PUSH !</b>		
	T <sub>46</sub>	<b>decSP;</b>
	T <sub>47</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>0</sub>, ldMBR;</b>
	T <sub>48</sub>	<b>wrMEM;</b>
	T <sub>49</sub>	<b>decSP;</b>
	T <sub>4A</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, ldMBR;</b>
	T <sub>4B</sub>	<b>wrMEM, bruncnd, val<sub>56</sub>;</b>
<b>! POP !</b>		
	T <sub>4C</sub>	<b>mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;</b>

T<sub>4D</sub>     **ldMBR;**  
 T<sub>4E</sub>     **ldPOM2;**  
 T<sub>4F</sub>     **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;**  
 T<sub>50</sub>     **ldMBR;**  
 T<sub>51</sub>     **ldPOM1;**  
 T<sub>52</sub>     **ldACC, mxACC<sub>1</sub>, bruncnd, val<sub>56</sub>;**  
 ! JMPIND !  
 T<sub>53</sub>     **brimmed, val<sub>56</sub>;**  
 T<sub>54</sub>     **brregdir, val<sub>56</sub>;**  
 T<sub>55</sub>     **ldPC, bruncnd, val<sub>56</sub>;**

! Opsluživanje prekida !

T<sub>56</sub>     **brnotPREKID, val<sub>00</sub>;**  
 T<sub>57</sub>     **decSP;**  
 T<sub>58</sub>     **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;**  
 T<sub>59</sub>     **wrMEM;**  
 T<sub>5A</sub>     **decSP;**  
 T<sub>5B</sub>     **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;**  
 T<sub>5C</sub>     **wrMEM;**  
 T<sub>5D</sub>     **decSP;**  
 T<sub>5E</sub>     **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;**  
 T<sub>5F</sub>     **wrMEM;**  
 T<sub>60</sub>     **mxB<sub>2</sub>, ldB;**  
 T<sub>61</sub>     **slB;**  
 T<sub>62</sub>     **mxX<sub>1</sub>, ldX, mxY<sub>1</sub>, ldY;**  
 T<sub>63</sub>     **add, ldZ;**  
 T<sub>64</sub>     **mxMAR<sub>2</sub>, ldMAR;**  
 T<sub>65</sub>     **ldMBR;**  
 T<sub>66</sub>     **ldPOM<sub>2</sub>, decMAR;**  
 T<sub>67</sub>     **ldMBR;**  
 T<sub>68</sub>     **ldPOM<sub>1</sub>;**  
 T<sub>69</sub>     **mxPC, ldPC;**  
 T<sub>6A</sub>     **bruncnd, val<sub>00</sub>;**

Struktura upravljačke jedinice sa spajanjem koraka je ista kao i za slučaj bez spajanja koraka (slika 3). Brojač koraka se na isti način inkrementira i u brojač koraka se na isti način upisuje nova vrednost, pri čemu brojač koraka prolazi kroz manji broj stanja. Stoga je i manji broj signala dekodovanih stanja brojača koraka i to T<sub>00</sub> do T<sub>6A</sub>. Na isti način se generišu i upravljački signali operacione i upravljačke jedinice jedino se druge vrednosti signala dekodovanih vrednosti stanja brojača koraka koriste. Druge su i vrednosti koje generišu kombinacione mreže KMOPR, KMADR i KMBR. Kombinaciona mreža KMOPR generiše vrednosti 1E, 1F, ..., 53 pri aktivnim vrednostima signala **LOAD**, **STORE**,..., **JMPIND** respektivno. Kombinaciona mreža KMADR generiše vrednosti 0F, 11, 12, 1C pri aktivnim vrednostima signala **dirreg**, **dirmem**, **indregpom**, **immed** respektivno. Kombinaciona mreža KMBR generiše vrednosti 00, 0E, ..., 56 pri aktivnim vrednostima signala **val<sub>00</sub>**, **val<sub>0E</sub>**, ..., **val<sub>56</sub>**, respektivno. Zbog drugih vrednosti koje generiše kombinaciona mreža KMBR javljaju se drugi signali **val<sub>A</sub>**. Tako se umesto signala **val<sub>20</sub>**, javlja signal **val<sub>1D</sub>**, jer u brojač koraka umesto vrednosti 20 treba upisati 1D itd.

Istim postupkom kao i u slučaju upravljačke jedinice bez spajanja koraka dobijaju se izrazi za upravljačke signale operacione i upravljačke jedinice.

Upravljački signali operacione jedinice se generišu na sledeći način:

- $\text{ldMAR} = T_{00} + T_{05} + T_{0A} + T_{11} + T_{15} + T_{35} + T_{38} + T_{3C} + T_{3F} + T_{42} + T_{47} + T_{4A} + T_{4C} + T_{4F} + T_{58} + T_{5B} + T_{5E}$
- $\text{mxMAR}_0 = T_{35} + T_{38} + T_{3C} + T_{3F} + T_{42} + T_{47} + T_{4A} + T_{4C} + T_{4F} + T_{58} + T_{5B} + T_{5E}$
- $\text{mxMAR}_1 = T_{11}$
- $\text{mxMAR}_2 = T_{15} + T_{35} + T_{38} + T_{3C} + T_{3F} + T_{42} + T_{47} + T_{4A} + T_{4C} + T_{4F} + T_{58} + T_{5B} + T_{5E} + T_{64}$
- $\text{wrGPR} = T_{26}$

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- $\text{bropr} = T_{1D}$
- $\text{bradr} = T_{0E}$
- $\text{branch} = \text{bruncnd} + \text{brl1} \cdot \text{l1} + \text{brl1}' \cdot \text{l1}' + \text{brl2} \cdot \text{l2} + \text{brl2}' \cdot \text{l2}' + \text{brl3} \cdot \text{l3} + \text{brSTORE} \cdot \text{STORE} + \text{brimmed} \cdot \text{immed} + \text{brregdir} \cdot \text{regdir} + \text{brneq} \cdot \text{neq} + \text{brnotPREKID} \cdot \overline{\text{PREKID}}$
- $\text{val}_{00} = T_{56} + T_{6A}$
- $\text{val}_{0E} = T_{04} + T_{09}$
- $\text{val}_{18} = T_{11}$
- $\text{val}_{1D} = T_{03} + T_{08} + T_{0D} + T_{10} + T_{16} + T_{1B}$
- $\text{val}_{25} = T_{20}$
- $\text{val}_{56} = T_{1E} + T_{1F} + T_{24} + T_{26} + T_{29} + T_{2C} + T_{2F} + T_{30} + T_{33} + T_{3A} + T_{3B} + T_{45} + T_{4B} + T_{52} + T_{53} + T_{54} + T_{55}$

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- $\text{bruncnd} = T_{10} + T_{11} + T_{1B} + T_{1E} + T_{24} + T_{26} + T_{29} + T_{2C} + T_{2F} + T_{33} + T_{3A} + T_{3B} + T_{45} + T_{4B} + T_{52} + T_{55} + T_{6A}$
- $\text{brl1} = T_{03}$
- $\text{brl1}' = T_{04}$
- $\text{brl2} = T_{08}$
- $\text{brl2}' = T_{09}$
- $\text{brl3} = T_{0D}$
- $\text{brSTORE} = T_{16}$
- $\text{brimmed} = T_{1F} + T_{53}$
- $\text{brregdir} = T_{20} + T_{54}$
- $\text{brneq} = T_{30}$
- $\text{brnotPREKID} = T_{56}$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **l1**, **l1'**, **l2**, **l2'**, **l3**, **STORE**, **immed**, **regdir**, **neq** i **PREKID**.

## 4.2 MIKROPROGRAMSKA REALIZACIJA

U ovom poglavlju se razmatraju mikroprogramska upravljačka jedinica sa dva tipa mikroinstrukcija i mikroprogramska upravljačka jedinica sa jednim tipom mikroinstrukcija.


#### 4.2.1 Mikroprogramska realizacija sa dva tipa mikroinstrukcija

U sekvenci upravljačkih signala po koracima bez spajanja koraka (tabela 1) se svakom operacionom koraku, u kome se generišu upravljački signali operacione jedinice, pridružuje binarna reč čiji je format dat na slici 4 i svakom upravljačkom koraku, u kome se realizuju skokovi, pridružuje binarna reč čiji je format dat na slici 4. Te binarne reči se nazivaju mikroinstrukcijama, mikronaredbama ili mikrokomandama. Mikroinstrukcije pridružene operacionim koracima nazivaju se operacione mikroinstrukcije, dok se mikroinstrukcije pridružene upravljačkim koracima nazivaju upravljačke mikroinstrukcije. Uređeni niz mikroinstrukcija pridruženih operacionim koracima i upravljačkim koracima, naziva se mikroprogram.

Poljem  $h$  dužine 1 bit određuje se da li se radi o operacionoj ili upravljačkoj mikroinstrukciji.

Poljem  $z$  dužine  $m$  bita operacione mikroinstrukcije određuju se vrednosti svih upravljačkih signala. Uzeto je da svakom upravljačkom signalu odgovara poseban bit. Ovakav način kodiranja upravljačkih signala se naziva horizontalni način kodiranja.

Poljem  $cc$  dužine  $k$  bita upravljačke mikroinstrukcije specificira se bezuslovni skok, uslovni skokovi na osnovu vrednosti svakog od signala logičkog uslova i višestruki uslovni skokovi. Polje  $ba$  dužine  $n$  bita upravljačke mikroinstrukcije predstavlja adresu mikroinstrukcije u mikroprogramu na koju se skače u slučaju bezuslovnog skoka i u slučaju uslovnog skoka ukoliko je vrednost odgovarajućeg signala logičkog uslova aktivna.



Slika 4 Formati operacionih i upravljačkih mikroinstrukcija

Upravljačka jedinice se sastoji iz mikroprogramske memorije, mikroprogramskog brojača, prihvatnog registra mikroinstrukcije, kombinacione mreže za generisanje upravljačkih signala i kombinacione mreže za generisanje nove vrednosti mikroprogramskog brojača. Mikroprogramska memorije služi za smeštanje mikroprograma. Mikroprogramski brojač određuje adresu mikroinstrukcije u mikroprogramskoj memoriji. Prihvatni registar mikroinstrukcije služi za prihvatanje mikroinstrukcije očitane iz mikroprogramske memorije. Kombinaciona mreža za generisanje upravljačkih signala generiše dve grupe signala i to upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice. Upravljački signali operacione jedinice se generišu na osnovu vrednosti bitova polja  $z$  ukoliko je polje  $h$  0. Upravljački signali upravljačke jedinice se generišu na osnovu vrednosti bitova polja  $cc$  i signala logičkih uslova ukoliko je polje  $h$  1. Njima se sadržaj mikroprogramskog brojača ili inkrementira ili se u mikroprogramski brojač preko kombinacione mreže za generisanje nove vrednosti mikroprogramskog brojača upisuje vrednost određena poljem  $ba$  i time realizuje skok u mikroprogramskoj memoriji.

Postoje dva tipa mikroinstrukcije (slika 4) i to operaciona mikroinstrukcija i upravljačka mikroinstrukcija.

Format operacione mikroinstrukcije je dat na slici 5. Polje  $h$  je 0. Bitovi polja  $z$  dodeljeni su upravljačkim signalima operacione jedinice.

0	1	2	3	4	5	6	7
0	ldMAR	mxMAR <sub>2</sub>	mxMAR <sub>1</sub>	mxMAR <sub>0</sub>	wrMEM	ldMBR	mxMBR <sub>1</sub>

8	9	10	11	12	13	14	15
mxMBR <sub>0</sub>	incMAR	ldMAR	mxPCC	ldPC	incPC	mxPC	mxPC <sub>1</sub>

16	17	18	19	20	21	22	23
ldR <sub>1</sub>	ldR <sub>2</sub>	ldR <sub>3</sub>	mxA	ldRSRC	wrGPR	ldZ	ldD

24	25	26	27	28	29	30	31
mxRDST	ldRDST	ldX	ldY	ldPOM <sub>1</sub>	ldPOM <sub>2</sub>	mxX <sub>1</sub>	mxX <sub>0</sub>

32	33	34	35	36	37	38	39
mxY <sub>1</sub>	mxY <sub>0</sub>	ldPSW	mxPSW	incSP	decSP	ldSP	ldACC

40	41	42	43	44	45	46	47
mxACC <sub>1</sub>	mxACC	ldIVTP	ldB	incB	decB	slB	mxB <sub>2</sub>

48	49	50	51	52	53	54	55
mxB <sub>1</sub>	mxB <sub>0</sub>	ldBR	/	/	/	/	/

Slika 5 Operaciona mikroinstrukcija

Format upravljačke mikroinstrukcije je dat na slici 6. Polje  $h$  je 1.

0	1	2	3	4	5	6	7
	<i>cc</i>				<i>ba</i>		

8	9	10	11	12	13	14	15
<i>ba</i>					/	/	/

16	17	18	19	20	21	22	23
/	/	/	/	/	/	/	/

24	25	26	27	28	29	30	31
/	/	/	/	/	/	/	/

32	33	34	35	36	37	38	39
/	/	/	/	/	/	/	/

40	41	42	43	44	45	46	47
/	/	/	/	/	/	/	/

48	49	50	51	52	53	54	55
/	/	/	/	/	/	/	/

Slika 6 Upravljačka mikroinstrukcija

Bitovi polja  $cc$  mikroinstrukcije koriste se za kodiranje upravljačkih signala kojima se određuje da li treba realizovati skok u mikroprogramu i to: bezuslovni skok, uslovni skok i višestruki uslovni skok ili preći na sledeću mikroinstrukciju.

Bezuslovni skok se realizuje u onim koracima sekvence upravljačkih signala po koracima (tabela 1) u kojima se pojavljuju iskazi tipa *br* step<sub>A</sub>. Simbolička oznaka signala bezuslovnog skoka koji za svaki od njih treba generisati i način njegovog kodiranja bitovima polja *cc* mikroinstrukcije dati su u tabeli 17.

Tabela 17 Signal bezuslovnog skoka

<i>cc</i>	signal bezuslovnog skoka
01	<b>bruncnd</b>

Uslovni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa *br* (*if uslov then* step<sub>A</sub>). Način kodiranja signala uslovnih skokova bitovima polja *cc* mikroinstrukcije, simboličke oznake signala uslovnih skokova i signal uslova koji treba da je aktivan da bi se realizovao skok dati su u tabeli 18.

Tabela 18 Signali uslovnih skokova

<i>cc</i>	signal uslovnog skoka	signal uslova
02	<b>brl1</b>	<b>l1</b>
03	<b>brl1'</b>	<b>l1'</b>
04	<b>brl2</b>	<b>l2</b>
05	<b>brl2'</b>	<b>l2'</b>
06	<b>brl3</b>	<b>l3</b>
07	<b>brSTORE</b>	<b>STORE</b>
08	<b>brimmed</b>	<b>immed</b>
09	<b>brregdir</b>	<b>regdir</b>
10	<b>brneq</b>	<b>neq</b>
11	<b>brnotPREKID</b>	<b>PREKID</b>

Višestruki uslovni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa *br* (*case (uslov<sub>1</sub>, ..., uslov<sub>n</sub>) then (uslov<sub>1</sub>, step<sub>A1</sub>), ..., (uslov<sub>n</sub>, step<sub>AN</sub>)*). Način kodiranja signala višestrukih uslovnih skokova bitovima polja *cc* mikroinstrukcije, koraci u sekvenci upravljačkih signala po koracima u kojima se pojavljuju iskazi ovog tipa i simboličke oznake signala višestrukih uslovnih skokova dati su u tabeli 19.

Tabela 19 Signali višestrukih uslovnih skokova

<i>cc</i>	korak	signal višestrukog uslovnog skoka
12	step <sub>0E</sub>	<b>bradr</b>
13	step <sub>1D</sub>	<b>bropr</b>

Vrednost polja *cc* 00 i sve ostale vrednosti koje nisu dodeljene signalu bezuslovnog skoka, signalima uslovnih skokova i signalima višestrukih uslovnih skokova određuje da treba preći na sledeću mikroinstrukciju.

Bitovi *ba* mikroinstrukcije koriste se za specificiranje adrese mikroinstrukcije na koju treba skočiti kod uslovnih i bezuslovnih skokova u sekvenci upravljačkih signala po koracima (tabela 1). Ovi bitovi sadrže vrednost koju treba upisati u mikroprogramski brojač u slučaju bezuslovnih skokova i ukoliko je signal uslova aktivan u slučaju uslovnih skokova. Kod pisanja mikroprograma ovo polje se simbolički označava sa *madr<sub>xx</sub>*, pri čemu *xx* odgovara heksadekadnoj vrednosti ovog polja. Na primer, sa *madr<sub>56</sub>* je simbolički označena heksadekadna vrednost 56 ovog polja. Za kodiranje polja *adresa skoka* usvojeno je 8 bitova, jer je za kompletan mikroprogram dovoljan kapacitet mikroprogramske memorije od 256 reči.

Operaciona mikroinstrukcija je duža od upravljačke mikroinstrukcije, pa je dužina mikroinstrukcije određena dužinom operacione mikroinstrukcije i iznosi 40 bitova.

Mikroprogram se za razmatrani slučaj mikroprogramske realizacije formira tako što se za svaki korak u sekvenci upravljačkih signala po koracima (tabela 1) formira jedna mikroinstrukcija i to operaciona ili upravljačka.

Kod formiranja operacionih mikroinstrukcija polazi se od sekvence upravljačkih signala po koracima i traže koraci u kojima se javljaju upravljački signali operacione jedinice. Za takve korake se bit polja *h* postavlja na 0, bitovi polja *z* koji odgovaraju upravljačkim signalima operacione koji se javljaju u datom koraku postavljaju na 1 i bitovi polja *z* koji odgovaraju upravljačkim signalima operacione koji se ne javljaju u datom koraku postavljaju na 0.

Kod formiranja upravljačkih mikroinstrukcija polazi se od sekvence upravljačkih signala po koracima i traže koraci u kojima se javlja neki od iskaza *br*  $\text{step}_A$ , *br* (*if uslov then*  $\text{step}_A$ ) i *br* (*case* (*uslov*<sub>1</sub>, ..., *uslov*<sub>n</sub>) *then* (*uslov*<sub>1</sub>,  $\text{step}_{A1}$ ), ..., (*uslov*<sub>n</sub>,  $\text{step}_{An}$ )). Za takve korake se bit polja *h* postavlja na 1, što se u mikroprogramu označava signalom **cnt**, dok se bitovi polja *cc* i *ba* kodiraju u zavisnosti od toga koji se od ova tri iskaza javlja u datom koraku.

Za iskaz *br*  $\text{step}_A$  se upravljačka mikroinstrukcija kodira tako što se za polje *cc* uzima kod dodeljen signalu bezuslovnog skoka koji određuje da se bezuslovno prelazi na korak  $\text{step}_A$  i za polje *ba* binarna vrednosti A koju treba upisati u mikroprogramski brojač.

Simbolička oznaka signala bezuslovnog skoka i način njegovog kodiranja poljem *cc* dati su u tabeli 17. Korak  $\text{step}_A$  na koji treba preći u sekvenci upravljačkih signala po koracima, simbolička oznaka vrednosti  $\text{madr}_A$  koju treba upisati u mikroprogramski brojač i sama vrednost A za sve korake u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 20.

Tabela 20 Koraci  $\text{step}_A$ , adrese  $\text{madr}_A$  i vrednosti A za bezuslovne skokove

$\text{step}_A$	$\text{madr}_A$	A
$\text{step}_{00}$	$\text{madr}_{00}$	00
$\text{step}_{0E}$	$\text{madr}_{0E}$	0E
$\text{step}_{20}$	$\text{madr}_{20}$	20
$\text{step}_{66}$	$\text{madr}_{66}$	66

Za iskaz *br* (*if uslov then*  $\text{step}_A$ ) se upravljačka mikroinstrukcija kodira tako što se za polje *cc* uzima kod dodeljen signalu uslovnog skoka koji određuje signal **uslov** koji treba da bude aktivan da bi se realizovao prelaz na korak  $\text{step}_A$  i za polje *bb* binarna vrednosti A koju treba upisati u mikroprogramski brojač u slučaju da je signal **uslov** aktivan.

Simboličke oznake signala uslovnog skoka, način njihovog kodiranja poljem *cc* i signali **uslov** za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabeli 18. Korak  $\text{step}_A$  na koji treba preći u sekvenci upravljačkih signala po koracima, simbolička oznaka vrednosti  $\text{madr}_A$  koju treba upisati u mikroprogramski brojač u slučaju da je signal **uslov** aktivan i sama vrednost A za sve korake u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 21.

Tabela 21 Koraci  $\text{step}_A$ , adrese  $\text{madr}_A$  i vrednosti A za uslovne skokove

$\text{step}_A$	$\text{madr}_A$	A
$\text{step}_{00}$	$\text{madr}_{00}$	00
$\text{step}_{0E}$	$\text{madr}_{0E}$	0E
$\text{step}_{20}$	$\text{madr}_{20}$	20
$\text{step}_{2A}$	$\text{madr}_{2A}$	2A

step <sub>66</sub>	madr <sub>66</sub>	66
--------------------	--------------------	----

Za iskaz *br* (*case* (**uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub>) *then* (**uslov**<sub>1</sub>, step<sub>A1</sub>), ..., (**uslov**<sub>n</sub>, step<sub>An</sub>)) se upravljačka mikroinstrukcija kodira tako što se za polje *cc* uzima kod dodeljen signalu višestrukog uslovnog skoka koji određuje signale **uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub> za koje treba izvršiti proveru koji je od njih aktivan da bi se na osnovu toga realizovao prelaz na jedan od koraka step<sub>A1</sub>, ..., step<sub>An</sub> i za polje *bb* nule jer njegova vrednost nije bitna. Upravljačka jedinica mora da bude tako realizovana da za svaki višestruki uslovni skok generiše vrednosti A1,..., An koje treba upisati u mikroprogramski brojač. Ona mora da obezbedi i selekciju jedne od vrednosti A1,..., An u zavisnosti od toga koji od signala uslova **uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub> ima aktivnu vrednost.

Simboličke oznake signala višestrukih uslovnih skokova, način njihovog kodiranja poljem *cc* i koraci u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 19. Vrednosti A1,..., An koje treba upisati u mikroprogramski brojač i signali uslova **uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub> za koje treba izvršiti proveru koji je od njih aktivan da bi se na osnovu toga realizovao prelaz na jedan od koraka step<sub>A1</sub>, ..., step<sub>An</sub> za dva iskaza ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabelama 22 i 23.

Tabela 22 Signali uslova i vrednosti za upis u mikroprogramski brojač za višestruki uslovni skok u koraku step<sub>0F</sub>

signal uslova	vrednost
<b>dirreg</b>	0F
<b>dirmem</b>	12
<b>indregpom</b>	14
<b>immed</b>	1F

Tabela 23 Signali uslova i vrednosti za upis u mikroprogramski brojač za višestruki uslovni skok u koraku step<sub>31</sub>

signal uslova	vrednost	signal uslova	vrednost
<b>LOAD</b>	21	<b>JSR</b>	3E
<b>STORE</b>	23	<b>RTI</b>	48
<b>SUB</b>	2D	<b>RTS</b>	4B
<b>OR</b>	31	<b>PUSH</b>	53
<b>ASL</b>	35	<b>POP</b>	5B
<b>BNZ</b>	39	<b>JUMPIND</b>	62
<b>JMP</b>	46		

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 1) formiran mikroprogram (tabela 24). On ima sledeću formu:

- na levoj strani se nalaze adrese mikroinstrukcija u mikroprogramskoj memoriji u heksadekadnom obliku,
- u sredini su mikroinstrukcije predstavljene nizom simboličkih oznaka samo upravljačkih signala operacione i/ili upravljačke jedinice koji treba da budu aktivni i koji su razdvojeni zapetama,
- dok komentar, u koracima gde se to radi lakšeg razumevanja smatralo korisnim, uvek počinje usklikom (!) i proteže se do sledećeg uskliknika (!).

Tabela 24 Mikroprogram

! Čitanje instrukcije !

madr<sub>00</sub> **ldMAR, incPC**;  
madr<sub>01</sub> **ldMBR**;  
madr<sub>02</sub> **ldIR1**;



madr<sub>03</sub> **cnt, brl1, madr<sub>20</sub>;**  
 madr<sub>04</sub> **cnt, brl1', madr<sub>0E</sub>;**  
 madr<sub>05</sub> **ldMAR, incPC;**  
 madr<sub>06</sub> **ldMBR;**  
 madr<sub>07</sub> **ldIR2;**  
 madr<sub>08</sub> **cnt, brl2, madr<sub>20</sub>;**  
 madr<sub>09</sub> **cnt, brl2', madr<sub>0E</sub>;**  
 madr<sub>0A</sub> **ldMAR, incPC;**  
 madr<sub>0B</sub> **ldMBR;**  
 madr<sub>0C</sub> **ldIR3;**  
 madr<sub>0D</sub> **cnt, brl3, madr<sub>20</sub>;**

! Formiranje adrese i čitanje operanda !

madr<sub>0E</sub> **cnt, bradr;**

! Direktno registarsko !

madr<sub>0F</sub> **ldRSRC;**  
 madr<sub>10</sub> **ldB;**  
 madr<sub>11</sub> **cnt, bruncnd, madr<sub>20</sub>;**

! Direktno memorijsko !

madr<sub>12</sub> **mxMAR<sub>1</sub>, ldMAR;**  
 madr<sub>13</sub> **cnt, bruncnd, madr<sub>18</sub>;**

! Indirektno registarsko sa pomerajem !

madr<sub>14</sub> **ldRSRC;**  
 madr<sub>15</sub> **mxX<sub>0</sub>, ldX, mxY<sub>0</sub>, ldY;**  
 madr<sub>16</sub> **add, ldZ;**  
 madr<sub>17</sub> **mxMAR<sub>2</sub>, ldMAR;**

! Čitanje operanda za memorijska adresiranja !

madr<sub>18</sub> **brSTORE, madr<sub>20</sub>;**  
 madr<sub>19</sub> **ldMBR;**  
 madr<sub>1A</sub> **ldPOM1, incMAR;**  
 madr<sub>1B</sub> **ldMBR;**  
 madr<sub>1C</sub> **ldPOM2;**  
 madr<sub>1D</sub> **mxB<sub>1</sub>, mxB<sub>0</sub>, ldB;**  
 madr<sub>1E</sub> **cnt, bruncnd, madr<sub>20</sub>;**

! Neposredno !

madr<sub>1F</sub> **mxB<sub>1</sub>, ldB;**

! Izvršavanje operacije !

madr<sub>20</sub> **cnt, bropr;**

! LOAD !

madr<sub>21</sub> **mxACC, ldACC;**  
 madr<sub>22</sub> **cnt, bruncnd, madr<sub>66</sub>;**

! STORE !

madr<sub>23</sub> **cnt, brimmed, madr<sub>66</sub>;**  
 madr<sub>24</sub> **cnt, brregdir, madr<sub>2A</sub>;**  
 madr<sub>25</sub> **mxMBR<sub>0</sub>, ldMBR;**  
 madr<sub>26</sub> **wrMEM;**  
 madr<sub>27</sub> **mxMBR<sub>0</sub>, mxA, ldMBR, incMAR;**  
 madr<sub>28</sub> **wrMEM;**  
 madr<sub>29</sub> **cnt, bruncnd, madr<sub>66</sub>;**  
 madr<sub>2A</sub> **ldRDST;**  
 madr<sub>2B</sub> **wrGPR;**  
 madr<sub>2C</sub> **cnt, bruncnd, madr<sub>66</sub>;**

```

! SUB !
    madr2D ldX, ldY;
    madr2E sub, ldZ;
    madr2F ldACC;
    madr30 cnt, bruncnd, madr66;
! OR !
    madr31 ldX, ldY;
    madr32 or, ldZ;
    madr33 ldACC;
    madr34 cnt, bruncnd, madr66;
! ASR !
    madr35 ldY;
    madr36 asl, ldZ;
    madr37 ldACC;
    madr38 cnt, bruncnd, madr66;
! BNZ !
    madr39 brZ, madr56;
    madr3A mxX1, mxX2, ldX, mxY1, mxY0, ldY;
    madr3B add, ldZ;
    madr3C mxPC1, ldPC;
    madr3D cnt, bruncnd, madr66
! JSR !
    madr3E decSP;
    madr3F mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
    madr40 wrMEM;
    madr41 decSP;
    madr42 mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
    madr43 wrMEM;
    madr44 mxPC, mxPC1, ldPC;
    madr45 cnt, bruncnd, madr66;
! JMP !
    madr46 mxPC1, mxPC, ldPC;
    madr47 cnt, bruncnd, madr66;
! RTI !
    madr48 mxMAR2, mxMAR0, ldMAR, incSP;
    madr49 ldMBR;
    madr4A ldPSW;
! RTS !
    madr4B mxMAR2, mxMAR0, ldMAR, incSP;
    madr4C ldMBR;
    madr4D ldPOM2;
    madr4E mxMAR2, mxMAR0, ldMAR, incSP;
    madr4F ldMBR;
    madr50 ldPOM1;
    madr51 mxPC, ldPC;
    madr52 cnt, bruncnd, madr66;
! PUSH !
    madr53 decSP;
    madr54 mxMAR2, mxMAR0, ldMAR, mxMBR0, ldMBR;
    madr55 wrMEM;
    madr56 decSP;

```

```

madr57  mxMAR2, mxMAR0, ldMAR, ldMBR;
madr58  wrMEM;
madr59  cnt, bruncnd, madr66;
! POP !
madr5A  mxMAR2, mxMAR0, ldMAR, incSP;
madr5B  ldMBR;
madr5C  ldPOM2;
madr5D  mxMAR2, mxMAR0, ldMAR, incSP;
madr5E  ldMBR;
madr5F  ldPOM1;
madr60  ldACC, mxACC1;
madr61  cnt, bruncnd, madr66;
! JMPIND !
madr62  cnt, brimmed, madr66;
madr63  cnt, brregdir, madr66;
madr64  ldPC;
madr65  br step66;

```


! Opsluživanje prekida !

```

madr66  cnt, brnotPREKID, madr00;
madr67  decSP;
madr68  mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
madr69  wrMEM;
madr6A  decSP;
madr6B  mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
madr6C  wrMEM;
madr6D  decSP;
madr6E  mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
madr6F  wrMEM;
madr71  slB;
madr72  mxX1, ldX, mxY1, ldY;
madr73  add, ldZ;
madr74  mxMAR2, ldMAR;
madr75  ldMBR;
madr76  ldPOM2, incMAR;
madr77  ldMBR;
madr78  ldPOM1;
madr79  mxPC, ldPC;
madr7A  cnt, bruncnd, madr00;

```

Struktura upravljačke jedinice mikroprogramske realizacije je prikazana na slici 7. Upravljačka jedinica se sastoji iz sledećih blokova: blok *generisanje nove vrednosti mikroprogramskog brojača*, blok *mikroprogramski brojač*, blok *mikroprogramska memorija*, blok *prihvatni registar mikroinstrukcije* i blok *generisanje upravljačkih signala*.



Slika 7 Struktura upravljačke jedinice mikroprogramske realizacije sa horizontalnim formatom mikroinstrukcije

Blok *generisanje nove vrednosti mikroprogramskog brojača* se sastoji od kombinacionih mreža KMOPR i KMADR sa multiplekserom MP i služi za generisanje i selekciju vrednosti koju treba upisati u mikroprogramski brojač. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikroprograma. Vrednosti koje treba upisati u mikroprogramski brojač generišu se na tri načina i to pomoću: kombinacione mreže KMOPR koja formira signale  $opr_{7..0}$ , kombinacione mreže KMADR koja formira signale  $adr_{7..0}$  i razreda  $CW_{k+1..k+n}$  prihvatnog registra mikroinstrukcije CW. Selekcija jedne od tri grupe signala koje daju novu vrednost mikroprogramskog brojača obezbeđuje se signalima **bropr** i **bradr** i to: signali  $opr_{7..0}$  ako je aktivan signal **bropr**, signali  $adr_{7..0}$  ako je aktivan signal **bradr** i signali  $CW_{k+1..k+n}$  ako su neaktivni signali **bropr** i **bradr**.

Kombinacionom mrežom KMOPR generišu se vrednosti (tabela 23) za realizaciju višestrukog uslovnog skoka na adresi 31 mikroprograma (tabela 24). U zavisnosti od toga koji od signala **LOAD**, **STORE**, ..., **RTS** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 23 da se pojavi na linijama **opr**<sub>7...0</sub>. S obzirom da se na adresi 31 mikroprograma nalazi upravljačka mikroinstrukcija sa tako kodiranim poljem *cc* da njeno izvršavanje daje aktivnu vrednost signala višestrukog uslovnog skoka **bropr**, vrednost na linijama **opr**<sub>7...0</sub> prolazi tada kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Kombinacionom mrežom KMADR generišu se vrednosti (tabela 22) za realizaciju višestrukog uslovnog skoka na adresi 0F mikroprograma (tabela 24). U zavisnosti od toga koji od signala **dirreg**, **indreg**,..., **immed** ima aktivnu vrednost zavisi koja će od vrednosti iz tabele 22 da se pojavi tada na linijama **adr**<sub>7...0</sub>. S obzirom da se na adresi 0F mikroprograma nalazi mikroinstrukcija sa tako kodiranim poljem *cc* da njeno izvršavanje daje aktivnu vrednost signala višestrukog uslovnog skoka **bradr**, vrednost na linijama **adr**<sub>7...0</sub> prolazi kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Prihvatni registar mikroinstrukcije CW u svojim razredima CW<sub>k+1...k+n</sub> sadrži vrednost za upis u mikroprogramski brojač mPC<sub>7...0</sub> za безусловne skokove (tabela 20) i uslovne skokove (tabela 21). Signali višestrukih uslovnih skokova **bropr** i **bradr** su aktivni samo prilikom izvršavanja mikroinstrukcija na adresama 0F i 31 mikroprograma, respektivno, a u svim ostalim situacijama neaktivni. S obzirom da nijedan od ova dva signala nije aktivan prilikom izvršavanja mikroinstrukcija kojima se realizuju безусловni ili uslovni skokovi u mikroprogramu, vrednost određena razredima CW<sub>k+1...k+n</sub> prolazi kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC<sub>7...0</sub>.

Blok *mikroprogramski brojač* sadrži mikroprogramski brojač mPC<sub>n-1...0</sub>. Mikroprogramski brojač mPC<sub>n-1...0</sub> svojom trenutnom vrednošću određuje adresu mikroprogramske memorije mMEM sa koje treba očitati mikroinstrukciju. Mikroprogramski brojač mPC<sub>n-1...0</sub> može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta **CLK<sub>mPC</sub>** vrši se uvećavanje sadržaja mikroprogramskog brojača mPC<sub>n-1...0</sub> za jedan čime se obezbeđuje sekvencijalno očitavanje mikroinstrukcija iz mikroprogramske memorije (tabela 24). Ovaj režim rada se obezbeđuje neaktivnom vrednošću signala **ld**. Signal **ld** je neaktivan ako su svi signali **bropr**, **bradr** i **branch** neaktivni. Signali **bropr**, **bradr** i **branch** su uvek neaktivni sem kada treba obezbediti režim skoka.

U režimu skoka pri pojavi signala takta **CLK<sub>mPC</sub>** vrši se upis nove vrednosti u mikroprogramski brojač mPC<sub>n-1...0</sub> čime se obezbeđuje odstupanje od sekvencijalnog očitavanja mikroinstrukcija iz mikroprogramske memorije (tabela 24). Ovaj režim rada se obezbeđuje aktivnom vrednošću signala **ld**. Signal **ld** je aktivan ako je jedan od signala **bropr**, **bradr** i **branch** aktivan. Jedan od signala **bropr**, **bradr** i **branch** je aktivan samo prilikom izvršavanja mikroinstrukcije koja ima takvo polje *cc* da je specificiran neki višestruki uslovni skok, безусловni skok ili neki od uslovnih skokova i uslov skoka je ispunjen.

Mikroprogramski brojač mPC<sub>n-1...0</sub> je dimenzionisan prema veličini mikroprograma (tabela 24). S obzirom da se mikroprogram svih faza izvršavanja instrukcija nalazi u opsegu od adrese 00 do adrese 7A, usvojena je dužina mikroprogramskog brojača mPC<sub>n-1...0</sub> od 8 bita.

Blok *mikroprogramski memorija* sadrži mikroprogramsku memoriju mMEM, koja služi za smeštanje mikroprograma. Širina reči mikroprogramske memorije je određena dužinom mikroinstrukcija i iznosi 51 bita, a kapacitet veličinom mikroprograma svih instrukcija

procesora (tabela 24) i iznosi 256 lokacija. Adresiranje mikroprogramske memorije se realizuje sadržajem mikroprogramskog brojača  $mPC_{n-1...0}$ .

Blok *prihvatni registar mikroinstrukcije* sadrži prihvatni registar mikroinstrukcije  $CW_{0...k+n}$ . Prihvatni registar mikroinstrukcije  $CW_{0...k+n}$  služi za prihvatanje mikroinstrukcije očitane iz mikroprogramske memorije  $mMEM$ . Na osnovu sadržaja ovog registra generišu se upravljački signali. Razredi  $CW_{0...m}$  i  $CW_{0...k}$  se koriste u bloku *generisanje upravljačkih signala* za generisanje upravljačkih signala operacione jedinice i upravljačke jedinice, respektivno, dok se razredi  $CW_{k+1...k+n}$  koriste u bloku *generisanje nove vrednosti mikroprogramskog brojača* kao adresa skoka u mikrorogramu u slučaju bezuslovnih i uslovnih skokova. Upis u ovaj registar se realizuje signalom takta **CLK**. Signal takta **CLK** kasni za signalom takta **CLK<sub>mPC</sub>** onoliko koliko je potrebno da se pročita sadržaj sa odgovarajuće adrese mikroprogramske memorije.

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje na osnovu sadržaja razreda  $CW_{0...m}$  prihvatnog registra mikroinstrukcije generišu upravljačke signale operacione jedinice i na osnovu sadržaja razreda  $CW_{0...k}$  prihvatnog registra mikroinstrukcije i signala logičkih uslova **brl1, brl1', brl2, brl2', brl3, brSTORE, brimmed, brregdir, brneq, brnotPREKID** koji dolaze iz operacione jedinice generišu upravljačke signale upravljačke jedinice.

Upravljački signali operacione jedinice se generišu na sledeći način:

- $ldMAR = \overline{CW_0} \cdot CW_1$
- $mxMAR_0 = \overline{CW_0} \cdot CW_4$
- Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- $bropr = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- $bradr = CW_0 \cdot CW_4 \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $branch = bruncnd + brl1 \cdot I1 + brl1' \cdot I1' + brl2 \cdot I2 + brl2' \cdot I2' + brl3 \cdot I3 + brSTORE \cdot STORE + brimmed \cdot immed + brregdir \cdot regdir + brneq \cdot eq1 + brnotPREKID \cdot \overline{PREKID}$


Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- $bruncnd = CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- $brl1 = CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot \overline{CW_7}$
- $brl1' = CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot CW_6 \cdot CW_7$
- $brl2 = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $brl2' = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot CW_7$
- $brl3 = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $brneq = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot \overline{CW_7}$
- $brSTORE = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot \overline{CW_7}$
- $brregdir = CW_0 \cdot \overline{CW_4} \cdot \overline{CW_5} \cdot \overline{CW_6} \cdot CW_7$
- $brimmed = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot \overline{CW_6} \cdot CW_7$
- $brnotPREKID = CW_0 \cdot \overline{CW_4} \cdot CW_5 \cdot CW_6 \cdot CW_7$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **I1, I1', I2, I2', I3, STORE, immed, regdir, eq1** i  **$\overline{PREKID}$** .

#### 4.2.2 Mikroprogramska realizacija sa jednim tipom mikroinstrukcija

U slučaju spajanja koraka postoji samo jedan tip mikroinstrukcije (slika 8).



Slika 8 Format mikroinstrukcije za horizontalni način kodiranja upravljačkih signala

Kodiranje operacionog i upravljačkog dela mikroinstrukcije je dato na slici 9.

0	1	2	3	4	5	6	7
ldMAR	ldBR	mxMAR <sub>2</sub>	mxMAR <sub>1</sub>	mxMAR <sub>0</sub>	wrMEM	ldMBR	mxMBR <sub>1</sub>
8	9	10	11	12	13	14	15
mxMBR <sub>0</sub>	incMAR	ldMAR	mxPCC	ldPC	incPC	mxPC	mxPC <sub>1</sub>
16	17	18	19	20	21	22	23
ldR <sub>1</sub>	ldR <sub>2</sub>	ldR <sub>3</sub>	mxA	ldRSRC	wrGPR	ldZ	ldD
24	25	26	27	28	29	30	31
mxRDST	ldRDST	ldX	ldY	ldPOM <sub>1</sub>	ldPOM <sub>2</sub>	mxX <sub>1</sub>	mxX <sub>0</sub>
32	33	34	35	36	37	38	39
mxY <sub>1</sub>	mxY <sub>0</sub>	ldPSW	mxPSW	incSP	decSP	ldSP	ldACC
40	41	42	43	44	45	46	47
mxACC <sub>1</sub>	mxACC	ldIVTP	ldB	incB	decB	slB	mxB <sub>2</sub>
48	49	50	51	52	53	54	55
mxB <sub>1</sub>	mxB <sub>0</sub>	cc				ba	
56	57	58	59	60	61	62	63
ba						/	/

Slika 9 Mikroinstrukcija

Mikroprogram je dat u tabeli 25 .

Tabela 25 Mikroprogram (jedan tip mikroinstrukcije)

! Čitanje instrukcije !

madr<sub>00</sub> **ldMAR, incPC;**  
 madr<sub>01</sub> **ldMBR;**  
 madr<sub>02</sub> **ldIR1;**  
 madr<sub>03</sub> **brl1, madr<sub>10</sub>;**

```

madr04 brl1', madr0E;
madr05 ldMAR, incPC;
madr06 ldMBR;
madr07 ldIR2;
madr08 brl2, madr1D;
madr09 brl2', madr0E;
madr0A ldMAR, incPC;
madr0B ldMBR;
madr0C ldIR3;
madr0D brl3, madr1D;

```

! Formiranje adrese i čitanje operanda !

```
madr0E bradr;
```

! Direktno registarsko !

```

madr0F ldRSRC;
madr10 ldB, bruncnd, madr1D;

```

! Direktno memorijsko !

```
madr11 mxMAR1, ldMAR, bruncnd, madr16;
```

! Indirektno registarsko sa pomerajem !

```

madr12 ldRSRC;
madr13 mxX0, ldX, mxY0, mxY1, ldY ;
madr14 add, ldZ;
madr15 mxMAR2, ldMAR;

```

! Čitanje operanda za memorijska adresiranja !

```

madr16 brSTORE, madr1D;
madr17 ldMBR;
madr18 ldPOM1, incMAR;
madr19 ldMBR;
madr1A ldPOM2;
madr1B mxB1, mxB0, ldB, bruncnd madr1D;

```

! Neposredno !

```
madr1C mxB1, ldB;
```

! Izvršavanje operacije !

```
madr1D bropr;
```

! LOAD !

```
madr1E mxACC, ldACC, bruncnd, madr48;
```

! STORE !

```

madr1F brimmed, madr56;
madr20 brregdir, madr25;
madr21 mxMBR0, ldMBR;
madr22 wrMEM;
madr23 mxMBR0, mxA, ldMBR, incMAR;
madr24 wrMEM, bruncnd, madr56 ;
madr25 ldRDST;
madr26 wrGPR, bruncnd, madr56;

```



! SUB !  
 madr<sub>27</sub> **ldX, ldY;**  
 madr<sub>28</sub> **sub, ldZ;**  
 madr<sub>29</sub> **ldACC, bruncd madr<sub>56</sub>;**

! OR !  
 madr<sub>2A</sub> **ldX, ldY;**  
 madr<sub>2B</sub> **or, ldZ;**  
 madr<sub>2C</sub> **ldACC, bruncd madr<sub>56</sub>;**

! ASL !  
 madr<sub>2D</sub> **ldY;**  
 madr<sub>2E</sub> **asl, ldZ;**  
 madr<sub>2F</sub> **ldACC, bruncd madr<sub>56</sub>;**

! BNZ !  
 madr<sub>30</sub> **brneq, madr<sub>56</sub>;**  
 madr<sub>31</sub> **mxX<sub>1</sub>, mxX<sub>2</sub>, ldX, mxY<sub>1</sub>, mxY<sub>0</sub>, ldY;**  
 madr<sub>32</sub> **add, ldZ;**  
 madr<sub>33</sub> **mxPC<sub>1</sub>, ldPC, bruncd madr<sub>56</sub>;**

! JSR !  
 madr<sub>34</sub> **decSP;**  
 madr<sub>35</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;**  
 madr<sub>36</sub> **wrMEM;**  
 madr<sub>37</sub> **decSP;**  
 madr<sub>38</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>1</sub>, ldMBR;**  
 madr<sub>39</sub> **wrMEM;**  
 madr<sub>3A</sub> **mxPC, mxPC<sub>1</sub>, ldPC, bruncd madr<sub>56</sub>;**

! JMP !  
 madr<sub>3B</sub> **mxPC<sub>1</sub>, mxPC, ldPC, bruncd madr<sub>56</sub>;**

! RTI !  
 madr<sub>3C</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;**  
 madr<sub>3D</sub> **ldMBR;**  
 madr<sub>3E</sub> **ldPSW;**

! RTS !  
 madr<sub>3F</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;**  
 madr<sub>40</sub> **ldMBR;**  
 madr<sub>41</sub> **ldPOM<sub>2</sub>;**  
 madr<sub>42</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;**  
 madr<sub>43</sub> **ldMBR;**  
 madr<sub>44</sub> **ldPOM<sub>1</sub>;**  
 madr<sub>45</sub> **mxPC, ldPC, bruncd madr<sub>56</sub>;**

! PUSH !  
 madr<sub>46</sub> **decSP;**  
 madr<sub>47</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMBR<sub>0</sub>, ldMBR;**  
 madr<sub>48</sub> **wrMEM;**  
 madr<sub>49</sub> **decSP;**  
 madr<sub>4A</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, ldMBR;**  
 madr<sub>4B</sub> **wrMEM, bruncd madr<sub>56</sub>;**

! POP !  
 madr<sub>4C</sub> **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, incSP;**  
 madr<sub>4D</sub> **ldMBR;**  
 madr<sub>4E</sub> **ldPOM<sub>2</sub>;**

```

madr4F mxMAR2, mxMAR0, ldMAR, incSP;
madr50 ldMBR;
madr51 ldPOM1;
madr52 ldACC, mxACC1, bruncd madr56;

```

**! JMPIND !**

```

madr53 brimmed, madr56;
madr54 brregdir, madr56;
madr55 ldPC, bruncd madr56;

```


**! Opsluživanje prekida !**

```

madr56 brnotPREKID, madr00;
madr57 decSP;
madr58 mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
madr59 wrMEM;
madr5A decSP;
madr5B mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
madr5C wrMEM;
madr5D decSP;
madr5E mxMAR2, mxMAR0, ldMAR, mxMBR1, ldMBR;
madr5F wrMEM;
madr60 mxB2, ldB;
madr61 slB;
madr62 mxX1, ldX, mxY1, ldY;
madr63 add, ldZ;
madr64 mxMAR2, ldMAR;
madr65 ldMBR;
madr66 ldPOM2, decMAR;
madr67 ldMBR;
madr68 ldPOM1;
madr69 mxPC, ldPC;
madr6A bruncd madr00;

```

Struktura upravljačke jedinice je data na slici 10.



Slika 10 Struktura upravljačke jedinice sa jednim tipom mikroinstrukcije

Upravljački signali operacione jedinice se generišu na sledeći način:

- $ldMAR = CW_1$
- $mxMAR_0 = CW_4$

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

- $bropr = CW_{60} \cdot \overline{CW_{61}} \cdot \overline{CW_{62}} \cdot CW_{63}$
- $bradr = CW_{60} \cdot \overline{CW_{61}} \cdot \overline{CW_{62}} \cdot \overline{CW_{63}}$
- $branch = bruncnd + brl1 \cdot 11 + brl1' \cdot 11' + brl2 \cdot 12 + brl2' \cdot 12' + brl3 \cdot 13 + brSTORE \cdot STORE + brimmed \cdot immed + brregdir \cdot regdir + brneq \cdot neq + brnotPREKID \cdot \overline{PREKID}$

Signali koji se javljaju u izrazu za signal **branch** se generišu na sledeći način:

- $\text{bruncnd} = \overline{CW_{60}} \cdot \overline{CW_{61}} \cdot \overline{CW_{62}} \cdot CW_{63}$
- $\text{brl1} = \overline{CW_{60}} \cdot \overline{CW_{61}} \cdot CW_{62} \cdot \overline{CW_{63}}$
- $\text{brl1}' = \overline{CW_{60}} \cdot \overline{CW_{61}} \cdot CW_{62} \cdot CW_{63}$
- $\text{brl2} = \overline{CW_{60}} \cdot CW_{61} \cdot \overline{CW_{62}} \cdot \overline{CW_{63}}$
- $\text{brl2}' = \overline{CW_{60}} \cdot CW_{61} \cdot \overline{CW_{62}} \cdot CW_{63}$
- $\text{brl3} = \overline{CW_{60}} \cdot CW_{61} \cdot CW_{62} \cdot \overline{CW_{63}}$
- $\text{brSTORE} = \overline{CW_{60}} \cdot CW_{61} \cdot CW_{62} \cdot CW_{63}$
- $\text{brimmed} = CW_{60} \cdot \overline{CW_{61}} \cdot \overline{CW_{62}} \cdot \overline{CW_{63}}$
- $\text{brneq} = CW_{60} \cdot \overline{CW_{61}} \cdot \overline{CW_{62}} \cdot CW_{63}$
- $\text{brregdir} = CW_{60} \cdot \overline{CW_{61}} \cdot CW_{62} \cdot \overline{CW_{63}}$
- $\text{brnotPREKID} = CW_{60} \cdot \overline{CW_{61}} \cdot CW_{62} \cdot CW_{63}$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice i to: **l1**, **l2**, **STORE**, **immed**, **regdir**, **eql** i **PREKID**.

