Универзитет у Нишу Електронски факултет Катедра за рачунарство

Архитектура и организација рачунара Вежбе, VHDL

Termin 3

Case клаузула

У прошлом термину смо рекли да постоје 3 секвенцијалне наредбе које служе за управљање тока програма. IF клаузула је обрађена у претходном термину. Наредна клаузула коју ћемо обратити је case клаузула.

саѕе клаузулом се бира секвенца које ће се извршити зависно од вредности израза:

```
01 case izraz is
02
      when vrednost 1 => --vrednost - само статичке вредности (константе)
03
          klauzula 1 1;
           klauzula 1 2;
04
           -- ...
05
06
       when vrednost 2 => -- више вредности се повезује са |
           klauzula_2_1;
08
           klauzula 2 2;
09
           -- ...
10
       when others =>
11
           klauzula o 1;
12
13 end case
```

Z ПРИМЕР, BCD brojač, једноцифрени , броји на сваки други такт Уведено: case; бројачи

Треба реализовати једноцифрени БЦД кружни бројач који броји унапред, на сваку другу предњу ивицу такта.

```
01
   ENTITY counter ent IS
02
       PORT ( clr : IN BIT;
03
                   clk : IN BIT;
                   q : OUT BIT VECTOR (3 DOWNTO 0)
04
               );
06 END ENTITY counter_ent;
08 ARCHITECTURE counter arch OF counter ent IS
09
10
       PROCESS (clr, clk)
           VARIABLE q int : BIT VECTOR(3 DOWNTO 0);
11
12
           VARIABLE cq : BIT; -- da broji svaki drugi takt
13
       BEGIN
14
               IF clr='1' THEN
15
                 q int := "0000";
16
                 cq := '0';
```

```
ELSIF clk'event and clk='1' THEN
18
                    cq := not cq;
19
                    IF cq='1' THEN
                         CASE q int IS
21
                             WHEN "0000" => q int := "0001";
22
                             WHEN "0001" => q int := "0010";
23
                             WHEN "0010" => q int := "0011";
24
                             WHEN "0011" => q int := "0100";
25
                             WHEN "0100" => q_int := "0101";
26
                             WHEN "0101" => q int := "0110";
27
                             WHEN "0110" => q int := "0111";
                             WHEN "0111" => q int := "1000";
28
29
                             WHEN "1000" => q int := "1001";
30
                             WHEN OTHERS => q int := "0000";
31
                         END CASE;
                    END IF;
33
                END IF;
34
        q <= q int;
35
        END PROCESS;
36 END counter arch;
```

Кружни бројачи броје "у круг" - након последње вредности поново пролази кроз прву вредност. У овом случају једноцифрени БЦД бројач броји од 0 до 9 (и у круг). Бројачи се увек пројектују са неком врстом ресетовања. У овом примеру, бројач има цлр порт који доводи бројач у почетно стање (у овом примеру почетно стање је изабрано да буде 0)

За размишљање:

Да ли је овде ресет синхрони или асинхрони?

л. 11: променљивом q_{int} се моделују меморијски елементи који ће памтити стање бројача. Не сме се иницијализовати променљива на 0, јер у том случају дизајн неће бити синтетизабилан. Једини исправан начин је поставити стање на 0 у телу архитектуре на неки начин (у овом случају сигнал clr узрокује ресетовање).

За размишљање:

Чему служи променљива cq? Како би се коло понашало када она не би постојала? Установите разлику у симулатору.

Додатне напомене везане за CASE:

- СASE-ом се морају покрити све могуће вредности које израз у CASE клаузули који се испитује може имати. Због тога, CASE се мора завршити са OTHERS ако нису сви изрази покривени. OTHERS увек мора бити последњи, јер CASE није конкурентна наредба него секвенцијална, што значи да се израз секвенцијално извршавају и упоређују.
- Константе у WHEN делу CASE клаузуле могу бити и агрегати

Loop

Наредна секвенцијална клаузула којом се управља током секвенцијалног описа **LOOP**. Postoji nekoliko tipova **LOOP** клаузула: обична LOOP, **WHILE** i **FOR LOOP** петља. Кренућемо од обичне LOOP петље.

LOOP

Обична LOOP се састоји од следеће синтаксе:

```
1 LOOP
2 sekvencijalni izraz -- bilo koji niz sekvencijalnih klauzula
3 END LOOP;
```

Може се запазити да се овако написана петља никада неће завршити.

За размишљање:

Замислимо да постоји процес који у телу процеса има само loop клаузулу (са било којим садржајем унутар loop. Да ли би оваква конструкција имала смисла: a) синтаксно, б) семантички?

За контролу над loop клаузулом, уведене су клаузуле **exit i next**. Обе се могу писати самостално или у комбинацији са **when**:

```
1 EXIT; -- kraj izvršenja loop klauzule
2 EXIT WHEN uslov -- kraj izvršenja ako je uslov ispunjen
3 NEXT WHEN uslov -- prekida tekuću iteraciju i prelazi na iduću (slično kao continue u c/c++-u)
```

На крају, loop клаузуле се могу обележавати лабелама. У овом случају, име се мора написати и на крају:

```
1 loop_petlja: LOOP
2 statements
3 END LOOP loop_petlja
```

Лабеле се могу користити да се са **exit** или **when** изађе из било које loop клаузуле у хијерархији угњеждених клаузула:

```
exit ime labele when uslov
```

Пример прекидања спољње петље из угњеждене петље:

Z ПРИМЕР, бројач основе 16 са асинхроним reset улазом

Уведено: loop, exit, нумерички типови, wait until

Треба реализовати бројач основе 16.

```
ENTITY counter IS
02
        PORT ( clk, reset: IN bit;
03
                count : OUT natural); -- podtip od integer
04 END ENTITY counter;
05
06
07
08 ARCHITECTURE behavior OF counter IS
09 BEGIN
10
        incrementer:
11
        PROCESS IS
12
            VARIABLE count value : natural := 0;
13
            -- zbog inicijalizacije, nije sintetizabilno
14
        BEGIN
15
            count <= count value;</pre>
16
            -- zbog inicijalizacije, inače za sintetizabilnu varijantu
17
            -- ovo nije potrebno. Realna kola treba da se resetuju
18
            -- po uključivanju pogodnom vrednošću na reset portovima.
19
            -- Inače im je nedefinisano stanje.
20
            LOOP
21
                LOOP
                    WAIT UNTIL clk = '1' or reset = '1';
23
                    EXIT WHEN reset = '1';
24
                    count value := (count value + 1) mod 16;
25
                    count <= count value;</pre>
26
                END LOOP;
27
                -- ovde dolazi od exit iz 1. 23 kad je reset='1'
28
                count value := 0;
                count <= count_value;</pre>
29
                WAIT UNTIL reset = '0';
31
            END LOOP;
32
        END PROCESS incrementer;
33 END ARCHITECTURE behavior;
```

У овом примеру бројач је реализован loop клаузулама. У унутрашњој loop се налази логика самог бројања, док се у спољашњој for петљи налази логика за ресет бројача.

л. 23: процес се буди у л. 22 из једног од два разлога. Ако је разлог буђења процеса био активан reset, у овој линиј се излази из унутрашње loop, а тамо се ресетује бројач.

И у овој имплементацији бројача је променљива употребљена за моделовање меморијског елемента који чува стање бројача. Да би се свака промена бројача видела и на излазу, након сваке измене стања бројача вредност бројања се додељује излазном порту count.

Додатно запазити линије 22 и 30 gde je upotrebljena **WAIT** клаузула. У њој се сада не налази листа сигнала који се чекају, него се налази услов који се чека. Док год је тај услов неиспуњен процесс није активан.

За размишљање:

Да ли се овај бројач окида ивицом или нивоом? Шта ће се десити уколико у току прве полупериоде клока (док је клок 1) ресет пређе са 0 на 1 па назад на 0? Уочите да waит

унтил у ствари испитује услов само након догађаја на сигналима који чине услов. Може ли без променљиве, зашто се вредност не чува у сигналу count? Који се проблем појављује у том случају?

FOR LOOP

FOR LOOP уводи бројач (итератор), као код бројачких петљи у програмским језицима:

```
for i in diskretni_opseg loop
klauzula_1;
klauzula_2;
end loop
```

Променљива і се назива loop параметар, имплицитно се декларише својим навођењем, и њена вредност је аутоматски контролисана у току петље; унутар тела петље се сматра константом а ван петље није видљива.

Дискретни опсег loop параметра се може дефинисати на више начина:

- (_, _, _, _) где се редом почевши од прве узимају вредности из наведене листе,
- _ to _ где је представљен опсег од/до,
- _ downto _ уколико је прва граница опсега већа од друге, мора се писати downto
- навођењем типа набрајања...

По свему другом, for loop се понаша исто као и loop.

<u>Z ПРИМЕР, регистар са паралелним уписом и серијским излазом.</u> Уведено: GENERIC MAP, for loop, специфичности (багови) са waut until

Треба реализовати регистар у који се уписује вредност паралелно када је улазни порт WR=1. Након што WR постане 0, од следећег клока, на сваки клок по један бит се прослеђује на серијски излаз, почев од бита највеће тежине. После прослеђивања бита најмање тежине, серијски излаз прелази у HiZ, до следећег уписа. Док се сви битови не проследе на излаз, регистар не прима вредности иако се сигнализира упис. Креирати и тестбенч који ће да побуђује реализовани регистар.

```
01
   ENTITY parallel to serial IS
02
        GENERIC (n : integer := 8);
03
        PORT (
04
        wr,clk: IN std logic;
            d in: IN std logic vector(n-1 DOWNTO 0);
06
            d out: OUT std logic);
07 END ENTITY parallel to serial;
0.8
09
10
11 ARCHITECTURE beh OF parallel to serial IS
12
   BEGIN
13
        PROCESS IS
14
           VARIABLE int storage: std logic vector(n-1 DOWNTO 0);
```

```
15
        BEGIN
16
            WAIT UNTIL wr='1';
17
            -- čeka na događaj na wr nakon koga će wr postati 1.
18
            -- Bug: ako je wr stalno na 1, neće se više ništa upisivati!
19
20
            int storage:=d in;
21
            FOR i IN n-1 DOWNTO 0 LOOP
22
                WAIT UNTIL clk'event and clk='1';
23
                d out<=int storage(i);</pre>
24
            END LOOP;
25
            WAIT UNTIL clk'event and clk='1'; -- od sledećeg kloka HiZ
26
            d out<='Z';</pre>
27
        END PROCESS;
28 END ARCHITECTURE beh;
29
30
31
32
   ENTITY parallel to serial tb IS
33
        GENERIC (width : integer := 4);
34 END ;
35
36
     ______
37
38
   ARCHITECTURE parallel to serial tb arch OF parallel to serial tb IS
39
        SIGNAL wr : std logic;
        SIGNAL d in : std logic vector (width - 1 downto 0);
40
41
        SIGNAL clk : std logic := '0';
42
        SIGNAL d out : std logic;
43
44 BEGIN
45
     DUT:
46
        ENTITY work.parallel to serial (beh)
47
            GENERIC MAP (
48
               n => width
            ) -- GENERIC MAP
49
50
            PORT MAP (
51
               wr => wr,
52
                d in \Rightarrow d in,
53
               \overline{clk} \Rightarrow clk,
54
               d out => d out
55
            ); -- PORT MAP
56
57
58
        clk <= not clk after 50 ns;
59
60
        stimuli: process
61
        BEGIN
            d in <= "0101";
62
            wr<='1';
63
64
            -- ali! ako se promeni ovde na 0 a iza na 1,
65
            -- zato što nema promena na wr ni nakon 600 ns,
66
            -- nema novih upisa! to je zbog bug-a opisanog ranije
67
            WAIT FOR 50 ns;
68
            wr<='0';
69
            WAIT FOR 600 ns;
70
            d in <= "1101";</pre>
```

Запазити употребу wait until клаузуле унутар тела фор loop клаузуле. Додатно запазити да се wait у овом процесу налази на почетку, што знали да се чека да се wr сигнал са 0 промени на 1 да би се започело слање података. Када се слање података заврши, излаз parallel to serial добија стање високе импедансе.

Додатно запазити употребу GENERIC клаузуле. Константа п је употребљена да би се дефинисао регистар са бројим битова који се одређује у свакој инстанци овог регистара. Тако је у тестбенчу вредносt п предефинисана са 8 (колико је одређена у ентитету регистра) на 4, generic map клаузулом у л.48, и биће инстанциран 4-битни регистар. Коришћење GENERIC константе у границама петље је омогућило да ће регистар да се понаша коректно за било коју ширину.

Імати у виду да се инстанца компоненте, конкурентна клаузула доделе вредности сигналу clk и proces КОНКУРЕНТНО ИЗВРШАВАЈУ.

За размишљање:

На који начин је постигнуто да је паралелни упис забрањен све док се сви битови не проследе на излаз?

У ком тренутку симулације се прихвата вредност задата у л. 73?

WHILE LOOP

```
1 labela: while izraz loop
2 klauzula_1
3 klauzula_2
4 -- ...
5 end loop [labela]
```

Понашање while loop клаузуле у ХДЛ-у је исто као while петљи и у програмским језицима. Међутим, while loop није погодна за моделовање синтетизабилног хардвера: while loop је синтетизабилна само под одређеним условима, разни алати за синтезу се на различит начин "сналазе" са интерпретацијом while loop, и често њена употреба може изазвати синтезу неконтролисано великог броја кола. Из тог разлога, у овом курсу ће употреба while loop бити избегавана.

① Потешкоће са синтетизабилношћу while loop ћемо донекле приближити на следећи начин: Извршавање петљи у програмским језицима захтева утрошак времена - процесор извршава итерације сукцесивно, и што је више итерација, више ће времена бити утрошено. Са друге стране, loop клаузуле у ХДЛ-у се типично синтетизују генерисањем хардвера за сваку итерацију, више итерација ће произвести више хардвера (није увек случај, али јесте у великом броју случајева). Обзиром да while може имати између 0 и бесконачно итерација, јако је тешко синтетисати између нула и бесконачно примерака хардвера за сваку итерацију.

Z ПРИМЕР, 8b синхрони бројач са дозволом бројања

Уведено: RTL стил пројектовања секвенцијалних кола; подтипови

Треба реализовати 8b кружни бројач са асинхроним ресетом, паралелним уписом, дозволом уписа, дозволом бројања и избором смера бројања.

```
LIBRARY IEEE;
02 USE IEEE.std logic 1164.ALL;
04
05
06 ENTITY counter8 IS
07
       PORT (
08
           CLK: IN STD LOGIC;
09
           -- moze da bude i tipa bit, onda nam ne treba biblioteka
10
           RESET: IN STD LOGIC;
11
           CE, LOAD, DIR: IN STD LOGIC;
12
           DIN: IN INTEGER RANGE 0 TO 255;
13
14
            COUNT: OUT INTEGER RANGE 0 TO 255
15
       );
16 END counter8;
17
18
19
   ______
20
   ARCHITECTURE counter8 arch OF counter8 IS
   BEGIN
21
22
        PROCESS (CLK, RESET)
23
       VARIABLE COUNTER: INTEGER RANGE 0 TO 255;
24
       BEGIN
25
            IF RESET='1' THEN
26
               COUNTER := 0;
27
            ELSIF CLK='1' and CLK'event THEN
                IF LOAD='1' THEN
28
29
                   COUNTER := DIN;
                ELSE
                    IF CE='1' THEN
31
32
                        IF DIR='1' THEN
33
                            IF COUNTER =255 THEN
34
                                COUNTER := 0;
35
                            ELSE
36
                                COUNTER := COUNTER + 1;
37
                            END IF;
38
                        ELSE
39
                            IF COUNTER =0 THEN
40
                                COUNTER := 255;
41
                            ELSE
                                COUNTER := COUNTER - 1;
42
43
                            END IF;
44
                        END IF;
45
                    END IF;
46
               END IF;
47
            END IF;
48
        COUNT <= COUNTER;
```

```
49 END PROCESS;
50 END counter8_arch;
```

У овом примеру је приказан типичан RTL стил пројектовања синтетизабилних секвенцијалних кола.

л. 12: Креирањем подтипа од типа INTEGER и његовим ограничавањем на 256 вредности, у синтези ће се овај порт креирати као 8-битни. Без ограничавања опсега, не би имали контролу над ширином порта типа INTEGER.

Сложени типови података, кориснички типови

Композитни типови података у VHDL-у, су поља (низови) и рекорди. Ови објекти могу садржати више вредности у себи.

Поље , као и у програмским језицма, садржи више вредности које су истог типа, и може се индексирати.

У VHDL-у се могу декларисати кориснички типови. Обзиром на јаку типизацију језика, објекти различитих типова се не могу мешати без експлицитне конверзије, чак и ако су можда декларисани истоветно.

Неколико примера декларације типова и поља:

```
01
   type memory word type is array (natural range <>) of bit;
   type memory type is array (natural range <>) of memory word type;
03
04 variable memorijska rec: memory word type(127 downto 0);
05 variable memorija: memory_word_type(1024 downto 0)(127 downto 0);
06
07
08
    ----- ekvivalentno ------
09
10
11 type memory word type is array (127 downto 0) of bit;
12 type memory type is array (1024 downto 0) of memory word type;
13
14 variable memorijska rec: memory word type;
variable memorija: memory word type;
```

л. 01-02: Декларисани су кориснички типови као поља са тзв. "неограниченим " бројем елемената (*unconstrained*). Опсег индекса поља оваквих типова (самим тим и број елемената) се одређују при декларацији објеката оваквих типова (л. 01-05)

Овде ћемо искористити прилико да покажемо како су дефинисани BIT і BIT_VECTOR типови. Наредне дефиниције су исте:

```
SIGNAL a : ARRAY (31 DOWNTO 0) OF bit;
SIGNAL a: BIT_VECTOR(31 DOWNTO 0);
```

У другом примеру, л.11-15, типови су одмах декларисани са одређеним опсезима индекса.

Поља су, наравно, могла да се декларишу и без претходне дефиниције корисничких типова.

Cnor (*record*) представља копозитни тип података који се састоји од више елемената који могу бити различитог типа. Елемтима слога приступамо преко имена. Слог се дефинише на следећи начин:

```
01 type ime sloga is record
02
    ime 1: tip 1
03
      ime 2: tip 2
       -- ...
04
05 end record
06 -----
07 -----
08 -----
09 type arp record is record
   ip_adr: BIT_VECTOR(31 downto 0);
mac_adr: BIT_VECTOR(47 downto 0);
valid: boolean;
10
11
12
13 end record
14
15 variable jedan arp record: arp record;
```

Слогови се неће користити у овом курсу.

У VHDL-у такође постоје типови набрајања. Тип набрајања који постоји у VHDL-у је сличан типу набрајања из било ког другог програмског језика. Тип набрајања се дефинише тако што се сваком члану даје име. Тип набрајања представља уређен тип података, што значи да се објекти типа набрајања могу поредити. Дајемо дефиницију како писати тип набрајања и пример једног оваквог типа.

Још примера у којима се користе типови набрајања се могу наћи на адреси: https://www.vhdl-online.de/courses/system_design/vhdl_language_and_syntax/extended_data_types/enumeration_type_s.

Опсег индекса вектора може бити и типа набрајања. Нпр:

```
09 TYPE state counts IS ARRAY (controller state RANGE idle TO error) OF
NATURAL;
10 SUBTYPE coeff ram address IS integer RANGE 0 TO 63;
11 TYPE coeff array IS ARRAY (coeff ram address) OF REAL;
12
13 VARIABLE buffer register, data register: word;
14 VARIABLE counters : state_counts;
15 VARIABLE coeff : coef array;
```

Димензије вишедимензионалних поља не морају да буду истог типа. Нпр:

```
type symbol is ('a','f','d','h',digit,cr,error);
    type state is range 0 to 6; -- nije naveden tip, podrazumeva se bilo
koji ugrađeni tip koji ima literale 0 i 6. To je integer.
  type transition matrix is array (state, symbol) of state;
5
    variable transition table : transition matrix;
  transition table (5, 'd');
У овом примеру, индекси прве димензије (врста) променљиве transition table cy
целобројног типа, а индекси друге димензије (колона) су набрајачког типа symbol. Сами
елементи матрице су целобројног типа state.
У случају да више типова набрајања имају исте вредности, при навођењу вредности за
```

дефинисање опсега, наводи се и име типа испред ранге:

```
TYPE controller state IS (initial, idle, active, error);
TYPE state counts IS ARRAY (controller state RANGE idle TO error) OF
NATURAL;
SUBTYPE coeff ram address IS integer RANGE 0 TO 63;
TYPE coeff array IS ARRAY (coeff ram address) OF REAL;
```

Pristup poljima

У програмским језицима, може се приступати једном елементу поља, али у VHDL-у се може приступати и целом пољу истовремено, или једном његовом делу (slice).

```
coef(0) := 0.0; -- jednom elementu, niz indeksiran celobrojnim tipom
   counters (active) := counters (active) +1; -- elementu niza indeksinanog sa
enum
   data register := buffer register; --celom nizu se može pristupati
odjednom!
   -- ili delovima nizova:
   buffe register(31 downto 16) := data register(15 downto 0); --
ograničenje: da su slices sa leve i desne strane dodele istih dimenzija
```

Slicing важи и за bit vector/std logic vector.

Z ПРИМЕР, Меморија

Uvedeno: polja (nizovi), korisnički tipovi, podtipovi

<u>Треба реализовати модел меморије која памти 64 реалне вредности, иницијализована</u> нулама.

```
01 SUBTYPE coeff ram address IS integer RANGE 0 TO 63;
   ______
03
04
05
   entitiy coeff ram is
06
       port ( rd, wr: in bit;
07
                  addr: in coeff ram address;
80
                  d in: in real;
09
                  d out: out real
10
              );
11 end entity coeff ram;
12 -----
13 -----
14
15 architecture abstract of coeff ram is
16 begin
17
       memory: process is
18
          type coeff array is array (coeff ram address) of real;
19
          variable coeff: coeff array;
20
21
       begin
22
          for index in coeff ram address loop
23
              coef(index) := 0.0;
24
          -- inicijalizacija nije sintetizabilna!
25
          -- umesto toga, reset port... kao u ranijim primerima
26
           end loop;
27
          loop
28
              wait on rd, wr, addr, d in;
29
              if rd = '1' then
                  d out <= coeff(addr);</pre>
31
             end if;
32
              if wr='1' then
33
                  coeff(addrr) := d in;
34
              end if;
35
           end loop;
36
       end process memory;
37 end architecture abstract.
```

л. 01,18: Ове декларације типова су већ објашњаване раније, овде смо их само поновили да би пример био целовит.

Дефинисани coeff_ram_address подтип типа integer одређује опсег мем. адреса. л. 19: Променљивом coeff array се моделује сама.

Ентитет садржи rd и wr портове (дозвола читања и уписа), d_in и d_out (податак који се уписује/чита) и addr за саму адресу са које се чита/уписује.

Питања за размишљање:

Шта се дешава када су rd и wr су заједно 1?

Шта ће се десите ако wait у л. 28 има мање сигнала (проверити у симулатору)?