
Mikroračunarski sistemi	Ime i prezime:				
	Broj indeksa:				
1. Local Interconnection Network je protokol na	menjen za				
	slave uređaja. Kolizija se rešava				
2. Kako se može unaprediti "super-petlja"?					
Kako se kod "super-petlje" mogu simulirati prio	riteti?				
3. Šta je potrebno da bi se omogućilo debagiranj	e fizičkih uređaja (mikrokontrolera)?				
	anje?				
4. Za mikrokontroler PIC16F84A:    RA2 RA1   17	<ul> <li>a) Docrtati sliku sa leve strane, tako da PIC MCU može samostalno da funkcioniše i da pritiskom na taster upali LED. Proizvoljno odabrati pinove za priključivanje tastera i LED.</li> <li>b) Koja je funkcija RA4/T0CKI pina?</li> </ul>				
b) Koliko je maksimalno vreme koje može da izr c) Kolika je rezolucija tajmera TMR0, ako se ko	meri TMR0 u osnovnom režimu? meri TMR0 ako se koristi preskaler?				

6. Na slici je prikazana blok-šema jedne komponente:

	- 3 -	1	M				<b>.</b>
D <sub>7</sub> - D <sub>0</sub>	Data Bus Buffer	<u> </u>	$\Rightarrow$		Transmit Buffer (P - S)	_	► TXD
RESET CLK C/D RD WR CS	Read/Write Control Logic	\_ 	Sus Line	<b></b>	Transmit Control	•	► TXRDY ► TXE - TXC
DSR DTR CTS RTS →	Modem Control	\-  -	Internal Bus Line	T	Recieve Buffer (S - P)	_	– RXD
				L,	Recieve Control	-	- RXRDY - RXC - SYNDET/BD

- a) Koja je to komponenta?
- b) Šta je po strukturi Transmit Buffer?
- c) Šta označava TXRDY?
- d) Šta označava TXE?
- e) Da li je TXC jednako sistemskom taktu?
- f) Šta predstavlja TXC i koje vrednosti može uzimati?

7. Ukoliko se radi o **DMA Write** tipu prenosa podataka kod komponente 8237A:



- a) Koliko taktova sistemske časovnika je potrebno da bi se preneo jedan bajt kod normalnog U/I? \_\_\_\_\_
- b) Koji signali (pinovi na slici) su aktivni u svakom od taktova pri normalnom

c) Koji signali (pinovi na slici) su aktivni u svakom od taktova pri kompresovanom U/I?

8. Povezati dva kontrolera prekida međusobno i sa odgovarajućim magistralama, tako da se omogući njihova kaskadna veza. Šta se u ovom slučaju dešava tokom prvog, a šta tokom drugog INTA ciklusa i ko postavlja odgovarajuće signale?

Adresna magistrala

Upravljačka magistrala

Magistrala podataka

