Fix markdown list

thu-cs-lab · May 14, 2024 · 3583bc5 · 3583bc5
1 parent d4eab29
commit 3583bc5
Show file tree

Hide file tree

Showing 2 changed files with 2 additions and 3 deletions.
diff --git a/docs/hdl/debug.md b/docs/hdl/debug.md
@@ -6,7 +6,7 @@ Xilinx 的 FPGA，支持在 FPGA 内部进行“调试”：实际上，就是
 
 为了让 Vivado 插入集成逻辑分析仪，需要进行如下步骤：
 
-1.（可选）修改代码，在想要调试的信号上添加 (* mark_debug = "true" *) 标记
+1. （可选）修改代码，在想要调试的信号上添加 (* mark_debug = "true" *) 标记
 2. 点击 Run Synthesis 进行综合
 3. 综合完成后然后点击 Open Synthesized Design
 4. 点击 Setup Debug，Vivado 会显示你已经配置了 ILA 调试或者标记了 mark_debug 的信号

diff --git a/docs/hdl/peripheral.md b/docs/hdl/peripheral.md
@@ -96,5 +96,4 @@ module top(
 endmodule
 ```
 
-剩下的就是在翻转 BCLK/LRCLK 的同时，读取/写入 I2S 上的音频数据了，这个就交给状态机来实现。
-
+剩下的就是在翻转 BCLK/LRCLK 的同时，读取/写入 I2S 上的音频数据了，这个就交给状态机来实现。