

BAĞLANTI


- Mikroişlemci ile birlikte çalışan her çevre biriminin mutlak bir adres yolu, çoğunlukla bir veri yolu vardır.
 Adresleme işlemi, esasında bir çevre birimi seçme işlemidir.
 Genellikle mikroişlemci, herhangi bir an için tek bir elemanla çalışmaktadır. Mikroişlemci, mikroişlemcili tüm sistemler için mutlak seçendir. Dolayısıyla adres yolu tek taraflı ve mikroişlemciden dişarı doğrudur.
- mikroişlemciden dişarı doğrudur. Veriyolu ise, mikroişlemci ile çevre birimleri arasında veri alışverişinin sağlanmasını sağlayan hat gruplarına verilen isimdir. Bilgiler bu hat grupları arasında çift yönlü hareket etmektedir. Veriyolu, bilgi taşıdığı için herhangi bir anda yalnızca istenen elemanl/(nadiren elemanlar) o haberleşmeye dahil olmalıdır. Haberleşmenin kendisini ilgilendirmediği tüm elemanlar, o an için devre dışında kalmanlıdır. Devre dışı kalma işleminin adı üç durumluluktur. Üç durumlu tüm elemanlar, gerekli durumda, kendilerini bir açık devre haline çevirmektedir.

HAFIZA ELEMANLARI


KALICI OLMAYAN HAFIZA KALICI HAFIZA RAM - ROM SRAM PROM DRAM EPROM DDRAM EEPROM FLASH HARDDISK Tanımlar: Hafıza Hücresi: 1 bit (Flip-Flop) Nibble: 4 bit Byte: 8 bit CLR 1 BIT Word: 16 bit

Double Word: 32 bit


M Bitlik Saklayıcı



4x(3-bit kelime) Hafıza Bloğu



Paylaşımlı Veriyolu




Hafıza Erişim Şekli

- Her bir saklayıcı, tek bir adrese sahip farklı fiziksel bir yer (location) işgal eder. Diğer bir deyişle, hafıza adreslenebilir saklayıcılar yığınıolarak düşünülebilir.
 Hafıza tümdevresinin içinde, adres girişlerinin kodunu çözüp içindeki saklayıcılardan birini seçmek için, bir kod çözücü lojik bulunur.
 ČS (Chip Select) sinyali, hafıza tümdevresinin aktif olması için, bir dışlojik tarafından üretilmesi gereken ilk sinyaldir. WR ve RD sinyallerinin durumlarına göre, seçili hafıza hücresine yazma veya okuma gerçekleştirilir.
 WE ve OE sinyalleri genelde bir hafıza tümdevresi üzerinde, yazma ve okuma işlemlerini aktiflemeyi belirten
- üzerinde, yazma ve okuma işlemlerini aktiflemeyi belirten girişler olarak gösterilir.

Hafıza Adresleme Tipleri



Tek Boyutlu Adresleme



Çift Boyutlu Adresleme

Hafıza Tanımlamaları

- Kelime: bit grubu 4,8,16,32,64, vs.)
 Adres: bit grubunun hafıza bloğundaki hücresel yerini gösteren sayı. Her bir kelimenin tek bir adresi vardır.
- Kapasite: Hafızadaki toplam kelime sayısı. Adres sayısı ve adreslenen kelimenin boyutuyla
 - Örn. 16 bitlik bir adres kaç farklı yer adresleyebilir: 2¹⁶= 65.536 farklı adres, her bir adresin 8 bit yanı 1 bayt göstermesi durumunda hafizada 65.536 byte olduğunu söyleyebiliriz. Kısa şekilde 64 Kbyte veya 64 KB olarak ifade edilir.


Hafıza Zamanlamaları

- Bir hafızanın çalışabilmesi için, uygulanan adres, veri ve kontrol sinyalleri için zamanlama sınırlamalarıbulunur.
- Hafıza sinyallerini analiz etmek için en basit işlem okuma çevrimidir.
- Bir okumaçevriminde aşağıda olaylar gerçekleşir:
 - Hafıza girişlerine adres uygulanır.
 - CS girişine lojik o uygulanarak SRAM seçilir.
 - Seçilen hafıza hücresinin içeriği, erişim zamanına (access time) eşit bir süre sonra ,veri çıkışlarında gözlenir.
 - Adres hatları diğer bir hafıza hücresine yazmak veya okumak için değiştirilebilir.

Yazma Çevrimi

- Hafıza girişlerine adres uygulanır.
- CS girişine lojik o uygulanarak SRAM seçilir.
- Hafızaya yazılacak veri, hafıza veri girişlerine uygulanır.
- WE hattı aktiflenir.
- Adres hatları, diğer bir hafıza hücresine yazmak veya okumak için değiştirilebilir.

Yazma Çevrimi




- Adres ve kontrol sinyallerinin kodunu çözen kod çözücü, CS sinyalini üretir.
- Hafıza seçildikten sonra, hafızanın WR sinyali aktiflenir. Bu sırada yazılacak veride bir değişiklik olmaz ve son olarak bu veri seçilmişolan hücreye yazılır.
 Bir verinin hafızaya yazılabilmesi için gereken minimum süreye t_{w.} WR darbesini üreten mikroişlemci uymak
- zorundadır.

Okuma Çevrimi




- Hafıza adresi, mikroişlemci tarafından sağlanır.
 Mikroişlemcinin çalışması sırasında bu hatları gözleyen bir kod çözücü, erişilmek istenen hafıza biriminin adres<u>inin</u> üretilmesinden kısa bir süre sonra, bu kodu çözerek CS sinyalini üretir.
- Adres üretiminden sonra, verinin çıkışta okumaya hazır olması için geçen zamana erişim zam<u>an</u>ı t_A denir. En az bu kadar bir zaman sonra, mikroişlemci RD sinyalini aktif yaparak veriyi okur.

62C64 CMOS STATIC RAM



62C64 Zamanlama Verileri (Okuma)




62C64 Zamanlama Verileri (Okuma)

READ CYCLE SWITCHING CHARACTERISTICS⁽¹⁾ (Over Commercial Operating Range)

		-45 ns		-70 ns		-100 ns		
Symbol	Parameter	Min.	Max.	Min.	Max.	Min.	Max.	Unit
lec .	Read Cycle Time	45	-	70	-	100	-	ris
tm.	Address Access Time	-	45	-	70	-	100	ns
TOHA	Output Hold Time	3	-	3	-	3	-	16
tace1	CE1 Access Time	-	45	-	70	-	100	ns
Tace2	CE2 Access Time	-	45	-	70	-	100	ns
(DOE	OE Access Time	_	25	_	35	_	50	ns
hzoe ⁽³⁾	OE to Low-Z Output	0	-	0	-	0	-	ns
heroe ^{ro}	OE to High-Z Output	-	20	-	25	-	25	ns
(LZCE1 ⁽²⁾	CET to Low-Z Output	3	-	3	-	3	-	ns
1LZ0E2 ⁽²⁾	CE2 to Low-Z Output	3	-	3	-	3	-	rs
hece?	CET or CE2 to High-Z Output	-	20	-	25	-	25	ns
[PU ³]	CE1 or CE2 to Power-Up	0	-	0	-	0	-	rs
too(2)	TIES OFO In Dawn Dawn		20		60		60	

62C64 Zamanlama Verileri (Yazma)




62C64 Zamanlama Verileri (Yazma)


WRITE CYCLE SWITCHING CHARACTERISTICS(1,3) (Over Commercial Operating Range)

Symbol	Parameter	-45 ns		-70 ns		-100 ns		
		Min.	Max.	Min.	Max.	Min.	Max.	Uni
two	Write Cycle Time	45	-	70	-	100	-	ns
tscer	CE1 to White End	35	-	60	-	89	-	fis
tscez	CE2 to Write End	35	-	60	-	89	-	ns
tw	Address Setup Time to Write End	35	-	60	-	80	-	ns
tha	Address Hold from Write End	0	-	9	-	0	-	ns
tsa	Address Setup Time	0	-	9	-	0	-	ns
tpne ⁽⁴⁾	WE Pulse Width	35	-	55	-	60	-	ns
tso	Data Setup to Write End	25	-	30	-	35	-	ns
tю	Data Hold from Write End	0	-	9	-	0	-	ns
trene ¹³	WE LOW to High-Z Output	-	20	-	25	-	25	ns
tuwe ⁽²⁾	WE HIGH to Low-Z Output	0	-	9	-	0	-	ns


Hafıza Biriminin Kelime Uzunluğunun Genişletilmesi




Hafıza Biriminin kapasitesinin genişletilmesi




Çevre Arabirimi



8255



Çevre Arabirimi – Sayısal I/O



BELLEK TASARIMI

ADRESLEME TASARIMI

Temel Kavramlar

- Bellek haritasını oluşturmadan önce aşağıdaki temel kavramların bilinmesine gereksinim vardır:
 - Kullanılan mikroişlemcinin adres ve veri yolu genişliği
 - İşlemcinin yürütmeye başlama adresi
 - İşlemcinin hafıza birimleriyle haberleşmede kullandığıyol kontrol sinyalleri

Bellek Haritası

- Bir mikroişlemcinin sağladığı adres bitlerinin sayısı, işlemcinin doğrudan adresleyebileceği hafıza hücrelerinin sayısını, diğer bir değişle hafıza adres alanını(memory address space)
- belirtir.
 Bir işlemciye ait hafıza alanının bir şekilde
 gösterilmesine hafıza haritası(memory map)
 denir. Bu harita şekli üzerinde, mikroişlemcili
 sistemin kullandığı veya kullanabileceği hafıza
 modüllerinin sınırlarıgösterilir.
 Bu alan içersinde, değişik hafıza birimlerinin
 yanısıra, İ/O birimleri de bulunur.



Bellek Tasarımı

- Amaç:
 - Mikroişlemci temelli bir sistem içerisinde farklı hafıza ve I/O elemanları bulunabilir. Mikroişlemci bunların tamamını yönetebilmelidir. Bellek tasarımının amacı, adres yolunu çevredeki tüm bileşenleri kapsayacak şekilde düzenlemektir.
- İşlem Adımları:
 - Kullanılacak tüm elemanlar (hafıza elemanları ve I/O) seçilir.
 - Bellek haritası tasarlanır.
 - Adres ve kontrol işaretlerinin bağlantılı olduğu mantıksal devreler (kod çözücüler + kombinasyonel mantık devreleri)

Tam Kod Çözme

- Soru:
 - Mikroişlemci A.Y.: 16-bit, V.Y.:8-bit
 - Bağlı elemanlar: 4KB EPROM + 2KB RAM
- EPROM Başlangıç adresi: (ooooh)
 Bellek Tasarımını gerçekleştiriniz.



Parçalı Kod Çözme

- Soru:
- Mikroişlemci A.Y.: 16-bit, V.Y.:8-bit
- Bağlı elemanlar: 4KB EPROM + 2KB RAM
- EPROM Başlangıç adresi: (ooooh)
 Bellek Tasarımını gerçekleştiriniz.



Örnek Soru

- Soru:
 - Mikroişlemci A.Y.: 16-bit, V.Y.:8-bit
 - Bağlı elemanlar: 8KB EPROM + 4KB RAM + 2KB EEPROM + 4B Saklayıcı içeren 2 adet i/O elemanı
- EPROM Başlangıç adresi: (ooooh)
 Bellek Tasarımını gerçekleştiriniz.


Örnek Soru

- 64KB adresleme yeteneğine sahip bir mikroişlemcili sistem için aşağıda verilen hafıza ve giris/çıkış birimlerine erişim sağlayan hafıza sistem tasarımını gerçeklemeniz istenmektedir. Tasarım
- işlemi bir adet 4 girisli kod çözücü kullanarak hafıza alanını en iyi değerlendirecek şekilde gerçeklenecektir. Kullanılacak kod çözücü seçilen çıkış için "lojik 1" üretmektedir. Kullanılan hafıza ve giris çıkıs elemanları seçimi "lojik o" ile
- gerçeklesmektedir. Elemanlar: 8 KB ROM (1 adet) + 8 KB EEPROM (1 adet) + 4 KB RAM (2 adet) + 4 BYTE giris/çıkıs birimi (2 adet)
 - Sistem hafıza haritasını ooooh adresinden başlayarak verilen sıra ile erişilecek sekilde belirleyiniz.
- Belirlediginiz hafiza haritası için hafiza sistem erişimi gerçekleyen mantık devresini çiziniz.


Paylaşımlı AdresYolu&VeriYolu

ADRES VE VERI YOLU ORTAKLIĞI AB-A15 ADRES YOLU ADD-D7 LATCH AD-A7 VERI YOLU D9-D7 VERI YOLU


Kontrol İşaretleri ve Erişim İşlemi (Hafıza — I/O ayrılığı)




Program ve Veri Hafıza Ayrılığı



Kontrol İşaretleri ve Erişim



Kontrol İşaretleri ve Erişim



Örnek Soru:

- 16 Bit adresyolu, 8 Bit veriyolu, IO/M′ kontrol işareti bulunan bir sistemde
 - 8Kx8 EPROM + 4Kx8 RAM + 2Kx8 EEPROM HAFIZA ELEMANLARI ve 4x8 boyutunda saklayıcı bulunan 2 adet I/O birimi mevcuttur.
- EPROM (ooooh) adresinden başlayacaktır.
 Bellek tasarımını gerçekleştiriniz.