## **CEVAP 1:**


a)  $f_1(a,b,c)=abc' + b'c = abc' + ab'c + a'b'c$  $f_2(a,b,c)=b'c' + bc = ab'c' + a'b'c' + abc + a'bc$ 

15 PUAN

f<sub>3</sub>(a,b,c)=a'bc' + ab' = a'bc' + ab'c + ab'c' 3:8 Kod çözücü kullanılacaktır. Kod çözücünün çıkışları sırasıylar şu minterimlere karşı düşmektedir: a'b'c', a'b'c, a'bc', a'bc, ab'c', ab'c, abc', abc.

Buna göre yukarıdaki fonksiyonları gerçekleştirmek için gerekli olan çıkışlar VEYA kapıları ile bağlanarak devre çizilir.

**b)** Burada kod çözücü hangi tutucuya yazılacağını (yani izin verileceğini), veri seçici ise hangi tutucunun içeriğinin çıkışa aktarılacağını belirler. Buna göre devre aşağıdaki gibi çizilir:



CEVAP 2: a)

 Q2Q1Q0
 0
 1

 000
 011
 001

 001
 100
 010

 010
 000
 011

 011
 001
 100

111

Q2<sup>+</sup>Q1<sup>+</sup>Q0<sup>+</sup>

 001
 100
 010

 010
 000
 011

 011
 001
 100

 100
 010
 000

 101
 ØØØ
 ØØØ

 110
 ØØØ
 ØØØ

ØØØ

X

Sayıcı Moore modeline göre tasarlanır.

5 PUAN

Çıkışlar: Z2=Q2

Z1=Q1 Z0=Q0

b) <b>Q2</b> <sup>+</sup>			Q	ΟX	
	Q2Q1	00	01	11	10
	00	0	0	0	1
	01	0	0	1	0
	11	Ø	Ø	Ø	Ø
	10	0	0	Ø	Ø

Q	1⁺	Q0X						
	Q2Q1	00	01	11	10			
	00	1	0	1	0			
	01	0	1	0	0			
	11	Ø	Ø	Ø	Ø			
	10	1	0	Ø	Ø			

ØØØ

Q0⁺					
	Q2Q1	00	01	11	10
	00	1	1	0	0
	01	0	1	0	1
	11	Ø	Ø	Ø	Ø
	10	0	0	Ø	Ø

T2		Q0X						
	Q2Q1	00	01	11	10			
	00	0	0	0	1			
	01	0	0	(1)	0			
	11	Ø	Ø	Ø	Ø			
	10	1	1	Ø	Ø			

1.1			QUX							
	Q2Q1		00		01		11		10	
	00		1		0		1		0	
	01		1		0		1		1	
	11		Ø		Ø		Ø		Ø	
	10		1		0		Ø		Ø	

10		QUX						
Q2Q1	00	00 01 11						
00	1	1	1	1				
01	0	1	1	0				
11	Ø	Ø	Ø	Ø				
10	0	0	Ø	Ø				


T2 = Q2 + Q1Q0X + Q1'Q0X'

T1 = Q0'X' + Q0X + Q1Q0 T0 = Q2'Q1' + Q2'X

Yukarıda bulunan T ifadelerine göre devre çizilir.

15 PUAN

- c) D flip-flopları ve veri seçiciler ile tasarım yaparken Karnaugh tablolarını yeniden oluşturmaya gerek yoktur, sadece durum tablosunu kullanmak yeterlidir. Üç durum değişkeni olduğuna göre 8:1 veri seçiciler kullanılır ve veri seçicilerin seçme uçlarına durum değişkenleri bağlanır.
- a) şıkkındaki durum tablosunun satıralarına bakılarak veri seçicilerin girişlerine gelecek olan değerler belirlenir.




d)

b) şıkkı için: 5 durumu Q2Q1Q0 =101 durumudur. Burdan hangi duruma gidileceği T değerleri belirlenirken Ø'lerin nasıl seçildiğine bağlıdır. Bunu T ifadelerinin belirlendiği tablolardan anlayabiliriz ya da T ifadelerine 101 değerini koyarak hesaplayabiliriz. Buna göre 101 durumunda: X=0 için

```
T2 = 1 demek ki Q2 değer değiştirecek yani Q2<sup>+</sup> = 0
T1 = 0 demek ki Q1 değer değiştirmeyecek yani Q1<sup>+</sup> = 0
T0 = 0 demek ki Q0 değer değiştirmeyecek yani Q0<sup>+</sup> = 1
X=1 için
T2 = 1 demek ki Q2 değer değiştirecek yani Q2<sup>+</sup> = 0
T1 = 1 demek ki Q1 değer değiştirecek yani Q1<sup>+</sup> = 1
T0 = 0 demek ki Q0 değer değiştirmeyecek yani Q0<sup>+</sup> = 1

O11 durumuna geçilir.
```

- c) şıkkı için: 5 durumu Q2Q1Q0 =101 durumudur. Burdan hangi duruma gidileceği veri seçicilerin 5 no.lu girişlerine ne bağlandığına bağlıdır. Boş bırakılan girişler lojik 1 olarak değerlendirildiğinden yukarıdaki tasarımda hem X=0 hem de X=1 için 111 durumunda geçilir.
- **e**) PN=0 olduğunda saat işaretinin kendisi, PN=1 olduğunda saat işaretinin tümleyeninin devreye uygulanması isteniyor. Bu işlem en basit olarak bir YA DA bağlacı ile gerçeklenebilir.



## **CEVAP 3:**

A) VCC Q1
RC Q1
RC HG
Iki

Q1 iletimde, Q2 kesimdeyken çıkış Vcc'ye yakın bir değer, yani lojik 1 olur.

Q1 kesimde, Q2 iletimdeyken çıkış yaklaşık 0.2V, yani lojik 0 olur.

Her iki tranzistor da kesimdeyse çıkış yüksek empedans durumunda olur.

İki tranzistor aynı anda iletimde olamaz.

15 PUAN

**b**) Bir lojik elemanın çıkışına çok sayıda eleman bağlanması durumunda bu elamnın çıkışından akan akım miktarı artar. Bu da elemanın doğru şekilde çalışmasını engeller.

Çıkış lojik 0'dayken Q2 iletimdedir. Dışardan gelen akım bu tranzistor üzerinden toprağa akar. Akımın artması durumunda Q2'nin iç direnci nedeniyle buradaki gerilim de artar V=R\*I. Böylece çıkış gerilimi lojik 0 değerini aşmaya başlar.

Çıkış lojik 1'deyken Q1 iletimdedir. Çıkış akımı bu tranzistor üzerinden dışarıya doğru akar. Çekilen akımın artması durumunda Q1'in iç direnci ve Rc direnci nedeniyle buradaki gerilim de artar. Bu gerilm Vc den çıkarılacağı için çıkıştaki gerilim azalır ve lojik 1 değerinin altına düşmeye başlar.