GitHub - victor-welter/EC6-PVLSI-SystemVerilog: Algoritmos de descrição de hardware feitos em SystemVerilog durante as aulas de PROJETO VLSI, do 6° semestre do curso de Engenharia de Computação

victor-welter / EC6-PVLSI-SystemVerilog Public

Notifications You must be signed in to change notification settings
Fork 0
Star 1

Algoritmos de descrição de hardware feitos em SystemVerilog durante as aulas de PROJETO VLSI, do 6° semestre do curso de Engenharia de Computação - SETREM.

1 star 0 forks Branches Tags Activity

Star

Notifications

Branches Tags

Name		Name	Last commit message	Last commit date
Latest commit History 7 Commits
exe_01		exe_01
exe_02		exe_02
exe_03		exe_03
exe_04		exe_04
exe_05		exe_05
exe_06		exe_06
exe_07		exe_07
exe_09		exe_09
exe_10		exe_10
exe_buzzer		exe_buzzer
hello-world		hello-world
trab_01		trab_01
trab_01_copy		trab_01_copy
trab_03		trab_03
.gitignore		.gitignore

About

Algoritmos de descrição de hardware feitos em SystemVerilog durante as aulas de PROJETO VLSI, do 6° semestre do curso de Engenharia de Computação - SETREM.

systemverilog hdl

Activity

1 star

1 watching

0 forks

Report repository