Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática – ICEI Arquitetura de Computadores I

ARQ1 _ Aula_07

Tema: Introdução à linguagem Verilog e simulação em Logisim

Preparação

Vídeos recomendados

https://www.youtube.com/watch?v=SvcTSNCB4zI https://www.youtube.com/watch?v=VkJ71Js3QDw https://www.youtube.com/watch?v=JUVeGaJkuDY

Atividade: Simplificação de circuitos

01.) Funções lógicas podem ser simplificadas diretamente do mapa de Veitch-Karnaugh:

		Е		
	xy∖z	0	1	
Α	00	(0)	(1)	D
	01	(2)	(3)	С
	11	(6)	(7)	
В	10	(4)	(5)	D

$$A = x' \cdot f(z)$$

$$B = x \cdot f(z)$$

$$C = y \cdot f(z)$$

$$D = y' \cdot f(z)$$

$$E = f(x,y)$$

Exemplo:

Dado o mapa de Veitch-Karnaugh abaixo, determinar a função simplificada equivalente.

	xy∖z	0	1	
Α	00	(0)	1 ⁽¹⁾	D
	01	1 ⁽²⁾	1 ⁽³⁾	С
	11	(6)	(7)	
В	10	1 ⁽⁴⁾	(5)	D

$$f(x,y,z) = \sum m(1, 2, 3, 4) = x' \cdot y' \cdot z + x' \cdot y \cdot z' + x' \cdot y \cdot z + x \cdot y' \cdot z'$$

$$f(x,y,z) = \sum m(1, 2, 3, 4) = x' \cdot z + x' \cdot y' + x \cdot y' \cdot z'$$

Montar o mapa de Veitch-Karnaugh e simplificar as funções lógicas abaixo e verificar pelas respectivas tabelas-verdades implementadas em Verilog:

a)
$$f(x,y,z) = \sum m(1, 3 5)$$

b)
$$f(x,y,z) = \sum m(2, 4, 6)$$

c)
$$f(x,y,z) = \sum m(0, 1, 3, 7)$$

d)
$$f(x,y,z) = \sum m(2, 4, 6, 7)$$

e)
$$f(x,y,z) = \sum m(1, 3, 4, 5)$$

03.) O mapa de Veitch-Karnaugh também serve para simplificar produtos de somas (MAXTERMOS):

		Е		
	XY∖Z	0	1	
Α	00	(0)	(1)	D
	01	(2)	(3)	С
	11	(6)	(7)	_
В	10	(4)	(5)	D

$$A = X + F(Z)$$

$$B = X' + F(Z)$$

$$C = Y' + F(Z)$$

$$D = Y' + F(Z)$$

$$E = F(X,Y)$$

Exemplo:

Dado o mapa de Veitch-Karnaugh abaixo, determinar o produto das somas (PoS) simplificado.

	XY∖Z	0	1	
Α	00	O ^(O)	1 ⁽¹⁾	D
•	01	1 ⁽²⁾	1 ⁽³⁾	С
	11	0 ⁽⁶⁾	0 ⁽⁷⁾	_
В	10	1 ⁽⁴⁾	0 ⁽⁵⁾	D

$$F(X,Y,Z) = \prod M(0, 5, 6, 7) = (X+Y+Z) \cdot (X'+Y+Z') \cdot (X'+Y'+Z) \cdot (X'+Y'+Z')$$

$$\mathsf{F} \; (\mathsf{X}, \mathsf{Y}, \mathsf{Z}) = \prod \mathsf{M}(0, \; 5, \; 6, \; 7) \; = (\mathsf{X} + \mathsf{Y} + \mathsf{Z}) \; {}^{\bullet}(\mathsf{X}' + \mathsf{Z}') {}^{\bullet}(\mathsf{X}' + \mathsf{Y}')$$

Montar o mapa de Veitch-Karnaugh e simplificar as funções lógicas abaixo por MAXTERMOS e verificar pelas respectivas tabelas-verdades implementadas em Verilog:

a)
$$F(X,Y,Z) = \prod M(1, 3, 4)$$

b)
$$F(X,Y,Z) = \prod M(3.6, 7)$$

c)
$$F(X,Y,Z) = \prod M(1, 2, 6, 7)$$

d)
$$F(X,Y,Z) = \prod M(0, 2, 3, 5)$$

e)
$$F(X,Y,Z) = \prod M(2, 3, 6, 7)$$

03.) Se o número de variáveis aumentar, o mapa deve ser modificado ligeiramente, a fim de que as vizinhanças mantenham apenas um diferença entre elas.

	E				F	
	xy\wz	00	01	11	10	
Α	00	(0)	(1)	(3)	(2)	D
•	01	(4)	(5)	(7)	(6)	С
	11	(12)	(13)	(15)	(14)	
В	10	(8)	(9)	(11)	(10)	D
•		Н	G		Н	,

$$A = x' \cdot f(w,z) \qquad E = g(x,y) \cdot w' \qquad (A,B) = f(w,z)$$

$$\mathsf{B} = \mathsf{x} \, \bullet \mathsf{f}(\mathsf{w}, \mathsf{z}) \qquad \mathsf{F} = \mathsf{g}(\mathsf{x}, \mathsf{y}) \bullet \mathsf{w} \qquad (\mathsf{C}, \mathsf{D}) = \mathsf{f}(\mathsf{w}, \mathsf{z})$$

$$C = y \cdot f(w,z)$$
 $G = g(x,y) \cdot z$ $(E,F) = g(x,y)$

$$D = y' \cdot f(w,z) \qquad H = g(x,y) \cdot z' \qquad (G,H) = g(x,y)$$

Exemplo:

Dado o mapa de Veitch-Karnaugh abaixo, determinar a função simplificada equivalente.

	E				F	
	xy\wz	00	01	11	10	
Α	00	0 (0)	1 ⁽¹⁾	0 (3)	1 ⁽²⁾	D
•	01	0 ⁽⁴⁾	0 ⁽⁵⁾	1 ⁽⁷⁾	1 ⁽⁶⁾	С
	11	1 ⁽¹²⁾	0 ⁽¹³⁾	0 ⁽¹⁵⁾	1 ⁽¹⁴⁾	=
В	10	0 ⁽⁸⁾	1 ⁽⁹⁾	O ⁽¹¹⁾	0 ⁽¹⁰⁾	D
•		Н	G		Н	_

$$f(x,y,w,z) = \sum m(1, 2, 6, 7, 9, 12, 14)$$

$$= x' \bullet y' \bullet w' \bullet z + x' \bullet y' \bullet w \bullet z' + x' \bullet y \bullet w \bullet z' + x' \bullet y \bullet w \bullet z + x \bullet y' \bullet w' \bullet z + x \bullet y \bullet w' \bullet z' + x \bullet y \bullet w \bullet z'$$

$$f(x,y,w,z) = X' \cdot w \cdot z' + X' \cdot y \cdot w + y' \cdot w' \cdot z + X \cdot y \cdot z'$$

Construir os mapas de Veitch-Karnaugh e simplificar as funções lógicas abaixo e verificar pelas respectivas tabelas-verdades implementadas em Verilog:

a)
$$f(x,y,w,z) = \sum m(1, 2, 5, 7, 13, 15)$$

b)
$$f(x,y,w,z) = \sum m(0, 4, 3, 5, 7, 8)$$

c)
$$f(x,y,w,z) = \sum m(0, 1, 2, 3, 7, 8, 9, 13)$$

d)
$$f(x,y,w,z) = \sum m(2, 4, 5, 10, 12, 14)$$

e)
$$f(x,y,w,z) = \sum m(0, 1, 4, 6, 13, 14, 15)$$

04.) O mapa de Veitch-Karnaugh também serve para simplificar produtos de somas (MAXTERMOS):

	E			F		
	$XY\WZ$	00	01	11	10	
Α	00	(0)	(1)	(3)	(2)	_ D
	01	(4)	(5)	(7)	(6)	С
1	11	(12)	(13)	(15)	(14)	
В	10	(8)	(9)	(11)	(10)	D
		Н	G		Н	

$$A = X + F(W,Z) \qquad E = G(X,Y) + W$$

$$(A,B) = F(W,Z)$$

$$B = X' + F(W,Z)$$
 $F = G(X,Y) + W'$

$$(C,D) = F(W,Z)$$

$$C = Y' + F(W,Z)$$
 $G = G(X,Y) + Z'$
 $D = Y + F(W,Z)$ $H = G(X,Y) + Z$

$$(E,F) = G(X,Y)$$

 $(G,H) = G(X,Y)$

Exemplo:

Dado o mapa de Veitch-Karnaugh abaixo, determinar o produto de somas (PoS) simplificado.

	E				F	
	$XY\WZ$	00	01	11	10	
Α	00	1 ⁽⁰⁾	1 ⁽¹⁾	1 ⁽³⁾	1 ⁽²⁾	D
•	01	1 ⁽⁴⁾	0 ⁽⁵⁾	0 ⁽⁷⁾	1 ⁽⁶⁾	С
	11	1 ⁽¹²⁾	0 ⁽¹³⁾	0 ⁽¹⁵⁾	1 ⁽¹⁴⁾	
В	10	0 ⁽⁸⁾	1 ⁽⁹⁾	1 ⁽¹¹⁾	0 ⁽¹⁰⁾	D
•		Н	G		Н	

$$F(X,Y,W,Z) = \prod M(5, 7, 8, 10, 13, 15)$$

$$= (X + Y' + W + Z') \bullet (X + Y' + W' + Z') \bullet (X' + Y' + W + Z') \bullet (X' + Y' + W' + Z') \bullet (X' + Y + W' + Z') \bullet (X' + Y + W' + Z') \bullet (X' + Y + W' + Z') \bullet (X' + Y' + W' + Z') \bullet (X'$$

Com
$$(8,10)$$
: $(X'+Y+Z)$

$$(X'+Y+Z)$$

(H)

$$F(X,Y,W,Z) = (Y'+Z') \cdot (X'+Y+Z)$$

Construir os mapas de Veitch-Karnaugh e simplificar as funções lógicas abaixo por MAXTERMOS e verificar pelas respectivas tabelas-verdades implementadas em Verilog:

```
a) F(X,Y,W,Z) = \prod M(2.5, 8, 13)
```


b) F
$$(X,Y,W,Z) = \prod M(4, 9, 12, 13)$$

c)
$$F(X,Y,W,Z) = \prod M(8, 9, 11, 12, 15)$$

d)
$$F(X,Y,W,Z) = \prod M(1, 3, 5, 8, 13, 14)$$

e)
$$F(X,Y,W,Z) = \prod M(4, 6, 7, 8, 11, 12)$$

09.) Identificar a equação característica do circuito lógicos abaixo e simplificá-la pelo mapa de Veitch-Karnaugh usando mintermos. Descrever e simular o circuito simplificado em Verilog.



10.) Identificar as equações características dos circuitos lógicos abaixo e simplificá-las pelo mapa de Veitch-Karnaugh usando MAXTERMOS. Descrever e simular o circuito simplificado em Verilog.

