
Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática – ICEI Arquitetura de Computadores I

ARQ1 \_ Aula\_12

Tema: Introdução à linguagem Verilog e simulação em Logisim

Atividade: Circuitos sequenciais – Memórias Todos os circuitos deverão ser simulados no Logisim.

01.) Projetar e descrever em Verilog e Logisim um módulo para implementar uma memória RAM 1x4 (1 endereço para 4 bits) usando flip-flops do tipo JK como registradores de dados. Ver sugestão abaixo.




## DICA:


Supor que a escrita ocorrerá na borda de subida do *clock*, enquanto a leitura poderá ocorrer a partir da borda de descida do mesmo.


- 02.) Projetar e descrever em Verilog e Logisim um módulo para implementar uma memória RAM 2x4 (2 endereços para 4 bits cada) usando duas memórias RAM 1x4.
- 03.) Projetar e descrever em Verilog e Logisim um módulo para implementar uma memória RAM 1x8 (1 endereço para 8 bits) usando memórias RAM 1x4.
- 04.) Projetar e descrever em Verilog e Logisim um módulo para implementar uma memória RAM 4x8 (4 endereços para 8 bits) usando memórias RAM 1x8 do modelo acima (03).
- 05.) Projetar e descrever em Verilog e Logisim um módulo para implementar uma memória RAM 8x8 (8 endereços para 8 bits) usando memórias RAM 4x8 do modelo acima (04).


## Extras

- 06.) Projetar e descrever em Verilog e Logisim um módulo para implementar uma memória RAM 1x16 (1 endereço para 16 bits) usando memórias RAM 1x8.
- 07.) Projetar e descrever em Verilog e Logisim um módulo para implementar uma memória RAM 4x16 (4 endereços para 16 bits) usando memórias RAM 1x16.









```
module dff ( output q, output qnot,
                                                          module tff (output q, output qnot,
             input d, input clk);
                                                                       input t, input clk,
reg q, qnot;
                                                                       input preset, input clear );
always @( posedge clk )
                                                          reg q, qnot;
begin
                qnot \leq -d;
  q \ll d;
                                                          always @( posedge clk or ~preset or ~clear)
end
                                                          begin
endmodule // dff
                                                           if (~clear)
                                                           begin q \ll 0;
                                                                                   qnot <= 1; end
module jkff ( output q, output qnot,
                                                           else
        input j, input k,
                                                           if (~preset)
        input clk, input preset, input clear );
                                                            begin q \ll 1;
                                                                                   qnot <= 0; end
                                                           else
reg q, qnot;
                                                            begin
                                                             if (t) begin q \le -q; qnot \le -qnot; end
always @( posedge clk or preset or clear )
                                                            end
begin
                                                          end
 if (clear)
              begin q <= 0; qnot <= 1; end
 else
                                                          endmodule // tff
  if (preset) begin q <= 1; qnot <= 0; end
  else
                                                          module srff (output q, output qnot,
   if ( j & \simk ) begin q <= 1; qnot <= 0; end
                                                                        input s, input r, input clk);
                                                          reg q, qnot;
    if (\sim j \& k) begin q \ll 0; qnot \ll 1; end
                                                          always @( posedge clk )
    else
                                                          begin
     if (j&k)
                                                             if (s \& \sim r) begin q <= 1;
                                                                                           qnot <= 0; end
         begin q <= ~q; qnot <= ~qnot; end
end
                                                              if (\sim s \& r) begin q \le 0;
                                                                                            qnot <= 1; end
                                                              else
endmodule // jkff
                                                               if (s&r)
                                                                begin q <= 0; qnot <= 0; // arbitrary end
                                                          end
                                                          endmodule // srff
```