# МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ Національний авіаційний університет

М. П. Бабич, І. А. Жуков, К. П. Яременко, С. В. Журавель

# КОМП'ЮТЕРНА СХЕМОТЕХНІКА

Навчально-методичний посібник з курсового проектування для студентів напрямів підготовки 0804 «Комп'ютерні науки» та 0915 «Комп'ютерна інженерія»

УДК 004.31 ББК 3973.2р К 937

Рецензенти: д-р техн. наук, проф. Стасюк О.І., д-р техн. наук, проф. Мохор В.В.

# Бабич М. П., Жуков І. А., Яременко К.П. та ін.

К 937 Комп'ютерна схемотехніка. Курсове проектування: Навчально-методичний посібник. – К.: НАУ, 2004. – 160 с.

Містить загальні вказівки щодо курсового проектування. Визначає структуру і вимоги до змісту структурних елементів курсового проекту (роботи), подає основні правила оформлення пояснювальної записки і графічної частини.

У посібнику наведені основні теоретичні положення з тематики курсового проектування, варіанти завдань для контрольних і розрахунково-графічних робіт та приклади проектування спеціалізованих арифметико-логічних пристроїв комп'ютерів.

Призначений для студентів усіх форм навчання за напрямами підготовки 0915 «Комп'ютерна інженерія» та 0804 «Комп'ютерні науки».

УДК 004.31 ББК 3973.2p

3	MICT
Вступ	5
1. Загальні вказівки	
1.1. Актуальність теми курсового проекту (роботи)	6
1.2. Мета курсового проектування.	7
1.3. Захист курсового проекту (роботи)	8
1.4. Структура курсового проекту (роботи)	8
1.5. Вимоги до змісту структурних елементів пояснювальної	_
записки	9
2. Правила оформлення пояснювальної записки	13
2.1. Формати	13
2.2. Основні написи і порядок їх заповнення	15
2.3. Загальні вимоги	17
2.4. Побудова пояснювальної записки	18
2.5. Нумерація складових частин	19
2.6. Викладення тексту записки	20
2.7. Подання формул і рівнянь	22
2.7. Подання формул і рівнянь	
величин	23
<ol> <li>Оформлення ілюстрацій</li></ol>	24
2.10. Побудова таблиць	26
<ol> <li>2.11. Оформлення приміток і посилань</li> </ol>	28
2.12. Оформлення додатків	28
2.13. Оформлення списку літератури	29
3. Правила виконання електричних схем цифрової техніки	32
3.1. Правила побудови умовних графічних позначень	
цифрових елементів.	35
4. Основні теоретичні положення з тематики курсового	
проектування	42
4.1. Основні характеристики і параметри логічних елементів	42
4.2. Рекомендовані серії мікросхем для побудови арифметико-	
логічних пристроїв	45
логічних пристроїв	
пристроїв	49
4.4. Поняття архітектури і структури комп'ютерів	53
4.5. Основи побудови арифметико-логічних пристроїв	54
4.5.1. Принцип мікропрограмного керування	54
4.5.2. Операційний та керуючий блоки	55
4.6. Класифікація арифметико-логічних пристроїв	55
4.7. Пристрої керування	57
4.8. Мови опису операційних пристроїв	62
5. Типові функціональні вузли комп'ютерів	65
5.1. Проектування комбінаційних схем	67
5.1. Проектування комбінаційних схем	
паралельного суматора	72
5.3. Проектування лінійного дешифратора на три	
входи $X_1$ – $X_3$ і вісім прямих виходів $F_0$ – $F_7$	75

5.4. Проектування лінійного дешифратора на три	
входи $X_1$ — $X_3$ і вісім інверсних виходів $L_0$ — $L_7$	76
5.5. Проектування пірамідального дешифратора «3→8» з	
прямими виходами	77
5.6. Проектування матричного дешифратора на чотири входи $X_1$ — $X_4$ і шістнадцять виходів $F_0$ — $F_{15}$	77
5.7 Проектування мультиплексорів з внутрішнім	
дешифратором та з адресними мінтермами.	78
5.8. Проектування демультиплексорів з внутрішнім	70
дешифратором та з поєднанням адресних і вхідних змінних	79
5.9. Проектування схеми порівняння слова з константою	20 20
5.10. Проектування схеми порівняння двійкових слів А і В	01 01
5.11. Проектування схеми порівняння двох слів «на більше»	81
5.12. Проектування схем контролю за парністю	83
5.13. Проектування схеми перетворювача прямого коду в	0.2
обернений	83
5.14. Проектування схеми перетворювача прямого коду в	
доповняльний	84
доповняльний	
логічних пристроїв	86
логічних пристроїв. 6.1. Проектування спеціалізованого арифметико-логічного	
пристрою для операції додавання. Шифр АЛП1	86
6 / TINGERTOPAULG CHEIHAHISCDAUGEG ANUMMETURG-HOFIUUGEG	
пристрою для операції віднімання. Шифр АЛП2	94
0.5. Просктування спеціалізованого арифметико-логічного	
пристрою для операцій додавання і віднімання. Шифр АЛПЗ	103
6.4. Проектування спеціалізованого арифметико-логічного	
пристрою для операції множення. Шифр АЛП4	113
6.5. Проектування спеціалізованого арифметико-логічного	
пристрою для операції ділення. Шифр АЛП5	123
Список літератури	140
Додаток А. Зразок оформлення титульного аркуша	1.0
пояснювальної записки	141
Додаток Б. Зразок оформлення реферату	1/12
Подоток В. Зразок оформления отном од болу	1/12
Додаток В. Зразок оформлення опису альбому	143
Додаток Г. Зразок оформлення завдання на курсове проектування	1 1 1
проектування	144
Додаток Д. Приклад оформлення змісту пояснювальної	1.16
	146
Додаток Ж. Основні стандарти виконання схем	147
Додаток К. Позначення функцій елементів	148
Додаток Л. Позначення основних міток виводів	149
Додаток М. Варіанти завдань на домашню роботу	
Додаток Н. Варіанти завдань на контрольну роботу	151
Додаток О. Варіанти завдань на розрахунково-графічну роботу	158
Лодаток П Варіанти завдань на курсовий проект (роботу)	159

#### ВСТУП

Навчальний процес в Інституті інформатики — це система організаційних, методичних та інших заходів, спрямованих на реалізацію змісту освіти на певному освітньо-кваліфікаційному рівні фахівців.

Навчально-методичний посібник з курсового проектування з дисциплін «Комп'ютерна схемотехніка» і «Схемотехніка ЕОМ» регламентує навчальний процес під час виконання студентами курсових проектів та робіт, сприяючи реалізації змісту освіти в НАУ відповідно до державних стандартів України.

Курсовий проект з навчальної дисципліни «Комп'ютерна схемотехніка» — це кінцевий результат розробки нового продукту: типових функціональних вузлів та спеціалізованих арифметикологічних пристроїв (АЛП).

Курсова робота з навчальної дисципліни— це творче або репродуктивне розв'язання конкретної задачі з дисциплін «Комп'ютерна схемотехніка» і «Схемотехніка ЕОМ».

Проектування виконує студент самостійно під керівництвом викладача протягом установленого терміну в одному семестрі у відповідності до технічного завдання. Проектування реалізується на основі набутих знань і вмінь.

У процесі курсового проектування розроблюється сукупність документів — пояснювальної записки, креслень, схем, що виконуються з обов'язковим дотриманням чинних державних стандартів.

Цей навчально-методичний посібник встановлює мету, завдання та порядок виконання курсових проектів і робіт, зміст та обсяг їх окремих частин, правила оформлення текстової і графічної документації. У посібнику також наведено варіанти завдань для розрахунково-графічних та контрольних робіт.

Для написання посібника використовувалося положення про курсове проектування авторів професора М. С. Кулика, доцента А. В. Полухіна та досвід написання методичних вказівок співробітників кафедри обчислювальної техніки.

Автори висловлюють подяку рецензентам — д-ру техн. наук, професору О. І. Стасюку та д-ру техн. наук, професору В. В. Мохору за слушні зауваження, а також канд. техн. наук  $\Gamma$ . А. Бабич за допомогу в підготовці книги до видання.

#### 1. ЗАГАЛЬНІ ВКАЗІВКИ

## 1.1. АКТУАЛЬНІСТЬ ТЕМИ КУРСОВОГО ПРОЕКТУ (РОБОТИ)

Розвиток електронної обчислювальної техніки і її широке застосування в науці, техніці та промисловості – важливий фактор прискорення науково-технічного прогресу.

Комп'ютерна схемотехніка вивчає принципи побудови цифрових функціональних вузлів та пристроїв на основі інтегральних мікросхем і мікропроцесорних засобів.

Розвиток мікроелектронної елементної бази є основою вдосконалення архітектури комп'ютерів та якісного поліпшення їх техніко-економічних показників — продуктивності, швидкодії, надійності, вартості та ін. З рівнем розвитку елементної бази пов'язано в першу чергу поняття про покоління комп'ютерів — від ламп (перше покоління) до великих інтегральних схем (четверте покоління).

Тема курсового проекту «Спеціалізований арифметикологічний пристрій комп'ютера» актуальна у зв'язку з широким застосуванням цифрової обчислювальної техніки у цивільній авіації. Ефективність сучасних літальних апаратів залежить від якості бортових інформаційно-керувальних комплексів, основними елементами яких є універсальні та спеціалізовані комп'ютери. Бортовий комп'ютер реалізує такі функції:

- розв'язання навігаційно-пілотажних задач;
- формування сигналів автоматичного керування;
- контроль бортових систем і відображення інформації екіпажу;
- забезпечення роботи радіолокаційних засобів, розв'язання задач оптимізації зв'язку та ін.

Обчислювальну техніку широко використовують в експлуатаційних підрозділах цивільної авіації для забезпечення плановоекономічних розрахунків, в автоматизованих системах обслуговування авіапасажирів, для проведення статичних і динамічних випробувань моделей літальних апаратів в аеродинамічних трубах. Комп'ютери використовують з метою інтенсифікації навчального процесу у вищих навчальних закладах.

Основні вимоги до курсового проекту (роботи):

- 1) одержання прогресивних технічних рішень;
- 2) строге застосування формалізованих методів аналізу і синтезу цифрових схем;

- 3) мінімізація складу елементів;
- 4) оптимальний вибір сучасних швидкодіючих інтегральних мікросхем різного ступеню інтеграції;
- 5) забезпечення електричних режимів роботи інтегральних мікросхем;
  - 6) виконання вимог чинних державних стандартів.

#### 1.2. МЕТА КУРСОВОГО ПРОЕКТУВАННЯ

Мета курсового проектування:

- закріплення, поглиблення та узагальнення теоретичних знань і розвиток навичок їх практичного застосування в галузі комп'ютерної схемотехніки;
- самостійне та колективне розв'язання конкретних фахових задач обчислювальної техніки;
- уміння користуватися відповідною довідковою літературою, державними стандартами;
- використання сучасних комп'ютерних інформаційних технологій.

Курсове проектування містить такі етапи:

- визначення теми і оформлення завдання на курсове проектування;
  - безпосереднє виконання курсового проекту;
  - оформлення пояснювальної записки та графічного матеріалу;
  - захист курсового проекту (роботи).

Тематику курсових проектів та відповідних методичних вказівок затверджує завідувач кафедри.

Керівництво курсовими проектами доручається кваліфікованим викладачам — професорам, доцентам, старшим викладачам.

Завдання на курсове проектування видається за підписом керівника, датується днем видачі та реєструється у журналі обліку і контролю на кафедрі. Для студентів заочної та дистанційної форм навчання можлива видача завдань по електронній почті.

Кафедра розробляє графіки консультацій – групових чи індивідуальних, які після їх затвердження поміщують на стендах кафедри та доводять до відома студентів.

Студент не рідше одного разу в два тижні зобов'язаний інформувати керівника про виконану роботу. Керівник повинен розвива-

ти у студентів творчі навики. Необхідно пам'ятати, що відповідальність за всі прийняті в курсовому проекті (роботі) рішення несе автор — студент. Виконаний проект підписує студент і після дозволу керівника він допускається до захисту.

Якщо керівник проекту не допускає студента до захисту, то це питання обговорюється на засіданні кафедри у його присутності.

## 1.3. ЗАХИСТ КУРСОВОГО ПРОЕКТУ (РОБОТИ)

Захист курсового проекту (роботи) – це форма перевірки якості його виконання. Захист відбувається перед комісією у складі двох-трьох викладачів за участю керівника та студентів групи.

Під час захисту студент робить доповідь (6–8 хв) по суті проекту та відповідає на запитання. Для демонстрації графічного матеріалу застосовуються мультимедійні засоби ПЕОМ та використовуються різні презентаційні програми, наприклад Microsoft Power Point. При цьому студент може використовувати додаткові ілюстративні матеріали, технічні розробки, які відображають суть проекту (роботи).

Якість проекту та його захист оцінюється за системою «відмінно», «добре», «задовільно», «незадовільно». Студент, який не подав до захисту курсовий проект у встановлений графіком термін або не захистив його з позитивною оцінкою, вважається таким, що має академічну заборгованість, яку він повинен ліквідувати в установленому порядку.

Захищений курсовий проект (робота) зберігається на кафедрі протягом трьох років.

## 1.4. СТРУКТУРА КУРСОВОГО ПРОЕКТУ (РОБОТИ)

Курсовий проект (робота) являє собою сукупність документів: пояснювальної записки, креслень, схем, ілюстративного матеріалу, які виконуються з обов'язковим додержанням вимог чинних стандартів.

Структура курсового проекту (роботи) має такий вигляд:

- титульний аркуш;
- реферат;
- опис альбому;
- технічне завдання на виконання курсового проекту (роботи);
- пояснювальна записка;
- графічна частина.

Для пояснювальної записки рекомендується така структура:

- зміст;
- вступ;
- основна частина (3 розділи);
- висновки та рекомендації;
- перелік умовних позначень (за потреби);
- список використаної літератури;
- додатки.

Склад графічної частини визначає технічне завдання.

Допускається виконання принципіальних схем операційного і керуючого блоків АЛП як єдиного документа на двох листах формату A4 або на одному листі формату A3.

Документи курсового проекту (роботи) комплектують в альбом зі складанням до нього опису. Опису присвоюють позначення виробу, для якого розроблений основний документ, і код ОП. Опис складають по формі 4 і 4а ДСТУ 2.106. Першим в нього записують документ, для якого як додаток застосовані інші конструкторські документи. Далі документи записують в порядку їх комплектації в альбом. Приклад оформлення опису альбому наведений в додатку В.

# 1.5. ВИМОГИ ДО ЗМІСТУ СТРУКТУРНИХ ЕЛЕМЕНТІВ ПОЯСНЮВАЛЬНОЇ ЗАПИСКИ

Зразки оформлення титульного аркуша в пояснювальній записці і завдання на виконання курсового проекту (роботи) наведено відповідно в додатках A і  $\Gamma$ .

Реферат пояснювальної записки призначено для ознайомлення зі змістом курсового проекту (роботи). Він має бути стислим, але інформативним, і містити відомості, які дозволяють мати певне уявлення про проект (роботу), який розглядається.

Реферат повинен містити:

- відомості про обсяг пояснювальної записки, кількість ілюстрацій, таблиць, додатків, літературних джерел;
  - основний текст реферату;
  - перелік ключових слів (словосполучень).

Реферат може містити також інформацію про умови розповсюдження курсового проекту (роботи).

Текст реферату має відображати подану в пояснювальній записці інформацію в такій послідовності:

- об'єкт дослідження або розроблення;
- мета роботи, методи дослідження, технічні та програмні засоби;
- основні конструктивні, технологічні та інші характеристики і показники;
  - результати та їх новизна, значущість роботи та висновки;
- рекомендації щодо використання результатів роботи, галузь застосування та ступінь впровадження;
- прогнозні припущення про розвиток об'єкта дослідження або розроблення.

Реферат виконують на одній сторінці пояснювальної записки.

Перелік ключових слів (словосполучень), що  $\epsilon$  визначальними для розкриття суті курсового проекту (роботи), наводять після основного тексту реферату. Цей перелік повинен містити від 5 до 15 слів (словосполучень), надрукованих великими літерами в називному відмінку через кому. Зразок оформлення реферату наведено в додатку Б.

Зміст пояснювальної записки розміщують безпосередньо після реферату, починаючи з нової сторінки.

До змісту включають заголовки структурних елементів пояснювальної записки: ВСТУП, РЕФЕРАТ, послідовно назви (заголо-

вки) всіх розділів, підрозділів; ВИСНОВКИ ТА РЕКОМЕНДАЦІЇ; ПЕРЕЛІК УМОВНИХ ПОЗНАЧЕНЬ; СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ; назви додатків. Справа наводять номери сторінок, з яких починається зазначений матеріал.

Вступ – досить відповідальна складова пояснювальної записки. Він орієнтує на подальше розкриття теми проекту (роботи) і містить усі необхідні її кваліфікаційні характеристики. Вступ має обсяг 2–3 сторінки і починається з нового листа.

У вступі відображаються:

- актуальність, наукове та практичне значення обраної теми проекту (роботи);
  - мета та завдання курсового проектування;
  - об'єкт та предмет розгляду;
  - посилання на відповідні нормативні документи;
  - положення, які виносяться на захист.

Основна частина пояснювальної записки складається з трьох розділів.

Перший розділ вміщує аналіз структур сучасних АЛП та їх системну класифікацію.

Другий розділ має містити:

- словесний алгоритм виконання заданої операції;
- функціональну схему АЛП для реалізації описаного алгоритму;
  - мікропрограму заданої операції мовою мікрооперацій;
- змістовний і закодований графи мікропрограми заданої операції;
  - граф автомата Мілі або Мура (залежно від завдання);
- структурну таблицю переходів автомата Мілі або Мура з використанням типів тригерів згідно із завданням;
- системи логічних функцій для збудження входів тригерів (пам'яті автомата);
- системи логічних функцій для вихідних керуючих сигналів (сигналів мікрооперацій).

У третьому розділі:

- виконується аналіз сучасної елементної бази комп'ютерної схемотехніки і обґрунтовується вибір конкретної серії мікросхем;
- визначається необхідний склад мікросхем вибраної серії і подаються їх параметри;
- будуються принципові схеми операційного і керуючого блоків АЛП;
- проектується схема типового функціонального вузла заданої розрядності і технічних ознак;
- розраховуються характеристики АЛП; вартість (кількість мікросхем); споживана потужність; швидкодія на прикладі операцій додавання типу «регістр—регістр».

За результатами виконання курсового проекту (роботи) студент має зробити висновки та дати рекомендації.

Ця частина записки є завершальною, зумовленою логікою виконаного курсового проектування, і своєрідним синтезом накопиченої в основній частині пояснювальної записки наукової інформації.

Усі прийняті у пояснювальній записці малопоширені умовні позначення, символи, одиниці, скорочення та терміни пояснюють у відповідному переліку, який розпочинається з нової сторінки перед списком літератури.

У списку літератури наводять усі використані під час курсового проектування літературні джерела.

У додатках наводять, як правило, лістинги комп'ютерних програм, результати комп'ютерних розрахунків, інструкції, методики, акти впровадження результатів курсового проектування та інші матеріали. Додатки оформляють як продовження основної частини пояснювальної записки і розміщують у порядку згадування в основному тексті.

Пояснювальну записку оформляють в одному примірнику у зброшурованому вигляді із щільно скріпленими листами. Не допускається їх з'єднувати скріпкою або швидкозшивачем.

## 2. ПРАВИЛА ОФОРМЛЕННЯ ПОЯСНЮВАЛЬНОЇ ЗАПИСКИ

Результатом виконання курсового проекту (роботи)  $\varepsilon$  технічні описи, розрахунки, таблиці, графіки, креслення, схеми і пояснення до них тощо. Ці матеріали оформляють у вигляді пояснювальної записки і відповідного графічного матеріалу.

Кожне висунуте положення потрібно обгрунтувати розрахунками, фактичним матеріалом і посиланнями на науково-технічні джерела. Не допускається посилання на усні вказівки керівників, викладачів та інших осіб.

За прийняті в дипломному проекті рішення та правильність усіх даних відповідає студент – автор курсового проекту (роботи).

Матеріали курсового проекту (роботи) подаються українського мовою. У виняткових випадках, коли дипломник не має атестації з української мови, йому, за дозволом директора Інституту інформатики, надається право написання курсового проекту (роботи) іншою мовою.

Існує декілька систем державних стандартів, які визначають правила оформлення технічної документації. Основна з них — Єдина система конструкторської документації, яка містить комплекс державних стандартів, що встановлюють правила й положення з розробки, оформлення, обігу конструкторських документів.

Конструкторську документацію складають текстові та графічні документи, які визначають конструкцію технічного виробу і містять дані, потрібні для його розробки, виготовлення, контролю, приймання, експлуатації та ремонту.

#### 2.1. ФОРМАТИ

Графічні конструкторські документи виконують на листах визначеного розміру, які мають назву форматів. Формати листів визначаються розмірами зовнішньої рамки листа. У відповідності до вимог ГОСТ 2.301–68 «Формати» виділяють основні і додаткові формати листів. Переважно використовують позначення і розміри основних форматів, які наведено в табл. 2.1.

Таблиця 2.1. Основні формати

Позначення форматів	A0	A1	A2	A3	A4
Розміри сторін, мм	1189Н841	594H841	594H420	297H420	297H210

За потреби використовують формат A5 із розмірами сторін 148H210 мм. Допускається застосування додаткових форматів, які створюють збільшенням коротких сторін основних форматів на значення, кратне її розмірам, наприклад:

A0H2, A1H3, A2H4, A4H4, 1189H1648; 841H1783; 594H1685; 297H841.

Вибираючи формати, враховують:

- об'єм і складність проектованого виробу;
- необхідний ступінь деталізації даних, обумовлених призначенням схеми;
- умови зберігання і обігу схем;
- особливості і можливості техніки виконання, репродукціювання і (або) мікрофільмування схем;
- можливості обробки схем засобами обчислювальної техніки.

Вибраний формат повинен забезпечувати компактне виконання схеми без порушення її наочності та зручності користування нею. Якщо виконують схему на декількох листах, її формат має бути однаковим. При цьому треба по можливості прагнути до зменшення формату за рахунок збільшення загальної кількості листів.

Кожний лист, на якому виконано схему, повинен мати порядковий номер.

Перший лист схеми виконують за формою 1, а наступний за формою 2а згідно з ГОСТ 2.104–68 «Основні надписи».

Основні і пояснювальні надписи на схемі виконують від руки шрифтом згідно з ГОСТ 2.304–81 «Шрифти креслярські» або машинним способом.

Якщо виконують схему на декількох листах, лінії, які переходять з одного листа на другий, переривають за межами зображення схеми. Поряд з перерваною лінією вказують позначення або найменування цієї лінії. Наприклад, номер проводу, найменування сигналу чи його скорочене позначення, і в круглих дужках — номер листа, на який переходить лінія:

- лінія з умовним позначенням A32 переходить на лист 2; A32(1)
- лінія з умовним позначенням A32 переходить на даний лист з листа 1.

Допускається до номера листа додавати після знака дробової риски позначення зони, в яку продовжено лінію, наприклад:

A32(2/B4)

- лінія з умовним позначенням А32 переходить на лист 2 в зону В4.

#### 2.2. ОСНОВНІ НАПИСИ І ПОРЯДОК ЇХ ЗАПОВНЕННЯ

Уся конструкторська документація супроводжується основним написом і додатковими графами до нього. Основні написи розміщуються у правому нижньому куті документа, а на листах формату А4 тільки по короткій стороні листа, тобто формат А4 має завжди вертикальне положення.

Розміщення основних написів і додаткових граф до них на листах різних форматів показано на рис. 2.1. Графи, показані штриховими лініями, вводяться за потреби.




Рис. 2.1. Розміщення основних написів: *а* – формат A4; *б*, *в* – формат більше A4 з основним написом відповідно по короткій і довгій стороні; І – основний напис; ІІ, ІІІ – додаткові графи

Вимоги до форми, розмірів і порядку заповнення конструкторської документації установлює ГОСТ 2.104–68. Передбачено три типи основних написів шириною 185 мм:

- 1) для перших листів креслень і схем висотою 55 мм (рис. 2.2);
- 2) для перших (або заповнених) листів текстових документів висотою 40 мм (рис. 2.3);
- 3) для наступних листів будь-яких конструкторських документів висотою 15 мм (рис. 2.4).




Рис. 2.2. Основний напис для креслень і схем




Рис. 2.3. Основний напис для текстових документів

					185		
$\stackrel{\stackrel{\searrow}{\leftarrow}}{\rightarrow}$	<del>&lt; 10 &gt;</del>	<del>&lt; 23 →</del>	<del>&lt; 15 →</del>	<del>&lt; 10 &gt;</del>	< 110 →	<10 €	
						Лист	<b>T</b>
(14)	(15)	(16)	(17)	(18)	(2)	(7)	55
3м	Лит	№ докум.	Підпис	Дата		(7)	↓

Рис. 2.4. Основний напис для наступних листів креслень, схем і текстових документів

В основному написі для текстових документів немає граф «Маса», «Масштаб», «Позначення матеріалу». Основні написи і рамки виконують суцільними основними та тонкими лініями.

У графах основного напису (номери граф на рис 2.2–2.4 по-казано в дужках) указують таку інформацію.

У графі 1 дають найменування виробу (тема курсового проекту), а також найменування документа, яке записують у називному відмінку однини.

Найменування документа, яке складається з декількох слів, розміщують в окремому рядку після найменування виробу і записують шрифтом меншого розміру малими літерами (перша літера велика). Наприклад:

# ПРОЦЕСОР ЦЕНТРАЛЬНИЙ

Схема електрична структурна

У графі 2 записують позначення документа у відповідності до вимог ГОСТ 2.201–80: код організації-розробника (допускається скорочення — НАУ), дві останні цифри року захисту, порядковий номер теми, дві останні цифри залікової книжки, номер документа (від 000 до 999) та два символи шифра документа. Наприклад, НАУ 04 12 20 001 Е1 — позначення схеми електричної структурної.

У графі 3 вказують матеріал деталі (графу заповнюють тільки для креслень деталей).

У графу 4 записують літеру, присвоєну документу у відповідності до ГОСТ 2.103—68 залежно від стадії розробки конструкторської документації. Графу заповнюють послідовно, починаючи з крайньої лівої клітинки. У навчальних документах проставляють: Д — дипломний проект, К — курсовий проект, КР — курсова робота, РГ — розрахункова робота.

У графі 5 вказують масу виробу в кілограмах без одиниці фізичної величини. Допускається подавати масу в інших одиницях з їх позначеннями, наприклад 0,5 т, 10 г.

Зміст граф 6-18 зрозуміло з рис. 2.2-2.4.

#### 2.3. ЗАГАЛЬНІ ВИМОГИ

Пояснювальну записку до курсового проекту (роботи) оформлюють у відповідності до вимог таких стандартів:

- ГОСТ 2.105-95 «Загальні вимоги до текстових документів»;
- ДСТУ 3008–95 «Документація. Звіти у сфері науки і техніки. Структура і правила оформлення»;
  - ГОСТ 19.105–78 «Загальні вимоги до програмних документів»;
- ГОСТ 19.404–79 «Пояснювальна записка. Вимоги до змісту і оформлення».

Текстовий та графічний матеріали записки друкують комп'ютерним способом на одному боці односортних білих аркушів (листів) формату А4 (розмір 210H297 мм) через один міжрядковий інтервал, текст вирівнюють по ширині аркуша.

Текстовий редактор – Word з пакета Microsoft Office, Open Office Writer, Star Office Writer та ін. Шрифт – Times New Roman Cyr, 14.

Обсяг пояснювальної записки для курсового проекту становить 25–30 сторінок, для курсової роботи – 15–20 сторінок (з урахуванням таблиць, графіків, діаграм, схем, додатків).

Виконуючи пояснювальну записку, потрібно витримувати рівномірну щільність, контрастність і чіткість зображення по всьому тексту. Всі лінії, букви, цифри та знаки мають бути однакового чорного кольору по всій записці.

Окремі слова, формули і знаки, які вписують у надрукований текст, мають бути чорного кольору, а тон вписаного тексту максимально наближуватися до тону основного кольору.

Помилки, описки і граматичні неточності, виявлені у процесі виконання, допускається виправляти підчисткою або забілювати коректором з подальшим нанесенням на цьому місці виправленого тексту (графіки). Пошкодження листів записки, помарки і сліди неповністю вилученого старого тексту (графіки) на допускаються.

Відстань від рамки до межі тексту на початку і в кінці рядка має бути не менше 3–5 мм. Відстань від верхнього або нижнього рядка тексту до верхньої або нижньої рамки форми – не менше 10 мм.

Абзаци в тексті починаються з відступом 15–17 мм (п'ять знаків).

Скорочення слів і словосполучень у записці наводять згідно з діючими стандартами бібліотечної і видавничої справи.

# 2.4. ПОБУДОВА ПОЯСНЮВАЛЬНОЇ ЗАПИСКИ

Загалом пояснювальна записка містить такі структурні елементи: «ЗМІСТ», «ВСТУП», розділи основної частини, «ВИСНОВКИ ТА РЕКОМЕНДАЦІЇ», «ПЕРЕЛІК УМОВНИХ ПОЗНАЧЕНЬ», «СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ», додатки.

Розділи, за потреби, поділяють на підрозділи, пункти на підпункти. Розділи і підрозділи повинні мати заголовки. Пункти і підпункти можуть мати заголовки.

Заголовки розділів основної частини записки розміщують симетрично в середині рядка і друкують великими буквами (подібно до інших структурних елементів).

Заголовки підрозділів, пунктів і підпунктів починають з абзацу і друкують малими буквами, крім першої великої. Абзац має бути однаковим по всьому тексту записки. Усі заголовки в тексті записки не підкреслюють і в їх кінці крапку не ставлять. Кожний розділ пояснювальної записки, як і інших структурних елементів, починають з нового листа (сторінки).

Якщо заголовок складається з двох і більше речень, то їх розділяють крапкою. Перенесення слів у заголовках розділів не допускається. Відстань між заголовком і наступним текстом —  $15\,\mathrm{mm}$ .

Не допускається розміщувати найменування підрозділу, пункту, а також підпункту, якщо нижче  $\varepsilon$  тільки один рядок тексту.

## 2.5. НУМЕРАЦІЯ СКЛАДОВИХ ЧАСТИН

Розділи, підрозділи, пункти і підпункти записки нумерують арабськими цифрами. Порядкові номери записують з абзацу і в кінці їх ставлять крапку.

Розділи записки послідовно нумерують у межах документа, наприклад, 1., 2., 3. і т. д. Підрозділи нумеруються у межах кожного розділу, наприклад, 2.1. (перший підрозділ другого розділу).

Розділи, як і підрозділи, можуть складатися із декількох пунктів. Якщо розділ не має підрозділів, то пункти нумерують в межах розділу; при цьому пункти не мають найменування і записуються з абзацу, наприклад, 4.1. (четвертий пункт першого розділу). Якщо записка має підрозділи, то номер пункту в них складається з номера розділу, підрозділу і порядкового номера пункту, наприклад, 1.2.1., 1.2.2. і т. д.

Пункти, за потреби, розбивають на підпункти з порядковою нумерацію в межах кожного пункту, наприклад, 1.3.4.1., 1.3.4.2. і т. д.

Заголовки інших структурних елементів пояснювальної записки («ЗМІСТ», «ВСТУП» і т. ін.) не нумерують.

Сторінки записки наскрізно нумерують арабськими цифрами. Титульний лист не нумерують. Ілюстрації, схеми, таблиці, які розміщені на окремих сторінках, включають у загальну нумерацію записки.

У середині пункту або підпункту можна подавати перелік вимог, вказівок та положень. Перед кожною позицією переліку потрібно ставити дефіс або за потреби посилання в тексті записки на одну із позицій переліку — малу букву, після якої ставиться дужка. Для подальшої деталізації використовують арабські цифри з дужкою, а запис виконують з абзацу, наприклад:

а), б), 1), 2), в) і т. ін.

Кожний рядок переліку починається з абзацу.

Перший лист структурного елемента «ЗМІСТ» повинен мати основний напис (розмір 40Н185 мм). Таблична форма, в яку вноситься основний напис, на практиці називається «штампом». Усі подальші аркуші супроводжуються основним написом для наступних листів (розміри штампа 15Н185 мм). За потреби перші листи назв підрозділів основної частини пояснювальної записки також можуть мати основний напис розміром 40Н185 мм.

## 2.6. ВИКЛАДЕННЯ ТЕКСТУ ЗАПИСКИ

Порядок слів у назві має бути таким: на першому місці визначення (прикметник), а потім назва виробів (іменник).

Назви, які наводяться в тексті записки і на ілюстраціях, повинні бути однаковими.

Текст записки має бути чітким і не допускати різних тлумачень. Викладаючи обов'язкові вимоги у записці, потрібно використовувати слова «повинен», «потрібно», «вимагається щоб», «дозволяється тільки», «не допускається». Використовуючи інші положення потрібно вживати слова «можна», «як правило», «за потреби» і т. ін.

У тексті записки не рекомендується вживати звороти із займенниками першої особи, наприклад, «я вважаю...,» «ми вважаємо:...» тощо.

Текст пояснювальної записки рекомендується викладати у безособовій формі, наприклад, «На основі проведеного аналізу можна зробити висновок...», або від третьої особи однини чи множи-

ни, наприклад, «цей результат показує...», «виконані дослідження підтверджують...».

Пояснювальна записка має бути написана логічно послідовно, грамотною технічною мовою. Варто звернути увагу на вибір потрібних формулювань, які б якомога простіше, чітко, стисло і доступно виражали б зміст питання, що викладається.

У записці належить застосовувати науково-технічні терміни, позначення і визначення, установлені чинними стандартами, а за їх відсутності – загальноприйняті у науково-технічній літературі.

Усі скорочені найменування потрібно пояснювати в тексті з їх першою появою, наприклад, «Центральний процесорний елемент (ЦПЕ)...», далі можна користуватися скороченням «ЦПЕ».

Якщо у документі прийнято специфічну термінологію, то в кінці його перед списком літератури наводять перелік використаних термінів з відповідними поясненнями.

У тексті записки не допускається:

- застосовувати для одного і того самого поняття різні науково-технічні терміни, близькі за змістом (синоніми), а також іноземні слова і терміни за наявності таких в українській мові;
- скорочувати позначення одиниць фізичних величин, якщо їх використовують без цифр, за винятком фізичних величин в головках і боковиках таблиць і в розшифровках буквених позначень, які входять у формули;
- розміщувати у тексті математичний знак мінус (-) перед від'ємними значеннями величин. Замість знака (-) треба писати слово «мінус». Наприклад, мінус 5 В, а не «-5 В»;
- використовувати без числових значень математичні знаки, наприклад,  $\leq$  (менше або дорівнює),  $\geq$  (більше або дорівнює),  $\neq$  (не дорівнює), а також  $N_{2}$  (номер), % (відсоток);
- використовувати знак «О» для позначення діаметра (треба писати слово «діаметр»);
- застосовувати індекси стандартів, технічних умов і інших документів (ГОСТ, ДСТУ, ТУ тощо) без реєстраційного номера.

Якщо у записці наводять пояснювальні написи, які наносяться безпосередньо на проектований виріб (планки, панелі, таблички з елементами керування), то їх виділяють шрифтом (без лапок),

наприклад, ВКЛ., ВІДКЛ., або лапками, якщо напис складається з цифр та знаків.

У тексті записки перед позначенням параметра дають його пояснення, наприклад, «Тривалість фронту сигналу  $t_{HL}$ ».

Числові значення величин в тексті вказують з необхідним ступенем точності, при цьому в ряду величин вирівнювати число знаків після кожної коми не обов'язково.

## 2.7. ПОДАННЯ ФОРМУЛ І РІВНЯНЬ

У тексті пояснювальної записки зазвичай подаються формули і рівняння. Формула — це сукупність величин, виражених символами і з'єднаних за допомогою математичних знаків =,  $\neq$ , >,  $\leq$  та ін. Рівняння — це аналітичний запис задачі про розшукування невідомих значень аргументів.

Усі фізичні величини наводять тільки в одиницях СІ відповідно до ГОСТ 8.417–84 «Основні метрологічні терміни».

Формули і рівняння розміщують безпосередньо після тексту, в якому вони згадуються вперше, посередині сторінки. Вище та нижче кожної формули або рівняння залишають по одному вільному рядку.

Формули і рівняння послідовно нумерують у межах розділу. Номер формули або рівняння складається з номера розділу і порядкового номера, розділених крапкою. Номер вказується в круглих дужках на рівні формули у крайній правій позиції по рядку, наприклад, (2.5) — п'ята формула другого розділу.

Пояснення символів і числових коефіцієнтів, які входять у формулу або рівняння, наводять безпосередньо під виразами в тій послідовності, в якій їх подано у формулі чи рівнянні. Перший рядок пояснення починають з абзацу словом «де» без двокрапки.

Наприклад:

$$I = U/R, (2.5)$$

де I – сила струму, A;

U – напруга, В;

R – опір електричному струму, Ом.

Розрахунки за наведеними формулами розміщують безпосередньо за ними. У випадку розрахунків і друкування результатів за допомогою комп'ютера указують тип машини та назви використаних алгоритмів і програм. Переносити формули або рівняння на наступний рядок допускається тільки на знаках виконання операцій, при цьому знак операції на початку наступного рядка повторюється. У разі перенесення формули або рівняння на знаку операції множення застосовують знак «Н».

Якщо в записці  $\varepsilon$  тільки одна формула або рівняння, то їх також нумерують за наведеними правилами.

Формули, які слідують одна за одною і не розділені текстом, відділяють комою. Наприклад:

$$f1(x, y) = S1 \text{ i } S1 \le S1 \text{ max},$$
 (1.1)

$$f2(x, y) = S2 \text{ i } S2 \le S2 \text{ max}.$$
 (1.2)

Числовий результат розрахунків одержують тільки після підстановки у формули замість символів їх числових значень:

• правильно 
$$T = \frac{M}{W} = \frac{100}{0.2} = 500 \text{ M}\Pi\text{a};$$

• неправильно 
$$T = \frac{M}{W} = 500 \text{ M}\Pi a$$
.

## 2.8. ПРАВИЛА НАПИСАННЯ ПОЗНАЧЕНЬ І НАЙМЕНУВАНЬ ФІЗИЧНИХ ВЕЛИЧИН

Застосування і написання одиниць фізичних величин має відповідати вимогам ГОСТ 8.417–81.

- 2.8.1. Буквені позначення одиниць виконують шрифтом без нахилу. В позначеннях одиниць крапку як знак скорочення не ставлять, позначення одиниць треба застосовувати після числових значень і розміщувати у рядку з ними (без перенесення на наступний рядок).
- 2.8.2. Останню цифру і позначення одиниці необхідно записувати через пробіл:
  - правильно 150 кВт; неправильно 150кВт.

Винятком  $\varepsilon$  позначення у вигляді знака, піднятого над рядком, перед яким пробіл не залишають:

- правильно 20°; неправильно 20°.
- 2.8.3. За наявності десяткового дробу в числовому значенні величини позначення одиниці виміру ставлять після нього:
  - правильно 423,06 м; неправильно 423 м, 06.

- 2.8.4. Подаючи значення величин з граничними відхиленнями числа беруться в дужки, після яких пишуть позначення одиниці:
  - правильно (100,0±0,1) мА; неправильно 100,0±0,1 мА.
- 2.8.5. Буквені позначення одиниць, які входять у добуток, відділяють точками на середині лінії як знаками множення, або пробілами, якщо не виникає непорозумінь:
  - правильно Н·м; неправильно Нм.
- 2.8.6. У буквених позначеннях відношень одиниць для знака ділення використовують тільки одну риску: навкісну або горизонтальну.

Допускається використовувати позначення одиниць, зведених у степені (додатні або від'ємні)

$$ullet$$
 правильно  $rac{W}{m^2 \cdot K^{-1}}$ ; неправильно  $rac{W}{m^2 \, / \, K}$  .

- правильно  $W \cdot m^{-2} \cdot K$ ; неправильно  $W / m^2 / K$ .
- 2.8.7. Позначення одиниць в чисельнику і знаменнику за допомогою навкісної риски розміщують в одному рядку:
  - правильно м/с; неправильно  $\frac{M}{C}$ .
- 2.8.8. Для складних одиниць, які складаються із двох і більше простих, не допускається комбінувати буквені позначення і назви одиниць (тобто для одних позначення, для других назви):
  - правильно 50 г/м; неправильно 50 г/метр.
- 2.8.9. Одиниця фізичної величини одного і того самого параметра в межах пояснювальної записки має бути однаковою. Записуючи групу числових значень, виражених однаковою одиницею фізичної величини, її вказують після останньої цифри в ряду, наприклад, 5, 9; 8,5; 12,0 мм.
- 2.8.10. Числові значення величин із позначенням одиниці пишуть із цифрами, а без позначення фізичних величин словами, наприклад: «струм не більше 2 мА», «опір збільшити в три рази».

## 2.9. ОФОРМЛЕННЯ ІЛЮСТРАЦІЙ

Усі ілюстрації в пояснювальній записці (креслення, схеми, фотографії, діаграми, графіки) називають рисунками.

Кількість ілюстрацій має бути достатньою для пояснення тексту, який викладається. Ілюстрації потрібно розміщувати як по тексту записки (якомога ближче до відповідних частин тексту), так і в кінці його або наводити в додатках. Ілюстрації належить виконувати у відповідності до вимог стандартів ЄСКД і ЕСПД за допомогою різних графічних редакторів та систем автоматизованого проектування.

Усі ілюстрації послідовно нумерують у межах розділу арабськими цифрами. Номер ілюстрації складається з номера розділу і порядкового номера ілюстрації, розділених крапкою, наприклад, «Рис. 2.5». Посилання на ілюстрації подають так: «... на рис. 2.5 ...». Повторне посилання на ілюстрацію наводять із скороченням слова «дивись», наприклад, «... див. рис. 2.5 ...». Допускається нумерація ілюстрацій у межах усієї записки.

Номер ілюстрації в додатках визначають окремою нумерацією з добавленням перед арабською цифрою позначення додатка, наприклад, «Рис. А.1. ...».

Ілюстрації можуть мати назву, яку розміщують під ілюстрацією в одному рядку з її номером, наприклад, «Рис. 3.2. Схема електрична структурна». За потреби під назвою ілюстрації записують пояснювальні дані (рис. 2.5).

Графічні позначення елементів цифрової техніки




Рис. 2.5. Умовні графічні позначення логічних елементів: a – логічний елемент НЕ І;  $\delta$  – логічний елемент ВИКЛЮЧАЛЬНЕ ЧИ

Допускається, за потреби, записувати над ілюстрацією узагальнений смисловий заголовок, наприклад, для рис. 2.5: «Графічні позначення елементів цифрової техніки».

Розмір шрифту всіх без винятку надписів у рисунках має бути таким самим, як і в тексті пояснювальної записки.

Ілюстрації розміщують так, щоб їх можна було розглядати, не повертаючи або повертаючи за ходом стрілки годинника.

На електричних схемах, які наводяться у записці, біля кожного елемента указується його позиційне позначення і, за потреби, номінальні значення величин.

### 2.10. ПОБУДОВА ТАБЛИЦЬ

Цифровий матеріал, як правило, оформляють у вигляді таблиць (рис. 2.6).




Рис. 2.6. Формат таблиць

Горизонтальні лінії, які розмежовують рядки таблиці, можна не використовувати, якщо це не затрудняє користування таблицею.

Таблицю розміщують безпосереднью після тексту, в якому вона згадується вперше або на наступній сторінці. На всі таблиці мають бути посилання в тексті записки.

Таблиці послідовно нумерують арабськими цифрами в межах розділу, за винятком таблиць у додатках. Номер таблиці складається з номера розділу і порядкового номера таблиці, розділених крапкою, наприклад, таблиця 2.1 – перша таблиця другого розділу.

Якщо у записці тільки одна таблиця, то її також нумерують за наведеними правилами.

Таблиця може мати назву, яку друкують малими літерами, окрім першої великої, і розміщують над таблицею. Назва повинна бути короткою і відображати зміст таблиці.

Заголовки граф і рядків таблиці пишуть з великої букви, а підзаголовки — з малої букви, якщо вони складають одне речення із

заголовком, або з великої букви, якщо вони мають самостійне значення. Заголовки і підзаголовки вказують в однині, в кінці їх крапку не ставлять.

Розділяти заголовки і підзаголовки боковика і граф діагональними лініями не допускається. Заголовки граф записують паралельно рядкам таблиці, але за потреби допускається їх вертикальне розміщення. Головка відділяється лінією від решти таблиці. Висота рядків повинна бути не менше 8 мм. Допускається розміщувати таблицю уздовж довгої сторони листа.

Якщо рядки або графи таблиці виходять за формат сторінки, то її ділять на частини, які розміщують одну під одною або поряд; при цьому в кожній частині таблиці повторюють її головку і боковик (табл. 2.2).

Таблиця 2.2. Статичні параметри KP15IM9

Параметр	Норма
Вихідна напруга низь-	0,5
кого рівня $U_{OL}$ , В	
Вихідна напруга висо-	2,4
кого рівня $U_{OH}$ , В	
Вхідний струм низько-	20
го рівня $I_{IL}$ , mA	
Вхідний струм високо-	[-0,1]
го рівня $I_{IH}$ , mA	

Закінчення таблиці 2.2

Параметр	Норма
Вихідний струм $I_O$ ,	[-30]
mA	
Струм споживання	20
$I_{CC}$ , mA	
Пряме падіння на-	[-1,5]
пруги на антизвін-	
ному діоді $U_{CDL}$ , В	

При діленні таблиці на частини допускається її головку або боковик замінювати відповідно до номерів граф чи рядків. При цьому нумерують арабськими цифрами графи і (або) рядки першої частини таблиці.

Слово «Таблиця \_\_\_\_\_\_\_» вказують один раз зліва над першою частиною таблиці, над іншими частинами пишуть: «Продовження таблиці \_\_\_\_\_\_» із вказівкою номера таблиці.

#### 2.11. ОФОРМЛЕННЯ ПРИМІТОК І ПОСИЛАНЬ

Примітки у записці наводять за потреби пояснень або довідкових даних до змісту тексту, таблиць або графічного матеріалу. Примітки не повинні містити вимог; їх розміщують безпосередньо після матеріалу, якого вони стосуються.

Одну примітку не нумерують. Слово «Примітка» друкують з великої букви з абзацу, не підкреслюючи. Після слова «Примітка» ставлять крапку, з великої букви у цьому ж рядку дають текст примітки.

Примітка.					

Декілька приміток нумерують послідовно арабськими цифрами з крапкою. Після слова «Примітки» ставлять двокрапку і з нового рядка з абзацу після номера примітки з великої букви наводять текст.

Примітки:		
1.		
2		

Посилання в тексті записки на джерела треба вказувати порядковим номером за переліком посилань, які виділені двома квадратними дужками, наприклад, «... в роботах [1–7] показано ...».

Посилаючись на розділи, підрозділи, пункти і підпункти, рисунки, формули та таблиці, додатки вказують їх номери. У разі посилань треба писати «... в розділі 4...», «... див. 3.4.1...», «... в додатку Б».

#### 2.12. ОФОРМЛЕННЯ ДОДАТКІВ

Ілюстративний матеріал, таблиці або текст допоміжного характеру допускається подавати в додатках. Їх оформляють як продовження записки на наступних листах або у вигляді самостійного документа за загальними правилами.

Додатки можуть бути обов'язковими або інформаційними. Додатки виконують на листах формату A4; допускається використання інших форматів.

Кожний додаток має починатися з нової сторінки. Додаток повинен мати заголовок, надрукований зверху малими буквами з

першою великою симетрично відносно тексту сторінки. Посередині рядка над заголовком малими буквами з першою великою друкують слово «Додаток \_\_\_\_\_\_\_».

Додатки позначають послідовно великими буквами українського алфавіту за винятком Ґ, Є, З, И, І, Ї, Й, О, Ь, наприклад, додаток А, додаток Б і т. д.

Один додаток позначається як додаток А.

Додатки повинні мати спільну з рештою записки наскрізну нумерацію сторінок.

За потреби текст додатка можна поділяти на розділи, підрозділи, пункти і підпункти, які нумерують у межах кожного додатка за загальними правилами. Наприклад,  $\Gamma$ . 3.1 — підрозділ 3.1 додатка  $\Gamma$ .

Якщо у тексті додатка є рисунки, таблиці, формули і рівняння, то їх нумерують в межах кожного додатка, наприклад, рис.  $\Gamma$ .3 — третій рисунок додатка  $\Gamma$ ; табл. A.2 — друга таблиця додатка A; формула (Д.3) — третя формула додатка  $\Pi$ .

Якщо у додатку  $\varepsilon$  по одній ілюстрації, таблиці, формулі або рівнянню, то їх нумерують, наприклад, Рис. А.1, Таблиця А.1, Формула (В.1).

#### 2.13. ОФОРМЛЕННЯ СПИСКУ ЛІТЕРАТУРИ

Список літератури містить перелік джерел, використаних у пояснювальній записці. Джерела розміщують у списку в порядку появи посилання на них в тексті записки і послідовно нумерують арабськими цифрами. Допускається розміщувати літературні джерела в алфавітному порядку.

Літературними джерелами можуть бути книги, багатотомні видання, періодичні видання (газети, журнали), спеціальні види нормативно-технічних документів (стандарти, патенти, каталоги) та ін. У процесі виконання курсового проекту (роботи) потрібно використати не менше 15–20 джерел. Назви літературних джерел наводять мовою, якою вони написані – українською, російською, англійською тощо.

Відомості про літературні джерела подають у відповідності до вимог ГОСТ 71–84 «Бібліографічний опис творів друку».

Обов'язковими елементами бібліографічного опису літературних джерел  $\epsilon$ :

- прізвища індивідуальних або колективних авторів у називному відмінку;
  - назва видання;
  - характеристика видання та відомості про повторне видання;
  - місце видання, видавництво;
  - рік видання, кількість сторінок.

Прізвище та ініціали одного, двох або трьох авторів записують, як правило, до назви книги, а чотирьох і більше — після назви. Допускається записувати книги трьох авторів під прізвищем та ініціалами одного автора, указаного першим, з доповненням «та ін.».

Назву книги наводять в описі у тій формі, в якій її подано на титульному листі.

Для повторних видань наводять його порядковий номер, наприклад, 2-ге вид., 3-т $\epsilon$  вид., і т. д. У характеристиці видання пишуть: виправлене, доповнене, стереотипне, наприклад, 5-те вид., виправ. і доп.

Назви місця видання наводять повністю у називному відмінку, за винятком назв міст: Москва – М., Київ – К., Санкт-Петербург – С.Пб.

Назву видавництва записують у скороченій формі, наприклад, К.: НАУ. Рік видання позначають арабськими цифрами. У кінці опису книги вказують фактичну кількість сторінок, наприклад, 125 с. Використання розділових знаків (крапок, ком, двокрапок, дефісів) показано на прикладах, наведених нижче.

Бібліографічний опис книг індивідуальних авторів:

- 1. Глушков В. М. Синтез цифровых автоматов. М.: Физматгиз, 1996. 467 с.
- 2. Бабич М. П., Жуков І. А. Комп'ютерна схемотехніка: Навчальний посібник. К.: НАУ, 2002. 508 с.
- 3. Самофалов К. Г., Корнейчук В. И., Тарасенко В. П. Цифровые вычислительные машины. К.: Вища шк., 1983. 455 с.

Опис багатотомних видань:

4. Хоровиц П., Хилл У. Искусство схемотехники: В 3-х томах: Т. 3. Пер. с англ. – 4-е изд., перераб. и доп. – М.: Мир, 1993. – 367 с.

Опис періодичних видань:

5. Уэнспи Д. Х. Высоконадежная система с тройным резервированием для управления технологическими процессами. – Электроника, 1983 – №2. – С. 32–3939.

Бібліографічний опис стандарту містить його індекс, цифрове позначення, назву, дату введення в дію, наприклад:

- 6. ГОСТ 2.105–95.ЕСКД. Общие требования к текстовым документам. – Введ. 01.07.96.
- 7. ДСТУ 3008–95. Документація. Звіти у сфері науки і техніки. Структура і правила оформлення. Чинний від 01. 01. 96.

Описуючи патентний документ наводять:

- скорочену назву документа («А. с.» авторське свідоцтво, «Пат.» патент);
  - назву держави, яка видала документ;
  - назву винаходу;
  - прізвище або назву заявника, а також прізвища авторів;
  - номер заявки, дати замовлення і публікації;
  - номер бюлетеня та кількість сторінок.

Наприклад:

7. А. с. 1449986 СССР. Устройство для формирования остатков по модулю/Н. В. Черкасский. – №4122318/24 – 24. Заявл. 19. 09. 86; опубл. 07. 06. 88. Бюл. № 19. –2 с.

Всі цитати, а також взяті з літератури дані повинні мати посилання на першоджерела. Посилання наводять у тексті в квадратних дужках, у яких ставлять порядковий номер джерела, наведеного у списку використаної літератури, номер тому (за наявності) та сторінку, наприклад: [3], [8, Т. 3, с. 42], [15, с. 55]; посилаючись на стандарт, указують його номер, наприклад, ГОСТ 16263–70.

## 3. ПРАВИЛА ВИКОНАННЯ ЕЛЕКТРИЧНИХ СХЕМ ПИФРОВОЇ ТЕХНІКИ

Електрична схема – це конструкторський документ, в якому умовними графічними позначеннями (УГП) показано складові частини виробу і зв'язки між ними. Їх виконують у відповідності до державних стандартів (додаток  $\Gamma$ ).

Виконуючи схеми, використовують такі терміни:

- елемент схеми складова неподільна частина виробу (резистор, діод, логічний елемент та ін.);
  - пристрій сукупність елементів єдиної конструкції;
- функціональна частина елемент, їх група або пристрій з визначеною функцією у виробі;
- лінія електричного зв'язку вказує на схемі шлях проходження сигналу або струму.

Розрізняють десять видів схем, які позначають буквами: електрична — E, гідравлічна —  $\Gamma$ , оптична —  $\Pi$  та ін.

Установлено вісім типів схем у кожному виді, позначених цифрами: структурна — 1, функціональна — 2, принципіальна (повна) — 3, з'єднань (монтажні) — 4, підключення — 5, загальна — 6, розміщення — 7, об'єднана — 0. Найменування і код схеми визначається її видом і типом. Наприклад: Е1 — схема електрична структурна.

Електричні зв'язки виводів елементів показують вхідними та вихідними лініями. Початок вхідних ліній зображують зліва. Вихідні лінії закінчуються на правій стороні. Лініям зв'язку присвоюються буквено-цифрові позначення. Допускається внутрішні лінії зв'язку переривати в середині листа. На перерваній лінії після найменування через дробову риску записують кількість розгалужень (рис. 3.1, a). На вихідних лініях, продовжених на інших листах схеми, після найменування в круглих дужках вказують номер другого листа (рис.  $3.1, \delta$ ).




Рис. 3.1. Зображення ліній зв'язку: a — переривання в середині листа;  $\delta$  — перехід на інший лист

Дозволяється показувати стрілками потоки інформації на структурних та функціональних схемах.

На одній схемі рекомендується використовувати не більше трьох типорозмірів ліній по товщині: тонку e, потовщену e і товсту e і e і e і e і товсту e і e і e і e і e і e і товсту e і e і e і e і e і e і e і e і e і товсту e і

Рекомендується використовувати умовне графічне злиття окремих ліній в одну групову за правилами:

- кожна лінія в точці злиття помічають порядковим номером;
- злиття показують під прямим кутом або з нахилом 45° (рис. 3.2, б). Товщину групових ліній можна зображати як тонкими, так і потовщеними лініями.




Рис.3.2. Злиття ліній зв'язку в групову: a – під прямим кутом;  $\delta$  – під нахилом 45°

Для побудови схеми рекомендується:

- елементи з одним функціональним призначенням групувати і розміщувати відповідно до розвитку процесу зліва направо;
- досягати електричної і найбільш простої конфігурації УГП та ланцюгів з малою кількістю переломів та перетинань ліній зв'язку;
- додаткові ланцюги, наприклад живлення, виносити з основного рисунка схеми;
- контур УГП і ліній зв'язку виконувати лініями однієї товщини, зазвичай тонкими. Допускається контур УГП зображати потовшеними лініями.

Структурні схеми визначають основні функціональні частини виробу і взаємозв'язки між ними. Їх розроблюють на початковій стадії проектування і використовують для загального ознайомлення з виробом.

Функціональні частини структурної схеми загалом зображають прямокутниками довільного розміру. Допускається функціональні частини зображати у вигляді УГП, як показано на рис. 3.3. У середині УГП вказують найменування кожної функціональної частини.




Рис. 3.3. Структурна схема комп'ютера: *MPU* – мікропроцесор; *R4M* – оперативна пам'ять; *HMД* – накопичувач на магнітних дисках; *PRIN* – принтер; *DISP* – дисплей

Розмір УГП на структурних схемах по висоті H вибирають із ряду 10;15 мм і далі через 5 мм, розмір ширини L=1,5H.

Функціональна схема показує складові частини і процеси, які відбуваються в пристроях комп'ютера. Функціональні частини загалом зображають прямокутниками довільного розміру. Допускається функціональні частини показувати у вигляді УГП (рис. 3.4).




Рис. 3.4. Умовні графічні позначення на функціональних схемах: a — комбінаційна схема;  $\delta$  — дешифратор;  $\epsilon$  — суматор;  $\epsilon$  — регістр зсуву;  $\delta$  — елемент пам'яті

Розміри допустимих УГП на функціональних схемах: висота H = 10;15... мм, висота L = 1,5H.

В УГП допускається вказувати розрядність функціональної частини (рис. 3.5, a), а також суміщувати їх, якщо виходи однієї частини повністю відповідають входам другої (рис. 3.5,  $\delta$ ). Умовні графічні позначення на функціональних схемах можна повертати на  $90^{\circ}$ .




Рис. 3.5. Можливі зображення УГП на функціональних схемах: a — позначення розрядності;  $\delta$  — суміщення виходів суматора зі входами регістра

Лінії зв'язку поділяють на інформаційні та керуючі. Інформаційні лінії підводять до більшої сторони УГП, а відводять від протилежної. Керуючі лінії підводять до меншої сторони УГП.

Якщо входи і виходи належать до окремих полів УГП, то ці поля показують горизонтальними лініями з обмежувачами над і (чи) під УГП. На горизонтальних полях допускається вказувати розрядність виділених полів (рис. 3.6).




Рис. 3.6. Визначення розрядності полів: a — окремими горизонтальними лініями;  $\delta$  — суцільними горизонтальними лініями

Зображення УГП за наявності багатьох керуючих ліній показано на рис. 3.7.




Рис. 3.7. Зображення керуючих ліній: a-3 продовженням сторін УГП;  $\delta-3$  використанням покажчиків полів

Принципіальна схема визначає повний склад функціональних частин виробу. На принципіальних схемах форма УГП двійкових елементів встановлюється ГОСТ 2.743–91.

## 3.1. ПРАВИЛА ПОБУДОВИ УМОВНИХ ГРАФІЧНИХ ПОЗНАЧЕНЬ ЦИФРОВИХ ЕЛЕМЕНТІВ

Умовні графічні позначення цифрових елементів мають форму прямокутника з основним полем і, за потреби, одним чи двома додатковими (рис. 3.8). Додаткові поля можна розбивати на зони та відділяти від основного поля вертикальною лінією.




Рис.3.8. Форма УГП цифрового елемента: a — основне поле;  $\delta$  — основне поле 3 лівим додатковим;  $\epsilon$  — основне поле 3 правим додатковим;  $\epsilon$  — основне поле 3 лівим і правим додатковими полями 3 розділенням на зони;  $\delta$  — основне поле без розділення додаткових полів вертикальними лініями

У першому рядку основного поля записують позначення функції елемента, в другому – його тип або шифр, в наступних рядках – адресну інформацію (рис. 3.9).




Рис. 3.9. Позначення в полях УГП: 1 – функція елемента; 2 – тип елемента; 3 – лінії виводів; 4 – мітки; 5 – покажчики

У додаткових полях записують мітки – інформацію про призначення виводів та покажчики (індикатори) способу прийняття і видачі інформації.

Входи елемента зображують з лівої сторони УГП, виходи — з правої. Двонаправлені і нелогічні виводи можна зображати з обох сторін. Проставляти на лініях виводів стрілки напрямку інформації забороняється. Допускається орієнтація УГП із входами зверху, а виходами знизу (рис. 3.10, a) та їх зображення сумісним або рознесеним способом (рис. 3.10, b). Лінію зв'язку дозволяється проводити між лініями контурів сумісних УГП (рис. 3.10, b).




Рис. 3.10. Варіанти УГП: a — еквівалент із входами зверху, виходами знизу;  $\delta$  — сумісне і роздільне зображення;  $\epsilon$  — проведення ліній зв'язку між контурами

Розмір УГП по висоті визначається кількістю виводів, кількістю рядків інформації в основному та додаткових полях, розміром

шрифта і має бути кратним величині C/2, де C — не менше 5 мм. Відстань між лініями виводів — не менше і кратна величині C.

Розмір УГП по ширині визначається наявністю додаткових полів, кількістю знаків у рядках основного та додаткових полів, розміром шрифта. Ширина додаткового поля – не менше 5 мм.

Функції та мітки позначають великими буквами латинського алфавіту, цифрами і спеціальними знаками, записаними без проміжків. Позначення ряду функцій елементів наведені в додатку К.

Перед позначенням функцій елемента зі всіма нелогічними виводами записують знак «х». Допускається комбіноване позначення складної функції, наприклад, чотирирозрядний лічильник з дешифратором на виході CT4DC.

Логічні виводи ділять на статичні і динамічні, а також на прямі та інверсні.

На прямому статичному виводі змінна сприймається як логічна одиниця (лог.1) за одиничного значення сигналу, а на інверсному статичному виводі — за нульового (рис. 3.11, a,  $\delta$ ). На прямому динамічному виводі змінна набуває значення лог.1 по фронту сигналу, а на інверсному — по спаду (рис. 3.11,  $\epsilon$ ,  $\epsilon$ ). Нелогічний вивід елемента позначають знаком «×» (рис. 3.11,  $\delta$ ).




Рис. 3.11. Покажчики: a,  $\delta$  – прямі та інверсні статичні виводи; e,  $\varepsilon$  – прямі та інверсні динамічні виводи;  $\partial$  – нелогічні виводи

Позначення основних міток виводів елементів наведено в додатку  $\Pi$ .

Складну мітку виводів можна записувати комбіновано, наприклад, адреса зчитування RDA. Якщо вивід по черзі може виконувати дві функції, то їх вказують через навкісну риску:

- $I/\overline{O}$  введення-виведення;
- $WR/\overline{RD}$  записування-зчитування;
- $C/\overline{D}$  керування-дані.

Перша функція реалізується при лог.1, друга – при логічному нулю (лог.0).

Виводи напруги живлення записують на нелогічних виводах зліва чи справа УГП.

Нумерацію виводів елементів наводять над їх лінією зліва для входів і справа для виходів.

Умовне графічне позначення елемента виконують без додаткових полів, якщо виводи логічно рівноцінні, наприклад,  $F=X_1X_2X_3=X_1X_3X_2$ . При цьому відстані між виводами мають бути однаковими, а мітку вказують над верхньою лінією (рис. 3.12, a). В той же час функція  $F=X_1X_2\vee X_3X_4\neq X_1X_3\vee X_2X_4$  і в даному елементі входи логічно нерівнозначні (рис. 3.12,  $\delta$ ).




Рис. 3.12. Групи входів: a – логічно рівнозначні;  $\delta$  – логічно нерівнозначні

Якщо позначення декількох виводів має спільну букву, то її записують над групою виводів (рис. 3.13, a). Номери розрядів в групах виводів позначають числами натурального ряду, починаючи з нуля.




Рис. 3.13. Позначення груп виводів: a — з груповою міткою,  $\delta$  — нумерація виводів

Номери в групі двійкових розрядів можна записувати ваговими коефіцієнтами як D1, D2, D4, D8 ... або 1, 2, 4, 8 .... За наявності груп виводів до номера розряду зліва дописують номер групи.

Умовні графічні позначення групи однотипних елементів, зображених суміщено, які мають однакову інформацію, можуть мати спільний графічний блок керування (рис. 3.14).




Рис. 3.14. Зображення групи елементів із спільним блоком керування

У групі суміщених елементів з однаковою інформацією в основному полі останню розміщують тільки у верхньому УГП (рис. 3.15).




Рис. 3.15. Скорочений запис функції для групи суміщених елементів: a – одна функція;  $\delta$  – дві функції

У схемах з однотипними суміщеними елементами допускається пакетне зображення. При цьому в основному полі пакета в кутових дужках записують кількість елементів, а зліва і справа – номери контактів виводів (рис. 3.16).





Рис. 3.16. Пакетне зображення групи однотипних суміщених елементів

На рис. 3.17 показано можливе спрощення УГП мікросхеми пам'яті.



У разі значного графічного насичення листів схем УГП і лініями зв'язку допускається ділити поле листа на стовпчики, ряди, зони. Стовпчики позначають по верхньому краю (по горизонталі) зліва направо послідовними порядковими номерами, наприклад, 00, 01, ..., 10 і т. д. (рис. 3.18). Ширина стовпчиків має дорівнювати ширині мінімального основного поля УГП елемента (зазвичай —  $15\,$  мм).

			1			ı	1					
	00	01	02	03	04	05	06	07	08	09	10	
		1	1	DD1			DD4			DD7		
A	X1 X2 X3	1 1 2 3 3 "	3 & 1 6	1 ЛС3 <i>A</i> 03	2	1	1 ЛН1 <i>A</i> 06	2	1 2	& ЛИ1 <i>A</i> 09	3	
В	X4 X5 X6	4 - 5 4 6 5			4	3	1 (	4		110)		
-	X7 X8 X9	7 8 9 7 8 9	8 &									
C		9	13									
D				DD2			DD5			DD8		
Ε	₹ <u>K1</u> ₹ <u>K2</u>	1 1 2 2 3 3	$\begin{array}{c c} 10 & X \\ 0 & 8 \\ \hline & 3 & 2 \end{array}$	SM ИМ3 E03	$ \begin{array}{c c} S & 9 \\ 0 & 6 \\ 2 & 2 \\ 3 & 15 \end{array} $	$ \begin{array}{c c} 3 & D \\ 0 & 1 \\ 8 & 2 \\ 9 & 2 \end{array} $	<i>RG</i> ИР13 <i>E</i> 06		$ \begin{array}{c c} 1 \\ 2 \\ 3 \\ 4 \\ 8 \end{array} $	DC ИДЗ E09 <sub>0</sub>	15 DC	<u></u>
F	K4 K5 K6	4 4 5 6 5	$\begin{array}{c c} & 1 & 3 \\ \hline & 11 & 0 \end{array}$		1 2 2 3 15 P 14	$\frac{8}{9}^{2}_{3}$		2 10	4 8	1 2 3 4	13 DC 12 DC 11 DC	333
G	<i>K</i> 8	7 6 8 7 9 8 10	$\begin{array}{c c} 7 & 1 \\ 4 & 2 \\ 16 & 3 \\ \hline 13 & Z \end{array}$		10 11	L $R$		10	) 6	5 6 7	9 DC 7 DC	<del>***</del>
Н		<u> </u>		DD3			DD6					
I	D1 D2 D3 D4	1 2 3 4	- ,	МUX КП1 <i>I</i> 03	9	10	DMX КПЗ I06 0	1 3 2			<i>O</i> 1 <i>O</i> 2	$\rightarrow$
J	<u>A1</u>	5 5	$\begin{bmatrix} 5 & 6 & A \\ 6 & 8 & 1 \end{bmatrix}$		7 8	$\begin{array}{c c} 9 & A \\ 0 & 1 \end{array}$	3	4			<i>Q</i> 3 <i>Q</i> 4	$\rightarrow$
-	<u>A3</u> <u>A4</u>	7 8										

Рис. 3.18. Приклад побудови принципіальної схеми в зонному форматі

Ряди позначають по вертикалі по лівому краю листа зверху вниз прописними буквами латинського алфавіту. Висота ряду має дорівнювати мінімальній висоті УГП елемента (зазвичай — 20 мм). Позначення зони складається із позначень ряду (букви A, B, C і т. д.) і стовпчика (цифри), наприклад, B01, K12 і т. д.

Лист дозволяється ділити без зображення на полі листа сітки з ліній розмітки стовпчиків і рядків.

# 4. ОСНОВНІ ТЕОРЕТИЧНІ ПОЛОЖЕННЯ 3 ТЕМАТИКИ КУРСОВОГО ПРОЕКТУВАННЯ

#### 4.1. ОСНОВНІ ХАРАКТЕРИСТИКИ І ПАРАМЕТРИ ЛОГІЧНИХ ЕЛЕМЕНТІВ

Елементну базу сучасних комп'ютерів складають інтегральні мікросхеми — мікроелектронні вироби з високою щільністю пакування елементів і з'єднань між ними. З погляду специфікації, випробувань, постачання й експлуатації мікросхеми розглядаються як єдине піле.

Набір цифрових мікросхем із загальними конструктивнотехнічними і схемотехнічними ознаками утворює серію інтегральних мікросхем (IMC). До серії IMC ставляться такі вимоги:

- наявність функціонально-повної системи логічних елементів, широкий набір типових вузлів і зручність їх застосування (монтаж, компонування, охолодження і взаємозамінність);
- наявність допоміжних мікросхем для узгодження навантажувальних характеристик елементів і формування електричних сигналів;
  - досягнення високого рівня технології виробництва мікросхем.

Логічні, схемотехнічні й експлуатаційні властивості логічних елементів визначаються сукупністю характеристик і параметрів, до яких вілносять:

- функції логічних елементів ЧИ, І, НЕ, НЕ–ЧИ, ВИКЛЮЧАЛЬНЕ ЧИ, НЕ–І–ЧИ та ін.;
- логічні угоди спосіб кодування двійкових змінних потенціальними сигналами позитивний чи негативний;
- коефіцієнт об'єднання за входом  $N_I$ , який характеризує кількість логічних входів елемента;
- коефіцієнт об'єднання за виходом  $K_O$  характеризує допустиму кількість з'єднаних між собою виходів логічних елементів;
  - коефіцієнт розгалужування  $N_O$ ;
  - потужність споживання і робота перемикання;
- надійність елементів і допустимі значення механічних впливів, діапазони тиску і температури навколишнього середовища, стійкість до радіаційних впливів;
  - маса, вартість і конструктивне оформлення.

У більшості випадків зазначені характеристики і параметри стосуються і ІМС, які реалізовані на цих елементах.

Прийнято такі визначення і буквені позначення електричних параметрів цифрових мікросхем (ДСТУ 2883–94):

- вхідні  $U_I$  і вихідні  $U_O$  рівні напруг (індекси від англійських слів *Input* і *Output*);
- вхідні напруги низького  $U_{IL}$  і високого  $U_{IH}$  рівнів (індекси від англійських слів Low і High); для них установлюються максимальне значення низького рівня  $U_{IL}$  max та мінімальне значення високого рівня  $U_{IH}$  min;
- вихідні напруги низького  $U_{OL}$  і високого  $U_{OH}$  рівнів; для них установлені максимальне значення низького рівня  $U_{OL\ max}$  та мінімальне значення високого рівня  $U_{OH\ min}$ ;
  - вхідний  $I_I$  і вихідний  $I_O$  струми;
- вхідний струм  $I_{I\!L}$  за низького рівня напруги на вході,  $I_{I\!H}$  за високого:
- вихідний струм  $I_{OL}$  за низького рівня напруги на виході, а  $I_{OH}$  за високого;
  - $U_{\rm CC}$  значення напруги джерела живлення;
  - $I_{\rm CC}$  струм, споживаний IMC від джерела живлення;
  - $P_{\rm CC}$  потужність споживання IMC.

Середня споживана потужність  $P_{\rm CC}$  елементом від джерела живлення:

 $P_{\rm CC} = U_{\rm CC} \left(I_{\rm CCL} + I_{\rm CCH}\right) / 2 = U_{\rm CC} I_{\rm CC}^*$ ,  $I_{\rm CC}^* = \left(I_{\rm CCL} + I_{\rm CCH}\right) / 2$ , де  $I_{\rm CCL}$ ,  $I_{\rm CCH}$  – струми споживання при низькому і високому рівнях напруги на виході відповідно;  $I_{\rm CC}^*$  – середній струм споживання.

Сучасні елементи споживають потужність від мікроватів до десятків міліватів.

Одним з основних параметрів, які визначають сфери використання ІМС,  $\epsilon$  швидкодія. З цим параметром безпосередньо пов'язані споживана потужність, ступінь інтеграції та інші параметри.

За швидкодією ІМС класифікують так:

- надшвидкодіючі час затримки логічного елемента до 1 нс;
- високої швидкодії час затримки до 10 нс;
- середньої швидкодії час затримки до 50 нс;
- низької швидкодії час затримки більше 50 нс.

Для вимірювання часових параметрів сигналу встановлюють умовні рівні в частках від амплітуди -0.1; 0.5 і 0.9.

Указані границі умовні і введені для зручності аналізу можливостей ІМС різних серій і вирішення питань їх застосування в проектованих пристроях.

Швидкодію мікросхем визначають за значеннями таких тривалостей:

- фронту  $t_{LH}$  і спаду  $t_{HL}$  (рис. 4.1, a);
- власне вмикання  $t_{THL}$  і вимикання  $t_{TLH}$  (рис. 4.1,  $\delta$ ) та їх затримки відповідно  $t_{DHL}$  та  $t_{DLH}$ ;
- затримок поширення сигналу при вмиканні  $t_{PHL}$  і вимиканні  $t_{PLH}$  (рис. 4.1, e).




Рис. 4.1. Вимірювання часових параметрів сигналів: a — фронту  $t_{LH}$  і спаду  $t_{HL}$ ;  $\delta$  — часу вмикання  $t_{THL}$  і вимикання  $t_{TLH}$ ; затримки під час вмикання  $t_{DHL}$  і розмикання  $t_{DLH}$ ;  $\epsilon$  — часу затримок поширення сигналу під час вмикання  $t_{PHL}$  та вимикання  $t_{TLH}$ 

Для практичних розрахунків використовують середній час затримки поширення сигналу

$$t_{\rm P} = (t_{PHL} + t_{PLH}) / 2$$
.

Для оцінки якості елемента широко використовують узагальнений параметр – роботу перемикання

$$A_{\Pi} = P_{\rm CC} t_{\rm P}$$
.

Якщо потужність  $P_{\rm CC}$  вимірюється в міліватах, а час затримки — в наносекундах, то робота перемикання  $A_{\Pi}$  виражається в пікоджоулях (пДж). Значення узагальненого параметра  $A_{\Pi}$  знаходиться в границях 0,1...200 пДж. Чим менше значення  $A_{\Pi}$ , тим кращі характеристики має логічний елемент.

Надійність ІМС характеризується трьома взаємозалежними показниками: 1) інтенсивністю відмов  $\lambda = n / (mt)$ , де n -кількість відмов за час випробування, год; m -загальна кількість випробуваних мікросхем; 2) напрацюванням на відмову  $T = 1/\lambda$ ; 3) можливістю безвідмовної роботи протягом заданого інтервалу часу  $P = \exp(-\lambda t)$ .

Для сучасних ІМС інтенсивність відмов  $\lambda = (10^{-7}...10^{-8})$ . Припустивши, що  $\lambda = 10^{-8}$ , t = 15000, одержимо значення імовірності безвідмовної роботи P(t) = 0.998 або 99.8%.

# 4.2. РЕКОМЕНДОВАНІ СЕРІЇ МІКРОСХЕМ ДЛЯ ПОБУДОВИ АРИФМЕТИКО-ЛОГІЧНИХ ПРИСТРОЇВ

Сукупність елементів із загальною ознакою побудови типового базового елемента утворюють вид схемної логіки або просто логіку. Розрізняють такі основні види логіки потенціальних елементів:

- емітерно-зв'язану логіку (ЕЗЛ);
- транзисторно-транзисторну логіку з діодами Шотткі (ТТЛШ);
  - інтегральну інжекційну логіку (ПЛ);
  - логіку на комплементарних МОН-структурах (КМОН);
- логіку на польових транзисторах із затвором Шотткі на основі арсеніду галію (ПТШ AsGa).

За термінологією, яка встановилась в технічній літературі, клас логіки визначає також технологію виготовлення ІМС.

Схеми на основі ЕЗЛ, ТТЛШ, ІІЛ виготовляють по біполярній технології, інші – по МОН, КМОН, ПТШ або змішаній Бі-КМОН технології.

Мікросхеми ЕЗЛ призначено для побудови високопродуктивних, надшвидкодіючих цифрових обчислювальних пристроїв. Елементи ЕЗЛ з'явилися в 1967 р. і натепер  $\varepsilon$  надшвидкодіючими серед напівпровідникових елементів на основі кремнію. Надшвидкодія елементів ЕЗЛ досягається за рахунок використання ненасиченого режиму роботи транзисторів, вихідних емітерних повторювачів, малих амплітуд логічних сигналів (близько 0,8 В). В елементах ЕЗЛ  $\varepsilon$  парафазний вихід, що дозволя $\varepsilon$  одночасно одержувати пряме та інверсне значення реалізованої функції. Це да $\varepsilon$  помітне зниження загальної кількості мікросхем в апаратурі.

Особливостями схемотехніки ЕЗЛ та її характеристик  $\epsilon$ :

- можливість об'єднання виходів декількох елементів для утворення нових функцій;
- можливість роботи на низькоомному навантаженні завдяки наявності емітерних повторювачів;
- невелике значення роботи перемикання і незалежність споживаної потужності від частоти перемикання;
- висока стабільність динамічних параметрів у разі зміни температури і напруги живлення;
- використання від'ємного джерела живлення і заземлення колекторних кіл, що зменшує залежність вихідних сигналів від завад у шинах живлення.

До недоліків елементів ЕЗЛ відносять складність схем, значне споживання потужності та труднощі узгодження з мікросхемами ТТЛ і ТТЛШ.

Промисловість випускає ряд серій ЕЗЛ: К100, К137, К138, К187, К223, К229, К700, К500 і К1500. Високі техніко-економічні характеристики мікросхем серій К500 і К1500 обумовили їх широке застосування у швидкодійних цифрових пристроях. Типові значення параметрів елементів ЕЗЛ наведено в табл. 4.1.

Таблиця 4.1. Параметри мікросхем ЕЗЛ серій К500 і К1500

Номер серії елементів ЕЗЛ	$t_{\mathrm{P}}$ , HC	$P_{\rm CC}$ , м ${ m B}{ m T}$	$A_\Pi$ , пДж
K500	2	25	50
K1500	0,75	40	30

Мікросхеми ЕЗЛ серії К500 виготовляють за напівпровідниковою дифузійною планарно-епітаксіальною технологією. Усі компоненти мікросхеми розміщують в одному кристалі кремнію й ізолюють обернено зміщеними p-n-переходами. Компоненти формуються дифузією домішок у тонкому епітаксіальному прошарку монокристалічного кремнію.

Мікросхеми ТТЛШ призначено для застосування в цифрових пристроях високої швидкодії. Серії мікросхем ТТЛШ вміщують широкий набір логічних елементів, тригерів, вузлів (регістри, лічильники, суматори та ін.). Наявність готових вузлів у серіях дозволяє зменшувати кількість корпусів мікросхем і одержувати значний виграш в об'ємі апаратури.

Серії елементів ТТЛШ мають функціональну і технічну повноту, працюють від джерела живлення плюс 5 В, сумісні за рівнями логічних сигналів, а частина — і за розведенням (цоколівкою) виводів корпусів мікросхем.

У елементах ТТЛШ вдало поєднуються схемотехнічні, технологічні й конструктивні властивості:

- високий рівень схемно-технологічного відпрацювання, що забезпечує високий відсоток виходу придатних мікросхем і низьку вартість виготовлення;
  - порівняно високі швидкодія і завадостійкість;
- висока навантажувальна здатність  $N_O = 10...30$  і помірна споживана потужність;
- зручність застосування (монтаж, компонування, охолод-ження).

До недоліків елементів ТТЛШ відносять: меншу швидкодію порівняно з ЕЗЛ, труднощі узгодження з низькоомним навантажуванням, значний рівень утворення завад, зростання споживаної потужності з підвищенням частоти перемикання.

До першого покоління мікросхем ТТЛШ належать серії К530, К531, К533, К555. Вони замінили мікросхеми на елементах ТТЛ серій К130, К131, К155, К134, К158 (роки розробки 1967—1968). За рахунок застосування діода Шотткі між колектором і базою транзистора позбулися насиченого режиму роботи і досягли більш високої швидкодії

Значення окремих електричних і часових параметрів елементів ТТЛ і ТТЛШ різних серій наведено в табл. 4.2.

Групи мікросхем	Номер серії	t <sub>P</sub> , HC	$P_{\rm CC}$ , м ${ m BT}$	$A_{\Pi}$ , пДж
Стандартні ТТЛ	K133, K135	9	10	90
Швидкодіючі ТТЛ	K130, K131	6	22	132
Малопотужні ТТЛ	K134, K136	33	5	165
Стандартні ТТЛШ	K530, KP531	3	19	57
Малопотужні ТТЛШ	K533, KP531	9,5	2	19
FAST	KP1531	3	4	12
ALS	KP1533	4	1,2	4,8

Таблиця 4.2. Параметри мікросхем ТТЛ і ТТЛШ

Мікросхеми ТТЛШ серій КР1530, КР1531 і КР1533 – це група перспективних мікросхем, які прийшли на зміну серіям К530, КР531, К533, К555.

Серії мікросхем ТТЛШ перекривають широкий діапазон робочих частот: до 30 МГц (серії К533, К555), до 50 МГц (серії КР1533), до 80...100 МГц (серії К530, КР531, КР1531), до 150...200 МГц (серія КР1530).

У нашій країні найбільш освоєні мікросхеми ТТЛШ серії КР1533. Їх виготовляють за вдосконаленою епітаксіальнопланарною технологією з діодами Шотткі і оксидною ізоляцією, одно- і дворівневою металізованою розводкою. Конструктивно мікросхеми серії КР1533 розміщені в стандартних пластмасових корпусах з кількістю виводів 14, 16, 20 і 24.

Основна галузь застосування КМОН мікросхем – цифрові пристрої середньої швидкодії (до 10 МГц).

Розвиток комп'ютерної схемотехніки на основі МОН-транзисторів почався з появою в 1962 р. польового транзистора з індукованим каналом. Схеми на МОН-транзисторах характеризуються відносною простотою виготовлення, компактністю, малою споживаною потужністю, високою стійкістю до перешкод при зміні напруги живлення.

У комплементарних (взаємодоповнювальних) МОН-структурах (логіка КМОН) використовують одночасно *p*- і *n*-канальні транзистори. У схемах КМОН у статичному стані протікає дуже малий струм — мікроампери, оскільки завжди закритий *p*- або *n*-канальний транзистор. Споживана потужність визначається в основному енергією, яка витрачається на перезарядження паразитних ємностей.

Промисловість випускає такі серії КМОН: К176, К564, К561, КР1561 і КР1554.

Мікросхеми швидкодіючої серії КР1554 мають функціональну і технічну повноту і вміщують логічні елементи, тригери, регістри, лічильники, дешифратори, мультиплексори і т. ін.

Елементи серії КР1554 характеризуються такими параметрами: діапазон напруги живлення становить 3...6 В; рівні логічних сигналів:  $U_{OL}=0,1$  В,  $U_{OH}=U_{CC},\,U_{IL}\leq 1,35$  В,  $U_{IH}\geq 3,15$  В; струм споживання в статичному режимі на логічний елемент — 0,25 мкА (у тисячу разів менше порівняно із серією КР1533); потужність споживання на елемент — 2,5 мкВт; затримка поширення сигналів — 4 нс; робота перемикання  $A_{\Pi}=0,01$  пДж; частота перемикання D-тригера — 150 МГц; діапазон температур: мінус 40 ... плюс 85ЕС. Як випливає з цих даних, мікросхеми КМОН серії КР1554 є серйозним конкурентом схемам ТТЛІЦ.

Мікросхеми КР1554 виготовляють за КМОН-технологією з оксидною ізоляцією, дворівневою металізацією, полікремнієвим затвором шириною 1,5 мкм. Конструктивно мікросхеми оформлені в пластмасові корпуси типу *DIP* з кроком 2,5 мм, з кількістю виводів від 14 до 24 і стандартним розміщенням виводів «живлення» і «земля».

#### 4.3. ВИБІР МІКРОСХЕМ ДЛЯ ПОБУДОВИ АРИФМЕТИКО-ЛОГІЧНИХ ПРИСТРОЇВ

Для побудови швидкодіючих цифрових мікросхем рекомендується використовувати мікросхеми ТТЛШ другого покоління серій КР1530, КР1531 і КР1533. У нашій країні найбільшу номенклатуру виробів має серія КР1533. В її складі є широкий набір чотири- і восьмирозрядних регістрів, дешифраторів, тригерів, логічних елементів.

Вибираючи конкретний тип регістра, враховують такі вимоги:

- високу швидкодію, мінімальну споживану потужність, що забезпечує мінімальну роботу перемикання;
  - найбільшу розрядність;
- забезпечення керованого паралельного записування та зчитування інформації;
  - наявність входу скидання;
- можливість виконання мікрооперацій зсуву в схемах АЛП при операціях множення та ділення.

Перерахованим вимогам відповідають мікросхеми регістрів типу KP1533ИP35 (рис. 4.2).




Рис. 4.2. Регістр КР1533ИР35: a — умовне графічне позначення;  $\delta$  — логіка роботи;  $\epsilon$  — принципіальна схема

Мікросхема КР1533ИР35 — це восьмирозрядний регістр на D-тригерах. Інформація записується по фронту тактового імпульсу при L=1,  $\overline{R}$  =1 і відразу передається на вихід. При  $\overline{R}$  = 0 на виходах регістра встановлюються низькі рівні напруги (лог.0 при позитивному кодуванні).

Статичні і динамічні параметри регістра КР1533ИР35 наведено відповідно в табл. 4.3 і 4.4.

У серії КР1533  $\epsilon$  мікросхеми, які містять по два *JK*-тригери, наприклад, КР1533ТВ6 (рис. 4.3).




Рис. 4.3. *JK*-тригер КР1533ТВ6: a – умовне графічне позначення;  $\delta$  – логіка роботи

JK-тригер типу ТВ6 спрацьовує по спаду тактового імпульсу. Це виключає можливість появи гонок в керуючому автоматі.

Статичні і динамічні параметри мікросхеми ТВ6 наведено в табл. 4.3 і 4.4 відповідно.

Для дешифрації станів пам'яті керуючих автоматів використовують подвоєний дешифратор «2 $\rightarrow$ 4» з індивідуальними інформаційними та стробуючими входами (рис. 4.4, a). Якщо  $\overline{E1} = \overline{E2} = 1$ , виходи дешифратора установлюються в стан високого рівня, якщо  $\overline{E1} = \overline{E2} = 0$ , то здійснюється дешифрація вхідного слова. Статичні і динамічні параметри дешифратора КР1533ИД14 наведено відповідно в табл. 4.3 і 4.4.

Таблиця 4.3. Статичні параметри мікросхем ТТЛШ серії КР1533

	Найменування параметра								
Мікросхема	$U_{OH}$ ,	$U_{OL}$ ,	$I_{IH}$ ,	$I_{IL}$ ,	$I_{CCH}$ ,	$I_{CCL}$ ,	$I_{CC}$ ,	$P_{CC}$ ,	
	В	В	мкА	мА	мА	мА	мА	мВт	
КР1533ИР35	≥2,4	≤0,4	20	-0,2	20	29	24,5	122	
КР1533ИП3	≥2,5	≤0,4	_	_	_	_	21	105	
KP1533TB6	≥2,4	≤0,4	20	-0,2	_	_	4,5	23	
КР1533ЛП5	≥2,5	≤0,5	20	-0,1	_	_	5,9	30	
КР1533ИД14	≥2,4	≤0,4	20	-0,1	_	_	13	65	
КР1533ЛН1	≥2,5	≤0,5	20	-0,1	1,1	4,2	2,65	26	
КР1533ЛЛ1	≥2,5	≤0,5	20	-0,1	4	4,9	4,45	23	
КР1533ЛИ1	≥2,5	≤0,5	20	-0,1	2,4	4,0	3,2	16	

Таблиця 4.4. Динамічні параметри мікросхем ТТЛІЦ серії КР1533

Мікросхема	Найменування параметра							
Микрослема	$t_{PLH}$ , нс	$t_{PHL}$ , нс	$t_P$ , HC	$A_{\Pi}$ , пДж				
КР1533ИР35	≤12	≤18	15	1830				
КР1533ЛП5	≤17	≤12	14,5	435				
KP1533TB6	≤20	≤15	17,5	402,5				
КР1533ИД14	≤14	≤15	14,5	942,5				
КР1533ЛН1	≤11	≤8	9,5	247				
КР1533ЛЛ1	≤14	≤12	13	299				
КР1533ЛИ1	≤14	≤10	12	192				

Для виконання мікрооперації додавання в модифікованих доповняльних кодах необхідно створити додатковий знаковий розряд П для 16-розрядного комбінаційного суматора SM. Схема додаткового знакового розряду спрощена, оскільки не потрібна схема перенесення. Записуємо:

 $SM[17] = RGA[16] \cdot RG\overline{C}[16] \oplus RG\overline{A}[16] \cdot RGC[17] \oplus P[16],$  (4.1) де P[16] — значення перенесення з 16-го розряду суматора.

Для реалізації розряда П згідно з виразом (4.1) використовують мікросхему КР1533ЛП5, яка містить чотири логічні елементи ВИКЛЮЧАЛЬНЕ ЧИ. Два логічні елементи ВИКЛЮЧАЛЬНЕ ЧИ реалізують функцію (4.1), третій логічний елемент інвертує значення розряду перенесення від суматора. Четвертий логічний еле-

мент ВИКЛЮЧАЛЬНЕ ЧИ використовується для вироблення ознаки переповнення  $\varphi_3$  згідно з формулою

$$\varphi_3 = SM[17] \cdot \overline{SM}[16] \vee \overline{SM}[17] \cdot SM[16] = SM[17] \oplus SM[16].$$
 (4.2)




Рис. 4.4. Умовні графічні позначення мікросхем ТТЛШ серії КР1533: a — дешифратор ИД14;  $\delta$  — ВИКЛЮЧАЛЬНЕ ЧИ ЛП5;  $\epsilon$  — інвертори ЛН1;  $\epsilon$  — диз'юнктори ЛЛ1;  $\epsilon$  — кон'юнктори ЛИ1

Статичні і динамічні параметри мікросхеми КР1533ЛП5 наведено відповідно в табл. 4.3 і 4.4.

Для побудови логічних схем пристроїв використовують мікросхеми НЕ (рис. 4.4,  $\epsilon$ ), диз'юнкторів (рис. 4.4,  $\epsilon$ ), кон'юнкторів (рис. 4.4,  $\delta$ ).

Статичні і динамічні параметри мікросхем ЛН1, ЛЛ1, ЛИ1 (відповідно логічні елементи НЕ, ЧИ, І) наведено в табл. 4.3 і 4.4.

Вартість схеми спроектованого АЛП визначається кількістю використаних мікросхем.

Указівки до застосування і експлуатації мікросхем серії КР1533:

- температурний діапазон робочого середовища від мінус  $10^{\circ}\mathrm{C}$  до плюс  $70^{\circ}\mathrm{C}$ ;
  - нароблення на відмову 50000 год;
  - інтенсивність відмов не більше  $0.9 \cdot 10^{-6}$  год<sup>-1</sup>;
- допустимі відхилення напруги живлення від номінального не більше  $\pm 2$  %;

- мікросхеми призначені як для автоматизованого, так і ручного монтажу апаратури;
- мікросхеми замінювати тільки при вимкнених джерелах живлення;
- вільні входи підключати до джерела постійної напруги  $5 \text{ B} \pm 10 \%$  через резистор R = 1 кОм або заземляти;
  - ємність входу не більше 5 пФ;
- допускається підключення до виходів ємності не більше 200 пФ, при цьому норми на динамічні параметри не регламентуються;
  - допустиме значення статичного потенціалу до 200 В;
- допускається короткочасна (протягом не більше 5 мс) дія напруги живлення до 7 В;
  - власних резонансних частот мікросхем до 20 кГц немає;
- максимальний час фронту наростання  $t_{LH}$  і час спаду вхідного імпульсу не більше 1 мкс.

#### 4.4. ПОНЯТТЯ АРХІТЕКТУРИ І СТРУКТУРИ КОМП'ЮТЕРІВ

Комплекс електронного устаткування, що призначений для автоматизації процесів обробки інформації і має спільне керування, називається комп'ютером.

Архітектура — це найбільш загальні принципи побудови комп'ютерів. Вона охоплює коло питань, суттєвих, в першу чергу, для користувача: функціональний склад технічних та програмних засобів та їх взаємодію в процесі обробки інформації; систему команд, їх формати і способи кодування; методи адресації команд і даних та ін.

Комп'ютер класичної архітектури (рис. 4.5) вміщує:

- АЛП;
- оперативну пам'ять (ОП);
- засоби зберігання і введення—виведення інформації: зовнішні запам'ятовувальні пристрої (ЗЗП); пристрої введення інформації (ПВв); пристрої виведення інформації (ПВив); усі ці пристрої називають зовнішніми чи периферійними (ПП);
  - пристрій керування (ПК). Разом з АЛП він утворює процесор.




Рис. 4.5. Структура комп'ютера

Арифметико-логічний пристрій призначений для виконання арифметичних і логічних операцій, передбачених системою команд певного комп'ютера.

Оперативна пам'ять призначена для тимчасового зберігання програм і даних.

Пристрій керування зчитує і дешифрує у відповідній послідовності команди, формує і подає керуючі сигнали для інших пристроїв комп'ютера. До ПК відносять і пульт оператора.

Процесор і ОП разом створюють ядро комп'ютера.

Операції введення—виведення— це обмін інформацією між ядром машини і ПП. Операція введення передає інформацію з ПП в ядро комп'ютера, а операція виведення— навпаки.

## 4.5. ОСНОВИ ПОБУДОВИ АРИФМЕТИКО-ЛОГІЧНИХ ПРИСТРОЇВ

# 4.5.1. Принцип мікропрограмного керування

Арифметико-логічний пристрій функціонує на основі мікропрограмного керування. Кожна машинна операція розділяється на послідовність елементарних дій (передача слів, інверсія слів та ін.), які реалізуються в тактах. Елементарне функціональне обчислення, яке виконується в одному машинному такті, називається мікрооперацією. Кожна мікрооперація ініціюється відповідним керуючим сигналом. Сукупність мікрооперацій, які виконуються в одному машинному такті, називається мікрокомандою. Зокрема, мікрокоманда може вміщувати одну мікрооперацію або жодної.

Для вибору порядку проходження мікрооперацій аналізуються логічні умови, які набувають значення одиниці (так) чи нуля (ні) залежно від значень операндів і результатів обчислень. Мікроалгоритм операції, записаний в термінах мікрооперацій і логічних умов, називається мікропрограмою. Кожна машинна операція має свою мікропрограму.

# 4.5.2. Операційний та керуючий блоки

Будь-який цифровий обчислювач, в тому числі й АЛП, може представлятися композицією операційного і керуючого пристроїв. В операційному пристрої виконуються арифметико-логічні операції. Керуючий пристрій забезпечує виконання операцій за допомогою послідовності керуючих сигналів, яку він виробляє залежно від

мікропрограми. В математичних моделях АЛП перший пристрій подається операційним автоматом, а другий керуючим автоматом (рис. 4.6).

Операційний автомат (ОА) приймає по входу A операнди, по входу Y – керуючі сигнали  $\{y_i\}$ , передає на вихід Z результати операції і формує множину значень логічних умов  $\{x_i\}$ .

Керуючий автомат (КА) приймає по входу X логічні умови  $\{x_i\}$  і залежно від їх значень та коду операції по




Рис. 4.6. Структура математичної моделі АЛП

входу F формує послідовність керуючих сигналів  $\{y_i\}$ .

## 4.6. КЛАСИФІКАНІЯ АРИФМЕТИКО-ЛОГІЧНИХ ПРИСТРОЇВ

Арифметико-логічні пристрої класифікують за такими ознаками:

- способом оброблення даних паралельні, послідовні, паралельно-послідовні;
  - системою числення двійкові, десяткові та ін.;
- формою подання чисел 3 плаваючою комою, 3 фіксованою комою, цілі двійкові та десяткові числа;
  - часом виконання операцій синхронні та асинхронні;
- способом виконання мікрооперацій із закріпленими мікроопераціями, із спільними операціями;
- типом керуючого автомата зі схемною або програмовною логікою;
  - методом побудови багатофункціональні та блокові.

У синхронних АЛП на виконання різних операцій відводиться один і той же інтервал часу, а в асинхронних час виконання залежить від типу операції.

В АЛП можливі два типи КА:

- зі схемною («жорсткою») логікою, яка складається з елементів пам'яті (тригерів) і комбінаційних схем. Вони генерують відповідні керуючі сигнали  $\{y_i\}$  в машинні такти залежно від коду операції;
- з програмовною (яка зберігається в пам'яті) логікою: для кожної операції в спеціальній, частіше постійній, пам'яті записується мікропрограма у вигляді послідовностей керуючих слів мікрокоманд. Вони містять інформацію про мікрооперації, що мають виконуватися в даному такті, та адресу наступної мікрокоманди.

Узагальнену і найбільш поширену структуру АЛП показано на рис. 4.7.




Рис. 4.7. Узагальнена структура АЛП

До складу ОА універсальних комп'ютерів входять:

- арифметико-логічний блок (АЛБ);
- набір регістрів загального призначення (РЗП);
- блок контролю.

В АЛБ виділяють комбінаційний суматор SM, вхідні регістри A і B для приймання операндів та вихідний регістр C для записування результату. В АЛБ  $\epsilon$  логічні схеми, які виробляють множини  $\{x_i\}$  сигналів логічних умов (ознак результату), наприклад, нульовий або від'ємний результат та ін.

Регістри загального призначення використовують для приймання і зберігання операндів, проміжних та кінцевих результатів.

Блок контролю забезпечує перевірку правильності виконання арифметико-логічних операцій одночасною реалізацією тієї ж команди дублюючою апаратурою і порівнянням результатів або виконанням дій над спеціальними кодами, одержаними від операндів під час додавання за модулем два, модулем три та ін. У разі виявлення помилок і збоїв у роботі ОА блок контролю посилає в КА код помилок  $\{k_i\}$ .

На АЛП поступає код операції від центрального пристрою керування. Застосування в АЛП пристроїв керування зі схемною логікою прискорює виконання операцій. Застосування КА з програмовною логікою забезпечує гнучкість мікропрограмування, дозволяє змінювати склад мікропрограм у разі введення нових команд. У сучасних АЛП можуть поєднуватись обидва типи КА.

#### 4.7. ПРИСТРОЇ КЕРУВАННЯ

Пристроєм керування називається функціональна частина комп'ютера, яка призначена для автоматичного керування обчислювальним процесом за допомогою послідовності керуючих і синхронізуючих сигналів.

Час, протягом якого виконується одна машинна команда, називається машинним циклом. Протягом машинного циклу ПК забезпечує виконання таких дій:

- зчитування чергової команди з ОП, її дешифрацію та зберігання протягом циклу;
- формування адрес операндів та результату з інформації, яка міститься в коді команди, вибірку операндів з ОП або РЗП;
- вироблення необхідної для виконання певної команди послідовності керуючих сигналів;
  - переадресацію за безумовними й умовними ознаками;
  - реалізацію пультових операцій керування та ін.

У ПК виділяють дві основні функціональні частини — програмну і мікропрограмну. Програмна частина реалізується центральним пристроєм керування (ЦПК). Він визначає послідовність виконання команд програми, розшифровує команди, виробляє виконавчі адреси, пересилає операнди в операційний пристрій і підготовляє його до виконання заданої операції.

Мікропрограмна частина ПК призначена для виконання мікропрограм в ОБ. Конструктивно мікропрограмна частина реалізується у вигляді блоків місцевого керування (БМК). Таким чином, у загальному випадку керуючий пристрій комп'ютера складається з ЦПК і ряду БМК. У проектованому спеціалізованому АЛП використовується БМК, що відноситься до цифрових автоматів Мура або Мілі.

Загальна теорія автоматів поділяється на абстрактну і структурну. Абстрактна теорія вивчає поведінку автомата відносно зовнішнього середовища і не розглядає способів його побудови. Структурна теорія автоматів вивчає способи побудови логічних схем автоматів на основі алгоритму, заданого на абстрактному рівні.

Абстрактний автомат як систему задають упорядкованою сукупністю шести об'єктів  $\{X, Y, Z, \delta, \lambda, z_1\}$ , де:

 $X = \{x_1, x_2, ..., x_m\}$  – множина вхідних сигналів;

 $Y = \{y_1, y_2, ..., y_n\}$  – множина вихідних сигналів;

 $Z = \{z_1, z_2,..., z_r\}$  — множина внутрішніх станів, які визначаються пам'яттю автомата;

 $\delta$  – функція переходів, яка задає відображення множин  $X^*Z{
ightarrow}Z;$ 

 $\lambda$  – функція виходів, яка задає відображення множин  $X^*Z{
ightarrow}Y$  або  $Z{
ightarrow}Y$ ;

 $z_1$  – початковий стан автомата.

Множини X, Y, Z називаються алфавітами, а їх елементи — буквами. Послідовності вхідних та вихідних букв створюють відповідно вхідні та вихідні слова.

За способом формування вихідних сигналів розрізняють автомати Мура і Мілі. Функція переходів обох автоматів однакова і записується у вигляді

 $Z(t) = \delta [X(t), Z(t-1)].$ 

Функції виходів задають вирази:

 $Y(t) = \lambda [X(t), Z(t-1)]$  – для автоматів Мілі;

 $Y(t) = \lambda [Z(t)] -$  для автоматів Мура.

Функція переходів  $\delta$  показує всі можливі переходи з одного стану пам'яті  $z_i$  в інший  $z_j$  під дією вхідних сигналів. Функція виходів  $\lambda$  задає всі можливі вихідні сигнали, які виробляються автоматом в дискретні моменти часу залежно від x(t) та z(t).

В автоматах Мілі вихідні сигнали є функцією вхідних сигналів і

стану пам'яті. В автоматах Мура вихідні сигнали визначаються тільки станом пам'яті. У синхронних автоматах дискретний час задають генератором синхросигналів: t=0,1,2,..., де t- номер машинного такту. На рівні абстрактної теорії функціонування автомата розглядається як перетворення вхідних букв (слів) у вихідні букви (слова).

Абстрактний автомат можна задавати за допомогою таблиць переходів і виходів, графів, матриць з'єднань або аналітичним способом.

За графічним способом описування абстрактний автомат Мілі подається орієнтованим графом, в якому стани зображаються вершинами графа, а переходи між станами — дугами з позначенням вхідного та вихідного сигналів (рис. 4.8, a). У разі подання графом абстрактного автомата Мура вихідні сигнали записуються поряд з вершинами станів (рис. 4.8,  $\delta$ ).




Рис. 4.8. Фрагменти графу автомата: a - Мілі;  $\delta - \text{Мура}$ 

Закон функціонування абстрактного автомата реалізується комбінаційними схемами і наборами тригерів. Процес побудови такої схеми називається структурним синтезом. Для побудови структурного автомата необхідно мати пам'ять і дві комбінаційні схеми: КС1 — для вироблення функцій збудження тригерів і КС2 — для формування вихідних керуючих сигналів (рис. 4.9).




Рис. 4.9. Функціональна схема структурного автомата з пам'яттю на D-тригерах

Структурний синтез автомата із схемною логікою містить такі етапи:

- 1) розробку мікропрограми операції та записування її на мові мікрооперацій;
  - 2) побудову змістовного графу мікропрограми;
  - 3) побудову закодованого графу мікропрограми;
- 4) розмічання закодованого графу мікропрограми для одержання кількості станів пам'яті автомата і визначення кількості тригерів;
  - 5) побудову графу автомата Мілі або Мура;
  - 6) кодування станів пам'яті автомата;
  - 7) побудову структурної таблиці на основі графу автомата;
- 8) записування системи рівнянь для функцій збудження тригерів і множини вихідних сигналів;
- 9) побудову принципіальної схеми автомата для заданої операції.

Стан автомата визначається станом його пам'яті. Пам'ять керуючих автоматів будується на тригерах і стан пам'яті характеризується двійковим набором  $Q_nQ_{n-1}...Q_1$ , де  $Q_i$  дорівнює нулю або одиниці, який відображає стан тригерів з номерами 1, 2, ..., n. Двійковий набір  $Q_n...Q_1$  називається кодом станів пам'яті. При виконанні різних способів кодування для подання L станів автомата потрібно  $\log_2 L \le n \le L$  тригерів. Якщо  $n = \operatorname{int} \log_2 N$ , то стан автомата кодується двійковим позиційним кодом мінімальної довжини. Якщо n = L, стан автомата подається в унітарному коді, який має максимальну довжину. Як елементи пам'яті можна використовувати всі типи тригерів -RS, JK, D, T.

Кожному стану автомата має присвоюватись код, відмінний від кодів усіх інших станів. Для автомата з L станами і пам'яттю, що містить n тригерів, можна розрізнити  $2^n!(2^n-L)!n!$  способів кодування станів. Кількість можливих способів кодування дуже велика. Так, якщо L=16, n=4, кількість способів кодування станів автомата наближається до  $10^{12}$ .

Якщо  $n = \log_2 L[$ , то стани  $z_1, z_2, ..., z_L$  автомата виділяються шляхом дешифрації коду  $Q_n, Q_{n-1}, ..., Q_1$ , який характеризує стан n елементів пам'яті.

Сигнали  $z_1, z_2, ..., z_{16}$  відмічають відповідні стани автомата і набувають одиничних значень, якщо тригери пам'яті знаходяться в станах  $Q_4Q_3Q_2Q_1=0000,0001,...,1111$  відповідно. У будь-який момент часу тільки один сигнал  $z_i$  набуває значення 1, в той же час знаки інших сигналів  $a_1...a_{i-1}...$  дорівнюють 0.

Для одержання числа L станів пам'яті автомата виконують розмічання закодованого графу. Закодований граф для автомата Мілі розмічають за такими правилами:

- символом стану  $z_1$  позначають вихід вершини «Початок» та вхід вершини «Кінець»;
- виходи операторних вершин позначають символами  $z_2, z_3, ..., z_L$ , де індекс L визначає максимальну кількість станів автомата Мілі. Максимальна кількість станів розміченого графу мікропрограми множення  $L{=}8$ .

Будують граф автомата Мілі в такій послідовності:

- зображають L вершин  $z_1, z_2, ..., z_L$ ;
- шлях між двома вершинами включає одну операторну і довільну кількість умовних вершин і зображається орієнтованою дугою. Між двома вершинами може бути декілька шляхів і відповідно орієнтованих дуг;
- біля дуги записують кон'юнкцію довільної кількості сигналів  $x_i$ , які записані в умовних вершинах на даному шляху розміченого графу;
- для виходу з умовної вершини, позначеної одиницею, записують  $x_i$ ; а позначеної нулем  $-\overline{x}_i$ ;
- біля сигналів умов на дузі записують перелік керуючих сигналів  $y_i$ ;
- якщо на шляху немає умовних вершин, замість них записують одиницю;
  - якщо немає керуючих сигналів, ставлять прочерк.

Для одержання кількості станів пам'яті автомата Мура закодований граф розмічають за такими правилами:

- символом початкового стану  $z_1$  позначають вихід вершини «Початок» та вхід вершини «Кінець»;
- усі інші операторні вершини позначають символами  $z_2,z_3,...,z_L$ , де L максимальна кількість станів пам'яті;
- кожному стану  $z_i$  приписують свій набір вихідних керуючих сигналів

Граф автомата Мура будують у такій послідовності:

- зображають L вершин  $z_2, z_3, ..., z_L$ ;
- кожній вершині приписують свій набір вихідних керуючих сигналів, які проставляють біля вершин графу;
- на дугах графу переходів автомата Мура записують тільки сигнали логічних умов;
- якщо на переходах між вершинами немає логічних умов, то їх замінюють одиницею (відбуваються під дією синхросигналу).

# 4.8. МОВИ ОПИСУ ОПЕРАЦІЙНИХ ПРИСТРОЇВ

Для описування операційних пристроїв на різних рівнях використовуються відповідні мови, а саме:

- мова електричних рівнянь для струмів і напруг у ланцюгах схем, складених з резисторів, діодів, транзисторів та ін.;
- мова функцій для описування логічних і запам'ятовувальних елементів;
- мова мікрооперацій для описування типових функціональних комбінаційних і послідовнісних вузлів;
- мова мікропрограм для описування роботи операційних пристроїв на рівні мікроалгоритмів машинних операцій;
- алгоритмічні мови для описування обчислювального процесу в комп'ютері на рівні програм (асемблер, Паскаль, Сі та ін.).

У мові мікрооперацій опис слова містить ідентифікатор A, B, RGA, CT і розрядний покажчик кількості розрядів A(32), B(16), або номери старшого (зліва) і молодшого (справа) розрядів: A(32:1), B(16:1). Розрядний покажчик може пропуститися, якщо слово описано раніше. Регістр і слово в ньому часто позначають одним і тим самим ідентифікатором: RGA, A(32). Слово може подаватися своїми частинами: A(32:16), A(15:12), A(11:1). Значення конкретного i-го розряду слова записують як A[i], наприклад, A[1], B[n].

Мікрооперація описується оператором та ідентифікатором керуючого сигналу у вигляді

$$y_i: A(n):=B(n)*C(n),$$

де  $y_i$  — керуючий сигнал, який відділяється від оператора двома крапками; A(n) — результат; := — знак присвоєння; \* — вид перетворення в двомісній мікрооперації (в одномісній пропускається); B(n) і C(n) — n-розрядні операнди. Вираз справа від знака присвоєння

називається формулою оператора. Двійкове значення, одержане на основі обчислення за формулою оператора, в кінці такту присвоюється слову A(n).

Найбільш поширені такі мікрооперації:

- установлення константи: *A*(3:1):=111;
- інвертування слова:  $B(n) := \overline{B}(n)$ ;
- складання (конкатенація) слова з окремих слів чи їх полів: A(16:1) := B(16:8).C(7:1);
  - передавання слів: A(n) := B(n); RGC := RGD;
  - додавання двох слів: A := B + C;
  - інкремент та декремент слова на одиницю: A:=A+1, A:=A-1;
- порозрядні логічні операції: диз'юнкція  $A := B \lor C$ , кон'юнкція  $A := B \land C$ , додавання за модулем два  $A := B \oplus C$ ;
- лівий і правий логічні зсуви L, R; арифметичні зсуви L<sub>A</sub>, R<sub>A</sub> та циклічні зсуви L<sub>Ц</sub>, R<sub>Ц</sub>. Наприклад, логічний зсув слова A(n) вліво на один розряд: A(n) := L(A) = A(n-1:1).0; циклічний зсув вправо на один розряд: A := R<sub>Ц</sub> A := A[1] A(n:2).

Мова, призначена для описування мікропрограм у термінах операторів, називається мовою мікропрограмування. Оператори в мікропрограмі виконуються послідовно від початку до кінця; для зміни такого порядку використовують оператори переходу і мітки.

Оператор

Перейти  $M_i$ 

переносить дію до оператора з міткою  $M_i$ .

Оператор

Перейти, якщо x, то  $M_i$ 

переносить дію до мітки  $M_i$ , коли x=1, інакше при x=0 оператори виконуються послідовно.

Оператор

Перейти, якщо x, то  $M_i$ , інакше  $M_i$ 

переносить дію до  $M_i$  при x=1, інакше виконується оператор з міткою  $M_i$ .

Мікропрограми подають також направленим графом (рис. 4.10), який складається з вершин: «Початок», «Кінець», опе-

раторних (відповідають одній мікрокоманді кожна) та умовних (еквівалентних умовним переходам до двох міток).



Рис. 4.10. Вершини графу мікропрограми: a — «Початок»;  $\delta$  — «Кінець»;  $\epsilon$  — операторна;  $\epsilon$  — умовна

Усі вершини, крім початкової, мають довільну (не менше одного) кількість входів. За всіма можливими значеннями логічних виразів в умовних і перемикальних вершинах має існувати шлях з початкової в кінцеву вершину (рис. 4.11).




Рис. 4.11. Граф мікропрограми: a – змістовний;  $\delta$  – закодований

Якщо операторні й умовні вершини графу містять повний опис мікрооперацій і булевих виразів (логічних умов), то його називають змістовним (рис. 4.11, a). Якщо мікрооперації подано ідентифікаторами керуючих сигналів, а логічні умови булевими аргументами, то такий граф називають закодованим (рис. 4.11,  $\delta$ ).

Розглянемо алгоритми виконання операцій додавання, віднімання, множення і ділення на основі АЛП із закріпленими мікроопераціями. Код операції задається командним словом K(4), при цьому одиничне значення кожного розряду задає виконання тільки однієї операції: K[1] — додавання; K[2] — віднімання; K[3] — множення та K[4] — ділення.

## 5. ТИПОВІ ФУНКЦІОНАЛЬНІ ВУЗЛИ КОМП'ЮТЕРІВ

Під час вивчення дисципліни «Комп'ютерна схемотехніка» («Схемотехніка ЕОМ») передбачено також такі види навчального навантаження як домашні, контрольні та розрахунково-графічні роботи.

Домашнє завдання являє собою розв'язання конкретної практичної задачі з використанням відомого та (або) самостійно вивченого теоретичного матеріалу про проектування комбінаційних схем і містить потрібний графічний матеріал.

Розрахунково-графічна робота з цієї дисципліни являє собою домашнє завдання підвищеної складності, мета якого — проектування типових функціональних вузлів комп'ютерів. Значну частину пояснювальної записки складає графічний матеріал, який виконують з додержанням вимог чинних державних стандартів. Контрольна робота є розв'язанням конкретної задачі з вико-

Контрольна робота  $\varepsilon$  розв'язанням конкретної задачі з використанням відомого теоретичного матеріалу, потребує за своєю трудомісткістю для виконання середнім за рівнем знань та вмінь студентом не більше однієї або двох годин залежно від запланованої складності і виконується в присутності викладача в аудиторний або позааудиторний час.

Тематику прикладів проектування функціональних вузлів узгоджено з варіантами завдань на домашню, контрольну і розрахунково-графічну роботи, які наведено в додатках М, Н та О відповідно.

У комп'ютерах команди виконуються послідовністю мікрооперацій (елементарних дій в одному машинному такті), наприклад, інкремент (збільшення), декремент (зменшення) слова, зсув, інверсія, пересилання слова і т. ін. Електронні схеми, призначені для виконання мікрооперацій, називаються типовими функціональними вузлами комп'ютера.

За логікою роботи функціональні вузли поділяють на комбінаційні (автомати без пам'яті) і накопичувальні (автомати з пам'яттю).

У комбінаційних вузлах стан виходів залежить тільки від комбінації вхідних сигналів у певний момент часу. До комбінаційних типових функціональних вузлів належать:

- двійкові та двійково-десяткові суматори призначені для додавання двох двійкових або двійково-десяткових чисел;
- дешифратори використовуються для дешифрації вхідного двійкового позиційного коду;

- шифратори перетворюють вхідний унітарний код у вихідний двійковий позиційний;
- мультиплексори комутатори множини вхідних ліній на єдину вихідну;
- демультиплексори комутатори єдиної вхідної лінії на одну із множини вихідних;
- компаратори виробляють ознаки порівняння слів на: дорівнює, більше, менше;
- схеми контролю за модулем два використовуються для контролю інформації в процесах зберігання, передачі та виконання операцій;
- перетворювачі кодів призначені для перетворення коду з однієї форми в іншу, наприклад, прямого коду в доповняльний.

У накопичувальних вузлах логічний стан виходів визначається як комбінацією вхідних сигналів, так і станом пам'яті в певний момент часу. До накопичувальних (послідовнісних) типових функціональних вузлів належать:

- регістри призначені для записування, тимчасового зберігання і видачі двійкової інформації;
  - лічильники призначені для лічби імпульсів.

Проектування типових функціональних вузлів комп'ютера містить у собі такі етапи.

- 1. Змістовна постановка задачі. Указують тип і розрядність проектованого вузла, особливості його зв'язків з іншими вузлами, тип схемної логіки, вимоги до швидкодії споживаної потужності.
- 2. Аналіз розмірності (розрядності) задачі. На основі аналізу розмірності задачі приймають рішення про проектування вузла як цілісної системи або, у випадку великої розмірності, розбивають його на модульно-розрядні частини. Наприклад, синтезується однорозрядний суматор і потім за допомогою ланцюгів перенесення будується регулярна структура багаторозрядного суматора.
- 3. Формалізоване задання алгоритмів роботи вузла. Логіку функціонування вузла задають таблицями істинності чи мікрооперацій, графом, картами Карно.
- 4. Подання алгоритмів роботи вузла аналітичними виразами. Вигляд логічних рівнянь залежить від способу формалізованого задання роботи вузла. У разі використання таблиць істинності логічні рівняння записуються в канонічних формах досконалих диз'юнктивних (ДДНФ) чи кон'юнктивних (ДКНФ) формах. Якщо

робота вузла описується таблицею мікрооперацій, то в логічні рівняння як змінні включаються також і керуючі сигнали.

- 5. Мінімізація одержаних логічних рівнянь, поданих у вигляді ДДНФ. Зручно виконувати за допомогою карт Карно чи діаграм Вейча (якщо число змінних не більше шести). Якщо число змінних більше шести, то використовують машинні способи мінімізації. Мінімізовані форми логічних рівнянь забезпечують побудову схем меншої вартості.
- 6. Перетворення мінімальних форм рівнянь до вигляду, зручного для реалізації в заданому елементному базисі. Проектування вузлів часто здійснюють на універсальних логічних елементах НЕ І або НЕ ЧИ. Для переходу до такого елементного базису виконують перетворення мінімальних диз'юнктивних або кон'юнктивних нормальних форм за допомогою правил подвійної інверсії з наступним застосуванням правил де Моргана.

#### 5.1. ПРОЕКТУВАННЯ КОМБІНАЦІЙНИХ СХЕМ

У виробництві часто використовують комбінаційні керуючі схеми, які задають значення параметрів технологічного процесу залежно від логічних ознак. Схема об'єкту керування з двійковими логічними аргументами  $X_1$ ,  $X_2$ ,  $X_3$  та  $X_4$  на виході показана на рис. 5.1. Комбінаційна схема залежно від значення аргументів на вході виробляє керуючі двійкові сигнали від  $F_0$  до  $F_9$ .'




Рис. 5.1. Комбінаційна схема керування об'єктами

Комбінаційні схеми будуються на основі логічних елементів. Логічний стан виходів елементів комбінаційної схеми залежить тільки від комбінації вхідних сигналів у певний момент часу.

Областю визначення логічної функції  $F(X_1, X_2, ..., X_n)$  є скінченна множина різних двійкових наборів довжиною n, на кожному з яких указується значення функції нуль або одиниця. Кількість різних двійкових наборів дорівнює множині n-розрядних двійкових чисел  $m = 2^n$ .

Довільну булеву функцію можна задавати різними способами: словесним описом, часовими діаграмами, геометричними фігурами, графами, таблицями істинності та аналітичними виразами.

У разі задання функції таблицею істинності в лівій її частині подано усі можливі двійкові набори, а в правій – вказано значення функції на цих наборах.

Розроблено універсальні (канонічні) форми представлення булевих функцій, які дають можливість одержати аналітичну форму довільної функції безпосередньо з таблиці істинності. Ця форма надалі може бути мінімізована або спрощена. Оскільки між множиною аналітичних представлень і множиною схем, які реалізують цю функцію, існує взаємно однозначна відповідність, то пошук канонічної форми запису є початковим етапом синтезу логічних схем. Найбільше поширення одержали ДДНФ і ДКНФ. Для одержання цих форм вводяться поняття мінтермів (конституєнта 1) і макстермів (конституєнта 0).

Мінтерм — це функція n змінних, яка дорівнює одиниці тільки на одному наборі. Мінтерм одержують як кон'юнкцію n змінних, що входять до нього у прямому виді, якщо значення даної змінної в наборі  $X_i = 1$ , i - i3 запереченням, якщо  $X_i = 0$ .

Макстерм – це функція n змінних, яка дорівнює нулю тільки на одному наборі. Макстерм одержують як диз'юнкцію усіх змінних, що входять до нього у прямому вигляді, коли значення  $X_i = 0$ , або в інверсному вигляді, якщо значення  $X_i = 1$ .

Важливим етапом проектування комп'ютерних схем  $\epsilon$  мінімізація булевих функцій, тобто знаходження їх виражень з мінімальною кількістю букв. Мінімізація забезпечу $\epsilon$  побудову економічних схем комп'ютерів. Для мінімізації функцій із кількістю букв  $n \le 6$  застосовують карти Карно. Їх будують у вигляді таблиць з  $2^n$  клі-

тинок з розміткою рядків і стовпчиків змінними. Кожна клітинка карти Карно однозначно відповідає одному наборові таблиці істинності для функції n змінних або мінтермам цієї функції. Клітинки карти Карно часто нумерують десятковими цифрами — номерами наборів.

При мінімізації для кожного мінтерму, який входить у ДДНФ функції, ставиться одиниця, а інші клітинки не заповнюються.

Мінтерми в сусідніх клітинках карти Карно в рядку (з урахуванням верхніх і нижніх) або в стовпчику (з урахуванням крайніх) розрізняються значенням однієї змінної, що дозволяє виконувати операцію склеювання за цією змінною.

Наведемо загальні правила мінімізації.

- 1. Зображають карту Карно для *n* змінних і розмічають її рядки та стовпчики. У клітинки таблиці, які відповідають мінтермам (одиничним наборам) функції, що мінімізується, записують одиницю.
- 2. Склеюванню підлягають прямокутні конфігурації, які заповнені одиницями і містять 1, 2, 4 або 8 клітинок. Верхні й нижні рядки, крайні ліві і праві стовпчики карти ніби склеюються, створюючи поверхню циліндра.
- 3. Множина прямокутників, які покривають усі одиниці, називається покриттям. Чим менше прямокутників і чим більше клітинок у прямокутниках, тим краще покриття. З декількох варіантів вибирають той, у якого менший коефіцієнт покриття z = r/s, де r- загальна кількість прямокутників; s- їх сумарна площа в клітинках.
- 4. Формули, отримані в результаті мінімізації, містять r елементарних кон'юнкцій (за кількістю прямокутників у покритті). Кожна кон'юнкція містить тільки ті змінні, які не змінюють свого значення в наборах, що склеюються у відповідному прямокутнику. Кількість змінних у кон'юнкції називають її рангом. Склеюючи дві сусідні клітинки, одержують ранг кон'юнкції n-1, чотири клітинки n-2, вісім клітинок n-3 і т. д.

Розмітку карт Карно для функцій чотирьох змінних показано на рис. 5.2. У клітинки карт записано значення мінтермів відповідно у двійковому і десятковому еквівалентах.




Рис. 5.2. Карти Карно для функції чотирьох змінних: a — двійкове значення мінтермів;  $\delta$  — десяткове значення мінтермів

Для мінімізації булевих функцій використовують також діаграми Вейча, які аналогічні картам Карно і відрізняються від них способом розмічання: замість символів 0 і 1 використовують булеві позначення аргументів –  $X_1$ ,  $\overline{X_1}$ ,  $X_2$  та ін. (рис. 5.3).

		$X_2$		$\overline{X_2}$				
$X_1$	1100	1101	1001	1000	$\overline{X_3}$			
$A_1$	1110	1111	1011	1010	$\Big \Big\}_{X_3}$			
$\overline{X_1}$ $\bigg\{$	0110	0111	0011	0010	$\int A_3$			
$A_1$	0100	0101	0001	0000	$\overline{X}_{3}$			
	$\overline{X_4}$	<u> </u>	$X_4$	$\overline{X}_{4}$				

Рис. 5.3. Діаграма Вейча для чотирьох змінних

Наприклад, згідно з таблицею істинності (табл. 5.1) для функції F записується таке рівняння:

$$F = \overline{X}_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 X_3 X_4 \vee \overline{X}_1 X_2 \overline{X}_3 X_4 \vee \overline{X}_1 X_2 X_3 X_4 \vee \overline{X}_1 X_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_1$$


Таблиця 5.1. Таблиця істинності функції F

$X_1$	$X_2$	$X_3$	$X_4$	F	$X_1$	$X_2$	$X_3$	$X_4$	F
0	0	0	0	1	1	0	0	0	1
0	0	0	1	0	1	0	0	1	1
0	0	1	0	1	1	0	1	0	0
0	0	1	1	1	1	0	1	1	0
0	1	0	0	0	1	1	0	0	0
0	1	0	1	1	1	1	0	1	1
0	1	1	0	0	1	1	1	0	1
0	1	1	1	1	1	1	1	1	0

Мінімізацію функції F виконують на основі карти Карно (рис. 5.4) та діаграми Вейча (рис. 5.5).

Результати мінімізації:

$$F = \overline{X}_1 \overline{X}_2 \overline{X}_4 \vee \overline{X}_1 X_3 X_4 \vee X_2 \overline{X}_3 X_4 \vee X_1 \overline{X}_2 \overline{X}_3 \vee X_1 X_2 X_3 \overline{X}_4; \qquad z = 5/9.$$






Рис. 5.4. Карти Карно для мінімізації булевої функції F чотирьох змінних

Рис. 5.5. Діаграма Вейча для мінімізації функції F

Для побудови схеми на універсальних логічних елементах НЕ І рівняння перетворюються на основі правил подвійної інверсії та де Моргана до такого вигляду:

$$F = \overline{\overline{X_1} \overline{X_2} \overline{X_4}} \cdot \overline{\overline{X_1} X_3 X_4} \cdot \overline{X_2} \overline{X_3} X_4 \cdot \overline{X_1} \overline{X_2} \overline{X_3} \cdot \overline{X_1} X_2 X_3 \overline{X_4}.$$

Схему, що реалізує даний вираз, зображено на рис. 5.6.




Рис. 5.6. Комбінаційна схема на елементах НЕ І для реалізації функції F

Вартість комбінаційної схеми визначається загальною кількістю використаних корпусів мікросхем. Невикористані частини мікросхем утворюють резерв, або можуть бути використані для інших комбінаційних схем.

Для реалізації комбінаційної схеми, показаної на рис. 5.6, використано 4/6 корпусу мікросхеми КР1533ЛН1, 4/3 корпусу КР1533ЛА4, 1/2 — КР1533ЛА1, один корпус КР1533ЛА2; всього 4/6+4/3+1/2+1=7/2 або приблизно чотири мікросхеми.

Потужність, яку споживає комбінаційна схема, розраховують додаванням потужностей всіх мікросхем:

$$P_{\text{K,C}} = P_{\text{JIH1}} + 2P_{\text{JA4}} + P_{\text{JA1}} + P_{\text{JA2}} = 13 + 14 + 7,0 = 34 \text{ MBT}.$$

Швидкодія комбінаційної схеми характеризується затримкою вихідного сигналу відносно вхідного. Вхідний сигнал послідовно проходить три логічні елементи, затримка кожного становить 9,5 нс. Таким чином, сумарна затримка сигналу схемою становить:

$$t_{\text{K.c}} = 3 \cong 9,5 = 28,5 \text{ HC}.$$

# **5.2.** ЛОГІЧНЕ ПРОЕКТУВАННЯ ДВІЙКОВОГО КОМБІНАЦІЙНОГО ПАРАЛЕЛЬНОГО СУМАТОРА

Постановка задачі. Необхідно спроектувати двійковий 16-розрядний комбінаційний суматор з послідовними перенесеннями між розрядами.

Аналіз розмірності задачі. Робота 16-розрядного суматора теоретично подається таблицею істинності з числом вхідних рядків приблизно  $2^{32}$ , що практично неможливо.

Таблиця 5.2. Таблиця істинності однорозрядного суматора

$X_i$	$Y_i$	$Z_i$	$S_i$	$P_{i}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1

приблизно 2<sup>32</sup>, що практично неможливо. Тому багаторозрядний суматор розбивається на окремі модулі — однорозрядні суматори на три входи і два виходи. Спочатку проектують однорозрядний суматор, потім за допомогою ланцюгів перенесення будується багаторозрядний паралельний суматор.

Формалізоване задання логіки роботи однорозрядного суматора. Алгоритм роботи однорозрядного суматора відображається таблицею істинності (табл. 5.2).

На основі табл. 5.2 записується система логічних функцій для результату  $S_i$  та перенесення  $P_i$  у ДДНФ:

$$S_{i} = \overline{X}_{i} \overline{Y}_{i} Z_{i} \vee \overline{X}_{i} Y_{i} \overline{Z}_{i} \vee X_{i} \overline{Y}_{i} \overline{Z}_{i} \vee X_{i} Y_{i} Z_{i};$$

$$(5.1)$$

$$P_i = \overline{X}_i Y_i Z_i \vee X_i \overline{Y}_i Z_i \vee X_i Y_i \overline{Z}_i \vee X_i Y_i Z_i. \tag{5.2}$$

Мінімізацію функцій (5.1) та (5.2) за допомогою карт Карно показано на рис. 5.7.

Як видно з карт Карно, функція результату  $S_i$  не мінімізується, а функція  $P_i$  мінімізується зі зниженням рангу кон'юнкції та використовує тільки прямі значення змінних:

$$P_i = X_i Y_i \vee X_i Z_i \vee Y_i Z_i = X_i Y_i \vee (X_i \vee Y_i) Z_i. \tag{5.3}$$




Рис. 5.7. Карти Карно для мінімізації функцій:  $a - S_i$ ;  $6 - P_i$ 

Проектуючи комбінаційні однорозрядні суматори, враховують такі чинники:

- схема має характеризуватися регулярністю (подібністю) структури та мінімальною вартістю, тобто мати по можливості найменшу кількість логічних входів усіх елементів;
- для схем однорозрядних суматорів на основі рівнянь (5.1) і (5.2) необхідно виробляти як прямі  $P_i$ , так й інверсні  $\overline{P}_i$  значення функції перенесення. Таку організацію перенесень називають парафазною.

Для побудови схеми однорозрядного суматора на універсальних логічних елементах НЕ І рівняння (5.3) і (5.2) перетворюють згідно з правилами подвійної інверсії та де Моргана до такого вигляду:

$$S_{i} = \overline{\overline{\overline{X_{i}}\overline{Y_{i}}Z} \cdot \overline{\overline{X_{i}}Y_{i}\overline{Z_{i}}} \cdot \overline{X_{i}}\overline{Y_{i}}\overline{Z_{i}} \cdot \overline{X_{i}}Y_{i}Z_{i}}; \quad P_{i} = \overline{\overline{X_{i}}Y_{i}} \cdot \overline{X_{i}}\overline{Z_{i}} \cdot \overline{Y_{i}}\overline{Z_{i}}. \quad (5.4)$$

Схему однорозрядного суматора, побудовану на елементах

НЕ І відповідно до рівнянь (5.4), показано на рис. 5.8, a; її вартість, яку вимірюють кількістю логічних входів усіх елементів, становить 27, каскадність k=3.

Рівняння (5.1) та (5.2) можна виразити через функцію ВИКЛЮЧАЛЬНЕ ЧИ:

$$S_{i} = (X_{i} \oplus Y_{i})\overline{Z}_{i} \vee (\overline{X_{i} \oplus Y_{i}})Z_{i} = X_{i} \oplus_{i} Y \oplus Z_{i}; \tag{5.5}$$

$$P_i = X_i Y_i \vee \left(\overline{X}_i Y_i \vee X_i \overline{Y}_i\right) Z_i = X_i Y_i \vee \left(X_i \oplus Y_i\right) Z_i. \tag{5.6}$$

Схему однорозрядного суматора на елементах ВИКЛЮЧАЛЬНЕ ЧИ згідно з рівняннями (5.5) і (5.6) показано на рис. 5.8,  $\delta$ ; її вартість становить вісім входів; каскадність k=2.




Рис. 5.8. Схеми однорозрядних суматорів: a — на елементах НЕ І;  $\delta$  — на елементах ВИКЛЮЧАЛЬНЕ ЧИ;  $\epsilon$  — з використанням власного перенесення

# 5.3. ПРОЕКТУВАННЯ ЛІНІЙНОГО ДЕШИФРАТОРА НА ТРИ ВХОДИ $X_1$ – $X_3$ I ВІСІМ ПРЯМИХ ВИХОДІВ $F_0$ – $F_7$

Логіка функціонування дешифратора задається таблицею істинності (табл. 5.3).

Табли	ця 5.3.	Таблиі	ця істин	ності л	інійног	о деши	іфратор	oa «3→	8»	
$X_3$	$X_2$	$X_1$	$F_0$	$F_1$	$F_2$	$F_3$	$F_4$	$F_5$	$F_6$	
Λ	Λ	Λ	1	0	0	Λ	Λ	Λ	Λ	Г

$X_3$	$X_2$	$X_1$	$F_0$	$F_1$	$F_2$	$F_3$	$F_4$	$F_5$	$F_6$	$F_7$
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

На підставі даних табл. 5.3 записується система логічних рівнянь для прямих виходів лінійного дешифратора у ДДНФ:

$$F_{0} = \overline{X}_{3}\overline{X}_{2}\overline{X}_{1}; F_{1} = \overline{X}_{3}\overline{X}_{2}X_{1}; F_{2} = \overline{X}_{3}X_{2}\overline{X}_{1}; F_{3} = \overline{X}_{3}X_{2}X_{1}; F_{4} = X_{3}\overline{X}_{2}\overline{X}_{1}; F_{5} = X_{3}\overline{X}_{2}X_{1}; F_{6} = X_{3}X_{2}\overline{X}_{1}; F_{7} = X_{3}X_{2}X_{1}.$$
(5.7)

Згідно із системою (5.7) для побудови лінійного дешифратора  $\ll 3 \rightarrow 8$ » необхідно використати 8 тривходових логічних елементів І та три елементи НЕ (рис. 5.9).




Рис. 5.9. Принципіальна схема лінійного дешифратора «3→8» з прямими виходами

# 5.4. ПРОЕКТУВАННЯ ЛІНІЙНОГО ДЕШИФРАТОРА НА ТРИ ВХОДИ $X_1 - X_3$ І ВІСІМ ІНВЕРСНИХ ВИХОДІВ $L_0 - L_7$ .

Логіка функціонування дешифратора задається таблицею істинності (табл. 5.4).

$X_3$	$X_2$	$X_1$	$L_0$	$L_1$	$L_2$	$L_3$	$L_4$	$L_5$	$L_6$	$L_7$
0	0	0	0	1	1	1	1	1	1	1
0	0	1	1	0	1	1	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	0	1	1
1	1	0	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0

Таблиця 5.4. Таблиця істинності дешифратора з інверсними виходами

На підставі даних табл. 5.4 записується система логічних рівнянь для інверсних виходів лінійного дешифратора у ДКНФ:

$$L_{0} = X_{3} \vee X_{2} \vee X_{1}; L_{1} = X_{3} \vee X_{2} \vee \overline{X}_{1}; L_{2} = X_{3} \vee \overline{X}_{2} \vee X_{1};$$

$$L_{3} = X_{3} \vee \overline{X}_{2} \vee \overline{X}_{1}; L_{4} = \overline{X}_{3} \vee X_{2} \vee X_{1}; L_{5} = \overline{X}_{3} \vee X_{2} \vee \overline{X}_{1}; (5.8)$$

$$L_{6} = \overline{X}_{3} \vee \overline{X}_{2} \vee X_{1}; L_{7} = \overline{X}_{3} \vee \overline{X}_{2} \vee \overline{X}_{1}.$$

Згідно із системою (5.8) для побудови схеми лінійного дешифратора  $«3 \rightarrow 8»$  з інверсними виходами необхідно використати вісім тривходових логічних елементів ЧИ та три елементи НЕ (рис. 5.10).




Рис. 5.10. Принципіальна схема лінійного дешифратора «3→8» з інверсними виходами

#### 5.5. ПРОЕКТУВАННЯ ПІРАМІДАЛЬНОГО ДЕШИФРАТОРА «3→8» З ПРЯМИМИ ВИХОЛАМИ

Логіка роботи пірамідального дешифратора на три входи  $X_1$ – $X_3$  і вісім виходів  $F_0$ – $F_7$  задається табл. 5.3 та системою логічних рівнянь (5.7). Для побудови схеми пірамідального дешифратора на першому ступені дешифрують молодші розряди  $X_1$ ,  $X_2$ , а на другому ступені формуються вихідні функції з урахуванням змінних  $X_3$  і  $\overline{X}_3$  (рис. 5.11).

На першому ступені формується система рівнянь:

$$K_0 = \overline{X}_2 \overline{X}_1$$
;  $K_1 = \overline{X}_2 X_1$ ;  $K_2 = X_2 \overline{X}_1$ ;  $K_3 = X_2 X_1$ .

На другому ступені формуються вихідні функції:

$$F_0 = \overline{X}_3 K_0; \quad F_1 = \overline{X}_3 K_1; \quad F_2 = \overline{X}_3 K_2; \quad F_3 = \overline{X}_3 K_3;$$

$$F_4 = X_3 K_0; \quad F_5 = X_3 K_1; \quad F_6 = X_3 K_2; \quad F_7 = X_3 K_3.$$




Рис. 5.11. Принципіальна схема пірамідального дешифратора «3→8»

# 5.6. ПРОЕКТУВАННЯ МАТРИЧНОГО ДЕШИФРАТОРА НА ЧОТИРИ ВХОДИ $X_1 - X_4$ I ШІСТНАДЦЯТЬ ВИХОДІВ $F_0 - F_{15}$

У матричному дешифраторі вхідне слово ділиться на дві частини, які одночасно дешифруються дешифратором рядків (старші розряди) і дешифратором стовпців (молодші розряди). Вихідні функції формуються за допомогою двовходових логічних елементів І.

Система вихідних функцій дешифратора «4→16» подається у вигляді таких скорочених значень:

$$F_0 = a_0b_0$$
;  $F_4 = a_1b_0$ ;  $F_8 = a_2b_0$ ;  $F_{12} = a_3b_0$ ;  $F_1 = a_0b_1$ ;  $F_5 = a_1b_1$ ;  $F_9 = a_2b_1$ ;  $F_{13} = a_3b_1$ ;  $F_2 = a_0b_2$ ;  $F_6 = a_1b_2$ ;  $F_{10} = a_2b_2$ ;  $F_{14} = a_3b_2$ ;  $F_3 = a_0b_3$ ;  $F_7 = a_1b_3$ ;  $F_{11} = a_2b_3$ ;  $F_{15} = a_3b_3$ ,

де введено дворозрядні функції  $a_i$  і  $b_i$ :

$$\begin{array}{lll} b_0 = \overline{X}_2 \overline{X}_1; & b_1 = \overline{X}_2 X_1; & b_2 = X_2 \overline{X}_1; & b_3 = X_2 X_1; \\ a_0 = \overline{X}_4 \overline{X}_3; & a_1 = \overline{X}_4 X_3; & a_2 = X_4 \overline{X}_3; & a_3 = X_4 X_3. \end{array}$$

Схему матричного дешифратора «4—16» показано на рис. 5.12.




Рис. 5.12. Схема матричного дешифратора

#### 5.7. ПРОЕКТУВАННЯ МУЛЬТИПЛЕКСОРІВ З ВНУТРІШНІМ ДЕШИФРАТОРОМ ТА З АДРЕСНИМИ МІНТЕРМАМИ

Логіку роботи чотиривходового мультиплексора наведено в табл. 5.5, де  $A_0$ ,  $A_1$  – адресний код;  $F_0$ ,  $F_1$ ,  $F_2$ ,  $F_3$  – виходи внутрішнього дешифратора;  $X_0$ ,  $X_1$ ,  $X_2$ ,  $X_3$  – вхідна інформація; D – загальний інформаційний вихід.

Таблиця 5.5. Таблиця мікрооперацій мультиплексора

$A_1$	$A_0$	$F_0$	$F_1$	$F_2$	$F_3$	D
0	0	1	0	0	0	$F_0X_0$
0	1	0	1	0	0	$F_1X_1$
1	0	0	0	1	0	$F_2X_2$
1	1	0	0	0	1	$F_3X_3$

На підставі даних табл. 5.5 вираз для вихідної функції D можна подати з використанням виходів  $F_0 - F_3$  внутрішнього дешифратора у вигляді

$$D = F_0 X_0 \vee F_1 X_1 \vee F_2 X_2 \vee F_3 X_3, \tag{5.9}$$

або з мінтермами адресного коду:

$$D = \overline{A_1} \ \overline{A_0} \ X_0 \lor \overline{A_1} \ A_0 X_1 \lor A_1 \overline{A_0} \ X_2 \lor A_1 A_0 X_3.$$
 (5.10)

Схеми мультиплексорів, відповідні рівнянням (5.9) і (5.10), показано на рис. 5.13.




Рис. 5.13. Схеми мультиплексорів: a — з внутрішнім дешифратором;  $\delta$  — з адресними мінтермами

# 5. 8. ПРОЕКТУВАННЯ ДЕМУЛЬТИПЛЕКСОРІВ З ВНУТРІШНІМ ДЕШИФРАТОРОМ ТА З ПОЄДНАННЯМ АДРЕСНИХ І ВХІДНИХ ЗМІННИХ

Логіку роботи двоадресного демультиплексора мовою мікрооперацій наведено в табл. 5.6, де D — інформаційний вхід;  $F_0$ ,  $F_1$ ,  $F_2$  і  $F_3$  — виходи внутрішнього дешифратора адреси.

$A_1$	$A_0$	$F_0$	$F_1$	$F_2$	$F_3$	$X_0$	$X_1$	$X_2$	$X_2$
0	0	1	0	0	0	$F_0D$	-	-	_
0	1	0	1	0	0	_	$F_1D$	_	_
1	0	0	0	1	0	_	_	$F_2D$	_
1	1	0	0	0	1	_	_	_	$F_3D$

За даними табл. 5.6 записуємо систему рівнянь для інформаційних виходів:

$$X_0 = F_0 D = \overline{A}_1 \overline{A}_0 D; X_1 = F_1 D = \overline{A}_1 A_0 D;$$
  
 $X_2 = F_2 D = A_1 \overline{A}_0 D; X_3 = F_3 D = A_1 A_0 D.$ 

На підставі цих рівнянь будуємо схеми демультиплексорів із внутрішнім дешифратором (рис. 5.14, a) і з поєднанням адресних і вхідних змінних на тривходових елементах I (рис. 5.14,  $\delta$ ).




Рис. 5.14. Схема демультиплексорів: a – з внутрішнім дешифратором;  $\delta$  – з поєднанням адресних і вхідних змінних

#### 5.9. ПРОЕКТУВАННЯ СХЕМИ ПОРІВНЯННЯ СЛОВА З КОНСТАНТОЮ

Припустимо, що потрібно отримати ознаки відношень двійкового слова  $A = A_2 A_1 A_0$  з такими заданими константами:

$$F_1:=(A=000); F_2:=(A=111) i F_3:=(A\leq 011).$$

На підставі табл. 5.7 значення ознак відношення слова A з константами запишемо у вигляді

$$F_1 = \overline{A_2} \overline{A_1} \overline{A_0}; F_2 = A_2 A_1 A_0; F_3 = \overline{A_2}.$$
 (5.11)

Схему порівняння слова з константою згідно з виразами (5.11) показано на рис. 5.15.




Рис. 5.15. Схема порівняння слова з константою

Таблиця 5.7. Логіка порівняння слова з константою

$A_2$	$A_1$	$A_0$	$F_1$	$F_2$	$F_3$
0	0	0	1	0	1
0	0	1	0	0	1
0	1	0	0	0	1
0	1	1	0	0	1
1	0	0	0	0	0
1	0	1	0	0	0
1	1	0	0	0	0
1	1	1	0	1	0

#### 5.10. ПРОЕКТУВАННЯ СХЕМИ ПОРІВНЯННЯ ДВІЙКОВИХ СЛІВ *А* І *В*

Багаторозрядні двійкові слова рівні між собою, коли одночасно попарно дорівнюють один одному всі їхні розряди, тобто A(n) = B(n), якщо  $A_i = B_i$ , i = 1, 2, ..., n.

На підставі даних табл. 5.8, яка задає умову рівності  $r_i$  двох i-х розрядів A і B, отримаємо

Таблиця 5.8. Логіка порівняння i-х розрядів A і B

$A_i$	$B_i$	$r_i$
0	0	1
0	1	0
1	0	0
1	1	1

 $r_i = \overline{A}_i \, \overline{B}_i \lor A_i B_i = \overline{A}_i \oplus \overline{B}_i = \overline{M}_i$ , (5.12) де  $M_i$  — функція додавання за модулем два (ВИКЛЮЧАЛЬНЕ ЧИ).

Ознака рівності двох n-розрядних слів  $P_{A=B}$  визначається логічним добутком порозрядних умов  $r_i$ :

$$F_{A=B} = r_n r_{n-1} \dots r_1 = \overline{M}_n \cdot \overline{M}_{n-1} \dots \overline{M}_1.$$
 (5.13)

Схему порівняння двох чотирирозрядних слів A і B згідно з виразом (5.13) показано на рис. 5.16. Схема вміщує чотири логічні елементи ВИКЛЮЧАЛЬНЕ ЧИ і один кон'юнктор.




Рис. 5.16. Схема порівняння двох чотирирозрядних слів *A* і *B* 

# 5.11. ПРОЕКТУВАННЯ СХЕМИ ПОРІВНЯННЯ ДВОХ СЛІВ «НА БІЛЬШЕ»

Схема порівняння двох слів A і B «на більше» за абсолютним значенням виробляє ознаку  $F_{A>B}$  і будується за таким алгоритмом:

- $\bullet$  аналіз нерівності слів A і B виконується послідовно в напрямку від старших розрядів до молодших;
- молодші розряди включаються в аналіз в тому випадку, коли старші розряди однакові (еквівалентні);
- ullet для отримання ознаки  $P_{A>B}$  будується диз'юнктивна сума порозрядних умов.

Логіку порівняння розрядів A і B наведено в табл. 5.9, де  $C_i$  ознака  $A_i > B_i$ ;  $r_i$  — умова підключення до аналізу сусідніх молодших розрядів обох слів.

Таблиця 5.9. Логіка порівняння розрядів A і B

		1	
$A_i$	$B_i$	$C_i$	$r_i$
0	0	0	1
0	1	0	0
1	0	1	0
1	1	0	1

На підставі даних табл. 5.9 отримуємо такі вирази:

$$C_i = A_i \overline{B}_i; r_i = \overline{A}_i \overline{B}_i \vee A_i B_i = \overline{A}_i \oplus B_i = \overline{M}_i.$$
 (5.14)

З урахуванням виразу (5.14) і алгоритму аналізу функцію ознаки  $F_{A>B}$  представляємо у вигляді:

$$F_{A>B} = C_n \vee r_n C_{n-1} \vee ... \vee r_n r_{n-1} ... r_2 C_1.$$
 (5.15)

Для порівняння двох чотирирозрядних слів «на більше» ознаку нерівності згідно з виразом (5.15) подаємо так:

$$F_{A>B} = C_4 \vee r_4 C_3 \vee r_4 r_3 C_2 \vee r_4 r_3 r_2 C_1 = A_4 \overline{B}_4 \vee \overline{M}_4 A_3 \overline{B}_3 \vee \overline{M}_4 \overline{M}_3 A_2 \overline{B}_2 \vee \overline{M}_4 \overline{M}_3 \overline{M}_2 A_1 \overline{B}_1.$$
(5.16)

Схему порівняння «на більше» двох чотирирозрядних слів A і B згідно із співвідношенням (5.16) показано на рис. 5.17.




Рис. 5.17. Схема порівняння двох слів «на більше»

#### 5.12. ПРОЕКТУВАННЯ СХЕМ КОНТРОЛЮ ЗА ПАРНІСТЮ

У разі контролю за парністю значення контрольного (паритетного) біта визначається додаванням за модулем два значень розрядів байта:

$$F_{\text{\tiny K},\text{\tiny II}} = A_1 \oplus A_2 \oplus A_3 \oplus A_4 \oplus A_5 \oplus A_6 \oplus A_7 \oplus A_8. \tag{5.17}$$

У разі контролю за непарністю значення контрольного біта набуває такого виразу:

$$F_{\text{\tiny K,H}} = \overline{A_1 \oplus A_2 \oplus A_3 \oplus A_4 \oplus A_5 \oplus A_6 \oplus A_7 \oplus A_8} = \overline{F_{\text{\tiny K,H}}}.$$
 (5.18)

Умову парності отримуємо складанням за модулем два восьмирозрядного слова, що реалізується за допомогою ступінчастого включення двовходових елементів ВИКЛЮЧАЛЬНЕ ЧИ (рис. 5.18):

• на першому рівні отримують функції  $F_1 - F_4$ :

$$F_1 = A_1 \oplus A_2$$
;  $F_2 = A_3 \oplus A_4$ ;  $F_3 = A_5 \oplus A_6$ ;  $F_4 = A_7 \oplus A_8$ ; (5.19)

• на другому і третьому рівнях реалізуються функції:

$$F_5 = F_1 \oplus F_2; \quad F_6 = F_3 \oplus F_4; \quad M = F_5 \oplus F_6.$$
 (5.20)

Для задання ознаки контролю вводиться керуючий сигнал V, який разом із сигналом M поступає на входи схеми ВИКЛЮЧАЛЬНЕ ЧИ в четвертому рівні; на прямому й інверсному виходах цього рівня формуються пряме й інверсне значення контрольного розряду:

$$F = M \oplus V; \quad \overline{F} = \overline{M \oplus V}.$$




Рис. 5.18. Схема контролю за парністю

#### 5.13. ПРОЕКТУВАННЯ СХЕМИ ПЕРЕТВОРЮВАЧА ПРЯМОГО КОДУ В ОБЕРНЕНИЙ


У прямому двійковому коді  $X_{np} = X_{3H} X_{n-1}, ..., X_1$  один розряд, звичайно старший, відображає знак числа, інші — значення цифрових розрядів; при цьому для додатного числа  $X_{3H} = 0$ , а для від'ємного  $X_{3H} = 1$ .

Обернений код додатного двійкового числа збігається з прямим кодом, а для від'ємного числа цифрові розряди прямого коду інвертуються.

У процесі перетворення прямого коду в обернений значення знакового розряду  $X_{3H}$  використовується як керуючий сигнал, що забезпечує отримання такого виразу:

$$Y_i = \overline{X}_{3H} X_i \vee X_{3H} \overline{X}_i = X_{3H} \oplus X_i, \qquad (5.21)$$

де  $Y_i$  — значення i-го розряду оберненого коду;  $X_i$  — значення i-го розряду додатного вхідного числа ( $X_{\rm 3H}=0$ );  $\overline{X}_i$  — значення i-го роз $X_{\rm 3H}$  — ряду від'ємного вхідного числа ( $\overline{X}_{\rm 2H}=1$ ).



Схему п'ятирозрядного перетворювача прямого коду в обернений, побудовану на елементах ВИКЛЮЧАЛЬНЕ ЧИ відповідно до виразу (5.21), показано на рис. 5.19.

Рис. 5.19. Схема перетворювача прямого коду в обернений

#### 5.13. ПРОЕКТУВАННЯ СХЕМИ ПЕРЕТВОРЮВАЧА ПРЯМОГО КОДУ В ДОПОВНЯЛЬНИЙ

Доповняльний код додатного двійкового числа збігається з його прямим і оберненим кодами. Доповняльний код від'ємного двійкового числа утворюється з його оберненого коду додаванням до молодшого розряду одиниці.

Знаковий розряд прямого коду використовується як керуючий сигнал: якщо  $X_{\rm 3H}=0$ , то вихідний код повторює значення вхідного; якщо  $X_{\rm 3H}=1$  реалізується перетворення згідно з табл. 5.10.

таолиця	5.10. Відп	ювідність між код	ами оез	знакових	к розря,	ців
	.,	Лоповняльний	-	.,	Л	опо

П	Прямий код			До	Доповняльний код				Прямий код				Доповняльний код			
$X_4$	$X_3$	$X_2$	$X_1$	$Y_4$	$Y_3$	$Y_2$	$Y_1$	$X_4$	$X_3$	$X_2$	$X_1$	$Y_4$	$Y_3$	$Y_2$	$Y_1$	
0	0	0	0	0	0	0	0	1	0	0	0	1	0	0	0	
0	0	0	1	1	1	1	1	1	0	0	1	0	1	1	1	
0	0	1	0	1	1	1	0	1	0	1	0	0	1	1	0	
0	0	1	1	1	1	0	1	1	0	1	1	0	1	0	1	
0	1	0	0	1	1	0	0	1	1	0	0	0	1	0	0	
0	1	0	1	1	0	1	1	1	1	0	1	0	0	1	1	
0	1	1	0	1	0	1	0	1	1	1	0	0	0	1	0	
0	1	1	1	1	0	0	1	1	1	1	1	0	0	0	1	

Карту Карно відповідно до табл. 5.10 для отримання мінімальних форм функцій перетворення прямого коду в доповняльний показано на рис. 5.20.




Рис. 5.20. Карта Карно для функцій перетворювача прямого коду в доповняльний:  $a - Y_1$ ;  $\delta - Y_2$ ;  $\epsilon - Y_3$ ;  $\epsilon - Y_4$ 

На основі карт Карно з урахуванням знакового розряду  $X_{3H}$  прямого коду для функцій  $Y_1$ ,  $Y_2$ ,  $Y_3$ ,  $Y_4$ , що представляють виходи перетворювача, отримуємо:

$$Y_{_{3\mathrm{H}}} = X_{_{3\mathrm{H}}}; \quad Y_{_{1}} = X_{_{1}}; \quad Y_{_{2}} = X_{_{2}} \oplus X_{_{1}}X_{_{3\mathrm{H}}};$$

$$Y_{_{3}} = X_{_{3}} \oplus (X_{_{2}} \vee X_{_{1}})X_{_{3\mathrm{H}}}; \quad Y_{_{4}} = X_{_{4}} \oplus (X_{_{3}} \vee X_{_{2}} \vee X_{_{1}})X_{_{3\mathrm{H}}}.$$
 (5.22)

У загальному вигляді для  $Y_i$  справедливе рівняння:

$$Y_i = X_i \oplus (X_{i-1} \vee X_{i-2} \vee ... \vee X_1) X_{_{3H}}.$$
 (5.23)

Схеми перетворювачів прямого коду в доповняльний на основі виразів (5.22) і (5.23) показано на рис. 5.21.




Рис. 5.21. Схеми перетворювачів прямого коду в доповняльний

#### 6. ПРИКЛАДИ ПРОЕКТУВАННЯ СПЕЦІАЛІЗОВАНИХ АРИФМЕТИКО-ЛОГІЧНИХ ПРИСТРОЇВ

# 6.1. ПРОЕКТУВАННЯ СПЕЩАЛІЗОВАНОГО АРИФМЕТИКО-ЛОГІЧНОГО ПРИСТРОЮ ДЛЯ ОПЕРАЦІЇ ДОДАВАННЯ. ШИФР – АЛПІ

#### 6.1.1. Початкові дані до проекту (роботи):

- тип арифметичної операції додавання двійкових чисел;
- початковий код подання операндів доповняльний;
- розрядність операндів 8 біт;
- код виконання операції у суматорі доповняльний модифікований;
- структура операційного блока із закріпленими мікроопераціями;
- $\bullet$  тип керуючого блока автомат Мура з пам'яттю на JK-тригерах;
  - схема логічної ознаки переповнення розрядної сітки;
- ullet схема логічного порозрядного додавання кодів вхідних операндів A і B.

## 6.1.2. Елементна база – інтегральні схеми ТТЛШ серій К1531, КР1533

Перелік обов'язкового графічного матеріалу:

- граф-схеми мікропрограми додавання;
- АЛП1. Схема електрична функціональна;
- АЛП1. Схема електрична принципіальна;
- АЛП1. Перелік елементів (специфікація).

Потрібно виконати розрахунки:

- кількості мікросхем у пристрої АЛП1;
- споживаної потужності;
- швидкодії АЛПІ на прикладі операції додавання типу «регістр-регістр».

#### 6.1.3. Алгоритм додавання двійкових чисел

Додавання і віднімання двійкових чисел можна виконувати в обернених або доповняльних кодах та їх модифікаціях. У сучасних комп'ютерах часто операнди зберігаються в пам'яті в доповняльних

кодах. Використання доповняльних кодів в операціях додавання і віднімання та для зберігання операндів у пам'яті має такі переваги:

- однозначне подання знака результату як додатного, так і від'ємного;
- під час записування в пам'ять від'ємного результату не витрачається час для його перетворення в прямий код;
- менше дій для аналізу знака результату, зокрема переповнення розрядної сітки.

Алгоритм додавання двійкових чисел:

- у першому і другому машинних тактах із вхідної шини паралельним кодом записуються операнди A і B у відповідні регістри RGA і RGB. Зчитування операндів здійснюється ЦПК;
- протягом одного машинного такту виконується мікрооперація додавання;
- за відсутності переповнення розрядної сітки результат записується у регістр RGC;
- за наявності переповнення результат не фіксується і в ЦПК подається сигнал переповнення ПП.

# 6.1.4. Функціональна схема АЛП для виконання операції додавання

Функціональну схему восьмирозрядного АЛП1 для виконання операції додавання показано на рис. 6.1. Схема АЛП1 містить:

- регістри *RGA* і *RGB* для приймання і подальшого зберігання із вхідної шини Ш1 першого і другого операндів;
- паралельний комбінаційний суматор з додатковим старшим розрядом знака П для створення модифікованого доповняльного коду;
- регістр результату RGC, дані з якого пересилаються по вихідній шині III2 в оперативну пам'ять;
  - схеми електронних ключів *SW*1 і *SW*2;
  - схему вироблення ознак переповнення ОР;
- $\bullet$  схему диз'юнкторів OR для виконання операцій порозрядного логічного додавання кодів операндів A і B.

Ознаки результату обчислюються за допомогою булевих виразів:  $\varphi_1 = \overline{\Pi} \cdot \overline{SM}[n]$  — додатний результат (знаки 00);




Рис. 6.1. Функціональна схема АЛП1 для додавання чисел

$$\varphi_2 = \Pi \cdot SM[n]$$
 – від'ємний результат (знаки 11);

 $\varphi_3 = \overline{\Pi} \cdot SM[n] \vee \Pi \cdot \overline{SM}[n]$  — переповнення розрядної сітки ПП (знаки дорівнюють 01 чи 10);

$$\varphi_4 = \bigwedge_{i=1}^{n+1} \overline{SM}[i]$$
 — нульовий результат.

Після закінчення операції КА аналізує ознаки результату і встановлює значення відповідних тригерів ознак. Ознака переповнення перевіряється до закінчення операції і за її наявності виконання програми переривається.

Ознака OR реалізується за допомогою восьми логічних двовходових елементів ЧИ за співвідношенням

$$F_i = (A_i \vee B_i), \quad i = 1, 2, ..., 8,$$

де  $F_i$  – i-й вихід вузла логічного додавання. Ця операція виконується автоматично незалежно від коду команди.

#### 6.1.5. Мікропрограма додавання

Мікропрограма додавання двійкових чисел у доповняльних кодах має такий вигляд.

Початок. Якщо K[1], то  $M_1$ , інакше – чекати

 $M_1$   $y_1: RGA := A < \text{приймання першого операнда} >$ 

 $y_2$  :  $RGB \coloneqq B <$ приймання другого операнда>

 $y_3 : SM := A + B <$ додавання>

Якщо  $\varphi_3$ , то  $M_2$ , інакше

 $y_4$ : RGC := SM <присвоєння результату>

 $y_5 : III2 := RGC < пересилання в пам'ять >$ 

Перейти до  $M_3$ 

 $M_2 y_6$  :  $T_\Pi := \Pi\Pi$  <br/> <br/>тригеру переповнення  $T_\Pi$  присвоюється ознака<br/>  $\Pi\Pi >$ 

 $M_3$  Кінець.

Примітка. К[1] – однорозрядний код команди додавання.

Змістовний і закодований графи мікропрограми додавання показано на рис. 6.2.




Рис. 6.2. Графи мікропрограми додавання

#### 6.1.6. Принципіальна схема модуля операційного блока МОБ1

Модуль МОБ1 будується на мікросхемах ТТЛШ серії КР1533 за винятком суматора, взятого із серії К1531.

Для побудови принципіальної схеми модуля МОБ1 використано такі мікросхеми (рис. 6.3, лист 1):

- два вхідні восьмирозрядні регістри RGA і RGB типу ИР35, позиційне позначення DD1, DD2;
- дві мікросхеми типу ЛЛ1, кожна з яких містить по чотири двовходових логічних елементи ЧИ, позиційне позначення DD3, DD4. Їх використовують для реалізації порозрядної диз'юнкції над кодами операндів A і B. Зображення подано пакетним способом;
- чотири мікросхеми типу ЛИ1, кожна з яких містить по чотири двовходових кон'юнктори, позиційне позначення DD5-DD8. Використовують для підключення виходів регістрів RGA і RGB до входів суматора SM;
- мікросхему типу ЛП5, яка містить чотири логічні елементи ВИКЛЮЧАЛЬНЕ ЧИ, позиційне позначення DD9. Використовують для створення старшого знакового розряду суматора і логічної ознаки  $\varphi_3 = x_1$  та  $\overline{x}_1$ ;
- вихідний восьмирозрядний регістр *RGC* типу ИР22 з трьома станами, позиційне позначення *DD*10. Використовують для приймання результату додавання і передавання його на вихідну шину;
- два чотирирозрядні комбінаційні суматори SM типу UM6, позиційне позначення DD11, DD12.

### 6.1.7. Проектування модуля керуючого блока МКБ1

Проектування модуля МКБ1 на основі автомата Мура з пам'яттю на JK-тригерах виконується в такій послідовності.

- 1. Розмічається закодований граф мікропрограми додавання (див. рис. 6.2). Визначається максимальна кількість станів автомата Мура, що дорівнює L=7. Для реалізації такого числа станів необхідно використати  $n = \log_2 7$ [ = 3 тригери.
- 2. На основі розміченого графу мікропрограми будується граф автомата Мура (рис. 6.4), який інтерпретує мікропрограму додавання.




Рис. 6.3. Принципіальна схема АЛП1 (лист 1)




Рис. 6.4. Граф автомата Мура для мікропрограми додавання

- 3. Стани автомата Мура кодуються значеннями виходів *JK*-тригерів:  $z_1 = \overline{Q}_3 \overline{Q}_2 \overline{Q}_1$ ,  $z_2 = \overline{Q}_3 \overline{Q}_2 Q_1$ ,  $z_3 = \overline{Q}_3 Q_2 \overline{Q}_1$ , ...,  $z_7 = Q_3 Q_2 \overline{Q}_1$ .
- 4. На основі графу автомата Мура записується його структурна таблиця переходів (табл. 6.1).

Таблиця 6.1. Структурна таблиця переходів автомата Мура

-	k (n)	-	k (n)	(20)	(1)	$J_{\cdot}$	K
$z_i$	$k(z_i)$	$z_j$	$k(z_j)$	$\{x_i\}$	$\{y_i\}$	K	J
_	000	$z_1$	000	$\overline{eta}_1$	-	-	-
$z_1$	000	$z_2$	001	$\beta_1$	$y_1$	-	$J_1$
$z_2$	001	$z_3$	010	1	$y_2$	$K_1$	$J_2$
$z_3$	010	$z_4$	011	1	<i>y</i> <sub>3</sub>	-	$J_1$
	011	$z_5$	100	$\overline{x}_1$	<i>y</i> <sub>4</sub>	$K_2, K_1$	$J_3$
$z_4$	011	$z_6$	101	$x_1$	<i>y</i> <sub>6</sub>	$K_2$	$J_3$
$z_5$	100	<i>Z</i> <sub>7</sub>	110	1	<i>y</i> <sub>5</sub>	-	$J_2$
$z_6$	101	$z_1$	000	1	-	$K_3$ , $K_1$	•
$z_7$	110	$z_1$	000	1	-	$K_3$ , $K_2$	-

- 5. На підставі даних табл. 6.1 записуються системи логічних рівнянь для функцій збудження входів JK-тригерів і виходів:
  - для функцій збудження входів:

$$\begin{split} J_1 &= z_1 \beta_1 \vee z_3; & J_2 &= z_2 \vee z_5; & J_3 &= z_4; \\ K_1 &= z_2 \vee z_4 \overline{x}_1 \vee z_6; & K_2 &= z_4 \vee z_7; & K_3 &= z_6 \vee z_7. \end{split}$$

• для вихідних керуючих сигналів:

$$y_1 = z_2$$
;  $y_2 = z_3$ ;  $y_3 = z_4$ ;  $y_4 = z_5$ ;  $y_5 = z_7$ ;  $y_6 = z_6$ .

6. Будується принципіальна схема модуля керування МКБ1 (рис. 6.5).




Рис. 6.5. Принципіальна схема АЛП1. Лист 2

Відповідність між входами керування мікросхем модуля МОБ1 і сигналами мікрооперацій наведено в табл. 6.2.

Таблиця 6.2. Таблиця відповідності між керуючими входами мікросхем і сигналами мікрооперацій

Входи	LA	LB	ЛИ1	LC	$T_{\Pi}(J_4)$	$\overline{EZ}$
Сигнали мікрооперацій	<i>y</i> <sub>1</sub>	<i>y</i> <sub>2</sub>	<i>y</i> <sub>3</sub>	<i>y</i> <sub>4</sub>	<i>y</i> <sub>6</sub>	$\overline{\mathcal{y}}_5$

Для побудови принципіальної схеми модуля МКБ1 (рис. 6.5) використані такі мікросхеми:

- DD13, DD14 дві мікросхеми типу ТВ6, кожна з яких містить по два JK-тригери (пам'ять автомата Мура);
- DD15 дешифратор типу ИД7. Використовується для виділення станів автомата;
- DD16, DD17.1 дві мікросхеми типу ЛН1, кожна з яких містить шість інверторів;

- $\bullet DD18$  мікросхему типу ЛИ1, яка містить чотири кон'юнктори;
  - *DD*19, *DD*20 дві мікросхеми типу ЛЛ1. На рис. 6.6 зображено лист переліку мікросхем АЛП1.

Поз.		Н	айменува	Кіл.	Примітка	
DD1,DI	D2 KP	1533ИР	35	2		
DD3,DI	D4 KP	1533ЛЛ	1	4		
DD19,DI	D20					
DD5-DI	D8 KP	1533ЛИ	1	5		
DD18						
DD19	КР	1533ЛП	5	1		
DD10	КР	1533ИР	22	1		
DD11,DI	D12 K1	533ИМ6	,	2		
DD13,DI	D14 KP	1533TB	5	2		
DD15	КР	1533ИД	7	1		
DD16,DI	16, <i>D</i> D17 KP1533ЛН1				2	
				HAV 03 15 4	l 007 Π	E
Зм Лип Виконав Керівник Консулы	ПетренкоПП. : ІваненкоШ. т.	Підпис	Дата	АЛП\ Перелік елементів	<i>Літе</i> К П <i>Лис</i> г	
Перевіри Н.контр Зав.каф.	).					ФКТ IIT гр. 301 091501

Рис. 6.6. Перелік елементів АЛП1

### 6.1.8. Характеристики АЛП1

Згідно з довідковими даними (табл. 4.3) мікросхеми ТТЛШ серії КР1533, які використано для побудови АЛП1, споживають таку потужність:

```
P_{\text{ИР35}} = 122 мВт; P_{\text{ИР12}} = 100 мВт; P_{\text{ИМ6}} (тип F, серія KР1531) = 180 мВт; P_{\text{ИД7}} = 50 мВт; P_{\text{ТВ6}} = 22,5 мВт; P_{\text{ЛП15}} = 30 мВт; P_{\text{ЛН1}} = 13 мВт; P_{\text{ПП1}} = 22,5 мВт; P_{\text{ПИ1}} = 16 мВт.
```

Потужність, яку споживає пристрій АЛП1, розраховується додаванням потужностей всіх мікросхем:

$$P_{\text{АЛП1}} = 2P_{\text{ИР35}} + P_{\text{ИР12}} + 2P_{\text{ИМ6}} + P_{\text{ИД7}} + 2P_{\text{ТВ6}} + P_{\text{ЛП5}} + 2P_{\text{ЛН1}} + 4P_{\text{ЛЛ1}} + 5P_{\text{ЛИ1}} =$$
 =  $(2 \cdot 122 + 100 + 2 \cdot 180 + 50 + 2 \cdot 22, 5 + 30 + 2 \cdot 13 + 4 \cdot 22, 5 + 5 \cdot 16)10^{-3} = 1,125 \,\text{Bt}.$ 

Мікросхема КР1531ИМ6 реалізує додавання двох чотирирозрядних операндів за  $t_{SM.1}=15\,\mathrm{Hc}$ . При додаванні восьмирозрядних операндів тривалість мікрооперацій подвоюється, тобто  $t_{SM.2}=2\cdot t_{SM.1}=30\,\mathrm{Hc}$ . Враховуючи затримки сигналів, що подаються на входи суматора, рекомендується обирати тривалість машинного такту  $T_C=2\cdot t_{SM.2}=60\,\mathrm{Hc}$ . При цьому швидкодія АЛП1, виражена кількістю операцій додавання за секунду типу «регістррегістр», становитиме  $F=1/T_C\cong 16\,\mathrm{mnh}$  оп/с.

# 6.2. ПРОЕКТУВАННЯ СПЕЦІАЛІЗОВАНОГО АРИФМЕТИКО-ЛОГІЧНОГО ПРИСТРОЮ ДЛЯ ОПЕРАЦІЇ ВІДНІМАННЯ. ШИФР – АЛП2

### 6.2.1. Початкові дані до проекту (роботи):

- тип арифметичної операції віднімання двійкових чисел;
- початковий код подання операндів доповняльний;
- розрядність операндів 8 біт;
- код виконання операції у суматорі доповняльний модифікований;
- структура операційного блока із закріпленими мікроопераціями;
  - тип керуючого блока автомат Мілі з пам'яттю на *D*-тригерах;
  - схема логічної ознаки переповнення розрядної сітки;
- $\bullet$  схема логічного порозрядного множення кодів вхідних операндів A і B.

Елементна база, перелік обов'язкового графічного матеріалу та необхідні розрахунки – згідно з пунктом 6.1.2.

#### 6.2.2. Алгоритми віднімання двійкових чисел

Алгоритм віднімання двійкових чисел реалізується у такій послідовності:

- $\bullet$  у регістри RGA і RGB із вхідної шини один за одним паралельним кодом записуються відповідні їм операнди A і B;
  - операнд B безумовно інвертується;
- мікрооперація віднімання виконується в доповняльних модифікованих кодах протягом одного машинного такту;
- аналізується результат віднімання. За відсутності переповнення розрядної сітки результат записується у регістр RGC і потім пересилається в оперативну пам'ять, за наявності переповнення результат не фіксується і в ЦПК передається сигнал переповнення  $T_{\rm II}$ .

#### 6.2.3. Функціональна схема АЛП2

Функціональна схема восьмирозрядного АЛП2 для виконання мікропрограми віднімання містить (рис. 6.7):

- $\bullet$  регістри RGA і RGB для приймання із вхідної шини Ш1 операндів A і B та їх зберігання протягом часу виконання мікропрограми;
  - схему інвертування BIN змісту регістра RGB;
  - $\bullet$ електронні ключі SW1 і SW2 для комутації операндів;
  - схему порозрядного логічного множення *AND*;
- комбінаційний суматор SM з додатковим знаковим розрядом  $\Pi$  для створення модифікованого коду. На вхід перенесення першого розряду суматора подається «лог. 1»;
  - $\bullet$  регістр результату RGC;
  - схему ознаки переповнення ОР;
- модуль керуючого блока МКБ2 на основі автомата Мілі з пам'яттю на *D*-тригерах.

### 6.2.4. Мікропрограма віднімання

Мікропрограма віднімання двійкових чисел у модифікованих доповняльних кодах має такий вигляд:

Початок. Якщо K[2], то  $M_1$ , інакше – чекати

 $M_1$   $y_1: RGA := A < \text{приймання першого операнда} >$ 




Рис. 6.7. Функціональна схема АЛП2

 $y_2$ : RGB := B <приймання другого операнда>

 $y_3:SM:=A+\overline{B}+1$  <мікрооперація віднімання в доповняльних кодах>

Якщо  $\varphi_3$ , то  $M_2$ , інакше

 $y_{4}: RGC := SM <$ присвоєння результату>

 $y_5$ : III2 := RGC < пересилання в пам'ять>

Перейти до  $M_3$ 

 $M_2$   $y_6$  :  $T\pi$  :=  $\Pi\Pi$  < тригеру переповнення  $T\pi$  присвоюється ознака  $\Pi\Pi$  >

 $M_3$  Кінець.

Примітка. К[2] – однорозрядний код команди віднімання.

Змістовний і закодований графи мікропрограми віднімання показано на рис. 6.8.

### 6.2.5. Принципіальна схема модуля операційного блока МОБ2

Модуль МОБ2 будується на мікросхемах ТТЛШ серії КР1533 за винятком суматора, взятого із серії КР1531.

Принципіальна схема модуля МОБ2 містить (рис. 6.9):

- два вхідних восьмирозрядних регістри *RGA* і *RGB* типу ИР35, позиційне позначення *DD*1, *DD*2;
- дві мікросхеми типу ЛН1, позиційне позначення DD3, DD4.1. Призначені для інвертування кода операнда B;
- чотири мікросхеми типу ЛН1, позиційне позначення DD5-DD8. Призначені для побудови двох схем електронних ключів SW1, SW2;
- мікросхему типу ЛП5, позиційне позначення DD9. Використовується для створення старшого знакового розряду суматора і вироблення логічної ознаки переповнення  $\bar{x}_1$ ;
- $\bullet$  дві мікросхеми суматорів ИМ6, позиційне позначення DD10, DD11;
- вихідний 8-розрядний регістр RGC типу ИР22 з трьома станами, позиційне позначення DD12. Використовується для приймання результату віднімання і його передавання на вихідну шину III2.




Рис. 6.8. Графи мікропрограми віднімання




Рис. 6.9. Принципіальна схема АЛП2. Лист 1

#### 6.2.6. Проектування модуля керуючого блока МКБ2

Проектування модуля МКБ2 на основі автомата Мілі з пам'яттю на D-тригерах виконується в такій послідовності:

- 1. Розмічається закодований граф мікропрограми віднімання (див. рис. 6.8). Визначається максимальна кількість станів автомата Мілі, яка дорівнює L=5. Для реалізації такої кількості станів необхідно використати  $n = \lceil \log_2 5 \rceil = 3$  тригери.
- 2. На основі розміченого графу мікропрограми будується граф автомата Мілі (рис. 6.10), який інтерпретує мікропрограму віднімання.




Рис. 6.10. Граф автомата Мілі для мікропрограми віднімання

- 3. Стани автомата Мілі кодуються значеннями виходів D-тригерів:  $z_1 = \overline{Q}_3 \overline{Q}_2 \overline{Q}_1$ ,  $z_2 = \overline{Q}_3 \overline{Q}_2 Q_1$ , ...,  $z_5 = Q_3 \overline{Q}_2 \overline{Q}_1$ .
- 4. На основі графу автомата Мілі записується його структурна таблиця переходів (табл. 6.3).

Таблиця 6.3. Структурна таблиця переходів автомата Мілі

$z_i$	$k\left(z_{i}\right)$	$Z_j$	$k\left(z_{j}\right)$	$\{x_i\}$	$\{y_i\}$	D-тригери	
						$D_3, D_2, D_1$	
_	000	$z_1$	000	$\overline{eta}_1$	-	-	
$z_1$	000	$z_2$	001	$\beta_2$	$y_1$	$D_1$	
$z_2$	001	$z_3$	010	1	$y_2$	$D_2$	
$z_3$	010	$z_4$	011	1	<i>y</i> <sub>3</sub>	$D_2, D_1$	
$z_4$	011	$z_5$	100	$\overline{x}_1$	$y_4$	$D_3$	
		$z_1$	000	$x_1$	$\mathcal{Y}_6$	-	
$z_5$	100	$z_1$	000	$\overline{x}_1$	<i>y</i> <sub>5</sub>	-	

- 5. На підставі даних табл. 6.3 записуються системи логічних рівнянь:
  - для функцій збудження входів:

$$D_1 = z_1 \beta_2 \vee z_3 = y_1 \vee z_3;$$

$$D_2 = z_2 \vee z_3;$$

$$D_3 = z_4 \overline{x}_1 = y_4;$$

• для вихідних сигналів:

$$y_1 = z_1 \beta_2$$
;  $y_2 = z_2$ ;  $y_3 = z_3$ ;  $y_4 = z_4 \overline{x}_1$ ;  $y_5 = z_5$ ;  $y_6 = z_4 x_1$ .

6. Будується принципіальна схема модуля керування МКБ2 (рис. 6.11).




Рис. 6.11. Принципіальна схема АЛП2. Лист 2

Відповідність між входами керування мікросхем модуля МОБ2 і сигналами мікрооперацій наведена в табл. 6.4.

Таблиця 6.4. Таблиця відповідності між керуючими входами мікросхем і

сигналами мікрооперацій

Входи	LA	LB	Тли	LC	$\overline{EZ}$	Тп
Сигнали мікрооперацій	$y_1$	<i>y</i> <sub>2</sub>	<i>y</i> <sub>3</sub>	<i>y</i> <sub>4</sub>	$\overline{y}_5$	<i>y</i> <sub>6</sub>

Принципіальна схема на рис. 6.11 містить:

• DD13 — мікросхему типу ТМ9, яка містить шість D-тригерів. Три тригери створюють пам'ять автомата Мілі, тригер на виході Tп фіксує сигнал переповнення. На виході Tп п'ятого тригера форму-

ється сигнал керування тривалістю в машинний такт для керування мікросхемами DD5–DD8;

- DD14, DD15 дві мікросхеми типу ЛИ1, які реалізують порозрядну кон'юнкцію кодів операндів A і B на основі співвідношення  $F_i = (A_i \vee B_i)$ , де i=1,2,...,8;
  - DD16 мікросхему дешифратора типу ИД7;
- *DD*17–*DD*19 мікросхеми логічних елементів типу ЛН1, ЛИ1, ЛЛ1, які реалізують функції комбінаційних схем автомата Мілі.

Розрахунки схеми АЛП2 виконують аналогічно розділу 6.1.

#### 6.3. ПРОЕКТУВАННЯ СПЕЦІАЛІЗОВАНОГО АРИФМЕТИКО-ЛОГІЧНОГО ПРИСТРОЮ ДЛЯ ОПЕРАЦІЙ ДОДАВАННЯ І ВІДНІМАННЯ. ПІИФР – АЛПЗ

#### 6.3.1. Початкові дані до проекту (роботи)

- типи арифметичних операцій додавання та віднімання двійкових чисел;
  - початковий код подання операндів доповняльний;
  - розрядність операндів 8 біт;
- код виконання операцій у суматорі доповняльний модифікований;
- структура операційного блока із закріпленими мікроопераціями;
- $\bullet$  тип керуючого блока автомат Мілі з пам'яттю на D-тригерах;
  - схема логічної ознаки переповнення розрядної сітки;
- схема логічної порозрядної операції ВИКЛЮЧАЛЬНЕ ЧИ кодів початкових операндів A і B.

Елементна база, перелік обов'язкового графічного матеріалу та необхідні розрахунки – згідно з пунктами 6.1.2.

### 6.3.2. Алгоритми додавання і віднімання двійкових чисел

Алгоритм додавання та віднімання двійкових чисел можна виконувати в обернених або доповняльних кодах. У сучасних

комп'ютерах часто операнди зберігаються у пам'яті і оброблюються в доповняльних кодах, перевагу яких описано в розділі 6.1.

Алгоритм додавання (код команди K[1]) або віднімання (код команди K[2]) виконується у такій послідовності:

- у регістри RGA і RGB із вхідної шини один за одним паралельним кодом записуються відповідні їм операнди A і B;
- під час операції віднімання (код команди K[2]=1) операнд B безумовно інвертується;
- мікрооперації додавання або віднімання виконуються в доповняльних кодах протягом одного машинного такту;
- аналізується результат операції. За відсутності переповнення розрядної сітки (знаки операндів A і B та результату збігаються) результат записується у регістр RGD і потім пересилається в оперативну пам'ять, за наявності переповнення (знаки операндів A і B та результату на виході суматора не збігаються) результат не фіксується і в ЦПК подається сигнал переповнення ПП.

### 6.3.3. Функціональна схема АЛПЗ

Функціональну схему восьмирозрядного АЛПЗ для виконання мікропрограми додавання та віднімання подано композицією модуля операційного блока МОБЗ і модуля керуючого блока МКБЗ (рис. 6. 12). Схема містить:

- ullet регістри RGA і RGB для приймання із вхідної шини Ш1 операндів A і B та їх зберігання протягом часу виконання мікропрограми;
  - схему інвертування BIN змісту регістра RGB;
- схему XOR для порозрядного логічного ВИКЛЮЧАЛЬНЕ ЧИ кодів операндів A і B;
  - схеми електронних ключів SW1 і SW2 для комутації операндів;
- комбінаційний суматор SM. На вхід перенесення суматора подається лог. 1 при операції віднімання;
  - регістр результату RGD;
  - схему ознаки переповнення ОР;
- модуль керуючого блока МКБ3 на основі автомата Мілі з пам'яттю на D-тригерах.




Рис. 6.12. Функціональна схема АЛПЗ

#### 6.3.4. Мікропрограма додавання та віднімання двійкових чисел

Суміщена мікропрограма додавання та віднімання двійкових чисел має вигляд:

Початок. Якщо K[1] або K[2], то  $M_1$ , інакше – чекати

 $M_1 \ y_1 : RGA := A < \text{приймання першого операнда} >$ 

 $y_2$ : RGB := B <приймання другого операнда>

Якщо K[1], то

 $y_3: RGC := B$ , інакше

 $y_4:RGC\coloneqq \overline{B}$  <пересилання з інвертуванням другого операнда>

Якщо K[1], то

 $y_5 : SM := B + C$ , інакше  $y_6 : SM := B + C + 1$ 

Якщо  $\varphi_3$ , то перейти до  $M_2$ , інакше

 $y_7$ : RGD := SM <присвоєння результату>

 $y_8$ : III 2 := D < пересилання результату в оперативну пам'ять>

Перейти до  $M_3$ 

 $M_2$   $y_0: T_{\Pi} := \Pi\Pi$  <фіксація переповнення>

 $M_3$  Кінець.

Змістовний і закодований графи мікропрограми додавання і віднімання показані на рис. 6.13.

### 6.3.5. Принципіальна схема модуля операційного блока МОБЗ

Модуль МОБЗ будується на мікросхемах ТТЛШ серії КР1533 за винятком суматора, взятого із серії К1531.

Принципіальна схема модуля МОБЗ містить (рис. 6.14):

- DD1, DD2 два вхідні восьмирозрядні регістри RGA і RGB типу MP35;
- DD3, DD4 дві мікросхеми типу ЛП5. Призначені для інвертування змісту регістра RGB;
- *DD5-DD8* чотири мікросхеми типу ЛИ1. Реалізують схеми електронних ключів;
- $\widehat{DD9}$  мікросхему допоміжного регістра RGC типу ИР35, позиційне позначення;
- $\bullet$  *DD*10, *DD*11 дві мікросхеми чотирирозрядних суматорів типу ИМ6;
- $\bullet$  DD12 мікросхему регістра результату з трьома станами типу ИР22.




Рис. 6.13. Графи мікропрограми додавання та віднімання




Рис. 6.14. Принципіальна схема АЛПЗ. Лист 1

## 6.3.6. Проектування модуля керуючого блока МКБЗ

Проектування модуля МКБ3 на основі автомата Мілі з пам'яттю на *D*-тригерах виконується в такій послідовності.

- 1. Розмічається закодований граф мікропрограми додавання і віднімання (рис. 6.13). Визначається максимальна кількість станів автомата Мілі, яка дорівнює L=6. Для реалізації такої кількості станів необхідно використати  $n=\lceil \log_2 6 \rceil = 3$  тригери.
- 2. На основі розміченого графу мікропрограми будується граф автомата Мілі (рис. 6.15), який інтерпретує мікропрограму додавання і віднімання.




Рис. 6.15. Граф автомата Мілі для інтерпретації мікропрограми додавання і віднімання

- 3. Стани автомата Мілі кодуються значеннями виходів трьох D-тригерів:  $z_1=\overline{Q}_3\overline{Q}_2\overline{Q}_1$ ,  $z_2=\overline{Q}_3\overline{Q}_2Q_1$ , ...,  $z_6=Q_3\overline{Q}_2Q_1$ .
- 4. На основі графу автомата Мілі записується його структурна таблиця переходів (табл. 6.5)

Таблиця 6.5. Структурна таблиця переходів автомата Мілі для інтерпретації мікропрограми додавання і віднімання

7	$k(z_i)$	7	$k(z_j)$	$\{x_i\}$	$\{y_i\}$	D-тригери
$z_i$	$\kappa(z_i)$	$z_j$	$\kappa(2j)$	$\{\lambda_i\}$	Vis	$D_3, D_2, D_1$
		$z_1$	000	$\overline{eta}_1\overline{eta}_2$	-	-
$z_1$	000	$z_2$	001	$\beta_1$	$y_1$	$D_1$
		$z_2$	001	$\overline{eta}_1eta_2$	$\mathcal{Y}_1$	$D_1$
$z_2$	001	$z_3$	010	1	$y_2$	$D_2$
$z_3$	010	$z_4$	011	$rac{oldsymbol{eta}_1}{oldsymbol{eta}_1}$	<i>y</i> <sub>3</sub>	$D_2, D_1$
23	010	$z_4$	011	$oldsymbol{eta}_{ m l}$	$y_4$	$D_2, D_1$
$z_4$	011	$z_5$	100	$rac{oldsymbol{eta}_1}{oldsymbol{eta}_1}$	<i>y</i> <sub>5</sub>	$D_3$
-4	011	$z_5$	100	$eta_{ m l}$	$\mathcal{Y}_6$	$D_3$
7-	100	$z_6$	101	$\overline{x}_1$	<i>y</i> <sub>7</sub>	$D_{3}, D_{1}$
$z_5$	100	$z_1$	000	$x_1$	$y_9$	-
$z_6$	101	$z_1$	000	1	$y_8$	-

- 5. На підставі даних табл. 6.5 записуються системи логічних рівнянь:
  - для вихідних сигналів:

$$y_1=z_1\beta_1\vee z_1\overline{\beta}_1\beta_2=z_1\beta_1\vee z_1\beta_2\quad (використовується тотожність \\ \beta_1\vee\overline{\beta}_1\beta_2=\beta_1\vee\beta_2);$$

$$y_2 = z_2;$$
  $y_3 = z_3 \beta_1;$   $y_4 = z_3 \overline{\beta}_1;$   $y_5 = z_4 \beta_1;$   $y_6 = z_4 \overline{\beta}_1;$   $y_7 = z_5 \overline{x}_1;$   $y_8 = z_6;$   $y_9 = z_5 x_1;$ 

 $\bullet$  для функцій збудження входів D-тригерів:

$$D_1=z_1\beta_1\vee z_1\overline{\beta_1}\beta_2\vee z_3\vee z_5\overline{x_1}=z_1\beta_1\vee z_1\beta_2\vee z_3\vee z_5\overline{x_1}=y_1\vee z_3\vee y_7$$
 (враховуються вирази для вихідних сигналів мікрооперацій);

$$D_2 = z_2 \vee z_3;$$

$$D_3 = z_4 \vee z_5 \overline{x}_1 = z_4 \vee y_7;$$

• ознака переповнення  $\varphi_3 = x_1$  визначається за формулою:

$$\varphi_3 = x_1 = \overline{A}[8]\overline{C}[8]SM[8] \vee A[8]C[8]\overline{SM}[8].$$

6. Будується принципіальна схема модуля МКБЗ (рис. 6.16).

Відповідність між входами керування мікросхем і сигналами мікрооперацій наведена в табл. 6.6.

Таблиця 6.6. Таблиця відповідності між входами керування мікросхем і сигналами мікрооперацій

Входи	LA	LB	LC	$T_{\Pi\Pi}$	LD	$\overline{EZ}$	$D4 = T_{\text{ЛИ}}$	$T_{\Pi}$
Сигнали	1/.	V2	12 \/ 12	$v_{\scriptscriptstyle A}$	V7	$\overline{v}_{\circ}$	$T_{\text{ЛИ}} = y_5 \vee y_6$	1,
мікрооперацій	<i>y</i> <sub>1</sub>	<i>y</i> 2	$y_3 \vee y_4$	<i>y</i> 4	У7	У8	1 ЛИ У5 V У6	<i>y</i> <sub>9</sub>

Пояснення до табл. 6.6:

- $LA=y_1$ ;  $LB=y_2$  записування операндів у регістри RGA, RGB;
- $LC = y_3 \lor y_4$  записування у регістр RGC, при цьому одночасно формується сигнал  $LC = y_3 \lor y_4$  для керування мікросхемами ВИКЛЮЧАЛЬНЕ ЧИ;
- $T_{\rm Л\Pi}$  сигнал на виході четвертого тригера мікросхеми ТМ9 для керування електронними ключами і входом перенесення Z суматора;

- $LD=y_7$  записування результату у регістр RGD;
- $\overline{EZ} = \overline{y}_8$  пересилання результату в пам'ять;
- $T_{\rm ЛИ} = y_5 \lor y_6 = D4$  вихід четвертого тригера мікросхеми ТМ9 для керування електронними ключами;
- $T_{\Pi}$ = $y_9$  вихід п'ятого тригера мікросхеми ТМ9 для фіксації переповнення.




Рис. 6.16. Принципіальна схема АЛПЗ. Лист 2

#### 6.4. ПРОЕКТУВАННЯ СПЕЦІАЛІЗОВАНОГО АРИФМЕТИКО-ЛОГІЧНОГО ПРИСТРОЮ ДЛЯ ОПЕРАЦІЇ МНОЖЕННЯ. ПІИФР – АЛП4

### 6.4.1. Початкові дані до проекту (роботи):

- тип арифметичної операції множення двійкових чисел;
- початковий код подання операндів прямий;
- розрядність 8 біт;
- код виконання мікрооперації у суматорі доповняльний;
- структура операційного блока із закріпленими мікроопераціями;
- $\bullet$  тип керуючого блока автомат Мілі з пам'яттю на RS-тригерах.

Елементна база, перелік обов'язкового графічного матеріалу та необхідні розрахунки — згідно з пунктом 6.1.2.

## 6.4.2. Алгоритм множення двійкових чисел із зсувом суми часткових добутків вправо

Множення двійкових чисел A і B зводиться до обчислення добутку їх модулів та присвоєння йому знака. Добуток двох n-розрядних операндів містить 2n-1 цифрових розрядів і один знаковий. Якщо перемножуються цілі числа, кома розміщується після молодшого розряду, а якщо дроби — перед старшим розрядом.

- 1. Множене і множник у прямих кодах послідовно записуються відповідно в регістри A і B. Регістри C і D обнуляються. У лічильник CT записується кількість циклів.
  - 2. Для розрядів множника 1, 2, ..., n-1 виконуються такі дії:
- якщо молодша цифра множника B[1]=1, то до суми часткових добутків додається модуль множеного, інакше не додається;
- далі для обох випадків зміст регістрів C і B зсувається вправо на один розряд, причому молодший розряд регістра C передається в старший розряд регістра B. Після кожного зсуву в молодший розряд регістра B поступає наступний розряд множеного, за яким визначається черговий частковий добуток (нуль або множене);
- після n—1 циклів виконується додатковий зсув вправо для передачі в тригер T знака множника і визначається знак добутку додаванням за модулем два знаків множеного і множника.

3. Результат подається конкатенацією чисел C і B; при цьому в регістрі C розміщуються старші розряди добутку, а в регістрі B – молодші розряди.

### 6.4.3. Функціональна схема АЛП4 для операції множення

Функціональна схема АЛП для множення цілих двійкових чисел із зсувом вправо часткових добутків містить (рис. 6.17):

- $\bullet$  регістри A і B для приймання з вхідної шини Ш1 відповідно множеного та множника;
  - паралельний комбінаційний суматор *SM*;
- регістр C для приймання часткової суми із SM при одиничному значенні синхросигналу;
- регістр D для приймання і тимчасового зберігання часткової суми з регістра C при спаданні синхросигналу;
  - лічильник циклів *СТ*;
  - тригер *T*1 для керування ключами *SW*1, *SW*2;
  - тригер Т2 для записування знака множника.

Регістри C і B забезпечують зсув вправо чисел, при цьому значення молодшого розряду регістра C[1] пересилається в старший розряд регістра B[n].

### 6.4.4. Мікропрограма множення цілих чисел

Початок. Якщо K[3], то  $M_1$ , інакше чекати

 $M_1$   $y_1: RGA := A; T2.T1 := 0.0$  <приймання множеного та обнулення тригерів T1, T2 >

 $y_2: RGB := B; T2 := B[n] <$ приймання множника та дублювання його знака в тригері T2>

$$y_3$$
:  $RGC.RGD := 0.0$  <обнулення регістрів>  $y_4$ :  $CT := n-1$  <запис кількості циклів>

$$M_2$$
 Якщо  $\overline{B}[1]$  , то  $M_3$  
$$y_5: SM := |A| + D <$$
додавання> 
$$y_6: RGC := SM <$$
пересилання часткової суми>

 $M_3$   $y_7: RGC.RGB := R(C.B)$  < однорозрядний зсув вправо>

 $y_8 : CT := CT - 1 < декремент лічильника>$ 

Якщо  $CT \neq 0$ , то  $M_2$ , інакше

 $y_7: RGC.RGB := R(C.B)$ 

 $y_9$ : RGC := L(C) <однорозрядний зсув вліво>

 $y_{10} : RGC := T2.R(C)$  <запис знака результату в регістр

#### RGC >

#### Кінець.




Рис. 6.17. Функціональна схема АЛП4

Змістовний і закодований графи мікропрограми множення показано на рис. 6.18.




Рис. 6.18. Змістовний і закодований графи мікропрограми множення

## 6.4.5. Модуль операційного блока МОБ4 для множення пілих чисел

Модуль МОБ4 містить (рис. 6.19, 6.20):




Рис. 6.19. Принципіальна схема модуля МОБ4. Лист 1




Рис. 6.20. Принципіальна схема МОБ4. Лист 2

- *DD*1 регістр множеного *RGA* типу ИР35;
- *DD*11 допоміжний регістр *RGD* типу ИР35;
- DD12 регістр часткової суми RGC типу ИР13;
- *DD*9, *DD*10 комбінаційний паралельний суматор *SM* типу ИМ6;
  - *DD*13 лічильник циклів *CT*2 типу ИЕ10;
  - DD4-DD7 мікросхеми електронних ключів типу ЛИ1;
- допоміжні мікросхеми *DD*3, *DD*8, *DD*14, *DD*15, *DD*16 для керування входами функціональних вузлів згідно з логічними рівняннями на основі таблиці відповідності.

### 6.4.6. Модуль керуючого блока МКБ4

Проектування модуля МКБ4 на основі автомата Мілі з пам'яттю на *RS*-тригерах виконується у такій послідовності.

- 1. Розмічається закодований граф мікропрограми множення (див. рис. 6.18) і визначається максимальна кількість станів пам'яті та потрібна кількість тригерів: L=8,  $n=\log_2 8=3$ .
- 2. Будується граф автомата Мілі, який інтерпретує мікропрограму множення (рис. 6.21). Стани пам'яті кодуються таким чином:  $z_1 = \overline{Q}_3 \overline{Q}_2 \overline{Q}_1$ ,  $z_2 = \overline{Q}_3 \overline{Q}_2 Q_1$ ,  $z_3 = Q_3 \overline{Q}_2 Q_1$  ...,  $z_6 = Q_3 Q_2 Q_1$ .




Рис. 6.21. Граф автомата Мілі для мікропрограми множення

3. Записується структурна таблиця переходів і виходів автомата Мілі з пам'яттю на *RS*-тригерах (табл. 6. 7). Логічні умови закодовані так:  $\beta_3 = K[3]; \ x_1 = \overline{\beta}[\overline{1}]; \ x_2 = (CT = 0).$ 

$z_i$	$k(z_j)$	$z_j$	$k(z_j)$	$x(z_i,z_j)$	$y(z_i,z_j)$	S	R
$z_1$	000	$z_1$	000	$\overline{\beta}_3$	-	-	-
		$z_2$	001	$\beta_3$	$y_1$	$S_1$	-
$z_2$	001	$z_3$	010	1	<i>y</i> 2, <i>y</i> 3, <i>y</i> 4	$S_2$	$R_1$
$z_3$	010	$z_4$	011	$\overline{x}_1$	<i>y</i> <sub>5</sub>	$S_1$	-
		$z_6$	101	$x_1$	<i>y</i> 7, <i>y</i> 8	$S_3, S_1$	$R_2$
$z_4$	011	$z_5$	100	1	<i>y</i> <sub>6</sub>	$S_3$	$R_2,R_1$
$z_5$	100	$z_6$	101	1	<i>y</i> <sub>7</sub> , <i>y</i> <sub>8</sub>	$S_1$	ı
$z_6$	101	$z_6$	101	$\overline{x}_2 x_1$	<i>y</i> 7, <i>y</i> 8	-	-
		$z_4$	011	$\overline{x}_{2} \overline{x}_{1}$	<i>y</i> <sub>5</sub>	$S_2$	$R_3$
		$z_7$	110	$x_2$	<i>y</i> <sub>7</sub>	$S_2$	$R_1$
$z_7$	110	$z_8$	111	1	<i>y</i> <sub>9</sub>	$S_1$	-
$z_8$	111	$z_1$	000	1	<i>y</i> <sub>10</sub>	-	$R_3$ , $R_2$ , $R_1$

- 4. На підставі даних структурної таблиці записуються системи рівнянь:
  - для вихідних сигналів:

$$y_1=z_1\beta_3; \ y_2=y_3=y_4=z_2; \ y_5=z_3\overline{x}_1\vee z_6\overline{x}_2\overline{x}_1; \ y_6=z_4;$$
 
$$y_7=z_3x_1\vee z_5\vee z_6\overline{x}_2x_1\vee z_6x_2=z_3x_1\vee z_5\vee z_6x_2\vee z_6x_1 \ (\text{використовується тотожність } \overline{x}_2x_1\vee x_2=x_2\vee x_1);$$

$$y_8 = z_3 x_1 \lor z_5 \lor z_6 \overline{x}_2 x_1;$$
  
 $y_9 = z_7; y_{10} = z_8.$ 

• для функцій збудження входів *RS*-тригерів:

$$S_1 = z_1 \beta_3 \lor z_3 \lor z_5 \lor z_7; \quad R_1 = z_2 \lor z_4 \lor z_6 x_2 \lor z_8;$$

 $S_2=z_2\vee z_6\overline{x}_2\overline{x}_1\vee z_6x_2=z_2\vee z_6\overline{x}_1\vee z_6x_2 \ \ (використовується тотожність \ \overline{x}_2\overline{x}_1\vee x_2=x_2\vee \overline{x}_1);$ 

$$\begin{split} R_2 &= z_3 x_1 \vee z_4 \vee z_8; \\ S_3 &= z_3 x_1 \vee z_4; \\ R_3 &= z_6 \overline{x}_2 \overline{x}_1 \vee z_8. \end{split}$$

У записаних системах рівнянь  $\varepsilon$  спільні двобуквені логічні вирази, для яких вводять позначення:

$$\alpha_1 = z_1 \beta_3; \ \alpha_2 = z_6 x_2; \ \alpha_3 = z_6 \overline{x}_1; \ \alpha_4 = z_3 x_1;$$
  
$$\alpha_5 = z_6 \overline{x}_2 x_1; \ \alpha_6 = z_3 \overline{x}_1; \ \alpha_7 = z_5 \overline{x}_1.$$

3 урахуванням допоміжних функцій  $\alpha_1 - \alpha_7$  та додаткових перетворень за правилом подвійної інверсії і законом де Моргана системи рівнянь подаються у вигляді:

• для функцій збудження входів *RS*-тригерів:

$$\begin{split} S_1 &= \overline{\alpha_1 \vee z_3 \vee z_5 \vee z_7} = \overline{\overline{\alpha_1} \cdot \overline{z}_3 \cdot \overline{z}_5 \cdot \overline{z}_7}; \\ R_1 &= \overline{z_2 \vee z_4 \vee \alpha_2 \vee z_8} = \overline{\overline{z}_2 \cdot \overline{z}_4 \cdot \overline{\alpha}_2 \cdot \overline{z}_8}; \\ S_2 &= \overline{z_2 \vee \alpha_2 \vee \alpha_3} = \overline{\overline{z}_2 \cdot \overline{\alpha}_2 \cdot \overline{\alpha}_3}; \\ R_2 &= \overline{\alpha_4 \vee z_4 \vee z_8} = \overline{\alpha_4 \cdot \overline{z}_4 \cdot \overline{z}_8}; \\ S_3 &= \overline{\alpha_4 \vee z_4} = \overline{\alpha_4 \cdot \overline{z}_4}; \\ R_3 &= \overline{\alpha_7 \vee z_8} = \overline{\overline{\alpha}_7 \cdot \overline{z}_8}; \end{split}$$

• для вихідних сигналів мікрооперацій:

$$y_{1} = \alpha_{1}; \ y_{2} = y_{3} = y_{4} = z_{2}; \ y_{5} = \overline{\alpha_{6} \vee \alpha_{5}} = \overline{\alpha_{6} \cdot \overline{\alpha_{5}}}; \ y_{6} = z_{4};$$

$$y_{7} = \overline{\alpha_{4} \vee \alpha_{5} \vee \alpha_{2}} = \overline{\alpha_{4} \cdot \overline{\alpha_{5}} \cdot \overline{\alpha_{2}}};$$

$$y_{8} = \overline{\alpha_{4} \vee z_{5} \vee \alpha_{5}} = \overline{\alpha_{4} \cdot \overline{z_{5}} \cdot \overline{\alpha_{5}}};$$

$$y_{9} = z_{7}; \ y_{10} = z_{8}.$$

## 6.4.7. Принципіальна схема МКБ4

Принципіальна схема модуля МКБ4 містить (рис. 6.22):

- DD22 мікросхему чотирьох асинхронних *RS*-тригерів типу TP2 з інверсними входами (пам'ять автомата);
- DD18, DD19.1 мікросхему НЕ І типу ЛА3, які забезпечують синхронне пряме керування RS-тригерами;
- *DD*20 дешифратор типу ИД7, призначений для розшифрування двійкового позиційного коду станів пам'яті;
- *DD*23, *DD*24 дві мікросхеми інверторів типу ЛН1, призначені для інвертування інверсних сигналів з виходів дешифратора;
- DD19.2, DD21 мікросхеми елементів НЕ І типу ЛА3, призначені для формування допоміжних функцій  $\overline{\alpha}_1$   $\overline{\alpha}_7$ ;
- *DD*25, *DD*26 мікросхеми елементів НЕ І типу ЛА1 і ЛА4, які формують сигнали для входів *RS*-тригерів і вихідні сигнали мікрооперацій.




Рис. 6.22. Принципіальна схема модуля МКБ4

Співвідношення між множиною вихідних сигналів мікрооперацій і керуючими входами мікросхем операційного блока задані табл. 6.8.

Таблиця 6.8. Таблиця відповідності між входами керування мікросхем і сигналами мікрооперацій

$y_i$	LA	S0B	S1B	S0C	S1C	LD	$\overline{LCT}$	CD	$J_2$	$K_2$	$J_1$	$K_1$	$\overline{RC}$	$\overline{RB}$	<i>RGC</i> [8]	<i>RGB</i> [8]
$y_1$	$y_1$									$y_1$		$y_1$				
$y_2$		$y_2$	$y_2$						$F_1$							
<i>y</i> <sub>3</sub>													$\overline{y}_3$	$\overline{y}_3$		
$y_4$							$\overline{y}_4$									
$y_5$											<i>y</i> <sub>5</sub>					
$y_6$				<i>y</i> <sub>6</sub>	$y_6$	$\overline{y_6C}$										
<i>y</i> <sub>7</sub>		<i>y</i> 7		<i>y</i> <sub>7</sub>								<i>y</i> <sub>7</sub>				$F_2$
$y_8$								$y_8$								
$y_9$					<i>y</i> <sub>9</sub>											
$y_{10}$				$y_{10}$											$y_{10}$ ·T2	

Примітка. 1.  $F_1$ = $y_2$ (A[8] $\rho B$ [8]). 2.  $F_2$ = $v_7 RGC$ [1].

На підставі даних табл. 6.8 записуємо систему рівнянь, що є основою для побудови другого рівня керування операційним блоком:

$$LA = y_1; S0B = y_2 \lor y_7; S1B = y_2; S0C = y_6 \lor y_7 \lor y_{10};$$
  

$$S1C = y_6 \lor y_9; LD = \overline{y_6C}; \overline{LCT} = \overline{y_4}; CD = y_8; J_2 = y_2(A[8] \oplus B[8]);$$
  

$$K_2 = y_1; J_1 = y_5; K_1 = y_1 \lor y_7; \overline{RC} = \overline{y_3}; \overline{RD} = \overline{y_3};$$
  

$$RGB[8] = y_7 \cdot RGC[1]; RGC[8] = y_{10} \cdot T2.$$

Для побудови другого рівня керування операційним блоком на основі одержаних рівнянь використовуються мікросхеми DD3, DD8, DD14-DD17 (див. рис. 6.20, 6.21).

#### 6.5. ПРОЕКТУВАННЯ СПЕЦІАЛІЗОВАНОГО АРИФМЕТИКО-ЛОГІЧНОГО ПРИСТРОЮ ДЛЯ ОПЕРАЦІЇ ДІЛЕННЯ. ШИФР – АЛП5

### 6.5.1. Початкові дані до проекту (роботи)

- тип арифметичної операції ділення двійкових чисел;
- початковий код подання операндів прямий;
- розрядність ділене X 16 біт, дільник Y 8 біт;
- код виконання мікрооперації у суматорі доповняльний;
- структура операційного блока із закріпленими мікроопераціями;

• тип керуючого блока – автомат з пам'яттю на ЈК-тригерах.

Елементна база, перелік обов'язкового графічного матеріалу та необхідні розрахунки – згідно з пунктом 6.1.2.

### 6.5.2. Алгоритм ділення цілих чисел

Операція ділення цілих чисел Z=X/Y зводиться до послідовності віднімання дільника Y спочатку від діленого X, а потім від створюваних в процесі ділення залишків  $R_i$ .

Залежно від способу віднімання дільника Y розрізняють два основні алгоритми ділення: без відновлення залишку  $R_i$  та з відновленням залишку. Обидва способи реалізуються приблизно однаковими апаратними затратами, але для ділення без відновлення залишку потрібно більше мікрооперацій додавання і віднімання. В універсальних комп'ютерах зазвичай використовують ділення без відновлення залишку.

У разі ділення цілих чисел часто ділене X подається в 2n-розрядному форматі, а дільник Y – у n-розрядному.

Алгоритм ділення цілих чисел у прямому коді без відновлення залишку реалізується в такій послідовності.

- 1. У регістри A, B і C послідовно записуються із вхідної шини n-розрядний дільник Y та 2n-розрядне ділене X. У лічильник циклів CT заноситься число циклів n-1.
- 2. Ділене X та дільник Y аналізуються на рівність нулю. Якщо ділене X=0, то частці Z присвоюється нульове значення і ділення закінчується. Якщо дільник Y=0, то ділення переривається.
- 3. Установлюється можливість ділення без переповнення розрядної сітки. Для цього значення діленого подвоюється зсувом вліво на один розряд. Із зсунутого діленого віднімається дільник. Операція віднімання дільника замінюється на його додавання у доповняльному коді і визначається перший залишок  $R_0$  за формулою

$$R_0 = 2|X| - Y = 2|X| + |-Y|_{II}$$
.

Якщо  $R_0 < 0$  , то ділення можливе; якщо  $R_0 \ge 0$  , виникає переповнення розрядної сітки і ділення припиняється.

- 4. Якщо ділення можливе, виконуються такі основні дії:
- частковий залишок в регістрі B і зміст регістра C зсуваються вліво на один розряд (тобто подвоюються);
- із зсунутого залишку віднімається дільник, якщо попередній залишок  $R_{i-1} \ge 0$ , або додається, якщо  $R_{i-1} < 0$ . Це визначається рекурентним співвідношенням

$$R_{i} = egin{cases} 2R_{i-1} + ig| Yig|, & ext{ якщо } R_{i-1} < 0; \ 2R_{i-1} + ig| - Yig|_{\pi}, & ext{ якщо } R_{i-1} \geq 0, \end{cases}$$

де i=1, 2, ..., n-1.

• якщо відбувається зсув вліво, в молодший розряд регістра C записується цифра частки  $r_i$  згідно із співвідношенням

$$r_i = egin{cases} 0, \ \text{якщо} \ R_{i-1} < 0; \ 1, \ \text{якщо} \ R_{i-1} \geq 0. \end{cases}$$

Це означає, що поточна цифра частки  $\varepsilon$  інверсією знака залишку;

- зміст лічильника циклів СТ зменшується на одиницю;
- п. 4 повторюється до обнуління лічильника циклів СТ.

Значення першого (старшого) розряду частки відводиться для записування знака результату на підставі виразу  $r_0 = A[n] \oplus B[n]$ .

5. Залишок ділення розміщується у регістрі B на місці старших розрядів діленого, а частка — в регістрі C. Дільник, залишок і частка мають формат n-розрядного числа із знаком. Залишок має мати той же знак, що і ділене, нульові залишки і частки завжди додатні. Якщо знак останнього залишку від'ємний, то він коректується додаванням до нього модуля дільника, після цього залишку присвоюється знак діленого.

## 6.5.3. Функціональна схема АЛП5 для мікропрограми ділення

Функціональну схему АЛП5 для виконання мікропрограми ділення показано на рис. 6.23.




Рис. 6.23. Функціональна схема АЛП5

#### Схема АЛП5 містить:

- $\bullet$  регістр RGA для приймання восьмирозрядного дільника Y;
- регістри RGB і RGC для приймання 16-розрядного діленого X;
- комбінаційний восьмирозрядний суматор *SM*;
- мультиплексор MUX, який забезпечує записування інформації в регістр RGB із вхідної шини Ш1 або з виходів суматора SM;

- $\bullet$  схему *BIN* для подання прямого або оберненого коду дільника на входи суматора *SM*;
  - лічильник кількості циклів CT:
  - схему вироблення ознак результату ОР;
- тригери T1–T4 для створення другого рівня керування модулем операційного блока МОБ5;
- місцевий керуючий блок МКБ5 на основі автомата Мілі з пам'яттю на JK-тригерах.

## 6.5.3. Мікропрограма ділення цілих чисел без відновлення залишку

Початок. Якщо K[4], то  $M_1$ , інакше — чекати

 $M_1$   $y_1$ : RGA := Y; T1.T2.T3.T4 := 0.0.0.0 <завантаження дільника і обнулення тригерів>

 $y_2: RGB := X1; T1 := B[n]$  <завантаження старшої частини діленого; присвоєння тригеру T1 знака діленого>

 $y_3 : RGC := X2 < 3$ авантаження молодшої частини діленого>

 $y_4: RGB.RGC := L(B.C).T3 <$ зсув вліво на один розряд змісту регістрів RGB і RGC. Передача значення старшого розряду регістра RGC в молодший розряд регістра RGB, а в молодший розряд регістра RGC – змісту тригера T3>

 $y_5: T3 := 3{\rm HAK} = A[n] \oplus T1$  <записування в тригер T3 знака результату ділення>

 $y_6: CT := n-1 <$  завантаження в лічильник CT кількості пиклів>

 $y_8:ADR.RGB:=1.SM$  <завантаження результату віднімання в регістр RGB. Входу адресації ADR мультиплексора MUX надається значення одиниці>

 $y_9$ : T4 := SM[n] <присвоєння знака залишку тригеру T4 >

Якщо T4, то  $M_2$ , інакше

 $y_{10}:T_\Pi:=\Pi\Pi$  <присвоєння ознаки переповнення тригеру  $T_\Pi$  в ЦПК>. Перейти до  $M_7$  (кінець)

 $M_2$   $y_4: RGB.RGC := L(B.C).T3$ .

 $M_3$  Якщо T4, то  $M_4$ , інакше

 $y_7 : SM := B + [-A]_{\scriptscriptstyle A}$ 

 $y_{12}$  : T3.T4 := 0.0 <обнулення тригерів T3, T4 > Перейти до  $M_5$ 

 $M_4$   $y_{11}: SM := B + |A| <$ додавання дільника до залишку>  $y_{12}: T3.T4 := 0.0$ 

 $M_5 y_8 : ADR.RGB := 1.SM$ 

 $y_9: T4 := SM[n]$ 

 $y_{13}: T3 := SM[n]$  <присвоєння тригеру T3 інверсного значення знака суматора — формування цифри частки>

 $y_{14}: CT := CT - 1$  <декремент змісту лічильника>

Якщо  $CT \neq 0$ , то  $M_3$ , інакше  $M_5$ 

 $M_5$   $y_{15} := RGC := L(C).T3$  <зсув вліво змісту регістра RGC і записування останньої молодшої цифри частки>

Якщо  $\overline{B}[n]$ , то  $M_6$ , інакше

 $y_{11} : SM := B + |A|$ 

 $y_8$ : ADR.RGB := 1.SM

 $M_6$  Якщо B[n] = T1, то  $M_7$ . Інакше

 $y_{15} := RGB := L(B.0) < 3$ сув вліво залишку>

 $y_{16}: RGB := T1.R(B) < 3$ сув вправо частки і присвоєння

їй знака діленого>

 $M_7$  Кінець.

Змістовний і закодований графи мікропрограми ділення по-казано на рис. 6.24, 6.25.




Рис. 6.24. Змістовний граф мікропрограми ділення




Рис. 6.25. Закодований і розмічений граф мікропрограми ділення

## 6.5.5. Принципіальна схема модуля операційного блока МОБ5 для мікропрограми ділення

Принципіальна схема модуля МОБ5 (рис. 6.26, 6.27) містить:

- DD1 восьмирозрядний регістр дільника RGA типу ИР35;
- DD2, DD3 двоканальний восьмирозрядний мультиплексор MUX на двох мікросхемах типу КП16;

- *DD*4, *DD*5, *DD*32 мікросхеми логічних елементів ВИКЛЮ-ЧАЛЬНЕ ЧИ типу ЛП5;
- DD6, DD9 восьмирозрядні регістри діленого RGB і RGC типу WP13;
- DD7, DD8 восьмирозрядний суматор SM на двох мікросхемах типу VM6;
  - *DD*10, *DD*11, *DD*26, *DD*27 вісім *JK*-тригерів типу ТВ6;
- *DD*12–*DD*15 чотири мікросхеми логічних елементів HE–I типу ЛА3;
  - *DD*16 дешифратор типу ИД3;
  - *DD*17, *DD*18, *DD*33 мікросхеми інверторів типу ЛН1;
  - DD19, DD29 мікросхеми логічних елементів І типу ЛИ1;
- *DD*20–*DD*22 мікросхеми логічних елементів НЕ–І типу ЛА2;
- DD23, DD25 мікросхеми логічних елементів НЕ–І типу ЛА4;
  - DD24 мікросхема логічних елементів HE–I типу ЛА1;
- DD28 двійковий чотирирозрядний лічильник циклів типу ИЕ10;
- DD30, DD31, DD34 мікросхеми логічних елементів ЧИ типу ЛЛ1.

## 6.5.6. Схема другого рівня керування операційним блоком

Традиційно при проектуванні довільного цифрового обчислювального пристрою керуючий автомат Мілі або Мура розглядається як перший рівень керування. Це справедливо і для керуючих автоматів на основі програмовної логіки.

Сигнали з виходів керуючого автомата ініціюють в операційному блоці виконання деякої множини мікрооперацій. Зазвичай кожний сигнал мікрооперації поступає на вхід відповідного керуючого входу функціонального вузла.

У разі використання сучасних мікросхем середнього рівня інтеграції (регістрів, лічильників, мультиплексорів і т. ін.) для реалізації складних мікропрограм типу множення, ділення та інших операцій проектування ускладнюється. Це зумовлено такими факторами:

- один керуючий сигнал може одночасно поступати на декілька входів однієї мікросхеми;
- один і той самий сигнал мікрооперації може одночасно поступати на входи декількох різних мікросхем;




Рис. 6.26. Принципіальна схема модуля МОБ5




Рис. 6.27. Принципіальна схема модуля МОБ5 (лист 2)

• регістри в серії КР1533 побудовані на *D*-тригерах, що майже виключає можливість записування в них інформації за окремими розрядами, наприклад, знака добутку або знака ділення в старший розряд.

У цьому навчально-методичному посібнику запропоновано використовувати схему другого рівня керування, яка будується в такій послідовності:

- записується таблиця відповідностей між входами керування мікросхем операційного блока і сигналами мікрооперацій  $\varphi_i$ ;
- на основі таблиці відповідності записуються диз'юнкції сигналів мікрооперацій для кожного керуючого входу мікросхем операційного блока;
- на підставі одержаних логічних рівнянь визначається необхідний склад мікросхем і будується схема другого рівня керування.

Відповідність між керуючими входами мікросхем операційного блока МОБ5 наведено в табл. 6.9.

У табл. 6.9 показано керуючі входи мікросхем, на які подаються сигнали мікрооперацій:

- J5-J8 установлення тригерів T5-T8;
- *K5–K*8 обнулення тригерів *T5–T*8;
- S1B, S0B задання режимів універсального регістра RGB (00 зберігання даних, 11 записування даних, 01 і 10 відповідно зсув вправо і вліво);
  - S1C, S0C задання режимів роботи регістра RGC;
  - $\overline{OE}$  дозвіл передачі даних мультиплексору;
- ADR адресує канал мультиплексування: ADR = 0,  $\overline{OE}$  = 0 передаються дані із вхідної шини; ADR = 1,  $\overline{OE}$  = 0 комутуються дані з виходів суматора;
- $\overline{LCT}$  завантаження лічильника числом циклів константою  $0111_{(2)}=7_{(10)}$ ;
  - LA завантаження регістра RGA;
  - КА сприйняття сигналу переповнення;
  - *CD* вхід віднімання лічильника.

Таблиця 6.9. Таблиця відповідності між входами керування мікросхем і сигналами мікрооперацій

		<i>T</i> 5	T	6		<i>T</i> 7		<i>T</i> 8	RGA		GB		GC	MU		CT	2	SM	$T_{II}$
$y_i$	К5	<i>J</i> 5	К6	<i>J</i> 6	К7	<i>J</i> 7	К8	<i>J</i> 8	LA	SIB	SOB	SIC	SOC	ADR	$\overline{OE}$	$\overline{LCT}$	CD	$z_1$	$J_{II}$
$y_1$	$y_1$		$y_1$		$y_1$														
$y_2$		$y_2 \cdot B[8]$								$y_2$	$y_2$			$\bar{y}_2$	$\bar{y}_2$				
$y_3$												$y_3$	$y_3$						
$y_4$										<i>y</i> <sub>4</sub>		$y_4$							
$y_5$						<i>y</i> ₅·3H													
$y_6$																$\overline{y}_6$			
<i>y</i> <sub>7</sub>				<i>y</i> <sub>7</sub>														<i>T</i> 2	
$y_8$										$y_8$	$y_8$			$y_8$	$y_8$				
<i>y</i> 9								$y_9SM[8]$											
$y_{10}$																			$y_{10}$
$y_{11}$			$y_{11}$															<i>T</i> 2	
$y_{12}$					<i>y</i> <sub>12</sub>		<i>y</i> 12												
<i>y</i> <sub>13</sub>						$y_{13}\overline{SM}[8]$													
<i>y</i> <sub>14</sub>																	<i>y</i> <sub>14</sub>		
<i>y</i> <sub>15</sub>										<i>y</i> <sub>15</sub>									
<i>y</i> <sub>16</sub>											$y_{16}$								

На підставі даних табл. 6.9 записується система логічних рівнянь, які є основою для схемної реалізації другого ступеня керування ОБ:

$$J5 = y_{2}B[8]; K5 = y_{1}; ADR = \overline{y}_{2} \vee y_{8}; \\ J6 = y_{7}; K6 = y_{1} \vee y_{11}; \overline{OE} = \overline{y}_{2} \vee \overline{y}_{8}; \\ J7 = y_{5} \cdot 3H \vee y_{13} \cdot \overline{SM}[8]; K7 = y_{1} \vee y_{12}; Z1 = T2; \\ SIB = y_{2} \vee y_{4} \vee y_{8} \vee y_{16}; K8 = y_{1} \vee y_{12}; \overline{LCT} = \overline{y}_{6}; \\ SOB = y_{2} \vee y_{8} \vee y_{16}; LA = y_{1}; \\ SIC = y_{3} \vee y_{4}; KA = y_{10}. \\ SOC = y_{3}; \\ J8 = y_{9} \cdot SM[8];$$

## 6.5.7. Принципіальна схема автомата Мілі для операції ділення

На рис. 6.25 виконано розмічення графу мікропрограми ділення для автомата Мілі. На основі закодованої і розміченої мікропрограми будується граф автомата Мілі для реалізації операції ділення (рис. 6.28).




Рис. 6.28. Граф автомата Мілі для операції ділення

Максимальна кількість станів автомата L=14.

Стани кодуються логічними виразами таким чином:

$$\begin{split} &z_1 = \overline{Q_4} \overline{Q_3} \overline{Q_2} \overline{Q_1}; \ z_5 = \overline{Q_4} Q_3 \overline{Q_2} \overline{Q_1}; \ z_9 = Q_4 \overline{Q_3} \overline{Q_2} \overline{Q_1}; \ z_{13} = Q_4 Q_3 \overline{Q_2} \overline{Q_1}; \\ &z_2 = \overline{Q_4} \overline{Q_3} \overline{Q_2} Q_1; \ z_6 = \overline{Q_4} Q_3 \overline{Q_2} Q_1; \ z_{10} = Q_4 \overline{Q_3} \overline{Q_2} Q_1; \ z_{14} = Q_4 Q_3 \overline{Q_2} Q_1; \\ &z_3 = \overline{Q_4} \overline{Q_3} Q_2 \overline{Q_1}; \ z_7 = \overline{Q_4} Q_3 Q_2 \overline{Q_1}; \ z_{11} = Q_4 \overline{Q_3} Q_2 \overline{Q_1}; \ z_{15} = Q_4 Q_3 Q_2 \overline{Q_1}; \\ &z_4 = \overline{Q_4} \overline{Q_3} Q_2 Q_1; \ z_8 = \overline{Q_4} Q_3 Q_2 Q_1; \ z_{12} = Q_4 \overline{Q_3} Q_2 Q_1; \ z_{16} = Q_4 Q_3 Q_2 Q_1. \end{split}$$

На основі графу автомата Мілі для операції ділення будується пряма структурна таблиця переходів і виходів (табл. 6.10).

Таблиця 6.10. Структурна таблиця автомата Мілі для операції ділення

	$K(z_i)$	-	<i>V</i> (7)	V(7, 7)	V(z, z,)		JK
$z_i$	$K(z_i)$	$z_j$	$K(z_j)$	$X(z_i,z_j)$	$Y(z_i,z_j)$	J	K
$z_1$	0000	$z_1$	0000	$\overline{eta}_3$	-	ı	ı
	0000	$z_2$	0001	$\beta_3$	$\alpha_1$	<i>J</i> 1	ı
$z_2$	0001	$z_3$	0010	1	$\alpha_2$	<i>J</i> 2	<i>K</i> 1
$z_3$	0010	$z_4$	0011	1	$\alpha_3$	<i>J</i> 1	ı
$z_4$	0011	$z_5$	0100	1	$\alpha_4, \alpha_5, \alpha_6$	<i>J</i> 3	K2,K1
$z_5$	0100	$z_6$	0101	1	$\alpha_7$	<i>J</i> 1	ı
$z_6$	0101	<i>Z</i> <sub>7</sub>	0110	1	$\alpha_8, \alpha_9$	<i>J</i> 2	<i>K</i> 1
$z_7$	0110	$z_8$	0111	$x_1$	$lpha_4$	<i>J</i> 1	-
	0110	$z_1$	0000	$\overline{x}_1$	$lpha_{10}$	-	K3,K2

_	V(-)	_	V(=)	V(= =)	V(= =)		JK
$z_i$	$K(z_i)$	$z_j$	$K(z_j)$	$X(z_i,z_j)$	$Y(z_i,z_j)$	J	K
$z_8$	0111	<i>Z</i> 9	1000	$x_1$	$\alpha_{11}, \alpha_{12}$	<i>J</i> 4	K3,K2,K1
	0111	<i>Z</i> 9	1000	$\overline{x}_1$	$\alpha_7, \alpha_{12}$	<i>J</i> 4	K3,K2,K1
$z_9$	1000	$z_{10}$	1001	1	$\alpha_8, \alpha_9$	<i>J</i> 1	-
					$\alpha_{13}, \alpha_{14}$		
z <sub>10</sub>	1001	$z_{11}$	1010	$\overline{x}_2$	$lpha_{15}$	<i>J</i> 2	<i>K</i> 1
	1001	<i>Z</i> 9	1000	$x_1 \cdot x_2$	$\alpha_{11}, \alpha_{12}$	-	<i>K</i> 1
	1001	<i>Z</i> 9	1000	$\overline{x}_1$	$\alpha_7, \alpha_{12}$	-	<i>K</i> 1
z <sub>11</sub>	1010	$z_{12}$	1011	$x_3$	$\alpha_{11}$	<i>J</i> 1	-
		$z_{13}$	1100	$\overline{x}_3$	-	J3	K2
z <sub>12</sub>	1011	$z_{13}$	1100	1	$lpha_8$	J3	K2,K1
z <sub>13</sub>	1100	z <sub>14</sub>	1101	$\overline{x}_4$	$lpha_{15}$	<i>J</i> 1	
	1100	$z_1$	0000	$x_4$	-	-	K4,K3
z <sub>14</sub>	1101	$z_1$	0000	1	$\alpha_{16}$	-	K4,K3,K1

За даними структурної табл. 6.10 записуємо системи логічних рівнянь:

• для функцій збудження:

$$\begin{split} J1 &= z_1 \beta_4 \vee z_{11} x_3 \vee z_{13} \overline{x}_4 \vee z_3 \vee z_5 \vee z_7 \vee z_9; \ K1 &= z_2 \vee z_4 \vee z_6 \vee z_8 \vee z_{10}; \\ J2 &= z_2 \vee z_6 \vee z_{10} \overline{x}_2; & K2 &= z_4 \vee z_7 \overline{x}_1 \vee z_8 \vee z_{11} \overline{x}_3 \vee z_{12}; \\ J3 &= z_4 \vee z_{12} \vee z_{11} \overline{x}_3; & K3 &= z_7 \overline{x}_1 \vee z_8 \vee z_{13} \overline{x}_4 \vee z_{14}; \\ J4 &= z_8; & K4 &= z_{13} x_4 \vee z_{14}. \end{split}$$

• для вихідних сигналів:

$$\begin{split} &\alpha_1 = z_1 \beta_4; \quad \alpha_2 = z_2; \quad \alpha_3 = z_3; \quad \alpha_4 = z_4 \vee z_7 x_1; \quad \alpha_5 = z_4; \quad \alpha_6 = z_4; \\ &\alpha_7 = z_5 \vee z_8 \overline{x}_1 \vee z_{10} x_1; \quad \alpha_8 = z_6 \vee z_9 \vee z_{12}; \quad \alpha_9 = z_6 \vee z_9; \quad \alpha_{10} = z_7 \overline{x}_1; \\ &\alpha_{11} = z_8 x_1 \vee z_{10} x_2 x_1 \vee z_{11} x_3; \quad \alpha_{12} = z_8 x_1 \vee z_{10} x_2 \vee z_{10} \overline{x}_1; \\ &\alpha_{13} = z_9; \quad \alpha_{14} = z_9; \quad \alpha_{15} = z_{13} \overline{x}_4. \end{split}$$

На основі одержаних систем рівнянь будується логічна схема автомата Мілі для операції ділення (рис. 6.29).




Рис. 6.29. Принципіальна схема модуля МКБ5

Пристрій АЛП5 реалізується на основі синхронного принципу керування, за якого:

- $\bullet$  тривалість машинного такту  $T_C$  для всіх мікрокоманд, поданих операторними вершинами мікропрограми ділення, постійна;
- усі мікрооперації поділяються на дві групи: короткі (приймання і пересилання операндів, зсуви, мультиплексування та ін.) і довгі (додавання або віднімання дільника від діленого);
- тривалість машинного такту  $T_C$  обирається з умови виконання за один такт довгої мікрооперації;
- $\bullet$  тривалість синхросигналу  $t_{CC}$  обирається з умови виконання коротких мікрооперацій;
- тривалість машинного такту пов'язана з тривалістю синхросигналу співвідношенням  $T_C = (2...3)t_{CC}$  .

Уся множина операторних вершин мікропрограми ділення (див. рис. 6. 24) послідовно розбивається на групи  $K_1$ ,  $K_2$ , ...,  $K_7$  з певною кількістю операторів з однаковими ймовірностями звернення  $P_1$ ,  $P_2$ , ...,  $P_7$ . Групи K4 і K5 виконуються в циклі n-1=7 раз.

3 урахуванням цього можна записати:

 $K_1$ =6 (оператори 2, 3, 4, 5, 6, 7),  $P_1$ =1;

 $K_2$ =1 (оператор 1),  $P_2$ =0,9;

 $K_3 = 14$  (оператори 12, 14),  $P_3 = 0.5$ ;

 $K_4$ =14 (оператори 13, 14),  $P_4$ =0,5;

 $K_5$ =1 (оператор 16),  $P_5$ =1;

 $K_6$ =2 (оператори 18, 19),  $P_6$ =0,5;

 $K_7$ =2 (оператори 21, 22),  $P_7$ =0,5;

 $K_8 = 1$  (оператор 9), ймовірність переповнення приймається малою  $P_8 = 0,1$ .

Тривалість  $t_{CC}$  синхросигналу визначається двома складовими:

$$t_{CC}=t_y+t_{MO}$$

де  $t_{\text{кер}} \leq 5t_P$  — максимальний час формування керуючих сигналів,  $t_P \approx \! 10$  нс — середня затримка поширення сигналу в логічних елементах,  $t_{\text{мо}} \leq 30$  нс — максимальний час виконання короткої мікрооперації в операційному блоці. З урахуванням цих даних запишемо:

$$t_{CC} = 5t_P + 30 = 50 + 30 = 80 \text{ HC};$$
  
 $T_C = 2 t_{CC} = 2.80 = 160 \text{ Hc}.$ 

Тривалість виконання мікропрограми ділення  $T_C$ =24 $T_C$ =24·160 нс  $\approx$  3,86 мкс.

#### СПИСОК ЛІТЕРАТУРИ

- 1. *Алексенко А. Г.*, *Шагурин И. И.* Микросхемотехника: Учеб. пособие для вузов. –М.: Радио и связь, 1990, 496 с.
- 2. *Угрюмов Е. П.* Цифровая схемотехника: Учеб. пособие СПб.: БХВ Петербург, 2001. 528 с.
- 3. *Бабич М. П., Жуков І. А.* Комп'ютерна схемотехніка. Навч. посібник. К.: НАУ, 2002. 508 с.
- 4. *Азаров О. Д., Байко В. В., Обертнох М. Р.* Комп'ютерна електроніка. Ч. ІІ. Елементи цифрових схем: Навч. посібник / Під ред. О. Д. Азарова. Вінниця: ВДТУ, 2002. 170 с.
- 5. *Кулик М. С., Полухін А. В.* Методичні вказівки з курсового проектування. К.: НАУ, 2002. 34 с.
- 6. Прикладная теория цифровых автоматов / К. Г. Самофалов, А. М. Романкевич, В. Н. Валуйский и др. К.: Вища шк., 1987. 375 с.
- 7. Самофалов К. Г., Корнейчук В. И., Тарасенко В. П. Цифровые ЭВМ: Теория и проектирование / Под общ. ред. К. Г. Самофалова. 3-е изд., перераб. и доп. К.: Вища шк., 1989. 424 с.
- 8. *Соломатин Н. М.* Логические элементы ЭВМ: Практ. пособие для вузов. 2-е изд., перераб. и доп. М.: Высш. шк., 1990.  $160~\rm c.$
- 9. *Схемотехника* ЭВМ: Учебник / Под ред. Г. Н. Соловьева. М.: Высш. шк., 1985. 391 с.
- 10. *Угрюмов Е. П.* Проектирование элементов и узлов ЭВМ: Учеб. пособие М.: Высш. шк., 1987. 318 с.
- 11. *Нефедов А. В.* Интегральные микросхемы и их зарубежные аналоги: Справ. Т.3. М.: КУбК-а, 1997. 544 с.
- 12. *Логические* ИС КР1533, КР1554: Справ. В 2-х частях / И. И. Петровский, А. В. Прибыльский, А. А. Троян, В. С. Чувелев. М.: Бином, 1993. 496 с.
- 13. *Логические* основы и схемотехника цифровых ЭВМ: Практикум. / В. И. Жабин, В. В. Ткаченко, А. А. Зайцев, Р. Л. Антонов К.: BEK+, 1999. 128 с.
- 14. ГОСТ 2.743–91. ЕСКД. Обозначения условные графические в схемах. Элементы цифровой техники. Введ. 01.01.93.
- 15. ГОСТ 2.743–91. ЕСКД. Правила выполнения электрических схем цифровой вычислительной техники. Введ. 01.01.82.

#### Додатки

Зразок оформлення титульного аркуша пояснювальної записки

# Національний авіаційний університет Кафедра обчислювальної техніки

# КУРСОВИЙ ПРОЕКТ (пояснювальна записка)

з дисципліни «Комп'ютерна схемотехніка»

Тема: Спеціалізований арифметико-логічний пристрій

Виконав студент 301 групи факультету комп'ютерних технологій Петренко П.П.

Керівник канд. техн. наук, доц. Бабич М.П.

### Зразок оформлення реферату

Пояснювальна записка до курсового проекту (роботи) «Арифметико-логічний пристрій (операція множення)», 28 с, 8 рисунків, 6 таблиць, 3 додатки, 14 літературних джерел.

Об'єкт проектування – спеціалізований арифметико-логічний пристрій (АЛП) для виконання мікропрограми множення.

Мета проектування – розроблення АЛП на сучасних мікросхемах для швидкодіючих комп'ютерів.

Метод проектування – подання АЛП композицією операційного та керуючого блоків.

Операційний блок АЛП проектується на основі вибраного і обгрунтованого алгоритму операції множення і розробленої змістовної мікропрограми множення.

Керуючий блок АЛП проектується на основі автомата Мілі. На етапі абстрактного синтезу розроблюється граф автомата. На етапі структурного синтезу кодуються стани пам'яті, будується структурна таблиця переходів, з якої одержують системи логічних рівнянь для функцій збудження входів тригерів пам'яті і вихідних сигналів мікрооперацій.

Принципіальні схеми операційного і керуючого блоків АЛП будуються на мікросхемах ТТЛШ серії КР1533 і 1531.

Виконані розрахунки основних параметрів АЛП підтверджують високу ефективність розробленого пристрою.

Результати курсового проектування рекомендується використовувати в наукових дослідженнях кафедри і в навчальному процесі.

Прогнозні припущення щодо розвитку об'єкта проектування – у структурах швидкодіючих комп'ютерів.

АЛП, АЛГОРИТМ, МІКРОПРОГРАМА, ГРАФ, ФУНКЦІЇ ЗБУДЖЕННЯ, МІКРОСХЕМИ ТТЛІШ

3м	Лит	№ докум.	Підпис	Дата	HAV 03 15 41 (	000Д			
Вик	онав	Петренко П.П.				Літера	Лист	Листів	
Кер	івник	Іваненко І.І.			$A \! \! \! \! \! \! \! \! \! \! \! \! \! \! \! \! \! \! \!$	КП	1		
Пер	ревірив						IAV AVI	r IIT	
H.ĸ	онтр.				Peфepam         HAV ΦΚΤ IIT           301         091501				
Зав	.каф.	Сидоренко С.С				-	001 091	301	

## Зразок оформлення опису альбому

№ екз.	Формат	Позначення	Найменування		Кількість аркушів	№ примір.	Примітки
1			Документація загальн	<u>ıa</u>			
2							
3			Розроблена по новом	У			
4							
5	A4	НАУ 03 15 41 000 Д	АЛП1. Реферат		1		
6							
7	A4	HAY 03 15 41 002 T3	АЛП1. Технічне завдан	- RHH	2		
8							
9	A4	НАУ 03 15 41 003 ПЗ	АЛП1. Пояснювальна заг	тиска	17		
10							
11	A4	HAY 03 15 41 004 E2	АЛП1. Схема електрич	на	1		
12			функціональна				
13							
14	A4	НАУ 03 15 41 005 ГМ	АЛП1. Графи мікропрог	рами	1		
15			The Part of Pa				
16	A4	HAY 03 15 41 006 E3	АЛП1. Схема електрич	на	2		
17			принципіальна				
18							
19	A4	НАУ 03 15 41 007 ПЕ	АЛП1. Перелік елемен	тів	1		
20							
21							
22							
23							
24							
25							
$\square$			HAY 03 15 41 00	)1 <i>OT</i>			
	Лит	№ докум. Підпис Дата	11/13/05/15/41/00				
_	онав	Петренко П.П.		Літера		cm	Листів
	івник евірив	Іваненко І.І.	АЛП1	КП	•	1	$\Box$
_	евірив онтр.	<del>                                     </del>	Опис альбому		НАУ		
	каф.	Сидоренко С.С.			301	091	301

#### Зразок оформлення завдання на курсове проектування

#### 1. НАЗВА ТЕМИ ПРОЕКТУ (РОБОТИ). ОБЛАСТЬ ВИКОРИСТАННЯ

Назва теми курсового проекту (роботи): Спеціалізований арифметикологічний пристрій (АЛП) для виконання операції додавання.

Область використання АЛП – в складі бортового обчислювача зі спрощеною системою команд для вирішення пілотажно-навігаційних задач і автоматичного контролю роботи авіаційних агрегатів.

#### 2. ПІДСТАВА ДЛЯ РОЗРОБКИ

- 2.1. Підставою для розробки АЛП служить технічне завдання на курсовий проект (роботу) з дисциплін «Комп'ютерна схемотехніка» («Схемотехніка ЕОМ») згідно навчального плану.
- 2.2. Варіант технічного завдання задається таблицею, в якій номер рядка (варіанта) співпадає з номером студента у списку академгрупи.

#### 3. МЕТА ПРОЕКТУ (РОБОТИ)

- 3.1. Мета проекту (роботи) отримання нових теоретичних знань і практичних навиків в області цифрової схемотехніки і закріплення методології проектування спеціалізованих АЛІТ.
- 3.2. Проект (робота) повинен виконуватись на основі сучасних інтегральних мікросхем із додержанням вимог діючих державних стандартів.

#### 4. ПОЧАТКОВІ ДАНІ

- 4.1. Арифметична операція додавання чисел в доповняльних кодах.
- 4.2. Розрядність вхідних операндів 16 біт.
- 4.3. Код вхідних операндів доповняльний.
- 4.4. Тип суматора паралельний комбінаційний.

#### 5. ТЕХНІЧНІ ВИМОГИ

- Структура АЛП із закріпленими мікроопераціями.
- 5.2. Склад АЛП композиція операційного і керуючого блоків.
- 5.3. Тип керуючого блока автомат Мура з пам'яттю на *RS*-тригерах.
- 5.4. Елементна база мікросхеми ТТЛШ серій КР1533, КР1531.
- 5.5. Час виконання операції (швидкодія) не більше 100 нс.
- 5.6. Споживана потужність не більше 5 Вт.
- 5.7. Середнє нароблення на відмову не менше 25000 год.

$\vdash$					HAY 03 15 41 (	002 T3				
Зм	Лит	№ докум.	Підпис	Дата						
Вик	сонав	Петренко П.П.				Літера	Лист	Листів		
Кер	івник	Іваненко І.І.			АЛП1	<u>КП</u> 1				
_	евірив				АЛП 1 Технічне завдання	НАУ ФКТ ІІТ				
-	онтр.				1 exitt the 3000 units		1501			
Зав	.каф.	Сидоренко С.С.								

### 6. УМОВИ ЕКСПЛУАТАЦІЇ

6.1. Стійкість при кліматичних впливах.

Кліматичні впливи по ГОСТ 18725–88, в тому числі:

- максимальна допустима вологість при 25ЕС 80 %;
- зміни температури середовища від мінус 60ЕС до плюс 85ЕС;
- атмосферний тиск від 84 до 106 кПа.
- 6.2. Стійкість при механічних впливах.

Механічні впливи по ГОСТ 18725–88, в тому числі лінійне прискорення  $5000 \text{ м/c}^2 (500 \text{ g})$ .

6.3. Характеристики надійності мікросхем серії КР1533.

Нароблення мікросхем на відмову – 5000 год, в полегшеному режимі – 60000 год. Інтенсивність відмов – не більше  $0.9 \cong 10^{-4}$  год<sup>-1</sup>.

При виготовленні схеми АЛП повинні забезпечуватися правила безпеки, охорони праці і навколишнього середовища згідно з діючими стандартами.

#### 7. ЕТАПИ ПРОЕКТУВАННЯ

- 7.1. Узгодження технічного завдання з керівником проекту (роботи).
- 7.2. Вивчення науково-технічної літератури по темі курсового проекту (роботи).
  - 7.3. Розробка алгоритму заданої операції і функціональної схеми АЛП.
- 7.4. Написання мікропрограми операції і розробка принципіальної схеми операційного блока.
- 7.5. Структурний синтез керуючого автомата і побудова його принципіальної схеми.
- 7.6. Виконання розрахунків технічних характеристик АЛП (вартості, швидкодії, споживаної потужності, середньої наробітки на відмову).
  - 7.7. Оформлення текстових і графічних матеріалів проекту (роботи).
  - 7.8. Захист курсового проекту (роботи).

## 8. ПЕРЕЛІК ТЕКСТОВОЇ І ГРАФІЧНОЇ ДОКУМЕНТАЦІЇ

- 8.1. Реферат.
- 8.2. Опис альбома.
- 8.3. Технічне завдання.
- 8.4. Пояснювальна записка.
- 8.5. АЛП. Схема електрична функціональна.
- 8.6. АЛП. Графи мікропрограми.
- 8.7. Операційний блок. Схема електрична принципіальна.
- 8.8. Керуючий блок. Схема електрична принципіальна.
- 8.9. АЛП. Перелік елементів.

						Лис
					HAV 03 15 41 002 T3	2
3м	Лит	№ докум.	Підпис	Дата		-

## Приклад оформлення змісту пояснювальної записки

### 3MICT

#### ВСТУП

- 1. АНАЛІЗ АРИФМЕТИКО-ЛОГІЧНИХ ПРИСТРОЇВ
- 1.1. Поняття архітектури і структури комп'ютерів
- 1.2. Основи побудови арифметико-логічних пристроїв
- 1.2.1. Принцип мікропрограмного керування
- 1.2.2. Операційний та керуючий блоки
- 1.2.3. Класифікація арифметико-логічних пристроїв
- 1.2.4. Узагальнена структура арифметико-логічних пристроїв
- 1.3. Типові функціональні вузли комп'ютерів
- 1.4. Етапи логічного проектування функціональних вузлів комп'ютерів
- 1.5. Синтез заданого функціонального вузла (комбінаційного суматора)
- 2. ПРОЕКТУВАННЯ СПЕЦІАЛІЗОВАНОГО АРИФМЕТИКО--ЛОГІЧНОГО ПРИСТРОЮ
  - 2.1. Мікропрограми операцій та їх графи
  - 2.2. Побудова функціональної схеми арифметико-логічного пристрою
  - 2.3. Структурний синтез автомата Мура
- 3. ВИБІР ЕЛЕМЕНТНОЇ БАЗИ І ПОБУДОВА ПРИНЦИПІАЛЬНОЇ СХЕМИ АЛП
  - 3.1. Характеристика сучасної елементної бази
- 3.2. Вибір інтегральних мікросхем для побудови принципіальної схеми арифметико-логічного пристрою
- 3.3. Розрахунок споживаної потужності, швидкодії і вартості арифметико-логічного пристрою

ВИСНОВКИ СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ ДОДАТКИ

					НАУ 03 15 41 003 ПЗ						
Зм	Лит	№ докум.	Підпис	Дата							
Вик	онав	Петренко П.П.				Літера	Лист	Листів			
Кер	івник	Іваненко І.І.			A J I I I 1	КП	1				
Пер	евірив					И	АУ ФКТ	· IIT			
Н.к	онтр.				Пояснювальна записка	301 091501					
Зав	.каф.	Сидоренко С.С.				301 091301					

Таблиця Ж.1. Основні стандарти виконання схем

Шифр	Найменування стандарту
2.701–76	ЕСКД. Схемы. Виды и типы. Общие требования к
2.701-70	выполнению
2.702-75	ЕСКД. Правила выполнения электрических схем
2.708–91	ЕСКД. Правила выполнения электрических схем
2.700-91	цифровой вычислительной техники
2.710-81	ЕСКД. Обозначения буквенно-цифровые в элект-
2.710-01	рических схемах
2.743–91	ЕСКД. Обозначения условные графические в
2.745-91	схемах. Элементы цифровой техники
	ЕСКД. Обозначения условные графические в
2.747–68	схемах. Размеры условных графических обозна-
	чений
	ЕСКД. Обозначения условные графические в
2.751–73	схемах. Электрические связи, провода, кабели,
	шины
3212–95	ДСТУ. Мікросхеми інтегровані. Класифікація та
3212 33	система умовних позначень
	ДСТУ. Мікросхеми інтегровані. Терміни, визна-
2383–94	чення та літерні позначення електричних параме-
	трів
2938–94	ДСТУ. Системи оброблення інформації. Основні
2,50 ).	поняття, терміни та визначення
2399–94	ДСТУ. Системи оброблення інформації. Логічні
2377 71	пристрої, схеми, сигнали
2533–94	ДСТУ. Системи оброблення інформації. Арифме-
2555 71	тичні та логічні операції

Таблиця К.1. Позначення функцій елементів

Найменування	Позна-	Найменування	Позна-
Інверсія, повторювання	1	Генератор імпульсів	GN
Диз'юнкція	1	Шина	BUS, B
Кон'юнкція	&	Пристрій	DEV
ВИКЛЮЧАЛЬНЕ ЧИ	=1	Арифметико-логічний	
Непарність	2K+1	пристрій	ALU
Парність	2К	Буфер	BUF
«п і тільки п»	=n	Обчислювач	CP
Монтажне ЧИ	&�	Секція обчислювача	CPS
Монтажне I	1♦	Обчислювальний пристрій	CPU
Тригер	T	Дільник	DIV
Двоступінчастий тригер	TT	Демодулятор	DM
Регістр	RG	Дисплей	DPY
Регістр зсуву на <i>п</i> розрядів	SRGn	Інтерфейс програмовний	
Суматор	SM	периферійний	PPI
Лічильник	CT	Компаратор	COMP
Шифратор	CD	Мікропроцесор	MPU
Дешифратор	DC	Модулятор	MOD
Мультиплексор	MUX	Пам'ять	M
Демультиплексор	DMX	Головна пам'ять	MM
Ключ	SW	Постійна пам'ять	ROM
Помножувач	MPL	Оперативна пам'ять	RAM
Підсилювач	$\triangleright$	Програмовний ПЗП	PROM
Елемент затримки	DEL	Програмовна логічна	
Стабілізатор напруги	STU	матриця	PLM
Стабілізатор струму	STI	Перетворювач	X/Y
Набір:		Цифро-аналоговий	
резисторів	* <i>R</i>	перетворювач	DAC
конденсаторів	*C	Аналого-цифровий	
індуктивностей	*L	перетворювач	ADC
діодів	*D	Процесор	P
транзисторів	*T	Секція процесора	PS
Елемент пороговий		Пам'ять «first in, first out»	FIFO

Таблиця Л.1. Позначення основних міток виводів

Найменування	Позна-	Найменування	Позна-
•	чення		чення
Адреса	ADR, A	Дані:	D
Біт:	T 00 D	вхідні	DIN
молодший	LSB	вихідні	DOUT
старший	MSB	послідовні	$D \rightarrow$
Введення інформації	I	Для пам'яті допускається:	
Вхід прямої лічби	+1	вхідна інформація	D
зворотної лічби	-1	вихідна інформація	Q
Лічильний вхід	T	Завантаження (дозвіл	
Входи компаратора:		паралельного запису)	LD
більше	>	Затримка	DEL
менше	<	Затримка подвійна	DD
дорівнює	=	Команда записування	WR
Вибір (селекція)	SEL	Запитання	REQ, RQ
Вибір адреси:		Знак	SI
стовпчика	CAS	Команда	INC
рядка	RAS	Квітування	AK
Вибір кристала, доступ		Код	CODE
до пам'яті	CS	Кінець	END
Вивід інформації	CS O	Очікування	WAIT
Вивід двонаправлений	$\leftrightarrow$	Зупинка	STOP
Вивід вільний	<>	Помилка	ER
Вихід колектора		Передача	TX
<i>p-n-р</i> транзистора	$\Diamond$	Перенесення:	
Вивід колектора		на вході	CI
<i>n-р-n</i> транзистора	$\Diamond$	на виході	CO
Вихід з трьома станами	$\nabla$	Утворення перенесення	CG
Виходи компаратора:		Поширення перенесення	CP
більше	>	Переповнення	OF
менше	<	Підтвердження приймання	ACK
дорівнює	=	Переривання	INT
Синхронізація	SYN	Підтвердження	
Читання	RD	переривання	INTA
Такт	CLK	Програмовне переривання	PCI
Керування	C	Приймання	RX
Умова	CC	Дозвіл	EN
Установлення в «1»	S	Дозвіл третього стану	EZ
Парність	EVEN	Обнулення	R
Групування вхідних даних	1	Зсув вправо	$\rightarrow n$
Групування вихідних даних	[	Зсув вліво	n←

## Варіанти завдань на домашню роботу

Завдання. Побудувати комбінаційну схему для заданої функції  $F_i$  та розрахувати її вартість (кількість мікросхем), середню потужність та швидкодію.

Номер варіанта (функції) визначати за останньою цифрою залікової книжки.

Таблиця М.1. Варіанти завдань для виконання домашніх робіт

$X_1$	$X_2$	$X_3$	$X_4$	$F_0$	$F_1$	$F_2$	$F_3$	$F_4$	$F_5$	$F_6$	$F_7$	$F_8$	$F_9$
0	0	0	0	1	1	0	0	1	0	1	1	1	0
0	0	0	1	0	0	0	1	0	0	1	0	1	1
0	0	1	0	1	1	1	1	1	1	1	1	1	0
0	0	1	1	0	0	1	0	1	1	0	1	0	1
0	1	0	0	0	1	0	0	0	1	1	0	0	0
0	1	0	1	1	1	0	1	1	1	0	1	1	0
0	1	1	0	1	0	0	1	1	1	1	0	1	1
0	1	1	1	1	1	1	1	0	0	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	0	0	1	0	0	0	0	0	0	1
1	0	1	0	1	1	1	0	1	0	1	0	1	0
1	0	1	1	0	0	0	1	1	0	0	1	1	1
1	1	0	0	1	0	0	1	1	1	0	1	0	0
1	1	0	1	1	1	1	1	1	1	1	1	0	1
1	1	1	0	0	1	1	0	0	1	1	0	1	1
1	1	1	1	1	1	1	1	0	1	0	0	0	0

## Варіанти завдань на контрольну роботу

Номер варіанта визначати за номером студента у списку групи.

## Завдання 1. Виконання арифметичних і логічних операцій

Таблиця Н.1. Варіанти вхідних даних до завдання 1

1 4031		пти вхідпих де			
No	Опер	анди	Код виконал тичної с	ння арифме- операції	Логічна
п/п	A	В	+	<u> </u>	операція
1	+0101	-0111	ОК	МДК	$A \lor B$
2	+1001	+1110	ДК	МОК	$A \wedge B$
3	+1100	-1100	МОК	ОК	$A \oplus B$
4	+0110	+1100	ОК	МДК	$\overline{A} \vee B$
5	-0111	+1011	МДК	ДК	$A \vee \overline{B}$
6	-1000	+1001	ДК	ОК	$\overline{A} \wedge B$
7	-1001	-1000	ОК	ДК	$A \wedge \overline{B}$
8	-1110	-0101	ДК	МОК	$\overline{A} \oplus B$
9	+1011	+1010	ОК	МДК	$A \oplus \overline{B}$
10	+1100	+0111	МДК	ОК	$\overline{A \vee B}$
11	+0011	-1110	ОК	ДК	$\overline{A \wedge B}$
12	+0100	-0110	ДК	МОК	$\overline{A \oplus B}$
13	-0101	-0100	ОК	МДК	$\overline{A} \vee \overline{B}$
14	-0110	+0101	МОК	ОК	$\overline{A} \wedge \overline{B}$
15	-1110	+0011	МДК	ДК	$\overline{A} \oplus \overline{B}$
16	-0111	+1100	ДК	МОК	$A \lor B$
17	+1010	-1000	МОК	ДК	$A \wedge B$
18	+0101	-1110	ДК	МОК	$A \oplus B$
19	-1000	+1011	ОК	МДК	$\overline{A} \vee B$
20	-1001	+0110	МДК	ОК	$A \vee \overline{B}$
21	+1011	+0101	МОК	ДК	$\overline{A} \wedge B$
22	+0110	-1100	МДК	ОК	$A \wedge \overline{B}$
23	-1100	+1001	ОК	МОК	$\overline{A} \oplus B$
24	-1110	+0101	МОК	ДК	$A \oplus \overline{B}$
25	+0111	-0101	МДК	ОК	$\overline{A \vee B}$

Примітка. ОК – обернений код;

МОК – модифікований обернений код;

ДК – доповняльний код;

МДК – модифікований доповняльний код.

# Продовження додатка Н

# Завдання 2. Мінімізація та спрощення логічних виразів

Таблиця Н.2. Варіанти логічних виразів

№	Логічний вираз для	Логічний вираз для мінімізації
п/п	спрощення	_
1	$L = \overline{\overline{X}_1} \overline{\overline{X}_2} \vee X_3 \vee X_1$	$F = \overline{X}_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee X_1 X_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 X_3 \overline{X}_4 \vee X_1 X_2 X_3 \overline{X}_4 \vee$
		$\vee \overline{X}_1 \overline{X}_2 \overline{X}_3 X_4 \vee \overline{X}_1 X_2 \overline{X}_3 X_4 \vee \overline{X}_1 \overline{X}_2 X_3 X_4 \vee X_1 X_2 X_3 X_4$
2	$L = X_1 X_3 \vee X_1 \overline{X}_2 \vee X_2 X_1 \vee$	F=0\sqrt{3}\qquad 4\sqrt{8}\sqrt{1}\sqrt{12}\qquad 13\qquad 15
	$\vee X_1 \overline{X}_3 \vee X_2 \overline{X}_2$	F=0\\00003\\4\\00011\\12\\13\\13
3	$L = \overline{X_2 \overline{X_3} \vee X_3} \vee X_1$	$F = \overline{X}_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 X_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 X_3 \overline{X}_4 \vee X_1 X_2 X_3 \overline{X}_4 \vee$
		$\vee \overline{X}_1 \overline{X}_2 \overline{X}_3 X_4 \vee X_1 X_2 \overline{X}_3 X_4 \vee \overline{X}_1 \overline{X}_2 X_3 X_4 \vee X_1 X_2 X_3 X_4$
4	$L = X_3 X_2 \vee X_3 \overline{X}_2 \vee \overline{\overline{X}_1 \vee \overline{X_1 \vee X_2}}$	F=0\langle4\langle7\langle8\langle11\langle12\langle13\langle15
5	$L = X_3 X_2 \vee X_1 (X_1 \vee X_2) \vee \overline{X}_3 X_2$	$F = X_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 X_2 \overline{X}_3 \overline{X}_4 \vee X_1 \overline{X}_2 X_3 \overline{X}_4 \vee \overline{X}_1 X_2 X_3 \overline{X}_4 \vee$
		$\vee \overline{X}_1 \overline{X}_2 X_3 X_4 \vee X_1 \overline{X}_2 X_3 X_4 \vee \overline{X}_1 X_2 X_3 X_4 \vee X_1 \overline{X}_2 \overline{X}_3 X_4$
6	$L = (X_1 \vee X_2)(X_1 \vee X_3) \vee X_2 \overline{X}_3$	F=1\2\6\9\10\12\13\14
7	$L = X_3 X_2 \vee X_3 \overline{X}_2 \vee X_1 X_3$	$F = X_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee X_1 \overline{X}_2 X_3 \overline{X}_4 \vee \overline{X}_1 X_2 X_3 \overline{X}_4 \vee X_1 \overline{X}_2 \overline{X}_3 X_4 \vee$
		$\vee \overline{X}_1 X_2 \overline{X}_3 X_4 \vee \overline{X}_1 \overline{X}_2 X_3 X_4 \vee X_1 \overline{X}_2 X_3 X_4 \vee \overline{X}_1 X_2 X_3 X_4$
8	$L = X_1 X_3 \vee X_1 \overline{X}_3 \vee \overline{\overline{X}_2 \vee \overline{X}_2 \vee X_3}$	F=2\sigma3\sigma4\sigma6\sigma10\sigma11\sigma14\sigma15
9	$L = X_1 X_2 \vee X_3 \vee X_1 \vee X_1 (X_2 \vee X_3)$	$F = \overline{X}_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee X_1 X_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 X_3 \overline{X}_4 \vee X_1 X_2 X_3 \overline{X}_4 \vee$
		$\vee \overline{X}_1 X_2 \overline{X}_3 X_4 \vee X_1 X_2 \overline{X}_3 X_4 \vee \overline{X}_1 \overline{X}_2 X_3 X_4 \vee X_1 X_2 X_3 X_4$
10	$L = \overline{X}_2 X_3 \vee (X_1 \vee X_2)(X_1 \vee X_3)$	F=2\sigma3\sigma5\sigma7\sigma8\sigma10\sigma11\sigma15
11	$L = (X_3 X_1 \vee X_1)(X_1 \vee X_2)$	$F = X_1 X_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 X_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 X_3 \overline{X}_4 \vee X_1 X_2 X_3 \overline{X}_4 \vee$
		$\vee \overline{X}_1 \overline{X}_2 \overline{X}_3 X_4 \vee X_1 X_2 \overline{X}_3 X_4 \vee \overline{X}_1 \overline{X}_2 X_3 X_4 \vee X_1 X_2 X_3 X_4$
12	$L = \overline{\overline{X}_1 \overline{X}_2 \vee \overline{X}_1 \overline{X}_3}$	F=2\sigma3\sigma6\sigma7\sigma9\sigma1\sigma14\sigma15

## Закінчення таблиці Н.2

$N_{\overline{0}}$	Логічний вираз для	Логічний вираз для мінімізації
П/П	спрощення	этогт пин вириз для минилэнци
13	$L = (X_2 \vee X_3) \overline{(X_1 \vee X_2)(X_1 \vee X_3)}$	$F = X_{1}\bar{X}_{2}\bar{X}_{3}\bar{X}_{4} \lor \bar{X}_{1}\bar{X}_{2}X_{3}\bar{X}_{4} \lor X_{1}\bar{X}_{2}X_{3}\bar{X}_{4} \lor \bar{X}_{1}X_{2}X_{3}\bar{X}_{4} \lor$
		$\lor X_1 X_2 \overline{X}_3 X_4 \lor \overline{X}_1 \overline{X}_2 X_3 X_4 \lor \overline{X}_1 X_2 X_3 X_4 \lor X_1 X_2 X_3 X_4$
14	$L = (\overline{X}_2 \vee X_1) \overline{(X_3 \vee X_2)(X_3 \vee X_1)}$	F=0\ldot4\ldot5\ldot6\ldot7\ldot8\ldot10\ldot11
15	$L = X_1 X_3 \vee X_2 X_3 \vee X_2 \overline{X}_3$	$F = \overline{X}_1 X_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 X_3 \overline{X}_4 \vee X_1 \overline{X}_2 X_3 \overline{X}_4 \vee X_1 X_2 X_3 \overline{X}_4 \vee$
		$\vee \overline{X}_1 \overline{X}_2 \overline{X}_3 X_4 \vee \overline{X}_1 X_2 \overline{X}_3 X_4 \vee X_1 X_2 \overline{X}_3 X_4 \vee X_1 \overline{X}_2 X_3 X_4$
16	$L = (X_1 X_2 \vee X_1)(X_1 \vee X_3)$	F=0\1\4\5\9\1\1\13\14
17	$L = X_1 X_2 \vee X_1 \overline{X}_2 \vee X_1 X_3$	$F = \overline{X}_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 X_2 \overline{X}_3 \overline{X}_4 \vee X_1 \overline{X}_2 X_3 \overline{X}_4 \vee \overline{X}_1 X_2 X_3 \overline{X}_4 \vee$
		$\lor X_{\!\scriptscriptstyle 1} \overline{X}_{\!\scriptscriptstyle 2} \overline{X}_{\!\scriptscriptstyle 3} X_{\!\scriptscriptstyle 4} \lor \overline{X}_{\!\scriptscriptstyle 1} X_{\!\scriptscriptstyle 2} \overline{X}_{\!\scriptscriptstyle 3} X_{\!\scriptscriptstyle 4} \lor X_{\!\scriptscriptstyle 1} \overline{X}_{\!\scriptscriptstyle 2} X_{\!\scriptscriptstyle 3} X_{\!\scriptscriptstyle 4} \lor \overline{X}_{\!\scriptscriptstyle 1} X_{\!\scriptscriptstyle 2} X_{\!\scriptscriptstyle 3} X_{\!\scriptscriptstyle 4}$
18	$L = (X_2 \vee X_3)(X_2 \vee X_1) \vee X_3 \overline{X}_1$	F=0\lorent\dots\dots\dots\dots\dots\dots\dots\dot
19	$L = X_2 X_1 \vee \overline{X}_2 X_1 \vee X_3 (X_3 \vee X_1)$	$F = \overline{X}_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 X_2 \overline{X}_3 \overline{X}_4 \vee X_1 X_2 \overline{X}_3 \overline{X}_4 \vee X_1 \overline{X}_2 X_3 \overline{X}_4 \vee$
		$\vee \overline{X}_1 X_2 \overline{X}_3 X_4 \vee X_1 X_2 \overline{X}_3 X_4 \vee X_1 \overline{X}_2 X_3 X_4 \vee X_1 X_2 X_3 X_4$
20	$L = (X_1 X_2 \vee X_1)(X_1 \vee \overline{X}_3)$	F=1\2\5\8\10\11\13\14
21	$L = X_2 \overline{X}_1 \vee (X_3 \vee X_2)(X_3 \vee X_1)$	$F = \overline{X}_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee X_1 \overline{X}_2 X_3 \overline{X}_4 \vee \overline{X}_1 X_2 X_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 \overline{X}_3 X_4 \vee$
		$\vee \overline{X}_1 X_2 \overline{X}_3 X_4 \vee X_1 X_2 \overline{X}_3 X_4 \vee X_1 \overline{X}_2 X_3 X_4 \vee \overline{X}_1 X_2 X_3 X_4$
22	$L = (\overline{X}_3 \vee X_2) \overline{(X_1 \vee X_3)(X_1 \vee X_2)}$	F=0\lorent\cdot\cdot\cdot\cdot\cdot\cdot\cdot\cdo
23	$L = (X_2 X_1 \vee X_1)(\overline{\overline{X_1} X_3})$	$F = X_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee X_1 X_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 X_3 \overline{X}_4 \vee \overline{X}_1 X_2 X_3 \overline{X}_4 \vee$
		$\vee \overline{X}_1 \overline{X}_2 \overline{X}_3 X_4 \vee \overline{X}_1 \overline{X}_2 X_3 X_4 \vee X_1 \overline{X}_2 X_3 X_4 \vee X_1 X_2 X_3 X_4$
24	$L = X_2 X_3 \vee \overline{\overline{X_1} \vee \overline{X_1} \vee X_3} \vee X_2 \overline{X_3}$	F=0\langle1\langle3\langle4\langle5\langle10\langle1\langle12
25	$L = X_1 X_3 \vee X_1 \overline{X}_3 \vee X_2 X_1$	$F = X_1 \overline{X}_2 \overline{X}_3 \overline{X}_4 \vee \overline{X}_1 \overline{X}_2 X_3 \overline{X}_4 \vee X_1 \overline{X}_2 X_3 \overline{X}_4 \vee \overline{X}_1 X_2 X_3 \overline{X}_4 \vee$
		$\lor X_1 X_2 \overline{X}_3 X_4 \lor \overline{X}_1 \overline{X}_2 X_3 X_4 \lor \overline{X}_1 X_2 X_3 X_4 \lor X_1 X_2 X_3 X_4$

DD1

Завдання 3. Запис логічної функції F для заданої схеми (рис. H.1)




Рис. Н.1. Схема довільної функції

Таблиця Н.3. Перелік логічних елементів

Тип логічних елементів No DD3 DD4 $\Pi/\Pi$ DD1DD2DD51 ЧИ HE I не чи =1 2 HE I V  $\overline{M}$ =1не чи I 3 ЧИ НЕ ЧИ =1 I HE I DD2HE I не чи ЧИ 4 =1I 5 НЕ ЧИ чи HE I =1I 6 не чи ЧИ HE I =1 I 7 HE I =1 не чи ЧИ 8 не чи =1 HE I ЧИ 9 X4 HEI чи =1не чи Ι 10 =1I не чи ЧИ HE I 11 =1не чи HE I ЧИ I 12 не чи =1 ЧИ HE I Ι 13 ЧИ =1не чи HE I I 14 ЧИ не чи HE I =115 не чи HE I I ЧИ =116 HE I ЧИ =1 не чи 17 ЧИ не чи =1I HE I 18 ЧИ HE I не чи =1Ι 19 не чи I HE I =1ЧИ 20 не чи ЧИ =1 HE I I 21 HE I не чи I =1ЧИ 22 HE I не чи I ЧИ 23 ЧИ =1 не чи HE I I 24 =1 HE I не чи ЧИ 25 не чи HE I ЧИ =1

Завдання 4. Запис повної і скороченої таблиць переходів тригерів (рис. Н.2)




Рис. Н.2. Умовні позначення тригерів

Таблиця Н.4. Перелік типів тригерів

No			Тип тригера		
$\Pi/\Pi$	<i>T</i> 1	<i>T</i> 2	T3	<i>T</i> 4	<i>T</i> 5
1	+	+			
2	+		+		
3	+			+	
4	+				+
5		+	+		
6		+		+	
7		+			+
8			+	+	
9			+		+
10				+	+
11	+			+	
12	+				+
13		+	+		
14	+	+			
15		+		+	
16		+			+
17	+				+
18		+	+		
19	+	+			
20	+		+		
21		+		+	
22		+			
23			+	+	
24			+		+
25				+	+

## Продовження додатка Н

Завдання 5. Запис вихідних кодів лічильника та регістра




Рис. Н.3. Умовне позначення: a – лічильник;  $\delta$  – регістр

Таблиця Н.5. Перелік вхідних імпульсів

No	Початко-	Лічил	Зсуви						
п/п	вий код	Вхід додавання	Вхід віднімання	$R_{\rm JI}$	$R_{\rm A}$	$R_{\mathrm{II}}$	$L_{ m JI}$	$L_{\rm A}$	$L_{\mathrm{II}}$
1	0101	$2~U^{^{+}}$	1 <i>U</i>	1			2		
2	1100	$4~U^{^{+}}$	3 <i>U</i> <sup>-</sup>		1			1	
3	1010	$3~U^{^{+}}$	$4~U^-$			1			2
4	0011	$1~U^{+}$	2 <i>U</i> <sup>-</sup>	1		2			1
5	1101	5 U <sup>+</sup>	1 <i>U</i>		1		3		
6	1001	$4~U^{^{+}}$	2 <i>U</i> <sup>-</sup>	2					2
7	0001	$3~U^{+}$	5 <i>U</i>		1	2			
8	1011	$1~U^{^{+}}$	6 U		3			3	
9	1000	$7~U^{+}$	1 <i>U</i>	1			4		
10	0010	$4~U^{^{+}}$	3 <i>U</i>		1			3	
11	1001	$7~U^{+}$	$4~U^-$	2			2		1
12	1100	$1~U^{+}$	5 <i>U</i>	1		1			1
13	0011	$2~U^{+}$	2 <i>U</i>	3		1	2		
14	1101	$3~U^{^{+}}$	4 <i>U</i> <sup>-</sup>			1	2		3
15	1111	$8~U^{^{+}}$	6 U	3		1		1	

Закінчення таблиці Н.5

No	Початко-	Лічил	пьник			Зсу	/ВИ		
п/п	вий код	Вхід додавання	Вхід віднімання	$R_{\mathrm{JI}}$	$R_{\rm A}$	$R_{\mathrm{II}}$	$L_{ m JI}$	$L_{\rm A}$	$L_{ m II}$
16	0111	$3~U^{^{+}}$	4 <i>U</i> <sup>-</sup>		2		3	1	
17	0100	$5~U^{^{+}}$	2 <i>U</i>	1					4
18	1011	$1~U^{^{+}}$	6 U		3	1	1		
19	0010	$2~U^{^{+}}$	3 <i>U</i>	1				3	
20	0110	$6~U^{\scriptscriptstyle +}$	3 <i>U</i>			2	2		1
21	1101	4 $U^{\scriptscriptstyle +}$	1 <i>U</i>		1			3	
22	1010	$2~U^{^{+}}$	5 <i>U</i>	1		1			
23	0111	$3~U^{^{+}}$	1 <i>U</i>		3			3	
24	0101	$2~U^{^{+}}$	4 <i>U</i> <sup>-</sup>	2				1	
25	1000	5 U <sup>+</sup>	3 <i>U</i>		1	3	3		

 $\Pi$ римітка.  $R_{\Pi}$  ,  $R_{\Lambda}$  ,  $R_{\Pi}$  — відповідно логічний, арифметичний та циклічний зсуви вправо;  $L_{\Pi}$  ,  $L_{\Lambda}$  ,  $L_{\Pi}$  — відповідно логічний, арифметичний та циклічний зсуви вліво.

# Варіанти завдань на розрахунково-графічну роботу

Завдання. Спроектувати схему функціонального вузла ЕОМ. Номер варіанта визначати за номером студента у списку групи. Елементна база: парні номери – ТТЛШ, непарні – КМОН.

# Таблиця О.1. Варіанти тем

<b>№</b> п/п	Тип функціонального вузла
1	Однорозрядний комбінаційний суматор на елементах І, ЧИ, НЕ
2	Схема порівняння «на більше» двійкових п'ятирозрядних слів
3	Лінійний дешифратор на чотири входи і шістнадцять виходів
4	Пріоритетний восьмивходовий шифратор
5	Однорозрядний комбінаційний суматор на елементах НЕ-І
6	Мультиплексор чотирирозрядних шин
7	Чотирирозрядний регістр арифметичного зсуву вліво-вправо
8	Паралельний чотирирозрядний реверсивний лічильник на серійних мікро-
	схемах ЈК-тригерів
9	Демультиплексор на чотири вихідні дворозрядні шини
10	Мультиплексор типу « $16 \rightarrow 1$ » на основі мультиплексору « $4 \rightarrow 1$ »
11	Чотирирозрядний регістр циклічного зсуву вліво-вправо
12	Однорозрядний комбінаційний суматор на елементах I, HE
13	Демультиплексор на шістнадцять виходів на основі серійних мікросхем з
	чотирма виходами
14	Однорозрядний комбінаційний суматор на елементах НЕ, ЧИ
15	Матричний дешифратор на чотири входи і шістнадцять виходів
16	Однорозрядний комбінаційний суматор з використанням власного перене- сення
17	Схема контролю за модулем два передавання восьмирозрядного двійкового слова
18	Однорозрядний комбінаційний суматор на елементах НЕ-ЧИ
19	Демультиплексор чотирирозрядних шин
20	Перетворювач шестирозрядного прямого коду в доповняльний
21	Схема порівняння «на менше» двійкових п'ятирозрядних слів
22	Паралельний чотирирозрядний реверсивний лічильник на серійних мікро-
	схемах ЈК-тригерів
23	Однорозрядний комбінаційний суматор на елементах ВИКЛЮЧАЛЬНЕ ЧИ
24	Чотирирозрядний регістр логічного зсуву вліво-вправо
25	Дванадцятирозрядний комбінаційний суматор (функціональна схема)

# Варіанти завдань на курсовий проект (роботу)

Таблиця П.1 – Варіанти завдань на курсовий проект (роботу) на тему «Спеціалізований арифметико-логічний пристрій комп'ютера»

№	Тип операції	Початко- вий код операндів	Розряд- ність операндів	KBMCM	Структура ОБ	Тип автомата	Пам'ять автомата	OP	ЛО
1	Додавання	ДК	16	МДК	ЗМО	Мура	JK	ПП	OR
2	Віднімання	ДК	16	МДК	3MO	Мілі	D	Z	AND
3	Додавання/ віднімання	ДК	8	МДК	ЗМО	Мура	RS	S	XOR
4	Множення	ПК	8	ПК	ЗМО	Мілі	JK	P	NAND
5	Ділення	ПК	16/8	ПК	ЗМО	Мілі	D	ПП	NOR
6	Додавання	ДК	4	МДК	CMO	Мілі	T	Z	OR
7	Віднімання	ПК	16	ОК	3MO	Мура	JK	S	AND
8	Додавання	ПК	16	ОК	ЗМО	Мура	D	P	XOR
9	Віднімання	ДК	16	МДК	ЗМО	Mypa	RS	ПП	NAND
10	Додавання/ віднімання	ДК	16	МДК	ЗМО	Мура	JK	Z	NOR
11	множення	ПК	8	ПК	3MO	Мілі	D	S	OR
12	Ділення	ПК	16/8	ПК	3MO	Мілі	RS	P	AND
13	Додавання	ДК	16	МДК	3MO	Мілі	JK	ПП	XOR
14	Віднімання	ДК	16	МДК	3MO	Мілі	D	Z	NAND
15	Додавання	ДК	16	ДК	ЗМО	Мура	T	S	NOR
16	Віднімання	ДК	4	МДК	CMO	Мура	JK	P	OR
17	Додавання/ віднімання	ДК	8	ДК	ЗМО	Мілі	D	ПП	AND
18	Множення	ПК	8	ПК	ЗМО	Мілі	RS	Z	XOR
19	Ділення	ПК	16/8	ПК	ЗМО	Мілі	JK	S	NAND
20	Додавання	ДК	16	МДК	ЗМО	Мілі	D	P	NOR
21	Віднімання	ДК	16	МДК	ЗМО	Мура	RS	ПП	OR
22	Додавання	ПК	16	МОК	ЗМО	Мура	JK	Z	AND
23	Віднімання	ПК	16	МОК	ЗМО	Мілі	D	S	XOR
24	Додавання/ віднімання	ДК	8	ДК	ЗМО	Мілі	T	P	NAND
25	Множення	ПК	8	ПК	3MO	Мілі	JK	ПП	NOR

## Закінчення додатка П

Примітка. ЛО – логічна операція;

ОР – ознака результату;

ПП – переповнення;

Z – нульовий результат;

S – знак результату;

P – парність молодшого байта;

ПК – прямий код;

ОК – обернений код;

МОК – модифікований обернений код;

ДК – доповняльний код;

МДК – модифікований доповняльний код;

КВМСМ – код виконання мікропрограми в суматорі;

ЗМО – АЛП із закріпленими мікроопераціями;

СМО – АЛП із спільними мікроопераціями.

#### Навчальне видання

# БАБИЧ Микола Павлович ЖУКОВ Ігор Анатолійович ЯРЕМЕНКО Ксенія Петрівна ЖУРАВЕЛЬ Сергій Володимирович

## КОМП'ЮТЕРНА СХЕМОТЕХНІКА

Навчально-методичний посібник з курсового проектування для студентів напрямів підготовки 0804 «Комп'ютерні науки» та 0915 «Комп'ютерна інженерія»

Редактор Технічний редактор А. І. Лаврінович Коректор Л. М. Романова

Підп. до друку 04. Формат 60х84/16. Папір офс. Офс. друк. Ум. фарбовідб. 41. Ум. друк. арк. 9,30. Обл.-вид. арк. 10. Тираж 100 прим. Замовлення № 65-1. Вид. №21/I

Видавництво НАУ. 03058. Київ-58, проспект Космонавта Комарова, 1.

Свідоцтво про внесення до Державного реєстру ДК №977 від 05.07.2002