

Politechnika Wrocławska



Podstawy Techniki Mikroprocesorowej wykład 6: cache, I/O

Dr inż. Jacek Mazurkiewicz Katedra Informatyki Technicznej e-mail: Jacek.Mazurkiewicz@pwr.edu.pl






Cache - pamięć podręczna



- pod ręką procesora
- "nie dzielę się jedzeniem"
- odrębna magistrala
- może być po harvardzku
- nie może być duża
 - zbyt długi czas przeglądu
 - sens wyparuje
 - ekonomia!








Cache - elementarne zasady (1)


- hit ratio co trzeba jest w cache
- miss ratio niestety ni ma!
- hit ratio + miss ratio =1








Cache - elementarne zasady (2)







Cache - jak?




RAM





Direct Mapping Cache










Fully Associative Cache










Set Associative Cache











Cache - nominacje, Rada Wyspy (1)

- z uwzględnieniem info z tagów
 - MIN co najdłużej potrzebne nie będzie
 - LRU co najdłużej potrzebne nie było
- bez uwzględnienia info z tagów
 - FIFO pierwsze wlata pierwsze wylata
 - Random jasne!











Cache - nominacje, Rada Wyspy (2)

MIN	Random	FIFO	LRU	
Cache line	Cache line	Cache line	Cache line	
1: A* * * 2: B *E * 3: C * * * 4: D * B	1: A* C	* 1: A* E 2: B * 3: C * * 4: D *	* 1: A A * 2: B B 3: C * C 4: D	* A * E
ACBECDABEAC	ACBECDABEA	C ACBECI	DABEAC	ACBECDABEAC












Cofka do pamięci





- "always the sun"
 - super-asekuracyjne, wolne, sens paruje

- "jak z cache out to do pamięci marsz"
 - sensowne, skuteczne, dobre


- "jak z cache out to do pamięci marsz"
 - ale tylko gdy dana była pisana
 - bardzo przemyślane!



Pamięć główna (1)




- strona najmniejszą działką
- łatwa gospodarka
- ukryte marnotrawstwo
- przydział statyczny
- przydział dynamiczny





Pamięć główna (2)




- segmentacja
- kraje jak krawiec
- trudna gospodarka
- marnotrawstwa brak
- przydział statyczny
- przydział dynamiczny




Pamięć główna (3)

- rozdział statyczny, dynamiczny
- pamięć półprzewodnikowa i udawana
- zasady wymiany jak w cache
- nie jest dobrze
 jak pamięć udawana
 gra jak półprzewodnikowa






8051 - organizacja pamięci programu





8051 - organizacja wewnętrznej pamięci danych







Układy wejścia-wyjścia klasyczne

- port równoległy INTEL 8255
 - nadawanie i odbiór słowa szerokość
- port szeregowy INTEL 8251
 - nadawanie i odbiór bit po bicie
 - zmiana postaci szeregowej/równoległej
- układ czasowo-licznikowy INTEL 8253
 - odmierzanie uzależnień czasowych
- te same elementy w INTEL-u 8051



Port równoległy - schemat blokowy (1)







Port równoległy - schemat blokowy (2)

Nr ope- racji	A ₁	A _O	RD	WR	C S	Rodzaje operacji	
	. ,					Operacje wyjścia (CZYTAJ)	
1	O	0	0	1	0	Kanał A szynę danych	
2	0	. 1	0	1	0	Kanał B szynę danych	
3	1	0	0	1	0	Kanał C szynę danych	
						Operacje wejścia (PISZ)	
4	0	°, 0	1	0	0	Szyna danych kanał A	
5	0	1	1 .	O	0	Szyna danych — kanał B	
6	1	, O	1	0	0	Szyna danych kanał C	
7	-1	1	1	0	0	Szyna danych sterowanie	
		,		F		Funkcje zabronione	
8	x	x	×	×	1	Szyna danych III stan	
9	1	1	Ο.	1	0	Warunek niedozwolony	



Tryby pracy (1)


• tryb 0 - niestrobowane wejście-wyjście

Słowo sterujące						Funkcje kanałów					
D ₇	D ₆	D ₅	D ₄	D 3	D ₂	D ₁	Do	Kanaž A A ₇ -A ₀	Kanal C C7-C4	Kanal B B ₇ -B ₀	Kanal C
1	0	0	0	0	0	0	0	MX	WY	MĀ	WY
1	0	0	Q	0	0	0	1	· WY	WY	WY .	AE
1	0	0	0	0	0	1	0	WY	WY	WE	WY
1	0	0	0	0	0	1	1	WY	WY	WE	WE
1	0	0	0	1	0	0	0	WY	WE	WY	WY.
1	0	G.	0	1	0	0	1	WY	WE	WY	WE
1	0	0	0	1	0	1	0	. WY	WE	MB	WY .
1	0	0	0	1	0	1	1	WY	WE	WE	WE
1	0	0	1	0	0	0	0	WE	MA	WY.	WY
1	0	0	1	0	0	0	1	WE	WY	WY	WE
1	0	0	1	0	0	1	0	WE	WY	WE	MX
1	0	0	1	0	0	.1	1	WE	WY	WE	WE
1	0	0	1	1	0	0	0	WE	WE	WY	WY
1	0	0	1	1	0	0	1	WE	WE	WY	WE
1	0	0	1	1	0	1	0	WE	WE	WE	WY
1	0	0	1	1	0	1	1	WE	WE	WE	WE



Tryby pracy (2)


tryb 1 - strobowane wejście-wyjście





Tryby pracy (3)


tryb 1 - strobowane wejście-wyjście





Tryby pracy (4)

tryb 2 - dwukierunkowa magistrala danych





Tryby pracy (5)

