-
Notifications
You must be signed in to change notification settings - Fork 32
/
3、主存储器.md
323 lines (149 loc) · 11.8 KB
/
3、主存储器.md
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
# 主存储器
**概述**
主存的基本组成
<img src="https://img-blog.csdnimg.cn/20201219120323941.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="40%" height="50%" />
主存和 CPU 的联系
<img src="https://img-blog.csdnimg.cn/2020121912034540.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="35%" height="50%" />
主存中存储单元地址的分配（存 12345678H ）
* 高位字节 地址为字地址
<img src="https://img-blog.csdnimg.cn/20201219120417559.png" width="30%" height="50%" />
* 低位字节 地址为字地址
<img src="https://img-blog.csdnimg.cn/20201219120525579.png" width="30%" height="50%" />
技术指标
* 存储容量
* 主存 存放二进制代码的总位数
* 存储器的带宽
* 位/ 秒
* 存储速度
* 存取时间：存储器的访问时间、读出时间、写入时间
* 存取周期：连续两次独立的存储器操作（读或写）所需的读周期、写周期
**半导体芯片简介**
基本结构
* 结构
<img src="https://img-blog.csdnimg.cn/2020121912054923.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
* 存储容量
<img src="https://img-blog.csdnimg.cn/20201219120617319.png" width="50%" height="50%" />
* 片选和控制
* 片选线：CS CE
* 读/写控制线 ：WE （低电平写 高电平读）、OE（允许读）、WE（允许写）
* 片选线的作用
<img src="https://img-blog.csdnimg.cn/20201219120642104.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="40%" height="50%" />
译码驱动方式
* 线选法
<img src="https://img-blog.csdnimg.cn/20201219120705654.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="40%" height="50%" />
* 重合法
<img src="https://img-blog.csdnimg.cn/20201219120730249.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="40%" height="50%" />
**随机存取存储器 ( RAM )**
静态 RAM (SRAM)
* 基本电路
<img src="https://img-blog.csdnimg.cn/20201219120757678.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
* 读操作
<img src="https://img-blog.csdnimg.cn/20201219120821300.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="40%" height="50%" />
* 写操作
<img src="https://img-blog.csdnimg.cn/20201219120846280.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="40%" height="50%" />
* 举例：Intel 2114 （矩阵 (64 × 64) ）
<img src="https://img-blog.csdnimg.cn/20201219120929396.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="40%" height="50%" />
动态 RAM ( DRAM )
* 基本单元电路
* 三管
* 读出与原存信息相反
* 写入与输入信息相同
<img src="https://img-blog.csdnimg.cn/20201219120954732.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="40%" height="50%" />
* 单管
* 读出时数据线有电流 为 “1”
* 写入时 CS 充电为 “1” 放电为 “0”
<img src="https://img-blog.csdnimg.cn/20201219121020107.png" width="20%" height="50%" />
* 动态 RAM 芯片举例
* 三管动态 RAM 芯片 (Intel 1103)
<img src="https://img-blog.csdnimg.cn/20201219121058989.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="45%" height="40%" />
* 单管动态 RAM 4116 (16K × 1位 )
<img src="https://img-blog.csdnimg.cn/20201219121121960.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="45%" height="50%" />
* 动态 RAM 刷新（刷新与行地址有关，假设刷一行 0.5us）
* 集中刷新 （存取周期为0.5 us ）,以128 × 128 矩阵为例
<img src="https://img-blog.csdnimg.cn/2020121912121874.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
* 死区” 为 0.5 us ×128 = 64 us
* “死时间率” 为 128/4 000 ×100% = 3.2%
* 分散刷新（存取周期为1 us ）,以128 × 128 矩阵为例
<img src="https://img-blog.csdnimg.cn/20201219121238990.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
* 无 “死区”
* 存取周期为 0.5 us + 0.5 us
* 分散刷新与集中刷新相结合（异步刷新，存取周期为 0.5 us ）,以128 × 128 矩阵为例
<img src="https://img-blog.csdnimg.cn/2020121912130191.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
* 每行每隔 2 ms 刷新一次，“死区” 为 0.5 s
* 将刷新安排在指令译码阶段，不会出现 “死区
动态 RAM 和静态 RAM 的比较
<img src="https://img-blog.csdnimg.cn/20201219121326351.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="40%" height="50%" />
**只读存储器（ROM)**
掩模 ROM ( MROM )
* 行列选择线交叉处有 MOS 管为“1”
* 行列选择线交叉处无 MOS 管为“0”
PROM (一次性编程)
<img src="https://img-blog.csdnimg.cn/2020121912135125.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="25%" height="50%" />
* 熔丝断 为 “0”
* 熔丝未断 为 “1
EPROM (多次性编程 )
<img src="https://img-blog.csdnimg.cn/20201219121422262.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="30%" height="50%" />
* D 端加正电压 形成浮动栅 S 与 D 不导通为 “0”
* D 端不加正电压 不形成浮动栅 S 与 D 导通为 “1”
EEPROM (多次性编程 )
* 电可擦写
* 局部擦写
* 全部擦写
Flash Memory (闪速型存储器)
* EPROM 价格便宜 集成度高
* EEPROM 电可擦洗重写
* 具备 RAM 功能
**存储器与 CPU 的连接**
存储器容量的扩展
* 位扩展 （增加存储字长)
<img src="https://img-blog.csdnimg.cn/20201219121458907.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
* 字扩展（增加存储字的数量）
<img src="https://img-blog.csdnimg.cn/20201219121530624.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
* 字、位扩展
<img src="https://img-blog.csdnimg.cn/20201219121552892.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
存储器与 CPU 的连接
* 地址线的连接
* 数据线的连接
* 读/ 写命令线的连接
* 片选线的连接
* 合理选择存储芯片
* 其他 时序、负载
**存储器的检验**
编码的最小距离
* 任意两组合法代码之间 二进制位数 的 最少差异
* 编码的纠错 、 检错能力与编码的最小距离有关
<img src="https://img-blog.csdnimg.cn/20201219121615836.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="40%" height="50%" />
汉明码
* 汉明码采用奇偶检验
* 汉明码采用分组校验
* 汉明码可以检2纠1
**提高访存速度的措施**
采用层次结构
* Cache – 主存
采用高速器件
* SDRAM (同步 DRAM)
* 在系统时钟的控制下进行读出和写入，CPU 无须等待
* RDRAM
* 由 Rambus 开发，主要解决 存储器带宽 问题
* 带 Cache 的 DRAM
* 在 DRAM 的芯片内 集成 了一个由 SRAM 组成的Cache ，有利于 猝发式读取
调整主存结构
* 单体多字系统（增加存储器的带宽）
<img src="https://img-blog.csdnimg.cn/20201219121638529.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
* 多体并行系统
* 高位交叉
* 顺序编址
<img src="https://img-blog.csdnimg.cn/20201219121706590.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
* 各个体并行工作
<img src="https://img-blog.csdnimg.cn/20201219121732766.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
* 低位交叉
* 各个体轮流编址
<img src="https://img-blog.csdnimg.cn/20201219121756345.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
* 各个体并行工作
<img src="https://img-blog.csdnimg.cn/20201219121822632.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
* 特点
* 在不改变存取周期的前提下，增加存储器的带宽
<img src="https://img-blog.csdnimg.cn/20201219121845866.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />
* 设四体低位交叉存储器，存取周期为T，总线传输周期为 τ ，为实现流水线方式存取，应满足 T ＝ 4τ
* 连续读取 4 个字所需的时间为 T ＋ (4 － 1) τ
<img src="https://img-blog.csdnimg.cn/20201219121909302.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="50%" height="50%" />