106-2 CVSD - HW2

Frequency Analysis System

1. 問題描述

近來加速度感測器被廣泛地被應用在 3C 產品、通訊設備、車輛安全、醫療電子、工業監控...等方面,其中以加速度感測器的應用更為常見;加速度感測器可提供加速度、速度及位移的資訊,可以進行時域(time domain)、頻域(frequency domain)資料的分析,依據其提供的資料可分析、檢測出機械設備的軸承的平衡、故障...等問題,用以預防機械設備的嚴重損壞及提高產品的可靠度及安全性。

本題目運算分析電路,是一個應用在感測系統中,判斷儀器、設備運作震動訊號的運算分析電路。系統前端將會讀取感測電路所傳出的重力加速度值,由此重力加速度值所產生的時域訊號,經過濾波器(Filter),鎖定儀器、設備的震動頻率範圍,並將環境所產生的雜訊及高頻訊號過濾,並由 FFT(快速傅利葉轉換)電路,將時域訊號轉換為頻域訊號,最後分析頻率資訊,找出主要頻段,根據此頻段資訊,可進一步做特徵分析來判別此系統是否震動太大須暫時停機維修(應用在工業儀器運作監控)或是緊急煞車所造成之加速度(應用在車輛安全)等許多應用。

請完成一有限脈衝響應濾波器 (Finite Impulse Response Filter, FIR Filter)、一快速傅利葉轉換 (FFT, Fast Fourier transform)及一頻譜分析電路 (Analysis)。

本系統有 4 只信號輸入 (clk, rst, data, data_valid) 、21 只信號輸出 (fir_d, fir_valid, fft_d0~fft_d15, fft_valid, done, freq) ,如圖一所示,關於各輸入/輸出信號的功能說明,請參考表

2. 設計規格

請注意:

1. 此次top module名稱及檔案名稱、大小寫須完全符合附錄B規範,若有引入其它模組、檔案請自 行寫在設計檔內,測試檔不予許任何修改否則不予計分。

2.1 系統方塊圖




圖 一、系統方塊圖

2.2 輸入/輸出介面

表 一、輸入/輸出信號

信號名稱	輸入/輸出	位元寬度	說明	
.11	:	1	時脈信號。	
clk	input	1	說明:主控端與內部記憶體於時脈正緣時動作。	
wat.	innut	1 1	高位準非同步(active high asynchronous)之系統重置信號。	
rsi	rst input		說明:此信號於系統啟動時送出。	
1 . 1.1	innut	1	資料預備信號。	
data_valid	input	1	說明:當主控端預備傳送資料時,會將此信號設為 high。	
data	input	16	主控端時域訊號輸入。	
done	output	outnut 1	完成指令輸出信號。	
			說明:當電路完成系統運算時,將 done 設為 high 表示完成。	

fir_d	output	16	16 位元 FIR filter 之資料輸出訊號。
fir_valid	output	1 FIR filter 資料有效信號。	
m 10 m 115	outout	22	32 位元 FFT 之資料輸出訊號。
$ fft_d0 \sim fft_d15 $ output	32	說明:16個32位元 FFT 之輸出訊號。	
fft_valid	id output 1		FFT 資料有效信號。
freq	output	4	4 位元主要頻段輸出訊號。

2.3 系統功能描述

本系統從主控端傳送時域資料(參考圖六),經過有限脈衝響應濾波器(Finite Impulse Response Filter, FIR Filter),將高頻訊號及雜訊濾除掉,並進行快速傅利葉轉換 (FFT: Fast Fourier transform),將時域訊號轉為頻域訊號,最後自行設計一頻譜分析電路,找出此段訊號的主要頻段為何。

如圖二範例,主控端的訊號為 17Hz sin 訊號混合 200Hz sin 訊號,如圖二所示,




圖 二、主控端時序訊號

經過 FIR 濾波器後,其 200Hz Sin 訊號將被濾除、削減,如圖三所示。




圖 三、FIR 濾波器後之訊號

在傳送濾波後的訊號時,將 fir_vaild 信號拉為 high, fir_vald 使資料能夠一個時脈週期傳送一筆資料(參考圖七),經過 FFT 處理後會得到頻域訊號,如圖四所示。將 fff_valid 信號拉為 high, fff_valid 信號拉為 high, fff_valid 信號拉為 high, freq 輸出主要頻段為第 0 頻段 $(freq_valid)$ (參考圖四)。

FFT 共有 fft_d0~ddt_d15 共 16 個平行輸出訊號,其中 fft_d0 代表的即為第 0 頻段 (freq=4'b0000)、fft_d1 代表第 1 頻段 (freq=4'b0001)、而 fft_d15 代表第 15 頻段 (freq=4'b1111),其他依此類推。




圖 四、FFT 處理後之頻譜

2.4 時序規格圖

本系統時序規格,共有系統時脈、重置及完成訊號時序規格、主控端資料傳輸時序規格、FIR 濾波器輸出有效資料比對時序規格、FFT輸出有效資料比對時序規格,四個部分。

2.4.1 系統時脈、重置及完成訊號時序規格

主控端時脈與重置訊號的時序波形如圖五所示,其中的時脈週期 t_{CYCLE} 預設為 20ns。當系統啟動時,<mark>串列</mark>輸入訊號首先將先經過 FIR 處理後由 fir_d 及 fir_valid **串列**輸出。FIR 訊號輸出同時,將此輸出 訊號依每 16 筆為一組轉為並列訊號,接著將每組並列訊號進行 FFT 訊號處理,FFT 處理後之訊號使用 fft_d0~fft_f15 及 fft_valid 並列輸出。接著將每16點 FFT 資料處理並進行頻率分析後,將結果輸出(freq),並將 done 信號設定為 high 表示此組訊號處理完成。其中,fir_valid、fft_valid及 done 等訊號皆為輸出有效提示訊號,週期皆為 1 clock cycle。另外,FIR 有效輸出的**串列**輸出訊號轉成 FFT 並列輸入訊號時,訊號間將不做任何 overlap,例如:第 1 筆 FFT 並列輸入訊號組成成份為 fir_d(0)~fir_d(15),第 2 筆 FFT 並列輸入訊號組成成份為 fir_d(16)~fir_d(31),其他依此類推。以上說明可參考圖 5.。本系統將由主控端輸入 1024 筆資料,故會有 64 次運算結果。



圖 五、系統時序圖

2.4.2 主控端資料傳輸時序規格

當主控端將 data_valid 訊號設定為 high 時,主控端 data 埠,將會在每一個時脈送出一筆時域資料,其時序規格如圖六所示。主控端 data 訊號之資料格式為 16bits,含 1bit 的 sign bit、7 bits 的整數資料及 8bits 的小數資料,組成方式可參考圖十.所示。




圖 六、主控端資料傳輸時序圖

2.4.3 FIR 濾波器輸出有效資料比對時序規格

當資料經過 FIR 濾波器處理後,會將處理後的資料輸出至 FFT 電路,在資料傳輸的過程中,若 fir_valid 信號設為 high,則表示 fir_d 始傳送資料至 FFT 電路,測試程式將同時進行資料比對,資料比對時序如圖七所示。




圖 七、FIR 端資料比對時序圖

2.4.4 FFT 輸出有效資料比對時序規格

當資料經過 FFT 處理後,會將處理後的資料輸出至頻譜分析電路,在資料傳輸的過程中,若fft_valid 信號設為 high,則表示 fft_d0~fft_d15 開始傳送資料至頻譜分析電路,測試程式將同時進行資料比對,其資料比對時序如圖八所示。




圖 八、FFT 端資料比對時序圖

2.5 有限脈衝響應濾波器(Finite Impulse Response Filter, FIR Filter)功能描述

本系統中所使用的有限脈衝響應濾波器(Finite Impulse Response Filter,FIR Filter)為 31 階低 通滤波器(32 個係數),此濾波器主要功能為濾除不必要的高頻訊號,其濾波器係數為固定之係數,其係數如表二所示。須注意,有效輸出資料為主控端第 32 筆進入 FIR filter 電路開始計算。單一頻道的 FIR 濾波器可用公式一表示,硬體架構如圖九所示,其 FIR 資料格式如圖十所示。

	Low-pass Filter Coefficient (h)					
h(0)	-0.001505748051548	h(16)	0.229154203266836			
h(1)	-0.001868548463782	h(17)	0.186019113110601			
h(2)	-0.001366448872269	h(18)	0.115911664195512			
h(3)	9.086560980884849e-04	h(19)	0.043365841112764			
h(4)	0.005060978234550	h(20)	-0.009960448073993			
h(5)	0.008948776436908	h(21)	-0.033966171510252			
h(6)	0.008342764987706	h(22)	-0.032084609166509			
h(7)	-4.333516292017973e-04	h(23)	-0.016526671675409			
h(8)	-0.016526671675409	h(24)	-4.333516292017973e-04			
h(9)	-0.032084609166509	h(25)	0.008342764987706			
h(10)	-0.033966171510252	h(26)	0.008948776436908			
h(11)	-0.009960448073993	h(27)	0.005060978234550			
h(12)	0.043365841112764	h(28)	9.086560980884849e-04			
h(13)	0.115911664195512	h(29)	-0.001366448872269			
h(14)	0.186019113110601	h(30)	-0.001868548463782			
h(15)	0.229154203266836	h(31)	-0.001505748051548			

表 2. LPF 係數 (表 2 之內容已存放於 FIR coefficient.dat)




圖 九、FIR 濾波器硬體架構

正/負	整數	小數
1bit	7bit	8 bit


圖 十、FIR 資料格式 (data, fir_d)

2.6 快速傅利葉轉換 (FFT: Fast Fourier transform)功能描述

本題目中所使用的快速傅利葉轉換 (FFT: Fast Fourier transform),本系統規格須完成 16 點的快速傅利葉轉換,硬體架構如圖十一所示。此快速傅利葉轉換電路,是為將時域訊號轉換為頻域訊號,以利後續之訊號分析及處理,其原始數學表示式如公式二所示。(公式推導參考附錄 C)

$$Y(k) = \sum_{m=0}^{N-1} w^{mk} y(m)$$
 $k = 0, 1, ...N-1$
$$w = e^{-2j/N}$$
 公式二
$$j = \sqrt{-1}$$


11



而在進行硬體數值運算過程,可參考圖十二.FFT 運算說明;其中 B 路徑下方有一負號 (-),代表作 X 資料減 Y 資料的運算, W^n 為 FFT 之係數,須注意此係數有實部 (W^n_real) 與虛部 $(W^n_imaginary)$ 資料,在 B 結果須進行複數運算,運算過程中需要個別紀錄、運算實部與虛部資料, W^n 係數表如表三.所示,其 FFT 輸出 $(fft_d0\sim fft_d15)$ 資料格式如圖十三.所示。


關於複數的乘法運算,運算中實部與虛部需交互做運算。若有兩複數相乘為

 $(a + bj) \times (c + dj)$,則相乘之後的結果如下圖十二.所示。



 $fft_a=(a+c)+(b+d)j$

 $fft_b = [(a+bj)-(c+dj)]*(Wn_real+jWn_imag)$



fft_b 運算,進行交叉相乘,其運算式如下

fft_b=(a-c)*Wn_real+(a-c)Wn_imagj+(b-d)Wn_realj-(b-d)Wn_imag可整理為

 $fft_b=(a-c)Wn_real+(d-b)Wn_imag+[(a-c)Wn_imag+(b-d)Wn_real]i$

最後可整理為

實部資料	(a-c)*Wn_real+(d-b)*Wn_imag
虚部資料	(a-c)*Wn_imag+(b-d)*Wn_real

	w ⁿ				
\mathbf{w}^{0}	1.000 + 0.000j	w ⁴	0.000 - 1.0000j		
w ¹	0.923879532511287 - 0.382683432365090j	w ⁵	-0. 382683432365090 - 0. 923879532511287j		
\mathbf{w}^2	0.707106781186548 - 0.707106781186548j	w ⁶	-0.707106781186548 - 0.707106781186547j		
w ³	0.382683432365090 - 0.923879532511287j	w ⁷	-0. 923879532511287 - 0. 382683432365089j		

表 3. W係數

(表 3 內容,實部資料已存放於 Real_Value_Ref. dat,虚部資料已存放於 Imag_Value_Ref. dat)

正/負	實數整數	實數小數	正/負	虚部整數	虚部小數
1bit	7	8 bit	1 bit	7 bit	8 bit

圖 十三、FFT 資料格式 (fft_d0 ~ fft_d15)

而在進行 FFT 運算之前,需自行設計一個串列轉並列電路(Serial to Parallel),如圖十一範例所示,使得資料依 FIR 濾波器輸出有效資料比對時序規格 (圖七)輸入至 FFT 進行運算前,先將串列格式資料能夠轉成並列訊號 16 點處理一次,如圖十四範例所示,使得輸出資料能符合 FFT 輸出有效資料比對時序規格 (圖八)。關於 FFT 運算過程, 可參考附錄 F. 資料,此資料為第一組測試樣本的第一筆 FFT 資料處理過程說明。




圖 十四、16 點快速傅利葉轉換 (FFT) 硬體架構含 Serial to Parallel 示意圖

2.7 頻譜分析電路 (Analysis)功能描述

將 FFT 運算結果輸入至頻譜分析電路後,須找出頻譜的主要頻段;本題目主要頻段定義為, FFT 運算結果所輸出的資料,會得到 16 個輸出結果 $(Y(0)\sim Y(15))$,此 16 個輸出結果,實部資料 與虛部資料各別平方後相加 $(a+bj; a^2+b^2)$,數值最大者輸出 Y(n)的編號。

例如:Y(0)=10、Y(1)=15、Y(2)=512···Y(15)=20, 其中 Y(2)的數值最大,故 freq 輸出 4'b0010。

附錄 B 設計檔案說明

1. 下表七為此次作業所提供的設計檔案,其中 testfixture2以及其相關檔案並不會在這次作業中提供給同學,而是助教批改時的參考依據檔案。◆

表七、設計檔

次 C 一				
檔名	說明			
testfixture1.v	測試樣本檔。此測試樣本檔定義了時脈週期與測試樣本			
testfixture2.v	之輸入信號			
FAS.v (FAS.vhd)	所使用的設計檔,已包含系統輸/出入埠之宣告			
FIR_coefficient.dat	FIR filter 之係數檔, 可自行決定是否使用。			
	本內容所顯示之資料格式為 20 bits。其中 MSB 為前 4			
	bits 表示整數位;LSB 為後 16 bits 表示小數位。			
Golden1_FIR.dat	兩組測試樣本的 Golden Pattern。每一樣本提供 FIR			
Golden2_FIR.dat	Filter 運算後的 golden pattern,各有 1024 筆資料			
	需做比對。[註 1.][註 2.]			
Golden1_FFT_real.dat	兩組測試樣本的 Golden Pattern。每一樣本提供 FFT			
Golden2_FFT_real.dat	運算後的實部結果 golden pattern,各有 1024 筆資			
	料需做比對。[註 1.][註 2.]			
Golden1_FFT_imag.dat	兩組測試樣本的 Golden Pattern。每一樣本提供 FFT			
Golden2_FFT_imag.dat	運算後的虛部結果 golden pattern,各有 1024 筆資			
	料需做比對。[註 1.][註 2.]			
Real_Value_Ref.dat	w ⁿ 的實部數值檔			
	本內容所顯示之資料格式為 32 bits。其中 MSB 為前 16			
	bits 表示整數位;LSB 為後 16 bits 表示小數位。			
Imag_Value_Ref.dat	w ⁿ 的虚部數值檔			
	本內容所顯示之資料格式為 32 bits。其中 MSB 為前 16			
	bits 表示整數位; LSB 為後 16 bits 表示小數位。			
r				

[註 1.]兩組 golden pattern 皆以十六進制表示。

[註 2.] FFT 的 Golden pattern 均有設定一定程度的容許誤差。只要於每次 FFT 乘法運算後,小數點後的 bit 數留下 16 bits 以上,即可讓最終結果落在容許誤差範圍內。

2. 請使用 FAS.v , 進行本題目之設計。其模組名稱、輸出/入埠宣告如下所示:

FAS.v

input clk, rst;

module FAS (data_valid, data, clk, rst, fir_d, fir_valid, fft_valid, done, freq, fft_d0, fft_d1, fft_d2, fft_d3, fft_d4, fft_d5, fft_d6, fft_d7, fft_d8, fft_d9, fft_d10, fft_d11, fft_d12, fft_d13, fft_d14, fft_d15);

input data_valid; input [15:0] data; output fir_valid, fft_valid; output [15:0] fir_d; output [31:0] fft_d0, fft_d1, fft_d2, fft_d3, fft_d4, fft_d5, fft_d6, fft_d7, fft_d8; output [31:0] fft_d9, fft_d10, fft_d11, fft_d12, fft_d13, fft_d14, fft_d15; output done; output [3:0] freq;

endmodule

// `include "./dat/FIR_coefficient.dat"

- 3. 提供兩組測試樣本,兩個測試程式均已各自對應到各 golden pattern 了, 只要注意這些檔案的路徑即可。 可依下面範例來進行模擬:
 - ➤ ncverilog 指令範例如下:
 ncverilog testfixture1.v FAS.v
 或 ncverilog testfixture2.v FAS.v

- 4. 因波形檔很大,請以 fsdb dump 取代 vcd dump, dump fsdb 須使用指令如下:
 - ► ncverilog 指令範例如下:
 ncverilog testfixture1.v FAS.v +access+r

附錄 C 快速傅利葉轉換公式推導

由於原始的離散型傅利葉轉換,需要用到大量的乘法器(MUL)及加法器(ADD),其 DFT 與 FFT 乘法器、加法器個數如表八所示,所以一般會將離散型傅利葉公式一拆解成公式三。

	70000000000000000000000000000000000000					
DFT		FFT				
MUL ADD		MUL ADD				
$(N-2)^2$	N^2	$\frac{N}{2\log_2 N - (N-1)}$	$N\log_2 N$			

表八 DFT 與 FFT 運算元個數

$$y(k) = \sum_{m=0}^{\frac{N}{2}-1} w^{mk} x(m) + w^{\frac{N}{2}k} \sum_{m=0}^{\frac{N}{2}-1} w^{mk} x(m + \frac{N}{2})$$
 $\triangle \vec{\exists} =$

透由尤拉公式(Euler Formula)可知 $e^{ix} = \cos x + i \sin x$,其中 $w^{\frac{N}{2}}$ 對應到旋轉角度為 180 度,故此因子可被視為 $(-1)^k$ 如公式四。

$$w^{\frac{N}{2}k} = (-1)^k$$
 公式四

將此因子代入公式三,可以表示為公式五。

$$y(k) = \sum_{m=0}^{\frac{N}{2}-1} w^{mk} \left[x(m) + (-1)^k x(m + \frac{N}{2}) \right]$$
 公式五

將 k 拆為奇數部分與偶數部分,可得到公式六。

$$y(2r) = \sum_{m=0}^{\frac{N}{2}-1} [x(m) + x(m + \frac{N}{2})] w^{m2r}$$

$$y(2r+1) = \sum_{m=0}^{\frac{N}{2}-1} [x(m) - x(m + \frac{N}{2})] w^m \bullet w^{m2r}$$

$$r = 0,1, \dots \frac{N}{2} - 1$$

並可將公式六代換表示為公式七

$$x'0(m) = x(m) + x(m + \frac{N}{2})$$

 $x'1(m) = [x(m) - x(m + \frac{N}{2})]w^m$

最後,可推導出公式八,而在硬體實現上,架構如圖十一。

其2點及4點快速傅利葉轉換,硬體架構如圖十六所示。

2-point FFT x(0) x(1) x(2) x(3) 2-point FFT y(0) y(2) y(1) y(3)

圖 十五、2 點及 4 點快速傅利葉轉換 (FFT) 硬體架構

其8點快速傅利葉轉換硬體架構如圖十七所示。




圖 十六、8 點快速傅利葉轉換 (FFT) 硬體架構

附錄 F 16 點 FFT 運算過程說明

為方便除錯,表九提供輸入前16筆資料進行FFT運算之結果




圖 十八、16 點 FFT 運算說明

表九、FFT 運算結果

Stage1		Sta	ge2	Stage3	
實數	虚數	實數	虚數	實數	虚數
32'hFFFFDA00	32'h00000000	32'hFFFFFE00	32'h00000000	32'h00002D00	32'h00000000
32'hFFFFEA00	32'h00000000	32'h00001900	32'h00000000	32'h00005800	32'h00000000
32'hFFFFFE00	32'h00000000	32'h00002F00	32'h00000000	32'hFFFFCF00	32'h00000000
32'h00001300	32'h00000000	32'h00003F00	32'h00000000	32'h00000000	32'h00002600
32'h00002400	32'h00000000	32'hFFFFB600	32'h00000000	32'hFFFFB600	32'h00003300
32'h00002F00	32'h00000000	32'hFFFFCF36	32'h000030CA	32'hFFFFE0E3	32'h00004277
32'h00003100	32'h00000000	32'h00000000	32'h00003300	32'hFFFFB600	32'hFFFFCD00
32'h00002C00	32'h00000000	32'h000011AD	32'h000011AD	32'h00001F1D	32'h00004277
32'h00014400	32'h00000000	32'h00014400	32'hFFFEA000	32'h0002BE4A	32'hFFFD518C
32'h0001A370	32'hFFFF5244	32'h00016079	32'hFFFEB097	32'h0002EA48	32'hFFFD5813
32'h0001645F	32'hFFFE9BA1	32'h00017A4A	32'hFFFEB18C	32'hFFFFC9B6	32'hFFFFEE74
32'h0000B379	32'hFFFE4EB5	32'h000189CF	32'hFFFEA77C	32'h0000091B	32'h00002956
32'h00000000	32'hFFFEA000	32'h00014400	32'h00016000	32'hFFFFC9B6	32'h0000118C
32'hFFFFBD09	32'hFFFF5E53	32'h00014F67	32'hFFFE9F8B	32'hFFFFF6E7	32'h00002958
32'h000015EB	32'h000015EB	32'hFFFE85B6	32'hFFFEB18C	32'h0002BE4A	32'h0002AE74
32'h0000D656	32'h000058C7	32'hFFFEA780	32'h000189CD	32'hFFFD15BE	32'hFFFD5819

Stage4				
實數	虚數			
32'h00008500	32'h00000000			
32'hFFFFD500	32'h00000000			
32'hFFFFCF00	32'h00002600			
32'hFFFFCF00	32'hFFFFDA00			
32'hFFFF96E3	32'h00007577			
32'hFFFFD51D	32'hFFFFF089			
32'hFFFFD51D	32'h00000F77			
32'hFFFF96E3	32'hFFFF8A89			
32'h0005A892	32'hFFFAA99F			
32'hFFFFD402	32'hFFFFF979			
32'hFFFFD2D1	32'h000017CA			
32'hFFFFC09B	32'hFFFFC51E			
32'hFFFFC09D	32'h00003AE4			
32'hFFFFD2CF	32'hFFFFE834			
32'hFFFFD408	32'h0000068D			

32'h0005A88C

32'h0005565B

附錄 G 繳交檔案

RTL Category				
Design Stage	File	Despcription		
N/A	StudentID.pdf	Design Report Form		
RTL Simulation	FAS.v	Verilog synthesizable RTL code		

Naming convention: **StudentID_HW2_vk.zip** (k is number of version, k = 1,2,...)

FTP: 只允許上傳/ 無權限下載或刪除

Deadline	2018/4/10 中午 12:00
IP	140.112.20.128
Port	1232
Account	CVSD_STUDENT
Password	cvsd2018

附錄 H 助教聯絡方式

王勝輝 harry@access.ee.ntu.edu.tw

李懷霆 wesli@access.ee.ntu.edu.tw

附錄I評分標準

即完成下列三項要求。請按照A、B、C的要求順序完成。

- ◆ "完成設計"的三項要求:
- A、 RTL 通過作業提供的測試樣本模擬。(40%)
- B、 RTL 在助教的測試資料之下通過模擬。(50%)
- C Report (10%)

NTUEE GIEE

<Note> 請確認助教在 RTL 模擬上可以直接跑下列指令。如果有額外的 module 在其它.v 檔,請利用`include 檔案在 FAS.v 之中,並且請確認檔案的命名。

- 注意,因助教測資對於 Stage Analysis 之精準度考量請不要 truncate 此部分 的運算。
- 在此次作業中助教會嚴厲抓抄襲,實際看.v 檔,並且檢查報告內容是否與程 式相符以確認公平性。任何作弊行為將會導致無法通過這門課。