

#### ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ

# ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΩΝ & ΥΛΙΚΟΥ ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ: ΗΡΥ 312 ΟΡΓΑΝΩΣΗ ΥΠΟΛΟΓΙΣΤΩΝ

### **EAPINO EEAMHNO 2023-2024**

# Άσκηση 3 - Σχεδίαση επεξεργαστή pipeline

#### Σκοπός

Μετατροπή του επεξεργαστή ενός κύκλου σε επεξεργαστή pipeline.

#### Προαπαιτούμενα

Λειτουργική σχεδίαση επεξεργαστή πολλαπλών κύκλων.

#### Διεξαγωγή

# A) Αλλαγές στο datapath του επεξεργαστή πολλαπλών κύκλων σε Pipeline datapath

Προσθέστε τους κατάλληλους καταχωρητές pipeline όπου κρίνετε ότι χρειάζεται ώστε για όλες τις βαθμίδες του datapath που υλοποιήσατε στην 2<sup>n</sup>φάση η έξοδος της κάθε βαθμίδας να γίνεται είσοδος στην επόμενη. Λάβετε επιπρόσθετα υπόψη ότι χρειάζεται προώθηση (forwarding) ή/και stalls για την αντιμετώπιση των κινδύνων δεδομένων (datahazards). Βάσει αυτού υλοποιήστε τις απαιτούμενες επεκτάσεις στη σχεδίαση σας.

## B) Σχεδιασμός και υλοποίηση της μονάδας ελέγχου (control)

Σχεδιάστε τη μονάδα ελέγχου ώστε να δημιουργεί τα απαιτούμενα σήματα ελέγχου για κάθε εντολή. Μπορείτε να χρησιμοποιήσετε είτε τη μονάδα ελέγχου του επεξεργαστή ενός κύκλου (Φάση 1) είτε τη μονάδα ελέγχου του επεξεργαστή πολλαπλών κύκλων (2<sup>n</sup> φάση) ως σημείο εκκίνησης. Ανάλογα με τη σχεδίαση της μονάδας ελέγχου που θα χρησιμοποιήσετε ως σημείο εκκίνησης, θα χρειαστεί να κάνετε και τις απαιτούμενες αλλαγές. Ακολουθήστε τη θεωρία για να σχεδιάσετε το control για τον pipeline επεξεργαστή σύμφωνα και με τα παραδείγματα που παρουσιάστηκαν στις διαλέξεις. Λάβετε υπόψη ότι υπάρχουν και datahazards μεταξύ εντολών που μπορούν να αντιμετωπιστούν με forwarding ή/και με stalls, και πιθανό να χρειαστούν επιπλέον επεκτάσεις στο control (ανάλογα με τη συνολική σχεδίαση του επεξεργαστή σας).

Προτείνεται να βασιστείτε στην μονάδα ελέγχου του επεξεργαστή ενός κύκλου ως σημείο εκκίνησης.

#### Γ) Ολοκλήρωση και έλεγχος ορθότητας

Συνδέστε το datapath με το control ώστε να υλοποιήσετε την πλήρη λειτουργία ενός pipeline επεξεργαστή. Δείξτε την ορθότητα της σχεδίασής σας με ένα δικό σας πρόγραμμα αναφοράς το οποίο θα περιλαμβάνει μόνο τις εντολές li, lw, sw, add(πολλές φορές την καθεμιά) ώστε να φανεί η λειτουργία του pipeline και η αντιμετώπιση των κινδύνων δεδομένων.

Στο eclass θα αναρτήσετε ένα αρχείο .zip που περιλαμβάνει

- 1) Πηγαίους κώδικες VHDL
- 2) Αρχείο .pdf που έχει σύντομη αναφορά και περιλαμβάνει στο θεωρητικό μέρος το διάγραμμα καταστάσεων της μονάδας ελέγχου ή ισοδύναμη απεικόνιση.

Μην ανεβάσετε το σύνολο του Xilinx project δεν θα βαθμολογηθεί!!!

## ΠΡΟΣΟΧΗ!

1)Η διαπίστωση αντιγραφής σε οποιοδήποτε σκέλος της άσκησης οδηγεί στην απόρριψη <u>από το σύνολο των εργαστηριακών ασκήσεων</u>. Αυτό γίνεται οποιαδήποτε στιγμή στη διάρκεια του εξαμήνου.

**ΚΑΛΗ ΕΠΙΤΥΧΙΑ!**<sup>©</sup>