

# UNIVERSIDADE FEDERAL DA PARAÍBA - UFPB CENTRO DE INFORMÁTICA

Relatório Terceira Avaliação

Disciplina: Circuitos Lógicos II

Professor:

<u>Jose Antonio Gomes de Lima</u>

Equipe:

Pedro Ricardo Cavalcante Silva Filho 20200126968

# **SUMÁRIO**

1.	Flip-flop tipo d	03
2.	Registrador	09
3.	Contador	14
4.	Máquina de estados	20

### 1. Flip-flop tipo D

Esta seção oferece uma explanação abrangente do circuito flip-flop tipo D, um componente crucial em sistemas digitais para armazenamento de informações. Projetado para operar como um elemento de memória de um bit, o circuito baseia-se em uma configuração que permite a transferência de dados síncrona ou assíncrona entre diferentes partes de um circuito digital. A principal função deste circuito é manter e estabilizar o valor de saída, permitindo assim a sincronização precisa dos dados em operações críticas.

O propósito central desta seção é destacar a notável capacidade e eficiência do circuito flip-flop tipo D em reter e transmitir informações de maneira consistente e confiável. A confiabilidade e a estabilidade operacional são garantidas em uma ampla gama de configurações, enfatizando a importância e a aplicabilidade desse componente em uma variedade de contextos digitais.

#### 1.1. Modelo de referência

O modelo de referência é um arquivo .tv que contém vetores de teste a serem utilizados durante o testbench. Esses vetores correspondem, essencialmente, a linhas de uma tabela verdade. Para gerar este arquivo, foi desenvolvido um breve programa em C, demonstrado na imagem a seguir:

Este código gera um arquivo chamado "flipflop.tv" que contém 32 linhas de vetores de teste em binário para o modelo de referência do circuito flip-flop tipo D.

```
1100 1 1100
                    0100 0 0011
0000 0 0000
                                           1000 1 1000
                                                                 1101 0 1100
                    0100 1 0100
                                           1001 0 1000
0000 1 0000
                                                                1101 1 1101
                    0101 0 0100
                                           1001 1 1001
0001 0 0000
                                                                1110 0 1101
                    0101 1 0101
                                           1010 0 1001
0001 1 0001
                                                                1110 1 1110
                    0110 0 0101
                                           1010 1 1010
0010 0 0001
                                                                1111 0 1110
                    0110 1 0110
                                           1011 0 1010
0010 1 0010
                                                                11111 1 11111
                    0111 0 0110
                                           1011 1 1011
0011 0 0010
                     0111 1 0111
                                           1100 0 1011
0011 1 0011
                                           1100 1 1100
9199 9 9911
                     1000 0 0111
```

Cada linha no arquivo .tv representa um vetor de teste para o circuito flip-flop tipo D. Os quatro primeiros dígitos indicam o valor de D em binário de 4 bits, o do meio representa o sinal de clock, indica o momento em que a operação do flip-flop deve ocorrer, enquanto os quatro dígitos seguintes representam o valor da saída Q esperada, em binário de 4 bits.

### 1.2. Descrição do Hardware

A descrição de hardware em SystemVerilog (flipflop.sv) do módulo "Flip-flop Tipo D" é de significativa relevância. Projetado para operar como um componente fundamental em sistemas digitais, o módulo é responsável por armazenar e transmitir dados de 4 bits de entrada de forma síncrona. O circuito implementado atua com eficiência e confiabilidade, assegurando a transferência precisa de informações entre diferentes partes de um sistema digital.


A funcionalidade integral e o comportamento operacional do módulo podem ser compreendidos plenamente por meio da descrição detalhada no diagrama esquemático fornecido abaixo. O flip-flop tipo D foi cuidadosamente otimizado para garantir uma resposta consistente e precisa, demonstrando sua eficácia em uma variedade de contextos digitais que requerem armazenamento e transferência de dados de 4 bits.

```
module flipflop
(input logic [3:0] d,
input logic clk,
output logic [3:0] q);

always_ff @ (posedge clk)

q <= d;
endmodule</pre>
```

Após a compilação deste código no Quartus II podemos ver a visualização RTL deste módulo:



#### 1.3. Testbench


Com a finalização da descrição do hardware e a elaboração do Modelo de Referência, podemos validar a precisão da nossa descrição por meio da criação de um 'testbench'. Este 'testbench' é um programa escrito em SystemVerilog que opera comparando os resultados do nosso módulo com os resultados do Modelo de Referência. Para isso, ele lê o arquivo de teste (.tv), linha por linha, utilizando os bits de entrada como parâmetros de entrada do módulo, e comparando os bits de saída com a saída do módulo.

A seguir, apresentamos o código deste 'testbench'

```
ircuitoslogicosll > Relatorios > Relatorio_Terceira_Unidade > flipflop > Testsbences > 🐞 flipflop_tb.sv
      `timescale Ins / 100ps
     module flipflop tb;
       logic clk;
       logic [3:0]d, q, q_expected;
       int counter, errors;
       logic [8:0] vectors [32];
       logic clkSimulation, rst;
       flipflop dut(
       .d(d), .clk(clk), .q(q)
           begin
             $display ("
                                   Iniciando Testbench");
                                   | D | CLK | Q |");
             $display ("
            $readmemb("flipflop.tv", vectors); //Carrega os vetores descritos em flop.tv
           counter = 0; errors = 0; // Inicializa contadores
rst = 1; #20; rst = 0; // Reset em 1 por 20 ns
           begin
            clkSimulation = 1; #10; // clock em 1 dura 12 ns
            clkSimulation = 0; #10; // clock em 0 dura 7 ns
         always @ (posedge clkSimulation) // Sempre que o clock subir vetores lidos do arqui
   if(~rst)
             begin
               {d, clk, q_expected} = vectors[counter];
            always @ (negedge clkSimulation) // Sempre que o clock descer
              if(~rst)
                if (q_expected[\theta] === 1'b\theta) begin
                   $display (" linha %2d | %b | %b | %b |", counter+1, d, clk, q_expected);
                   counter++;
```

### 1.4. Hierarquia dos arquivos

Com o Modelo de Referência, a descrição do hardware e o testbench prontos, é crucial armazená-los de maneira específica para que o Quartus II possa acessá-los. Devemos organizar os arquivos conforme ilustrado na imagem a seguir:




## 1.5. Simulação RTL LEVEL

Ao realizar a simulação de nível RTL (Register-Transfer Level), estamos concentrando nossa análise exclusivamente na lógica do módulo. Essa simulação pode ser iniciada acessando o menu Tools, e em seguida selecionando Run EDA Simulation Tools e, posteriormente, EDA RTL Simulation.

Ao executar essa simulação, é possível confirmar, conforme demonstrado nas figuras a seguir, que não foram identificados quaisquer erros. Dessa forma, podemos afirmar que a lógica do nosso módulo está correta.


4	Iniciando Testbench
<del>*</del>	D   CLK   Q
<u>.</u>	I D I CER I Q I
# linha l	1 0000 1 0 1 0000 1
# linha 2	
# linha 3	
# linha 4	
# linha 5	
# linha 6	
# linha 7	
# linha 8	
# linha 9	
# linha 10	
# linha 11	
# linha 12	0101   1   0101
# linha 13	0110   0   0101
# linha 14	0110   1   0110
# linha 15	0111   0   0110
# linha 16	0111   1   0111
# linha 17	1000   0   0111
# linha 18	1000   1   1000
# linha 19	1001   0   1000
# linha 20	1001   1   1001
# linha 21	
# linha 22	1010   1   1010
# linha 23	1011   0   1010
# linha 24	
# linha 25	1100   0   1011
# linha 26	5   1100   1   1100
# linha 27	
# linha 28	•
# linha 29	)   1110   0   1101
# linha 30	1110   1   1110
# linha 31	.   1111   0   1110
# linha 32	2   1111   1   1111
# Testes Efe	tuados = 32
# Erros Enco	ntrados = 0
•	



#### 1.6. Simulação Gate Level

Essa simulação considera os tempos de atraso e de propagação de cada porta e sinal individualmente. Ao executar essa simulação através do menu Tools -> Run Simulation Tools -> Gate Level Simulation, é possível observar, conforme mostrado nas imagens a seguir, a identificação de nenhum erro, indicando que o tempo de atraso inicialmente previsto está coerente, não precisando ajustar o período do clock em nível alto no nosso testbench.

```
Iniciando Testbench
             | D | CLK | Q |
        1 | 0000 | 0 | 0000
 linha
 linha 2 | 0000 | 1 | 0000
 linha 3 | 0001 | 0 | 0000
 linha 4 | 0001 | 1 | 0001
 linha 5 | 0010 | 0 | 0001
 linha 6 | 0010 | 1 | 0010
        7 | 0011 | 0 | 0010
 linha
 linha 8 | 0011 | 1 | 0011 |
 linha 9 | 0100 | 0 | 0011
 linha 10 | 0100 | 1 | 0100
 linha 11 | 0101 | 0 | 0100
 linha 12 | 0101 | 1 | 0101 |
 linha 13 | 0110 | 0 | 0101 |
 linha 14 | 0110 | 1 | 0110
 linha 15 | 0111 | 0 | 0110 |
 linha 16 | 0111 | 1 | 0111 |
 linha 17 | 1000 | 0 | 0111 |
 linha 18 | 1000 | 1 | 1000
 linha 19 | 1001 | 0 | 1000 |
 linha 20 | 1001 | 1 | 1001 |
 linha 21 | 1010 | 0 | 1001 |
 linha 22 | 1010 | 1 | 1010 |
 linha 23 | 1011 | 0 | 1010 |
 linha 24 | 1011 | 1 | 1011 |
  linha 25 | 1100 | 0 | 1011 |
  linha 26 | 1100 | 1 | 1100
  linha 27 | 1101 | 0 | 1100
  linha 28 | 1101 | 1 | 1101
  linha 29 | 1110 | 0 | 1101
  linha 30 | 1110 | 1 | 1110
  linha 31 | 1111 | 0 | 1110
  linha 32 | 1111 | 1 | 1111 |
Testes Efetuados = 32
Erros Encontrados = 0
** Note: $stop
                 : Z:/Circuito
```



### 2. Registrador

Esta seção oferece uma análise abrangente do circuito registrador, uma peça fundamental em sistemas digitais para armazenamento e registro de dados. Projetado para funcionar como um mecanismo de memória capaz de armazenar múltiplos bits de informações, o circuito baseia-se em uma configuração que facilita a retenção e a transmissão precisa de dados entre diferentes partes de um sistema digital. A principal função desse circuito é capturar e manter os valores de entrada, garantindo a integridade dos dados durante operações críticas e sequenciais.

O objetivo central desta seção é enfatizar a impressionante capacidade e eficiência do circuito registrador em armazenar e reter informações de forma estável e confiável. A confiabilidade e a estabilidade operacional são asseguradas em uma ampla gama de configurações, ressaltando a importância e a relevância desse componente em diversos contextos digitais e aplicações práticas.

#### 2.1. Modelo de referência

O modelo de referência é um arquivo .tv que contém vetores de teste a serem utilizados durante o testbench. Esses vetores correspondem, essencialmente, a linhas de uma tabela verdade. Para gerar este arquivo, foi desenvolvido um breve programa em C, demonstrado na imagem a seguir:

```
First main() {

First main() {

First meaning registrader.tw', "w'); // where a propose para secrite

First meaning () {

First meaning first secretar a registrader.tw');

First meaning () {

First meaning first secretar a secretar a secretar de anterior_de anterior_de
```

Este código gera um arquivo chamado "registrador.tv" que contém 512 linhas de vetores de teste em binário para o modelo de referência do circuito registrador.

```
604 11111011_1_11111011
1 00000000 0 00000000
                         43 01111001 0 01111000
                                                   505 11111100 0 11111011
2 00000000_1_00000000
                         244 01111001_1_01111001
                                                   506 11111100_1_11111100
3 00000001_0_00000000
                         245 01111010 0 01111001
                                                   507 11111101_0_11111100
4 00000001_1_00000001
                         246 01111010 1 01111010
5 00000010_0_00000001
                                                   508 11111101_1_11111101
                         247 01111011_0_01111010
                                                   509 11111110_0_111111101
6 00000010_1_00000010
                         248 01111011_1_01111011
7 00000011_0_00000010
                                                   510 11111110_1_111111110
                         249 01111100_0_01111011
8 00000011_1_00000011
                                                   511 11111111 0 11111110
                         250 01111100_1_01111100
9 00000100 0 00000011
                                                   512 11111111 1 11111111
```

Os primeiros 8 dígitos representam o valor de entrada "d" em binário de 8 bits,o dígito no meio indica o sinal do clock, indicando o momento em que a operação do registrador é acionada, enquanto os últimos 8 dígitos representam o valor esperado de saída "q" em binário de 8 bits.

### 2.2. Descrição do Hardware


A descrição em SystemVerilog (registrador.sv) do módulo "Registrador de 8 bits" desempenha um papel crucial na arquitetura de sistemas digitais. Projetado para armazenar e transmitir dados de 8 bits, o módulo atua como um componente essencial para a manutenção e registro confiáveis de informações vitais. O circuito implementado opera de forma eficiente, garantindo a integridade e a precisão na captura e retenção de dados durante operações críticas.

Detalhes completos sobre as funcionalidades e o comportamento operacional deste módulo podem ser encontrados no diagrama esquemático fornecido abaixo. O registrador de 8 bits foi otimizado para garantir uma resposta consistente e confiável, destacando sua eficácia em uma ampla gama de aplicações que demandam armazenamento e transmissão precisos de dados de 8 bits.

```
module registrador
(output logic [7:0] q,
input logic [7:0] d,
input clk, escreve);

always_ff @(posedge clk) // borda de subida
if (escreve ==1)
q <= d;
endmodule</pre>
```

Após a compilação deste código no Quartus II podemos ver a visualização RTL deste módulo:



#### 2.3. Testbench


Com a finalização da descrição do hardware e a elaboração do Modelo de Referência, podemos validar a precisão da nossa descrição por meio da criação de um 'testbench'. Este 'testbench' é um programa escrito em SystemVerilog que opera comparando os resultados do nosso módulo com os resultados do Modelo de Referência. Para isso, ele lê o arquivo de teste (.tv), linha por linha, utilizando os bits de entrada como parâmetros de entrada do módulo, e comparando os bits de saída com a saída do módulo.

#### A seguir, apresentamos o código deste 'testbench'

```
timescale 1ns / 100ps
logic clk;
logic [7:0]d, q, q_expected;
int counter, errors;
logic [16:0] vectors [512];
logic clkSimulation, rst;
logic escreve,flag;
 registrador dut(
 .d(d), .clk(clk), .q(q), .escreve(escreve)
                                  Iniciando Testbench");
| D | CLK | Q |");
----");
         $display ("
$display ("
$display ("
        sreadmemb("registrador.tv", vectors); //Carrega os vetores descritos em flop.tv
counter = 0; errors = 0; // Inicializa contadores
rst = 1; #20; rst = 0; // Reset em 1 por 20 ns
    always // Sempre
begin
         clkSimulation = 1; #10; // clock em 1 dura 12 ns
clkSimulation = 0; #10; // clock em 0 dura 7 ns
    always @ (negedge clkSimulation) begin if (flag == 0)begin escreve = 1:
            flag = 1;
           end
else begin
           escreve = 0;
flag = 0;
   always @ (posedge clkSimulation) // Sempre que o clock subir vetores lidos do arqui
  if(~rst)
        {d, clk, q_expected} = vectors[counter];
end
      always @ (negedge clkSimulation) // Sempre que o clock descer
| if(~rst)
             if (q_expected[0]=== 1'b0) begin
| | $display (" linha %2d | %b | %b | %b |", counter+1, d, clk, q_expected);
                $display ("
counter++;
              else begin
$display (" linha %2d | %b | %b | %b |", counter+1, d, clk, q);
if(q!== q_expected) begin
for (int i = 0; i < 8; 1++)
   if(q[i]!== q_expected[i]) begin
   $display("Erro: (Q_expected[%0d] = %b)", i, q_expected[i]);</pre>
                       errors++;
         counter++;
          if (counter === 512) //Quando os vetores de teste acabarem
           begin
$display("Testes Efetuados = %0d", counter);
$display("Erros Encontrados = %0d", errors):
              end
        end
```

### 2.4. Hierarquia dos arquivos

Com o Modelo de Referência, a descrição do hardware e o testbench prontos, é crucial armazená-los de maneira específica para que o Quartus II possa acessá-los. Devemos organizar os arquivos conforme ilustrado na imagem a seguir:




### 2.5. Simulação RTL LEVEL


Ao realizar a simulação de nível RTL (Register-Transfer Level), estamos concentrando nossa análise exclusivamente na lógica do módulo. Essa simulação pode ser iniciada acessando o menu Tools, e em seguida selecionando Run EDA Simulation Tools e, posteriormente, EDA RTL Simulation.

Ao executar essa simulação, é possível confirmar, conforme demonstrado nas figuras a seguir, que não foram identificados quaisquer erros. Dessa forma, podemos afirmar que a lógica do nosso módulo está correta.

							E : : . : . :	
#			Iniciando	Test	ench		# linha 495   11110111   0   11110110	
#			D I	CLK	l Q		# linha 496   11110111   1   11110111	
#						-	# linha 497   11111000   0   11110111	
#	linha	1	00000000	0 1	00000000	1	# linha 498   11111000   1   11111000	
#	linha	2	00000000	1 1	00000000	1	# linha 499   11111001   0   11111000	
#	linha	3	00000001	101	00000000	) [	# linha 500   11111001   1   11111001	
#	linha	4	00000001	11	00000000	1	# linha 501   11111010   0   11111001	
#	linha	5 I	00000010	101	00000000	П	# linha 502   11111010   1   11111010	
#	linha	6	00000010	111	00000010	1	# linha 503   11111011   0   11111010	
#	linha	7	00000011	101	00000010	1	# linha 504   11111011   1   11111011	
#	linha	8	00000011	1 1	00000011	1	# linha 505   111111100   0   111111011	
#	linha	9	00000100	101	00000011	1	# linha 506   111111100   1   111111100	
#	linha l	0.	00000100	1	00000100	1	# linha 507   111111101   0   111111100	
#	linha l	1	00000101	1 O I	00000100	1	# linha 508   111111101   1   111111101	
#	linha l	2	00000101	1	00000101	1	# linha 509   111111110   0   111111101	
#	linha l	3	00000110	1 O I	00000101	1	# linha 510   111111110   1   111111110	
#	linha l	4	00000110	11	00000110	1	# linha 511   11111111   0   11111110	
#	linha l	5	00000111	101	00000110	1	# linha 512   11111111   1   11111111	
#	linha l	6	00000111	11	0000011	1	# Testes Efetuados = 512	
#	linha l	7	00001000	0	0000011	- 1	# Erros Encontrados = 0	




Devido à ampla gama de vetores presentes em nosso modelo de referência, ao visualizarmos os gráficos de ondas gerados pela simulação em nível RTL, não observamos imediatamente uma correspondência direta com a representação apresentada na figura. No entanto, é importante notar que a visualização pode ser aprimorada consideravelmente ao aplicarmos o zoom no gráfico, permitindo uma análise mais detalhada e precisa.




### 2.6. Simulação Gate Level

Essa simulação considera os tempos de atraso e de propagação de cada porta e sinal individualmente. Ao executar essa simulação através do menu Tools -> Run Simulation Tools -> Gate Level Simulation, é possível observar, conforme mostrado nas imagens a seguir, a identificação de nenhum erro, indicando que o tempo de atraso inicialmente previsto está coerente, não precisando ajustar o período do clock em nível alto no nosso testbench.

- 1#		Iniciando	Test	bench	# linha 48   lillooli   1   lillooli
4	1	D I	CLK	1 0 1	# linha 65   00100000   0   00011111   # linha 489   11110100   0   11110011
- 12					# linha 66   00100000   1   00100000   # linha 490   11110100   1   11110100
- 15					# linha 67   00100001   0   00100000   # linha 491   11110101   0   11110100
ı İ.	linha 1			00000000	# linha 68   00100001   1   00100001   # linha 492   11110101   1   11110101
į.	linha 2	00000000	1	00000000	# linha 69   00100010   0   00100001   # linha 493   11110110   0   11110101
#	linha 3	00000001	101	00000000	# linha 70   00100010   1   00100010   # linha 494   11110110   1   11110110
#	linha 4	00000001	1	00000001	# linha 71   00100011   0   00100010   # linha 495   11110111   0   11110110
4	linha 5	00000010	101	00000001 I	# linha 72   00100011   1   00100011   # linha 496   11110111   1   11110111
- I≟	linha 6		1.1.1	00000010	# linha 73   00100100   0   00100011   # linha 497   11111000   0   11110111
- 12	linha 7			00000010	# linha 74   00100100   1   00100100   # linha 498   11111000   1   11111000
- 15					# linha 75   00100101   0   00100100   # linha 499   11111001   0   11111000
ı İ.	linha 8			00000011	# linha 76   00100101   1   00100101   # linha 500   11111001   1   11111001
l #	linha 9	00000100			# linha 77   00100110   0   00100101   # linha 501   11111010   0   11111001
#	linha 10	00000100	1	00000100	# linha 78   00100110   1   00100110   # linha 502   11111010   1   11111010
#	linha 11	00000101	101	00000100	# linha 79   00100111   0   00100110   # linha 503   11111011   0   11111010
l.	linha 12	00000101	111	00000101 I	# linha 80   00100111   1   00100111   # linha 504   11111011   1   11111011
- II	linha 13	00000110	101	00000101	# linha 81   00101000   0   00100111   # linha 505   111111100   0   11111011
- 12	linha 14			00000110	# linha 82   00101000   1   00101000   # linha 506   111111100   1   111111100
- 17					# linha 83   00101001   0   00101000   # linha 507   111111101   0   11111100
. I₹	linha 15			00000110	# linha 84   00101001   1   00101001   # linha 508   11111101   1   11111101
l#	linha 16	00000111			# linha 85   00101010   0   00101001   # linha 509   11111110   0   11111101
#	linha 17	00001000	101	00000111	# linha 86   00101010   1   00101010     # linha 510   11111110   1   11111110
l #	linha 18	00001000	1	00001000	# linha 87   00101011   0   00101010     # linha 511   11111111   0   11111110
l <sub>4</sub>	linha 19	00001001	101	00001000 I	# linha 88   00101011   1   00101011     # linha 512   11111111   1   11111111
- 12	linha 20			00001001	# linha 89   00101100   0   00101011   # Testes Efetuados = 512
- 11	linha 21				# linha 90   00101100   1   00101100   # Erros Encontrados = 0
- 1.					# linha 91   00101101   0   00101100   # ** Note: \$stop : Z:/Circuitoslogicos
1#	linha 22	00001010	1 1 1	00001010	



Devido à ampla gama de vetores presentes em nosso modelo de referência, ao visualizarmos os gráficos de ondas gerados pela simulação em nível GATE, não observamos imediatamente uma correspondência direta com a representação apresentada na figura. No entanto, é importante notar que a visualização pode ser aprimorada consideravelmente ao aplicarmos o zoom no gráfico, permitindo uma análise mais detalhada e precisa.



#### 3. Contador

Esta seção fornece uma visão detalhada do circuito contador, um elemento crucial em sistemas digitais para contagem e rastreamento de eventos. Projetado para operar como um componente fundamental na geração de sequências de contagem, o circuito baseia-se em uma configuração que permite o monitoramento preciso e contínuo de eventos em um circuito digital. Sua principal função é gerar e manter sequências de contagem, possibilitando a contabilização precisa de ocorrências em operações críticas.

O propósito central desta seção é ressaltar a notável capacidade e eficiência do circuito contador em rastrear e registrar eventos de maneira consistente e confiável. A confiabilidade e a estabilidade operacional são mantidas em uma ampla gama de configurações, enfatizando a importância e a versatilidade desse componente em diversos contextos digitais e aplicações práticas.

#### 3.1. Modelo de referência

O modelo de referência é um arquivo .tv que contém vetores de teste a serem utilizados durante o testbench. Esses vetores correspondem, essencialmente, a linhas de uma tabela verdade. Para gerar este arquivo, foi desenvolvido um breve programa em C, demonstrado na imagem a seguir:

Este código gera um arquivo chamado "contador\_8bits.tv" que contém 512 linhas de vetores de teste em binário para o modelo de referência do circuito contador.

1	1 00000000	263	1 10000011	501	$1\_11111010$
2	0 00000000	264	$0^{-}10000011$	502	$0\_11111010$
3	1 00000001	265	1_10000100	503	$1\_11111011$
4	0_00000001	266	0_10000100	504	$0\_11111011$
5	1 00000010	267	1 10000101	505	$1\_11111100$
6	0 00000010	268	0 10000101	506	$0\_11111100$
7	1 00000011	269	1_10000110	507	$1\_11111101$
8	0 00000011	270	0_10000110	508	$0\_11111101$
9	1_00000100	271	$1\_10000111$	509	$1\_11111110$
10	0 00000100	272	0 10000111	510	$0\_11111110$
11	1 00000101	273	1_10001000	511	1_11111111
12	0_00000101	274	0_10001000	512	0_11111111

O primeiro dígito indica se o contador está sendo redefinido (0 para não redefinido, 1 para redefinido)e os próximos 8 dígitos, representando o valor do contador em binário de 8 bits, mostram o valor esperado do contador após o ciclo do clock correspondente.

### 3.2. Descrição do Hardware

A descrição em SystemVerilog (contador\_8bits.sv) do módulo "Contador de 8 bits" desempenha um papel crucial na arquitetura de sistemas digitais. Projetado para realizar a contagem precisa de eventos, o módulo é responsável por gerar sequências de contagem de até 8 bits, fornecendo um mecanismo confiável para monitorar e registrar eventos em operações críticas. O circuito implementado opera com eficiência, garantindo a contagem precisa e confiável de eventos em uma variedade de cenários digitais.

Detalhes completos sobre as funcionalidades e o comportamento operacional desse módulo podem ser encontrados no diagrama esquemático fornecido abaixo. O contador de 8 bits foi otimizado para fornecer uma resposta consistente e confiável, demonstrando sua eficácia em uma ampla gama de aplicações que demandam a contagem precisa de eventos de até 8 bits.


```
module contador_8bits

(output logic [7:0] q,
   input logic clk, clrn);

always_ff@(posedge clk, negedge clrn)

if (~clrn)
   q <= 0;
   else q <= q + 1;
endmodule</pre>
```

Após a compilação deste código no Quartus II podemos ver a visualização RTL deste módulo:




#### 3.3. Testbench

Com a finalização da descrição do hardware e a elaboração do Modelo de Referência, podemos validar a precisão da nossa descrição por meio da criação de um 'testbench'. Este 'testbench' é um programa escrito em SystemVerilog que opera comparando os resultados do nosso módulo com os resultados do Modelo de Referência. Para isso, ele lê o arquivo de teste (.tv), linha por linha, utilizando os bits de entrada como parâmetros de entrada do módulo, e comparando os bits de saída com a saída do módulo.

A seguir, apresentamos o código deste 'testbench'

#### 3.4. Hierarquia dos arquivos


Com o Modelo de Referência, a descrição do hardware e o testbench prontos, é crucial armazená-los de maneira específica para que o Quartus II possa acessá-los. Devemos organizar os arquivos conforme ilustrado na imagem a seguir:




### 3.5. Simulação RTL LEVEL

Ao realizar a simulação de nível RTL (Register-Transfer Level), estamos concentrando nossa análise exclusivamente na lógica do módulo. Essa simulação pode ser iniciada acessando o menu Tools, e em seguida selecionando Run EDA Simulation Tools e, posteriormente, EDA RTL Simulation.

Ao executar essa simulação, é possível confirmar, conforme demonstrado nas figuras a seguir, que não foram identificados quaisquer erros. Dessa forma, podemos afirmar que a lógica do nosso módulo está correta.




Devido à ampla gama de vetores presentes em nosso modelo de referência, ao visualizarmos os gráficos de ondas gerados pela simulação em nível RTL, não observamos imediatamente uma correspondência direta com a representação apresentada na figura. No entanto, é importante notar que a visualização pode ser aprimorada consideravelmente ao aplicarmos o zoom no gráfico, permitindo uma análise mais detalhada e precisa.




### 3.6. Simulação Gate Level

Essa simulação considera os tempos de atraso e de propagação de cada porta e sinal individualmente.

Ao executar essa simulação através do menu Tools -> Run Simulation Tools -> Gate Level Simulation, é possível observar, conforme mostrado nas imagens a seguir, a identificação de nenhum erro, indicando que o tempo de atraso inicialmente previsto está coerente, não precisando ajustar o período do clock em nível alto no nosso testbench.



Devido à ampla gama de vetores presentes em nosso modelo de referência, ao visualizarmos os gráficos de ondas gerados pela simulação em nível GATE, não observamos imediatamente uma correspondência direta com a representação apresentada na figura. No entanto, é importante notar que a visualização pode ser aprimorada consideravelmente ao aplicarmos o zoom no gráfico, permitindo uma análise mais detalhada e precisa.



### 4. Máquina de estados

Esta seção oferece uma análise abrangente da Máquina de Estados do circuito "Contador Sequencial 0-1-2-3-10-13". Esse componente desempenha um papel essencial em sistemas digitais para controlar e gerenciar a sequência de operações com base em diferentes estados. Projetado para operar como um elemento central na definição de diferentes etapas do processo digital, a Máquina de Estados baseia-se em uma configuração que permite a transição de forma controlada entre estados específicos, proporcionando um controle preciso e sincronizado das operações críticas.

O propósito central desta seção é destacar a notável capacidade e eficiência da Máquina de Estados do circuito "Contador Sequencial 0-1-2-3-10-13" em coordenar e controlar as transições entre estados de maneira consistente e confiável. A confiabilidade e a estabilidade operacional são mantidas em uma ampla gama de configurações, enfatizando a importância e a aplicabilidade desse componente em diversos contextos digitais e cenários práticos.

#### 4.1. Modelo de referência

O modelo de referência é um arquivo .tv que contém vetores de teste a serem utilizados durante o testbench. Esses vetores correspondem, essencialmente, a linhas de uma tabela verdade. Para gerar este arquivo, foi desenvolvido um breve programa em C, demonstrado na imagem a seguir:

```
#include <stdio.h>
int main() {
    char nomeArquivo[] = "contador sequencia 0 1 2 3 10 13.tv";
    FILE *arquivo = fopen(nomeArquivo, "w");
    if (arquivo == NULL) {
        printf("Erro ao abrir o arquivo.\n");
        return 1:
    char sequencia[][10] = [
        "1_0_0000",
"1_1_0000",
        "0 1 0000"
        "0_0_0000"
        "0_1_0001'
"0_0_0001'
        "0 1 0010
        "0 0 0010"
        "0_1_0011",
"0_0_0011",
        "0 1 1010"
        "0 0 1010"
         "0 1 1101"
        "0_0_1101",
"0_1_0000"
        fprintf(arquivo, "%s\n", sequencia[i]);
    fclose(arquivo);
    printf("Sequ@ncia de dados escrita com sucesso no arquivo %s.\n", nomeArquivo);
    return 0;
```

Este código gera um arquivo chamado "contador\_sequencia\_0\_1\_2\_3\_10\_13.tv" que contém 15 linhas de vetores de teste em binário para o modelo de referência do circuito contador.

	_			
	1_	0_	000	0
	1_	1_	000	0
	0_	1_	000	0
	0_	Θ_	000	0
	0_	1_	000	1
	0_	0_	000	1
	0_	1_	001	.0
	0_	Θ_	001	.0
	0_	1_	001	.1
	0_	0_	001	.1
	0_	1_	101	.0
	0_	Θ_	101	.0
	0_	1_	110	1
	0_	Θ_	110	1
	0_	1_	000	0
16				

Cada linha no arquivo .tv representa um vetor de teste para o circuito. O primeiro dígito indica o valor de resete (1 para resete ativo, 0 para resete inativo) , O segundo dígito indica o sinal do clock (1 para clock ativo, 0 para clock inativo), enquanto os quatro dígitos seguintes representam o valor esperado da saída em binário de 4 bits, correspondendo ao estado do circuito "Contador Sequencial 0-1-2-3-10-13" após a operação do clock e considerando o estado do resete.


### 4.2. Descrição do Hardware

A descrição em SystemVerilog (contador\_sequencia\_0\_1\_2\_3\_10\_13.sv) do módulo "Contador Sequencial 0-1-2-3-10-13" desempenha um papel crucial na arquitetura de sistemas digitais. Projetado para realizar uma sequência ordenada de contagem de valores, o módulo é responsável por gerar uma série específica de saídas com base no estado atual e no sinal de clock. O circuito implementado opera de maneira precisa e confiável, garantindo uma sequência consistente e ordenada de valores em uma variedade de cenários digitais.

Detalhes completos sobre as funcionalidades e o comportamento operacional desse módulo podem ser encontrados no diagrama esquemático fornecido abaixo. O "Contador Sequencial 0-1-2-3-10-13" foi otimizado para fornecer uma resposta consistente e confiável, demonstrando sua eficácia em uma ampla gama de aplicações que requerem uma sequência específica de contagem e saída de valores.

```
module contador sequencia 0 1 2 3 10 13
      (output logic [3:0] y,
       input logic clk, reset);
       logic [2:0] estado_atual;
      parameter S0 = 0, S1 = 1, S2 = 2, S3 = 3, S10 = 4, S13 = 5;
       always_comb begin // parte combinacional
        case (estado atual)
         S0: y = 0;
         S1: y = 1;
15
         S2: y = 2;
        S3: y = 3;
       S10: y = 10;
       S13: y = 13;
       endcase
     end
      always_ff @ (posedge clk, posedge reset) // parte sequencial
       if (reset)
       estado_atual <= S0;
       case (estado atual)
       S0: estado_atual <= S1;</pre>
       S1: estado_atual <= S2;
       S2: estado atual <= S3;
       S3: estado_atual <= S10;
       S10: estado atual <= S13;
       S13: estado_atual <= S0;
      endcase
```

Após a compilação deste código no Quartus II podemos ver a visualização RTL deste módulo:




#### 4.3. Testbench

Com a finalização da descrição do hardware e a elaboração do Modelo de Referência, podemos validar a precisão da nossa descrição por meio da criação de um 'testbench'. Este 'testbench' é um programa escrito em SystemVerilog que opera comparando os resultados do nosso módulo com os resultados do Modelo de Referência. Para isso, ele lê o arquivo de teste (.tv), linha por linha, utilizando os bits de entrada como parâmetros de entrada do módulo, e comparando os bits de saída com a saída do módulo.

A seguir, apresentamos o código deste 'testbench'

### 4.4. Hierarquia dos arquivos

Com o Modelo de Referência, a descrição do hardware e o testbench prontos, é crucial armazená-los de maneira específica para que o Quartus II possa acessá-los. Devemos organizar os arquivos conforme ilustrado na imagem a seguir:




## 4.5. Simulação RTL LEVEL

Ao realizar a simulação de nível RTL (Register-Transfer Level), estamos concentrando nossa análise exclusivamente na lógica do módulo. Essa simulação pode ser iniciada acessando o menu Tools, e em seguida selecionando Run EDA Simulation Tools e, posteriormente, EDA RTL Simulation.

Ao executar essa simulação, é possível confirmar, conforme demonstrado nas figuras a seguir, que não foram identificados quaisquer erros. Dessa forma, podemos afirmar que a lógica do nosso módulo está correta.

```
Iniciando Testbench
          RESET | CLK |
                        Y
  linha
              1
                  0 | 0000
              1
                  1
                      0000
  linha
          2
  linha
              0
                     1 0000
  linha
                       0000
  linha
                       0001
  linha
  linha
                       0010
                       0010
  linha
  linha
         9
                  1
              0
                    1 0011
  linha 10
              0
                  0
                    | 0011
  linha 11
              0
                  1
                    1 1010
  linha 12
              0
                  0 | 1010
  linha 13
              0 | 1 | 1101
  linha 14
              0 | 0 | 1101
                  1 I 0000
  linha 15
Testes Efetuados = 15
Erros Encontrados = 0
```



### 4.6. Simulação Gate Level

Essa simulação considera os tempos de atraso e de propagação de cada porta e sinal individualmente.

Ao executar essa simulação através do menu Tools -> Run Simulation Tools -> Gate Level Simulation, é possível observar, conforme mostrado nas imagens a seguir, a identificação de nenhum erro, indicando que o tempo de atraso inicialmente previsto está coerente, não precisando ajustar o período do clock em nível alto no nosso testbench.

```
Iniciando Testbench
          RESET | CLK |
                      Υ
         1 | 1 | 0 | 0000
  linha
         2 | 1 | 1 | 0000
  linha
            0 | 1 | 0000
  linha
            0 | 0 | 0000
            0 | 1 | 0001
         6 | 0 | 0 | 0001
            0 | 1 | 0010
         8 | 0 | 0 | 0010
         9 | 0 | 1 | 0011
  linha 10 | 0 | 0 | 0011
  linha 11 | 0 | 1 | 1010
  linha 12 | 0 | 0 | 1010
  linha 13 | 0 | 1 | 1101
  linha 14 | 0 | 0 | 1101
  linha 15 | 0 | 1 | 0000
Testes Efetuados = 15
Erros Encontrados = 0
```

