



UNIVERSIDADE FEDERAL DA PARAÍBA - UFPB
CENTRO DE INFORMÁTICA

Relatório Segunda Avaliação

Disciplina: Circuitos Lógicos II

Professor:

Jose Antonio Gomes de Lima

Equipe :

Pedro Ricardo Cavalcante Silva

Filho 20200126968

SUMÁRIO

1. Configuração do Projeto.....	3
2. Comparador de números de 4 bits.....	6
3. Contador de bits 1.....	12

1. Configuração do projeto:

Durante este projeto, utilizaremos o software Quartus II, uma ferramenta de design digital da Intel, para escrever a descrição, e o ModelSim, um simulador de hardware da Mentor Graphics, para a simulação. Antes de tudo, é necessário configurar o software para permitir simulações em níveis RTL (Register-Transfer Level) e Gate Level.

As simulações em nível RTL se referem a uma representação de alto nível do circuito digital, onde os registros e transferências de dados são simulados. Essa simulação é essencial para verificar o comportamento do circuito em um nível mais abstrato, antes de passar para a fase de síntese.


Já as simulações em nível Gate Level são realizadas em um nível mais baixo de abstração, em que os dispositivos lógicos programáveis (PLDs) e a interconexão entre eles são levados em consideração. Esta simulação é crucial para verificar se a implementação física do circuito corresponde à lógica descrita em nível RTL, permitindo uma validação mais próxima do comportamento real do circuito.

Para exemplificar e configurar essas simulações, utilizaremos como estudo de caso os módulos de um comparador de números de 4 bits e um contador de bits 0, ambos representando circuitos combinacionais. É imprescindível ter acesso à descrição em hardware do módulo, ao arquivo testbench e ao Modelo de Referência.

1.1. Passo a passo


1.1.1. Etapa 1:

Abra o Quartus II e vá até Tools/options:




1.1.2. Etapa 2:

Em Options escolha EDA Tool Options



1.1.3. Etapa 3:

Clique na linha ModelSim-Altera e preencha com o caminho do ModelSim, no presente exemplo seria: C:\intelFPGA\19.1\modelsim_ase\win32aloem\




Pronto, os ambientes estão integrados, precisamos agora fazer a descrição do circuito e o testbench para iniciar a simulação.


1.1.4. Configurando Testbench:

Para mostrar como se configura o Testbench, vamos usar como exemplo a configuração para o circuito comparador de números de 4 bits.


É preciso ir no menu Assignments -> EDA Tool Settings . No campo simulation temos a opção de escolher a ferramenta ModelSim-Altera, como mostrado na figura a seguir:



Na mesma janela do passo anterior devemos marcar a opção compile test bench e seleccionar o botão Test Benches. Isso abrirá uma janela.



Nesta janela devemos apertar o botão new que abrirá outra janela, nesta nova janela devemos configurar os campos *Test bench name* e *Top level module in test bench* que devem ser configurados com o nome do arquivo de testbench, o campo *Design instance name in test bench* deve ser configurado com a palavra *dut*. Além disso, devemos configurar o caminho para o arquivo de testbench e apertar o botão *add*.



Após essas configurações todas as ferramentas necessárias durante esse projeto estarão disponíveis.

2. Comparador de números de 4 bits:

Esta seção oferece uma visão detalhada de um circuito combinacional desenvolvido para comparar dois números binários de 4 bits. Projetado para operar sem a necessidade de memória, o circuito baseia-se em uma lógica puramente combinacional. A principal função deste circuito é determinar se os dois números de 4 bits de entrada são iguais, se um é maior que o outro ou se um é menor que o outro.

O propósito central é demonstrar a capacidade precisa e eficiente do circuito comparador de 4 bits em determinar as relações de magnitude entre dois números binários de 4 bits distintos. A confiabilidade e a precisão operacional são garantidas em uma ampla gama de cenários de entrada, o que enfatiza a utilidade e a confiabilidade desse circuito em diversas aplicações.

2.1. Modelo de referência

O modelo de referência é um arquivo .tv que contém vetores de teste a serem utilizados durante o testbench. Esses vetores correspondem, essencialmente, a linhas de uma tabela verdade. Para gerar este arquivo, foi desenvolvido um breve programa em C, demonstrado na imagem a seguir:

```
1  #include <stdio.h>
2  #include <stdlib.h>
3  #include <time.h>
4
5  char* decimal_to_binary(int n) {
6      int c, d, count;
7      char *pointer;
8
9      count = 0;
10     pointer = (char*)malloc(4+1);
11
12     if (pointer == NULL)
13         exit(EXIT_FAILURE);
14
15     for (c = 3; c >= 0; c--) {
16         d = n >> c;
17
18         if (d & 1)
19             *(pointer+count) = 1 + '0';
20         else
21             *(pointer+count) = 0 + '0';
22
23         count++;
24     }
25     *(pointer+count) = '\0';
26
27     return pointer;
28 }
29
30 int main() {
31     FILE *file;
32     file = fopen("comparador_4bits.tv", "w");
33
34     if (file == NULL) {
35         printf("Erro ao criar o arquivo.");
36         exit(1);
37     }
38
39     srand(time(0));
40
41     for (int i = 0; i < 10; i++) {
42         int A = rand() % 16; // Gera um número aleatório entre 0 e 15 (equivalente a 0000 e 1111 em binário de 4 bits)
43         int B = rand() % 16;
44         int igual = (A == B);
45         int maior = (A > B);
46         int menor = (A < B);
47
48         char *binary_A = decimal_to_binary(A);
49         char *binary_B = decimal_to_binary(B);
50
51         fprintf(file, "%s %s %d %d %d\n", binary_A, binary_B, igual, maior, menor);
52
53         free(binary_A);
54         free(binary_B);
55     }
56
57     fclose(file);
58     printf("Arquivo .tv gerado com sucesso.");
59     return 0;
60 }
61
```

Este código gera um arquivo chamado "comparador_4bits.tv" que contém 10 linhas de vetores de teste em binário para o modelo de referência do circuito comparador de 4 bits.

1	1011_1110_0_0_1
2	1101_0101_0_1_0
3	0001_0111_0_0_1
4	1010_1101_0_0_1
5	1001_0101_0_1_0
6	0001_1001_0_0_1
7	0111_0101_0_1_0
8	1010_1011_0_0_1
9	1110_0110_0_1_0
10	0111_1001_0_0_1
11	

Cada linha no arquivo .tv representa um vetor de teste para o circuito comparador de 4 bits. Os quatro primeiros dígitos indicam o valor de A em binário de 4 bits, enquanto os quatro dígitos seguintes representam o valor de B em binário de 4 bits.

Os três valores binários seguintes em cada linha indicam se A é igual a B, se A é maior que B e se A é menor que B, respectivamente. Por exemplo, se os valores forem "1_0_0" para um vetor de teste específico, isso indica que A não é igual a B, A é maior que B e A não é menor que B.

2.2. Descrição do Hardware

A descrição de hardware em SystemVerilog (Comparador_4_bits.sv) do módulo "Comparador de 4 bits" é de importância vital. Projetado para receber duas entradas de 4 bits, o módulo é responsável por determinar se os valores de entrada são iguais, se um é maior que o outro ou se um é menor que o outro. O circuito implementado opera de forma eficiente e confiável, facilitando a comparação precisa de números binários de 4 bits.


A descrição completa das funcionalidades e do comportamento desse módulo pode ser encontrada no diagrama esquemático fornecido abaixo. O módulo foi otimizado para garantir uma resposta precisa e consistente, demonstrando sua eficácia em diversas aplicações que exigem comparação de valores binários de 4 bits.

```

1  module Comparador_4_bits (
2      input logic [3:0] A,
3      input logic [3:0] B,
4      output logic igual,
5      output logic maior,
6      output logic menor
7  );
8      assign igual = (A == B);
9      assign maior = (A > B);
10     assign menor = (A < B);
11 endmodule
12

```

Após a compilação deste código no Quartus II podemos ver a visualização RTL deste módulo:



2.3. Testbench

Com a finalização da descrição do hardware e a elaboração do Modelo de Referência, podemos validar a precisão da nossa descrição por meio da criação de um 'testbench'. Este 'testbench' é um programa escrito em SystemVerilog que opera comparando os resultados do nosso módulo com os resultados do Modelo de Referência. Para isso, ele lê o arquivo de teste (.tv), linha por linha, utilizando os bits de entrada como parâmetros de entrada do módulo, e comparando os bits de saída com a saída do módulo.

A seguir, apresentamos o código deste 'testbench'


```

1  `timescale 1ns/100ps // Ajusta a escala de tempo para ns
2  module Comparador_4_bits_tb;
3
4      logic [3:0] A;
5      logic [3:0] B;
6      logic igual;
7      logic maior;
8      logic menor;
9      logic maior_esperado;
10     logic menor_esperado;
11     logic igual_esperado;
12     logic [10:0] vectors [10];
13     int testes;
14     int erros;
15     logic clk, reset;
16
17     Comparador_4_bits dut
18     (
19         .A(A),
20         .B(B),
21         .igual(igual),
22         .maior(maior),
23         .menor(menor)
24     );
25
26     initial
27     begin
28         $display("Inicializando testbench");
29         $readmemb("comparador_4bits.tv", vectors); // Leitura do arquivo de teste
30         testes = 0; erros = 0;
31         reset = 1; #20; reset = 0; // Reseta o contador
32     end
33
34     always
35     begin
36         clk = 1; #10;
37         clk = 0; #10;
38     end
39
40     always @(posedge clk)
41     if(!reset)
42     begin
43         (A, B, igual_esperado, maior_esperado, menor_esperado) = vectors[testes];
44     end
45
46     always @(negedge clk)
47     if(!reset)
48     begin
49         assert (menor == menor_esperado && maior == maior_esperado && igual == igual_esperado)
50             $display("%b | %b | = | %b | %b | %b | OK", A, B, igual, maior, menor);
51         else
52             $display("%b | %b | = | %b | %b | %b | ERRO, saída esperada: | %b | %b | %b |", A, B, igual, maior, menor, igual_esperado, maior_esperado, menor_esperado);
53             erros = erros + 1;
54         end
55
56         testes++;
57
58         if(vectors[testes] == 11'bxx)
59         begin
60             $display("Testes finalizados");
61             $display("Total de testes: %d", testes);
62             $display("Total de erros: %d", erros);
63             #10;
64             $stop;
65         end
66     end
67 endmodule
68
69
70

```

2.4. Hierarquia dos arquivos


Com o Modelo de Referência, a descrição do hardware e o testbench prontos, é crucial armazená-los de maneira específica para que o Quartus II possa acessá-los. Devemos organizar os arquivos conforme ilustrado na imagem a seguir:



2.5. Simulação RTL LEVEL

Ao realizar a simulação de nível RTL (Register-Transfer Level), estamos concentrando nossa análise exclusivamente na lógica do módulo. Essa simulação pode ser iniciada acessando o menu Tools, e em seguida selecionando Run EDA Simulation Tools e, posteriormente, EDA RTL Simulation. Ao executar essa simulação, é possível confirmar, conforme demonstrado nas figuras a seguir, que não foram identificados quaisquer erros. Dessa forma, podemos afirmar que a lógica do nosso módulo está correta.


```
# Inicializando testbench
# |1011 | 1110 | = | 0 | 0 | 1 | OK
# |1101 | 0101 | = | 0 | 1 | 0 | OK
# |0001 | 0111 | = | 0 | 0 | 1 | OK
# |1010 | 1101 | = | 0 | 0 | 1 | OK
# |1001 | 0101 | = | 0 | 1 | 0 | OK
# |0001 | 1001 | = | 0 | 0 | 1 | OK
# |0111 | 0101 | = | 0 | 1 | 0 | OK
# |1010 | 1011 | = | 0 | 0 | 1 | OK
# |1110 | 0110 | = | 0 | 1 | 0 | OK
# |0111 | 1001 | = | 0 | 0 | 1 | OK
# Testes finalizados
# Total de testes: 10
# Total de erros: 0
# ** Note: $stop      : C:/Users/Pedro .
```



2.6. Simulação Gate Level

Essa simulação considera os tempos de atraso e de propagação de cada porta e sinal individualmente. Ao executar essa simulação através do menu Tools -> Run Simulation Tools -> Gate Level Simulation, é possível observar, conforme mostrado nas imagens a seguir, a identificação de nenhum erro, indicando que o tempo de atraso inicialmente previsto está coerente, não precisando ajustar o período do clock em nível alto no nosso testbench.

```
# Inicializando testbench
# |1011 | 1110 | = | 0 | 0 | 1 | OK
# |1101 | 0101 | = | 0 | 1 | 0 | OK
# |0001 | 0111 | = | 0 | 0 | 1 | OK
# |1010 | 1101 | = | 0 | 0 | 1 | OK
# |1001 | 0101 | = | 0 | 1 | 0 | OK
# |0001 | 1001 | = | 0 | 0 | 1 | OK
# |0111 | 0101 | = | 0 | 1 | 0 | OK
# |1010 | 1011 | = | 0 | 0 | 1 | OK
# |1110 | 0110 | = | 0 | 1 | 0 | OK
# |0111 | 1001 | = | 0 | 0 | 1 | OK
# Testes finalizados
# Total de testes: 10
# Total de erros: 0
```



3. Contador de bits 1

Esta seção apresenta a descrição de um circuito combinacional projetado para contar o número de 1s em um vetor de 8 bits. O circuito opera com base em uma lógica puramente combinacional, sem a presença de elementos de memória. A funcionalidade principal é determinar a contagem de bits de valor '1' presentes no vetor de entrada de 8 bits.

O objetivo principal é demonstrar a eficácia e precisão do circuito combinacional ao contar o número de 1s em um vetor de 8 bits, garantindo sua confiabilidade e funcionamento preciso em diferentes cenários de entrada.

3.1. Modelo de referência

O modelo de referência é um arquivo .tv que contém vetores de teste a serem utilizados durante o testbench. Esses vetores correspondem, essencialmente, a linhas de uma tabela verdade. Para gerar este arquivo, foi desenvolvido um breve programa em C, demonstrado na imagem a seguir:

```
1 #include <stdio.h>
2 #include <stdlib.h>
3
4 void decToBinary(int n, FILE *fp) {
5     // Array para armazenar o binário
6     int binaryNum[4] = {0, 0, 0, 0};
7
8     // Contador para o array binário
9     int i = 3;
10    while (n > 0 && i >= 0) {
11        // Armazenando o resto da divisão por 2 no array binário
12        binaryNum[i] = n % 2;
13        n = n / 2;
14        i--;
15    }
16
17    // Imprimindo o array binário
18    for (int j = 0; j < 4; j++)
19        fprintf(fp, "%d", binaryNum[j]);
20 }
21
22 int main() {
23     FILE *fp;
24     fp = fopen("modelo_de_referencia.tv", "w");
25     if (fp == NULL) {
26         printf("Erro ao abrir o arquivo.");
27         return 1;
28     }
29
30     // Criando 8 vetores de entrada aleatórios de 8 bits
31     int entradas[8][8];
32     for (int i = 0; i < 8; i++) {
33         for (int j = 0; j < 8; j++) {
34             entradas[i][j] = rand() % 2; // Preenche com 0 ou 1
35         }
36     }
37
38     // Calculando o número de 1s em cada vetor de entrada e escrevendo no arquivo de saída
39     for (int i = 0; i < 8; i++) {
40         int count = 0;
41         for (int j = 0; j < 8; j++) {
42             if (entradas[i][j] == 1) {
43                 count++;
44             }
45             fprintf(fp, "%c", entradas[i][j] + '0'); // Escreve cada bit da entrada no arquivo como um caractere '0' ou '1'
46         }
47         fprintf(fp, "_");
48         decToBinary(count, fp); // Escreve a quantidade de 1s em binário com 4 bits no arquivo
49         fprintf(fp, "\n"); // Nova linha no arquivo
50     }
51
52     fclose(fp);
53     return 0;
54 }
```

Neste arquivo .tv os bits antes do _ servem como as entradas e o após servem como a saída.


```
1 10111100_0101
2 11010110_0101
3 00001011_0011
4 00011110_0100
5 00111010_0100
6 11110100_0101
7 10101001_0100
8 00011101_0100
```

3.2. Descrição do Hardware

Agora, é importante redigir a descrição de hardware (Contador_bits_1.sv) do módulo "Contador de Bits 1" em System Verilog. Este módulo é projetado para receber uma entrada de 8 bits e retornar a quantidade de bits 1 presentes nessa entrada. A descrição detalhada pode ser visualizada na figura abaixo:

```
1 module Contador_bits_1
2   (input logic [7:0] entrada,
3    output logic [3:0] saida_quant_um);
4
5   always @ * begin //0 always é usado para definir um bloco de código que será
6     executado sempre que houver uma mudança nos sinais de entrada do módulo.
7     saida_quant_um = 0; //Inicializa a saída com 0
8
9     for (int i = 0; i < 8; i++) begin //Loop para percorrer os 8 bits da entrada
10      if (entrada[i] == 1) begin //Se o bit for 1, incrementa a saída
11        saida_quant_um = saida_quant_um + 1; //Incrementa a saída
12      end
13    end
14  end
15
16 endmodule
```

Após a compilação deste código no Quartus II podemos ver a visualização RTL deste módulo:



3.3. Testbenche

Com a finalização da descrição do hardware e a elaboração do Modelo de Referência, podemos validar a precisão da nossa descrição por meio da criação de um 'testbench'. Este 'testbench' é um programa escrito em SystemVerilog que opera comparando os resultados do nosso módulo com os resultados do Modelo de Referência. Para isso, ele lê o arquivo de teste (.tv), linha por linha, utilizando os bits de entrada como parâmetros de entrada do módulo, e comparando os bits de saída com a saída do módulo.

A seguir, apresentamos o código deste 'testbench':


```

1  `timescale 1ns/100ps // Ajusta a escala de tempo para ns
2  module Contador_bits_1_tb;
3
4      logic [7:0] entrada;
5      logic [3:0] saida_esperada,saida_quant_um;
6      logic [11:0] vectors [8];
7      int testes;
8      int erros;
9      logic clk, reset;
10
11      Contador_bits_1 dut(.entrada(entrada), .saida_quant_um(saida_quant_um)); // Instancia o testbench
12
13
14      initial
15      begin
16          $display("Inicializando testbench");
17          $readmemb("modeloDeReferencia.tv", vectors); // Leitura do arquivo de teste
18          testes = 0; erros = 0;
19          reset =1; #20; reset =0; // Reseta o contador
20      end
21
22      always
23      begin
24          clk =1; #10;
25          clk =0; #10;
26      end
27
28      always @(posedge clk)
29      if(~reset)
30      begin
31          {entrada, saida_esperada} = vectors[testes]; // Leitura dos vetores de teste
32      end
33
34      always @(negedge clk)
35      if(~reset)
36      begin
37          assert (saida_quant_um === saida_esperada)
38              $display("|%b | %b | OK", entrada, saida_quant_um);
39          else
40              begin
41                  $display("|%b | %b | ERRO, saida esperada: %b", entrada, saida_quant_um, saida_esperada);
42                  erros = erros + 1;
43              end
44
45          testes++;
46
47          if(vectors[testes] === 12'bx)
48          begin
49              $display("Testes finalizados");
50              $display("Total de testes: %0d", testes);
51              $display("Total de erros: %0d", erros);
52              #10
53              $stop;
54          end
55      end
56  endmodule
57

```

3.4. Hierarquia dos arquivos

Com o Modelo de Referência, a descrição do hardware e o testbench prontos, é crucial armazená-los de maneira específica para que o Quartus II possa acessá-los. Devemos organizar os arquivos conforme ilustrado na imagem a seguir:



3.5. Simulação RTL LEVEL

Ao realizar a simulação de nível RTL (Register-Transfer Level), estamos concentrando nossa análise exclusivamente na lógica do módulo. Essa simulação pode ser iniciada acessando o menu Tools, e em seguida selecionando Run EDA Simulation Tools e, posteriormente, EDA RTL Simulation. Ao executar essa simulação, é possível confirmar, conforme demonstrado nas figuras a seguir, que não foram identificados quaisquer erros. Dessa forma, podemos afirmar que a lógica do nosso módulo está correta.

```
# Inicializando testbench
# |10111100 | 0101 | OK
# |11010110 | 0101 | OK
# |00001011 | 0011 | OK
# |00011110 | 0100 | OK
# |00111010 | 0100 | OK
# |11110100 | 0101 | OK
# |10101001 | 0100 | OK
# |00011101 | 0100 | OK
# Testes finalizados
# Total de testes: 8
# Total de erros: 0
```


Esses erros podem ser atribuídos a um tempo de atraso maior do que o inicialmente previsto. Uma maneira de abordar esse problema é ajustar o período do clock em nível alto no nosso testbench.

```
always
begin
    clk =1; #13;
    clk =0; #10;
end
```

Após essas mudanças podemos ver que a simulação termina sem apontar nenhum erro:

```
# Inicializando testbench
# |10111100 | 0101 | OK
# |11010110 | 0101 | OK
# |00001011 | 0011 | OK
# |00011110 | 0100 | OK
# |00111010 | 0100 | OK
# |11110100 | 0101 | OK
# |10101001 | 0100 | OK
# |00011101 | 0100 | OK
# Testes finalizados
# Total de testes: 8
# Total de erros: 0
```

