

#### <u>הקדמה:</u>

#### רמות הפשטה בביצוע תוכנית מחשב פשוטה:



#### ארגון המחשב:




#### מרכיבי המחשב המרכזיים:

- : (Processor) יחידת עיבוד
- א. בקר (Control "מוח")
- ב. נתיב מידע (Datapath "כוחי" –
- 2) זיכרון המיקום בו המידע והתוכניות שמרות ורצות.
  - 2 ציוד קצה / מכשירים ציוד קלט וציוד פלט

### בודל וון-נוימן (Von Neumann Machine):

מחשב סידרתי. עובד בטור.



#### רמות תכנות:

- שפה עלית (1
- א. רמת ההפשטה הקרובה ביותר לתחום הבעיה.
  - ב. מאפשרת פריון עבודה וניידות.
    - שפת אסמבלי (2
  - א. ייצוג מידע וסט הנחיות בפורמט טקסט.
    - 3) שפת מכונה
- א. ייצוג חומרתי של ההנחיות והמידע מקודד בביטים בינאריים.

#### תאימות:

- 1) תאימות לאחור חשוב שחומרה חדשה תוכל לתמוך בתוכנות חדשות.
- 2) תאימות קדימה חשוב שחומרה ישנה תוכל לתמוך בתוכנות חדשות.
  - 3) תוכנה תלוית ארכיטקטורה.

### ארכיטקטורה ומיקרו ארכיטקטורה:

#### :ארכיטקטורה

תכונות המעבד כפי יישנראותיי עייי המשתמש. כולל בתוכה סט פקודות (הנחיות), צורות פנייה, רוחב מידע

#### מיקרו ארכיטקטורה (uArch):

הדרך בה מיישמים את המעבד. כולל בתוכה גודל זיכרון ומבנה זיכרון, תזמון וכוי. מעבדים בעלי מיקרו ארכיטקטורה שונה תומכים באותה ארכיטקטורת אב.

### :ISA (Industry Standard Architecture)

נקרא גם סט הפקודות (Instruction Set) אותו המעבד מכיר. סט פקודות זה נוצר ע"י היצרן. סט פקודות זה הוא מה שהמשתמש והקומפיילר (המהדר) רואים ומה שעל החומרה ליישם.

#### :RISC vs CISC – סוגי מעבדים

### :CISC (Complex Instruction Set)

הרעיון העיקרי הוא להשתמש בשפת מכונה עילית.

#### תכונות:

- 1) הרבה סוגי פקודות עם הרבה מצבי פניה.
  - 2) חלק מהפקודות מורכבות
  - א. מבצעות פעולות מורכבות
- דורשות הרבה זמני מחזור של שעון לביצוע
- אנן הפקודות אינן (Registers). אין כמעט אוגרים איירות בזיכרון. אין בייכרון. אין כמעט אוגרים אווע מבוצעות איירות בייכרון. אין כמעט אוגרים אורתוגונליות. כלומר לפקודות מסוימות יש מצב פניה מוגדר להן. מצב הפניה תלוי בפקודה
  - 4) אורך פקודות משתנה. פקודות נפוצות מקבלות קודים קצרים כדי לצמצם באורך פקודה.

#### חסרונות:

- 1) הרבה סוגי פקודות עם הרבה מצבי פניה.
  - א. מסבכות את מבנה המעבד.
- ב. מאטות את ביצוע המעבד אפילו בפקודות הנפוצות והפשוטות ביותר.
- ג. סותרות את הכלל של להפוך את המקרה הנפוץ ביותר למהיר ביותר ( Make The .(Common Case Fast
  - 2) לא ידידותי לקומפיילר.
  - א. אוגרים לא אורתוגונליים.
  - מצבי פניה מורכבים שלא בשימוש.
    - 3) אורכי פקודות משתנה גורם לבעיות.
- א. מקשה על פיענוח מסי פקודות במקביל. כל עוד הפקודה אינה מפוענחת אורכה לא ידוע. כלומר לא ידוע איפה הפקודה מתחילה ואיפה היא נגמרת.
  - ב. פקודה יכולה לחרוג מהזיכרון או מהדף.

#### מידע נוסף:

- בשוק המעבדים. CISC ארכיטקטורת x86 אהיא מסוג CISC היא הדומיננטית יותר בשוק המעבדים.
  - .RISC מעבדי מעבדי ברעיונות מעולם מעבדי ה-CISC מעבדי (2
- מתרגמים חלק מהפקודות שלהם לפעולות הדומות למעבדי CISC מתרגמים חלק מהפקודות שלהם לפעולות הדומות למעבדי

### :RISC (Reduced Instruction Set Computer)

הרעיון העיקרי הוא להשתמש בסט פקודות פשוט ומצומצם כדי לאפשר חומרה מהירה יותר.


#### תכונות:

- . סט פקודות פשוט ומצומצם, באורך קבוע ומעט מאוד סוגי פקודות.
  - א. מבצע פעולות פשוטות
  - ב. מצריך מחזור שעון אחד (עם Pipeline ב.
    - 2) פעולות ALU מבוצעות על אוגרים בלבד.
      - .3 מעט שיטות מיוו
    - 4) ארכיטקטורה ומיקרו ארכיטקטורה פשוטה
      - א. בקר לוגי מהיר פשוט וקטן
      - ב. קל לתכנון ולאבחון (לתת תוקף)
- ג. מקום עבור זיכרון מטמון עבור פקודות וזיכרון מטמון עבור מידע
  - ד. זמן קצר יותר לייצור
  - ה. קל להטמיע מעבד מרובה ליבות
    - 5) קומפיילר חכם יותר
    - Pipeline-א. שימוש נבון יותר ב
  - ב. ניהול והקצאה נבונה יותר של אוגרים

#### :(Moore's Law) חוק מור

חוק מור הוא תחזית או ניבוי משנת 1965של גורדון מור לפיה צפיפות הטרנזיסטורים במעגלים משולבים במחיר מינימלי, תוכפל כל שמונה עשרה עד עשרים וארבעה חודשים. התחזית של מור שונתה כך שעוצמת המחשוב באופן כללי תוכפל כל שנתיים בערך.






#### חומת המתח (Power Wall):

- Power (dynamic) = Capacitive load \* voltage<sup>2</sup> \* Frequency switched  $(CV^2f)$  (2)
- בה צריכת ההספק בעיקרה הינה עייי מיתוג כאשר CMOS) בה צריכת ההספק בעיקרה הינה עייי מיתוג כאשר תדירות המיתוג נקבעת עייי קצב שעון המעבד.
- עומס הקיבול לטרנזיסטור נקבע עייי הטכנולוגיה ועייי ה-Fanout (מסי הטרנזיסטורים ביציאה).
  - להספק יש תלות ריבועית במתח הנופל כל טרנזיסטור ולכן יש לייצר טרנזיסטורים הפועלים במתח נמוד.
- 5) הבעיה הנוצרת במתחים נמוכים היא של זליגה מהרכיב במעבדים החדשים. אובדן ההספק הנובע מכך יכול להגיע ל-40%.
  - 6) היות וכיום לא ניתן להוריד משמעותית את המתח בטכנולוגיות הקיימות קיים ניסיון לפתח טכניקות קירור למעבד.
    - 7) על מנת להמשיך ושלפר את ביצועי המעבד מגבלת ההספק הייתה בין הגורמים המרכזיים למעבדים מרובי ליבות.
    - 8) ההספק משמעותו גם חום. הספק גבוהה מדי גורם להתחממות רבה של המעבד ולשריפתו.

#### ייצור מעבד וטרנזיסטורים:



#### ארכיטקטורת מחשבים בשנים הבאות:

היום	בעבר
Power Wall. חשמל יקר לעומת טרנזיסטורים בחינם.	אנרגיה וצריכת חשמל לא הייתה בעיה
היום חומת (IPL (Instruction Level Parallelism). שיפורי חומרה לטובת שיפורי ביצועים לא משתם.	ביצועים משתפרים על מקבול ברמת פקודות מכונה, קומפיילרים חכמים וארכיטקטורת CPU יחיד.
חומת זיכרון. כפל מהיר וגישות לזיכרון איטיות.	כפל איטי, גישה לזיכרון מהירה.
ביצוע נעבד מהיר פי 2 אולי כל 5 שנים אך פי 2 ליבות כל שנתיים.	ביצועי מעבד יחיד מהיר פי 2 כל 1.5 שנים

#### ייצוג מידע במחשב:

### :ASCII קוד

ASCII והו קוד (American Standard Code for Information Interchange). זהו קוד ASCII לייצוגם של תווים (ספרות, אותיות, סימני פיסוק ועוד) בזיכרון מחשב ובקובצי מחשב. קוד זה משמש להצגת אותיות האלפבית הלטיני הפשוט. ASCII הוא קידוד תווים של 7 סיביות המכיל 128 תווים, בניהם 32 תווי בקרה (כמו ירידת שורה), 52 אותיות, 10 ספרות וסימנים מיוחדים (כמו פיסוק ורווח).

כיום תקני ISO מרחיבים תקן זה כולל אותיות לטיניות אם אקצנטים. ISO מרחיבים תקן לעברית המשמש ברוב מערכות המחשב הקיימות.

בעתיד ישלוט Unicode הכולל אוסף רחב בהרבה של סימנים ומאפשר שפות אחדות על דף אחד.

פיתחה חברת EBCDIC קוד בוסף למטרה דומה הוא קוד

### :ASCII טבלת

Dec	Hex	Char	Dec	Hex	Char	Dec	Hex	Char	Dec	Hex	Char
0	00	Null	32	20	Space	64	40	0	96	60	٠.
1	01	Start of heading	33	21	į.	65	41	A	97	61	a
2	02	Start of text	34	22	"	66	42	В	98	62	b
3	03	End of text	35	23	#	67	43	С	99	63	c
4	04	End of transmit	36	24	ş	68	44	D	100	64	d
5	05	Enquiry	37	25	%	69	45	E	101	65	e
6	06	Acknowledge	38	26	£	70	46	F	102	66	f
7	07	Audible bell	39	27	1	71	47	G	103	67	g
8	08	Backspace	40	28	(	72	48	Н	104	68	h
9	09	Horizontal tab	41	29	)	73	49	I	105	69	i
10	OA	Line feed	42	2A	*	74	4A	J	106	6A	j
11	OB	Vertical tab	43	2B	+	75	4B	K	107	6B	k
12	OC.	Form feed	44	2C	,	76	4C	L	108	6C	1
13	OD	Carriage return	45	2 D	-	77	4D	M	109	6D	m
14	0E	Shift out	46	2 E		78	4E	N	110	6E	n
15	OF	Shift in	47	2 F	/	79	4F	0	111	6F	0
16	10	Data link escape	48	30	0	80	50	P	112	70	p
17	11	Device control 1	49	31	1	81	51	Q	113	71	q
18	12	Device control 2	50	32	2	82	52	R	114	72	r
19	13	Device control 3	51	33	3	83	53	ន	115	73	s
20	14	Device control 4	52	34	4	84	54	Т	116	74	t
21	15	Neg. acknowledge	53	35	5	85	55	U	117	75	u
22	16	Synchronous idle	54	36	6	86	56	V	118	76	v
23	17	End trans, block	55	37	7	87	57	V	119	77	w
24	18	Cancel	56	38	8	88	58	X	120	78	x
25	19	End of medium	57	39	9	89	59	Y	121	79	У
26	1A	Substitution	58	3 A	:	90	5A	Z	122	7A	z
27	1B	Escape	59	3 B	;	91	5B	[	123	7B	{
28	1C	File separator	60	3 C	<	92	5C	N.	124	7C	1
29	1D	Group separator	61	ЗD	=	93	5D	]	125	7D	}
30	1E	Record separator	62	3 E	>	94	5E	٨	126	7E	~
31	1F	Unit separator	63	3 F	?	95	5F	_	127	7F	

#### ייצוג מספרים:

### בסיסים עיקריים:

	nber System מערכת הצג	Symbols (Digits) ספרות
Decimal	עשרונית (בסיס 10)	0,1,2,3,4,5,6,7,8,9
Binary	בינארית (בסיס 2)	0,1
Octal	אוקטאלית (בסיס 8)	0,1,2,3,4,5,6,7
Hexadecimal	הקסדצימלית (בסיס 16)	0,1,2,3,4,5,6,7,8,9,A(10),B(11),C(12),D(13),E(14) F(15)

### :ייצוג עשרוני

$10^4$	10 <sup>3</sup>	10 <sup>2</sup>	10 <sup>1</sup>	$10^{0}$
10000	1000	100	10	1

<u>דוגמא: ייצוג המס׳ 243</u>				
$10^4$	10 <sup>3</sup>	10 <sup>2</sup>	$10^{1}$	$10^{0}$
0	0	2 * 100	4 * 10	3 * 1

מחברים את התאים ומקבלים 243. כלומר הדוגמא הנייל היא מעבר בין בינארי לעשרוני.

#### ייצוג בינארי:

	27	<b>2</b> <sup>6</sup>	2 <sup>5</sup>	2 <sup>4</sup>	23	<b>2</b> <sup>2</sup>	2 <sup>1</sup>	<b>2</b> <sup>0</sup>
ĺ	128	64	32	16	8	4	2	1

		דוגמא: ייצוג המס׳ הבינארי 11110011					
<b>2</b> <sup>7</sup>	<b>2</b> <sup>6</sup>	<b>2</b> <sup>5</sup>	24	$2^3$	$2^2$	2 <sup>1</sup>	<b>2</b> <sup>0</sup>
1 * 128	1 * 64	1 * 32	1 * 16	0 * 8	0 * 4	1 * 2	1 * 1

מחברים את כל התאים ומקבלים 243.

### :ייצוג אוקטאלי

ייצוג זה כולל את הספרות 0-7.

### מעבר מבינארי לאוקטאלי ובחזרה:

בינארי	אוקטאלי
000	0
001	1
010	2
011	3
100	4
101	5
110	6
111	7

כלומר מייצגים כל ספרה בנפרד בבינארי כאילו היא עשרונית ב-3 סיביות.

: המעבר מבינארי לאוקטאלי מתבצע ע״י קיבוץ של 3 ביטים מימין לשמאל. לדוגמא

001	111	110	011	100	100
1	7	6	3	4	4

\*השני אפסים בכחול זה תוספת כדי להגיע ל-3 סיביות

#### ייצוג הקסדצימלי:

ייצוג זה כולל את הספרות 0-9 והאותיות A-F

מעבר מבינארי להקסדצימלי ובחזרה:

בינארי	הקסדצימלי
0000	0
0001	1
0010	2
0011	3
0100	4
0101	5
0110	6
0111	7
1000	8
1001	9
1010	A
1011	В
1100	С
1101	D
1110	Е
1111	F

<u>כלומר מייצגים כל ספרה ב</u>נפרד בבינארי כאילו היא עשרונית ב-4 סיביות.

המעבר מבינארי לאוקטאלי מתבצע עייי קיבוץ של 4 ביטים מימין לשמאל. לדוגמא:

1111	1100	1110	0100
F	С	Е	4

#### המרת בסיסים:

ניתן להציג כל מסי הנתון בבסיס כלשהו בצורה של בסיס אחר. קיימים שלושה סוגי מעברים:

- .) מעבר בין מסי בבסיס כלשהו למסי בבסיס עשרוני.
  - 2) מעבר בין מסי עשרוני למסי בבסיס כלשהו.
  - 3) מעבר בין בסיסים שהינם חזקות אחד של השני.

#### מעבר מס׳ בבסיס כלשהו לבסיס עשרוני:

: מסי בבסיס r המיוצג כאוסף הספרות הבא $r_0: r_0: r_0: r_0$  שקול למסי העשרוני המחשוב כך

$$\sum_{i=0}^{n-1} r_i * r^i$$

: כלומר התהליך הוא כזה

- $r^i$  כל ספרה מייצגת סיבית (אחדות, עשרות וכוי) כל
- 2) כופלים את הספרה הראשונה המופיעה בספרה המייצגת של אותה סיבית.
  - . מחברים את כל התוצאות ומתקבל הייצוג העשרוני. של הספרה.

#### מעבר בין מס׳ בבסיס עשרוני לבסיס כלשהו:

: מבצעים את האלגוריתם הבא r במעבר מבסיס עשרוני לבסיס

- . מחלקים עם שארית, r-ם עשרוני) ב-סיס את N (1
  - . וכן הלאה וכן  $r_1$  לשגייה  $r_0$ , לשנייה נקרא (2
    - 3) למסי החדש שיתקבל מהחלוקה נקרא N.
      - N=0 נבצע את שלבים 1,2 עד אשר (4
      - $r_{n-1}, r_{n-2}, \dots, r_0$  יהיה r המסי בבסיס (5

#### מעבר בין בסיסים שהם חזקות אחד של השני:

ונתרגם כל קבוצה לספרה בבסיס  $r^n$  נאגד קבוצה של r ביטים החל מה-LSB ונתרגם כל קבוצה לספרה בבסיס rהחדש. קבוצת ה-n ביטים היא בהתאם לבסיס אליו אנו עוברים.

#### :Floating Point – (שברים (שברים) רציונליים

לפעמים יותר קל ונוח לייצג ערך מסי באמצעות נקודה צפה (מסי עשרוני). לדוגמא הצגת המסי  $.1.200.000.000 = 1.2 * 10^9$ 

מנטיסה (Mantissa) – מוצגת בדרך כלל באמצעות שבר בשיטת נקודה קבועה אך היא יכולה להיות גם שלם (בדוגמא שלנו המנטיסה היא 1.2).

2 בסיס (Base) – זהו מסי שלם קבוע ואינו חלק מייצוג המנטיסה. במחשבים מקובל להשתמש בבסיס ובבסיס 10 עבור הצגה רגילה (בדוגמא שלנו זה 10).

אקספוננט (Exponent) – זהו המעריך אשר מיוצג במסי $^{\prime}$  שלם – (Exponent)

: נשתמש באחד מהפורמטים הבאים

$$\begin{aligned} d_0.\,d_1d_2 \dots d_{p-1} * B^e & (d_0 \neq 0) & \text{(1} \\ (d_0 + \sum_{j=1}^{p-1} d_j B^{-j}) B^e & \text{(2} \end{aligned}$$

$$(d_0 + \sum_{j=1}^{p-1} d_j B^{-j}) B^e$$
 (

#### : דוגמאות

$$123 = 1 * 10^2 + 2 * 10^1 + 3 * 10^0 = 1.23 * 10^2$$
 (1)

$$123.456 = 1 * 10^{2} + 2 * 10^{1} + 3 * 10^{0} + 4 * 10^{-1} + 4 * 10^{-2} + 6 * 10^{-3} = (2)$$

$$10^{2}(1 * 10^{0} + 2 * 10^{-1} + 3 * 10^{-2} + 4 * 10^{-3} + 5 * 10^{-4} + 6 * 1^{-5}) = (2)$$

$$1.23456 * 10^{2}$$

### המרת שברים בבסיס כלשהו לבסיס עשרוני:

המרת השבר בבסיס כלשהו לשבר בבסיס עשרוני תהיה זהה לשיטה שראינו קודם אולם המסי אחרי הנקודה יהיו בחזקות שליליות.

#### המרה משבר עשרוני לבסיס כלשהו:

- .r-a N מכפילים את (1
- מסירים מ-N את הספרה שמשמאל לנקודה (החלק השלם).
- . וכן הלאה וכן  $r_{-2}$  לשני נקרא  $r_{-1}$ , לשני נקרא וכן הלאה
- .(או עד אשר נבחר להפסיק). (4) עד אשר 1,2 עד אשר נבחר להפסיק).
  - $r_{-1}, r_{-2}, \dots$  יהיה r המסי בבסיס (5

#### המרה מעשרוני לנקודה צפה:


- 1) נמיר את המסי לבסיסים של 2 בחזקות חיוביות לשלמים וחזקות שליליות לשברים.
  - 2) נוציא את החזקה הגבוהה ביותר הקיימת מכל איבר ואיבר.
- 3) החזקה הנותרת לכל איבר היא מיקום הערך 1 בינארי ו-2 בבסיס החזקה הגבוהה ביותר הוא הבסיס והאקספוננט.
  - : דוגמא (4

$$20.75 = 2^4 + 2^2 + 2^{-1} + 2^{-2} = 2^4 (1 + 2^{-2} + 2^{-5} + 2^{-6})$$
$$= 2^4 (1 * 2^0 + 1 * 2^{-2} + 1 * 2^{-5} + 1 * 2^{-6}) = 1.010011 * 2^4$$

#### :IEEE 745 תקו

ישנם שתי דרכים לייצוג נקודה צפה (4 בייט – float או 8 בייט 4) אשר תלויות ברמת הדיוק שאנו צריכים. לפי התקן נשתמש בייצוג ( $d_0 \neq 0$  בינארי  $d_0$ . בבינארי  $d_0$ . בבינארי  $d_0 \neq 0$  יכול להיות בעל .(Hidden Bit) ארן נקרא לו הביט הנסתר 2. אנו נתעלם מ $d_{
m o}$  ולכן נקרא לו הביט הנסתר 2. אנו נתעלם שהוא


#### : float מבנה



ייצוג של 32 סיביות: 1 לסימן, 23 עבור מנטיסה ו-8 עבור האקספוננט. חשוב לזכור כי הערך האמיתי של האקספוננט הוא ייצוג ללא סימן של 127-. הערות:

- .0 מיוצג עייי מנטיסה 0 ואקספוננט 0 (1
- הערך הגדול ביותר הוא 1.111 ... ב $1*2^{127} = 2^{128} \varepsilon$  ובאקספוננט כל הסיביות הן 1 פרט לסיבית הנמוכה שהיא 0).
  - סה סמנטיסה (כל סיביות המנטיסה 1.000 ...  $0*2^{-126} = 2^{-126}$  המינימאלי ביותר הוא ובאקספוננט כל הסיביות הן 0 פרט לסיבית הנמוכה שהיא 1).
    - $\pm\infty$  כאשר האקספוננט הוא 255 (כל הסיביות 1 אנו מייצגים (4

#### : double מבנה



ייצוג של 64 סיביות : 1 לסימן, 52 עבור מנטיסה ו-11 עבור האקספוננט. חשוב לזכור כי הערך האמיתי של האקספוננט הוא ייצוג ללא סימן של 1023-. הערות:

- .0 מיוצג עייי מנטיסה 0 ואקספוננט 0 (1
- ובאקספוננט 1 ובאקספוננט 1.111 ... אברך הגדול (כל סיביות ב $1*2^{1023} = 2^{1023} \varepsilon$  ובאקספוננט כל הסיביות הן 1 פרט לסיבית הנמוכה שהיא 0).
  - 0 המנטיסה (כל סיביות המנטיסה 1.000 ...  $0*2^{-1022} = 2^{-1022}$  הערך המינימאלי ביותר הוא ובאקספוננט כל הסיביות הן 0 פרט לסיבית הנמוכה שהיא 1).
    - $\pm\infty$  כאשר האקספוננט הוא 2047 (כל הסיביות 1 אנו מייצגים (4

#### <u>המרה מנקודה צפה לעשרוני:</u>

- 1) במידה ונתון הקסדצימלי נמיר לבינארי.
- נחלק את הסיביות לפי מבנה של נקי צפה.
- נמיר את חלק האקספוננט לדצימאלי ונחסיר ממנו 127 כדי לקבל את ערך האקספוננט האמיתי.
- נסתכל רק על המנטיסה (כולל הביט הנסתר). המיקום של המסי הבינארי הוא החזקה השלילית
  - 5) נחבר בין כל הבסיסים והחזקות (הערה: הביט הנסתר הוא תמיד 1).
- נכפיל ב-2 בחזקת האקספוננט ונקבל את המסי בעשרוני. לא נשכח להוסיף לו סימן ע"פ סיבית הסימן שהיא הסיבית הגבוהה ביותר.

#### : דוגמא

### 

סימן – סיבית	אקפוננט – 8 סיביות	מנטיסה – 23 סיביות
1	10000110	101001010000000000000000000000000000000

 $1+2^{-1}+2^{-3}+2^{-6}+2^{-8}$  : נסתכל על המנטיסה על החלק שמעניין אותנו ונוסיף את הביט המוסתר

134 - 127 = 7 נמצא את האקספוננט:

$$(-1) * 2^7 (1 + 2^{-1} + 2^{-3} + 2^{-6} + 2^{-8}) = -210.5$$
 נסכם:

#### פעולות חשבון בינאריות:

#### חוקי חיבור:

$$0 + 0 = 0$$
 (1)

$$0+1=1$$
 (2)

$$1 + 0 = 1$$
 (3)

$$1 + 1 = 10_2 = 2_{10} = 0 + 1_{carry}$$
 (4)

$$1 + 1 + 1 = 11_2 = 3_{10} = 1 + 1_{carry}$$
 (5)


#### ויבור מס׳ בבסיס r:

$$a_i \in \{0,1,\ldots,r-1\}$$

$$b_i \in \{0,1,...,r-1\}$$

$$o_i = (a_i + b_i + c_{i-1})$$

$$c_i = [(a_i + b_i + c_{i-1}) \ge r] = 1 \text{ (0 otherwise)}$$



#### מיסור:

ייצוגם של מסי שליליים יהיה עייי גודל ביטים וסימן.



: הביט השמאלי ביותר (MSB) מייצג את הסימן

- S=0 ממסי חיובי
- המסי שלילי S=1 (2

#### שיטת המשלימים:

: קיימים שני סוגי משלימים מערכת לפי בסיס r

- r-ט משלים ל
- .r-1-) משלים ל

#### :r-המשלים ל

בהינתן מסי חיובי N לפי בסיס r בעל חלק שלם הכולל n ספרות, המשלים ל-r מוגדר כ

$$r^n - N \mid N \neq 0$$
 (1)

$$0 | N = 0$$
 (2

### :r-1-ז

של r-1 ספרות המשלים שלם חיובי m ספרות ומשבר בעל חלק שלם בסיס בעל חלק לפי בסיס אפרות מסי חיובי n: מוגדר כ N

$$r^n - r^m - N \quad (1)$$

#### מיקוד בשיטת המשלים ל-1 והמשלים ל-2 בחיסור בינארי:


X,Y נשתמש באחת מהשיטות הנייל (עובדים מימין לשמאל): X,Y נשתמש באחת מהשיטות הנייל (עובדים מימין לשמאל):

המשלים ל-2	המשלים ל-1
נעתיק את כל האפסים עד לאחד הראשון כולל.	נהפוך את כל הביטים של Y
נהפוך את כל שאר הביטים.	נוופון אונ כל ווביטים של ז
Y-ל $X$ נבצע חיבור בין	Y-נבצע חיבור בין $X$
אם קיים נשא בסיבית האחרונה נתעלם ממנה.	אם קיים נשא בסיבית האחרונה נבצע חיבור נוסף בינה למס׳ שקיבלנו עד הנשא.
אם המסי שלילי נבצע שוב פעם משלים ל-2 של המסי הנייל ונקבל את התוצאה ונוסיף לה מינוס.	אם המסי שלילי נבצע שוב פעם משלים ל-1 של המסי הנייל ונקבל את התוצאה ונוסיף לה מינוס.

#### : הערות

- שיטה נוספת להגיע למשלים ל-2 זה לבצע את המשלים ל-1 ולחבר לו 1. (1
  - המסי החיוביים זהים בשתי השיטות. (2

#### : דוגמא



#### הערכת ביצועי מעבד:

#### הגדרות:

- : ומן ריצת מעבד) CPU TIME [sec] (1
  - א. זמן תגובה (Response Time)
  - ב. זמן ביצוע (Execution Time)
    - ומן חולף (Elapsed Time) זמן חולף
      - (Real Time) ד. זמן אמיתי
        - (Run Time) ה. זמן ריצה
  - זמן השהייה (Latency). כלומר הזמן בין סיבה לתוצאה.
  - . יהו מסי הפקודות בתוכנית. (Instruction Count) IC [instructions]
- . ממוצע מסי מחזורי השעון שנדרש לפקודה אחת. CPI (Clock Per Instruction)  $\left[\frac{\mathit{Cycle}}{\mathit{instruction}}\right]$ 
  - . הזמן שנמשך מחזור שעון אחד בשניות CCT (Clock Cycle Time) [sec] (4
  - ניתן גם להגיד כי . $CR = \frac{1}{ccT}$  אווה שווה ל-CR (Clock Rate) והוא כי CR (Clock Rate) והוא כי (5
  - לתפוקה) זה סך כל העבודה המבוצעת בזמן מסוים. הקטנת זמן התגובה כמעט Throughput (6 תמיד תשפר את התפוקה.

### :CPU TIME חישב

$$CPU\ TIME = IC * CPI * CCT$$

$$CPU\ TIME = \frac{IC * CPI}{CR}$$

#### שיפור ביצוע מעבד:

כלומר מטרתנו היא לשפר את זמן ריצת המעבד (CPU TIME). כדי לבצע זאת ניתן לשפר אחד מהרכיבים המרכיבים את זמן ריצת המעבד או לחילופין לשפר את כל הרכיבים. הדבר תלוי בכדאיות כספית.

- עייי העלאת קצב השעון. (1
- .עייי התייעלות פקודות וארכיטקטורה (2 CPI עייי התייעלות
  - .עייי שינוי ארכיטקטורה IC צמצום (3

#### יעילות מעבד ע"י CPI:

CPI מאפשר לבדוק את יעילות המעבד רק כאשר ה-ISA מהה לכל מעבד שנבדוק. מה שישתנה הוא ההטמעה של כל ISA.

מדד זה לא תמיד יעיל: ISA בנוי ממסי סוגים של פקודות (אריתמטיות, לוגיות, נקי צפה וכוי) כאשר לכל קבוצה יש מסי שונה של CPI. על כן כדי להשתמש במדד זה יש צורך בפילוח סוגי הפקודות לשכיחות השימוש בהם ולחשב CPI ממוצע. כלומר CPI יהיה ממוצע יחסי של הפקודות ע"פ משקלן בקוד התוכנית. באמצעות CPI ממוצע ניתן יהיה לחשב מדידה מדויקת יותר של זמן ריצת המעבד.

#### גורם ההאצה (Speedup):

: פעמים מהיר יותר מ-S. כלומר דוא n פעמים מהיר יותר

$$n = speedup = \frac{CPU \ TIME \ (S)}{CPU \ TIME \ (F)}$$

#### :(ביצועי שיא) Peak Performance מדד

מוגדרים כביצועים הטובים ביותר שמחשב יכול להפגין. כלומר כדי למצוא את מדד ביצועי השיא נבחר את ה-CPI הקטן ביותר ולפיו נמדוד את זמן הריצה. מדד זה אינו אמין שכן יכול להיות ששכיחות ה-CPI הקטן ביותר בתוכנית מסוימת הוא אפסי ועל כן המחשב כמעט ולא יגיע לביצועי השיא שלו בעוד מחשב אחר שיש לו CPI גדול יותר בסהייכ יהיה מחשב מהיר וטוב יותר.

### טבלה המסכמת השפעות על ביצועי מעבד:

	IC	CPI	CCT
אלגוריתם	$\mathbf{V}$	V	
(Algorithm)	•	•	
שפת תכנות			
Programing)	$\mathbf{V}$	$\mathbf{V}$	
(Language			
מהדר	V	V	
(Compiler)	•	•	
סט הפקודות	V	V	V
(ISA)	•	•	•
ארכיטקטורת מעבד			
Processor )		$\mathbf{V}$	$\mathbf{V}$
(Organization			
טכנולוגיה			17
(Technology)			₩

### :MIPS (Millions of Instructions Per Second) מדד

זהו בדד הבודק כמה מילוני פעולות מבצע המעבד בשנייה.

$$MIPS = \frac{IC}{CPU\ TIME * 10^6} = \frac{CR}{CPI * 10^6} \left[ \frac{instructions}{sec} \right]$$

הבעיתיות במדד זה שהוא תלוי בסט הפקודות של המכונה ובהרכב תכנית הבדיקה. אם במעבד מסוים יש פקודות אסמבלר מורכבות יותר, שלוקח הרבה זמן לבצען אבל עקב כך משתמשים בפחות פקודות מאשר במעבדים אחרים (לצורד אותם פעולות) אז מדד ה-MIPS שיתקבל עבור אותו מחשב יהיה נמוד ולא בהכרח בצדק.

#### :(Amdahl's Law) חוק אמדל

חוק אמדל אומר שיש לשפר את המקרה השכיח ביותר (Make the common case fast).

ה-fraction הוא החלק אותו אנו משפרים.

$$ExTime_{new} = ExTime_{old} \left[ (1 - fraction) + \frac{fraction}{speedup} \right]$$
 
$$Speedup_{overall} = \frac{Extime_{old}}{Extime_{new}} = \frac{1}{(1 - fraction_{enhanced}) + \frac{fraction_{enhanced}}{speedup_{enhanced}}}$$

#### :חישוב CPI באמצעות חוק זה

$$CPI_{new} = CPI_{old} \left[ (1 - fraction) + \frac{fraction}{speedup_{(in\ cycles)}} \right]$$

#### :Benchmark השוואה באמצעות

- אורות קוד. Toy Benchmark הרצה של תוכנה פשוטה כמו משחק פאזל. 10-10 שורות קוד.
  - . ניסיון להגיע לעומסי עבודה של העולם Synthetic Benchmark
    - . הרצת תוכנות כבדות אמיתיות Real Programs רצת תוכנות אמיתיות.
- כיום כיום SPEC (System Performance Evaluation Cooperative) הכולל אוסף של בדיקות. זהו המדד "האובייקטיבי" ביותר היום כאשר התקן שנעשה בו שימוש .SPEC CPU2006 עיקרי הוא

#### :השוואה וסיכום ביצועים

ממוצע זמן ההרצה (הביצוע) אשר פרופורציונאלי באופן ישיר לזמן הביצוע הכללי נקר ממוצע אריתמטי .(Arithmetic Mean – AM)

$$AM = \frac{1}{n} \sum_{i=1}^{n} Time_i$$

. מסי התוכניות בעומס עבודה -n

. זהו זמן הריצה של כל תוכנית $-Time_i$ 

העיקרון המנחה בדיווח המדידות הללו שהן ניתנות לשחזור. כלומר יש לציין את סוג מערכת ההפעלה, הגדרות המהדר, קונפיגורצית המחשב כמו סוג מעבד, זיכרון וכוי.

#### מדד תצרוכת חשמל:

זהו מדד חשוב במיוחד בשוק מעבדי ה-Embedded שבה לזמן סוללה יש חשיבות (כמו כן לטמפרטורה). כלומר מדד זה הוא קריטי לרכיבים הקצרים באנרגיה.

### כיצד לבחון ISA (כיצד לתכנן נכון):

- : (Design Time Metric) מדד תכנון זמן
- א. האם ניתן להטמיע? בכמה זמן ובכמה כסף?
- ב. האם ניתן לתכנת את זה! קל לבצע לזה קומפילציה!
  - : (Static Metric) מדד סטטי (2
  - א. כמה בייטים התוכנית תופסת בזיכרון?
    - : (Dynamic Metric) מדד דינאמי (3
    - א. כמה פקודות מבוצעות?
- ב. כמה בייטים המעבד שולף מהזיכרון כדי לבצע את הפקודה!
  - ג. כמה זמני מחזור של שעון לוקח כל פקודה?
    - ד. כמה "רזה" השעון עדיין פרקטי?

כלומר הכל תלוי ב-IC, CPI, ו-CCT.

### בניית הרכיבים הלוגיים:


### :ALU (Arithmetic Logic Unit)

זוהי יחידה אריתמטית לוגית המורכבת מלוגיקה צירופית (Combinational Logic). לוגיקה צירופית אומר כי שינוי בקלט יגרום באופן ישיר לשינוי בפלט (לאחר זמן השהיה). הרחיבים העיקריים בלוגיה צירופית הם:

- (Decoder / Encoder) מפענח או מקודד (1
- (Multiplexer / Demultiplexer) מרבב או מפלג

#### מפענחים:

כל צירוף של קלטים מאפשר בדיוק י1י בפלט.




3 X 8 Decoder

	Inputs			Outputs						
<b>I2</b>	<b>I</b> 1	10	O7	O6	O5	O4	О3	O2	01	O0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0


#### מקודדים:

יביא (יחיד) ייאונארייי קלט שאינו אינו ייאונארייי (יחיד) קווי כניסה בונקציה ייהפוכהיי למפענח.  $2^n$ ליציאה שגויה או לא מוגדרת. כמו כן נהוג להוסיף קו אפשור (Enable).



קלט				פלט		
$I_3$	l <sub>2</sub>	I <sub>1</sub>	I <sub>0</sub>	O <sub>1</sub>	<b>O</b> <sub>0</sub>	
0	0	0	1	0	0	→0
0	0	1	0	0	1	→1
0	1	0	0	1	0	<b>→2</b>
1	0	0	0	1	1	→3

### <u>: מימוש מקודדים</u>



. אינו חובר. מכיוון שקל לממש מקודד עייי שערי OR בלבד עייי שערי שקל לממש מכיוון שקל לממש מקודד עייי שערי

#### : (Priority Encoder) מקודד סדר עדיפויות

בעל n כניסות, n יציאות + יציאת את כלומר הוא בודק את תקינות הקלט. הפלט מציין את הביט העל כניסות, n שהינו י1י.

l <sub>3</sub> l <sub>2</sub> l <sub>1</sub>	I <sub>0</sub>	O <sub>1</sub>	O <sub>0</sub>	V		_	. 11.1
0 0 0	0	0	0	0		$\rightarrow$	not valid
0 0 0	1	0	0	1	0		
0 0 1	Ø	0	1	1	1		
0 1 Ø	Ø	1	0	1	2	_	T 7 1' 1
1 Ø Ø	Ø	1	1	1	3		Valid


$$O_1 = I_2 + I_3$$
  $O_0 = I_3 + I_1 I_2'$   $V = I_0 + I_1 + I_2 + I_3$ 

#### :מרבבים


מרבב הוא כינוי להתקן אלקטרוני המממש פעולה בסיסית הנקראת ריבוב בו מתבצעת בחירה של אחד מכמה ערוצי קלט לערוץ פלט אחד בהתאם לערך בכניסות הבקרה. בעל  $2^n$  קווי כניסה, n בוררים וקו יציאה אחד. קיימים גדלים שונים של מרבבים.

ריבוב: שידור מסי רב של יחידות מידע באמצעות מסי קטן יותר של קווים או ערוצים. מרבב ספרתי בורר קו יחיד בין קווי כניסה ומכוון את המידע הבינארי אל קו יציאה יחיד.

#### מימוש מרבב:




#### סימון מרבבים:



כאשר הקו נטוי מציין את רוחב הפס (bus) בביטים.


### :(Half Adder) חצי מחבר

מקבל 2 סיביות, מחזיר את סכומן ואת הנשא.



$$S = a \oplus b$$
  $C = a \cdot b$ 

### :(Full Adder) מחבר מלא




	inputs	outputs		
a	b	C <sub>in</sub>	sum	C <sub>out</sub>
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


$$sum = a \oplus b \oplus C_{in} \qquad C_{out} = \left( (a \oplus b) \cdot C_{in} \right) + (a \cdot b)$$

### : (Ripple Carry Adder) מחבר נשא גלי

סיביות הנשא מועברות בטור ולכן זמן החיבור יהיה ביחס ישר לגודל המחבר.




### מחבר או מחסר:




### :ALU

מאפשר את הלוגיקה הבסיסית (NAND,AND, OR, NOR) ואת האריתמטיקה של חיבור וחיסור מאפשר את הלוגיקה הבסיסית (Shift וחילוק מחוץ לפעולת -2. לרוב פעולות Shift, כפל וחילוק

### פעולת ALU מלאה 32 ביט:



### : Control Line של 4 ביט ALU סיכום




	וים	בינ		פעולה
0	0	0	0	$a \cdot b$ AND
0	0	0	1	a+b OR
0	0	1	0	חיבור
0	1	1	0	a-b חיסור
0	1	1	1	$\overline{b}$ עם $\mathrm{Slt}$
1	1	0	0	$\bar{a} \cdot \bar{b} = \overline{a+b}$ NOR
1	1	0	1	$\bar{a} + \bar{b} = \overline{a \cdot b}$ NAND

### :MIPS Registers File

מקבץ האוגרים. זהו רכיב מצבים (Sequential Logic) אשר כולל סט של אוגרים אשר יכולים להיקרא ולהיכתב ע"י הגדרת מסי אוגר אליו רוצים לגשת. לוגיקה סדרתית אומרת שהשינוי בפלט הינו תלוי שעון (זיכרון או אוגר).


### :(Clocking Methodologies) סוגי עבודה עם שעון

- סוג השעון קבוע מתי אות יכול להיכתב או להיקרא.
  - : פעולה טיפוסית
  - א. קריאה של המידע ברכיבי מצב.
- ב. שליחת נתונים דרך רכיבי קומבינטוריקה
- ג. כתיבת התוצאה לרכיב מצב אחד או יותר.
- 3) ההנחה כי רכיבי מצב נכתבים אחת למחזור שעון, אחרת צריך קו בקרה מפורש.




#### יכיב מצב פשוט (Simple State Element):

זהו רכיב את עצמו את את יינעיי ברכיב הוא יינעיי באשר הערך מוזן לאחר הערך מוזן לרכיב באשר הערך. כאשר הערך מוזן לרכיב הוא הכיב מוזן לרכיב הערך מוזן לאחר הערך מוזן לרכיב באשר הערך מוזן לרכיב ה



### :Clocked "D" Latch

לרכיב זה קו קלט בודד. הוא בנוי מ-S-R Flip Flop. כאשר השעון נמוך שערי AND לרכיב לרכיב זה קו מכריחים אפסים בכו מאכים בנוי מ-S-R אי בוצע שינוי במצב. כאשר השעון גבוהה לעומת זאת הערך ב-D מוזן לS-R והשלילה של D נכנס ל-R. זהו אבן הבנייה של האוגר.




The output "D" responds to the change in input, a characteristic delay  $\ t$  delay after the clock goes high.

### :Edge Triggered "D" Flip-Flop


הראשון עולה ה-D הראשון עולה ה-Clocked "D" Latch בנוי משני רכיבי שהוא כאשר השליט. משני אינוי בגלל השלילה השינוי. בגלל השלילה השינוי אינו עובר ל-Clocked "D" Latch השני שהוא העבד שהוא העבד מקבל את השינוי. בגלל העבד מקבל את השינוי. (Slave). כאשר השעון יורד אז העבד מקבל את השינוי.

העבד עובד שרון והעבד שעון והעבד עובד Negative Clock Edge אשר פועל זהה פרט לעובדה שהשולט עובד בירידת שעון והעבד עובד בעליית שעון (כלומר הפוך מ-Edge).




### :(Registers) אוגרים


בנויים מסדרה של Edge Triggered "D" Flip-Flops בנויים מסדרה של



אנו נייצג את מקבץ האוגרים באופן הבא:




: (Double Read Ports) הטמעה של קריאת שני אוגרים




19 נכתב עייי אלעד לנדר

### : (Write Port) הטמעה של נתיב שמירת נתונים




### מבט כללי:




### מרכיבי מסלול הנתונים:

- (Read Only) זיכרון פקודות (1
- (Read / Write) זיכרון נתונים (2
  - אוגרים (3
- מסי הפקודה Program Counter (PC) (4
  - ALU (5




#### פענוח הפקודות:

פענוח הפקודות מצריך לשלוח את שדות הביטים של ה-prode וה-function לבקר (Control Unit).



#### חיבור מהיר יותר:

פעולות אריתמטיות מרוכבות המצריכות שיטת גל (Ripple) הן איטיות מאוד. כדי לזרז את החישוב אנו משתמשים ב-Carry Lookahead (מבט קדימה לנשא). זהו סוג של מחבר שמשפר את המהירות עייי הקטנת הזמן שלוקח להעריך את סיביות הנשא. הוא מחשב את הנשא לפני חישוב הסכום.



### :(Single Cycle CPU) מעבד חד מחזורי

### נתיב נתונים ובקרה (Datapath and Control):

#### עקרונות מימוש:

- מחזור שעון אחד לכל פקודה.
- זמן התייצבות של כל רכיבי הלוגיקה הצירופית יכנס בפעימת שעון אחת.
  - הכתיבה לאוגרים תתבצע פעם אחת בסוף שעון.

#### כללי:

באמצעות שערים לוגיים, מחבר, מלא ו-Flip Flop נבנה מעבד (CPU – Central Processing Unit) שלם. אן נשמיט חלקים שאינם מרכזיים ואינם קריטיים להבנה MIPS) אנ נשמיט חלקים שאינם מרכזיים ואינם קריטיים להבנה אמיתי שעובד בצורת Pipeline אותו נכיר בהמשך).

### מבוא לפקודות MIPS:

המעבד החד מחזורי שנממש ידע לבצע רק חלק מפקודות ה-MIPS

- 1) גישה לזיכרון
- אילה lw (Load Word) א.
- ב. sw (Store Word) ב.
  - 2) פעולות אריתמטיות לוגיות
    - א. add חיבור
    - ב. sub חיסור
      - אר or
- תנאי הבודק האם ערך קטן מערך אחר slt (Set Less Than)
  - 3) פקודות לנתיב בקרה
  - א. (Branch Equal) תנאי לקפיצה beq
    - ב. (Jump) קפיצה

### המשותף במימוש הפקודות:


- את הפקודה (Fetch) אל מנת להביא על מנת במונה הפקודות את הפקודה הנמצאת במונה הפקודות מזיכרון הפקודות ועדכון מונה הפקודות.
  - 2) פענוח הפקודה (Decode) וקריאת האוגרים המתאימים במקבץ האוגרים.
    - (Execute) ביצוע הפקודה (3
    - האוגרים. בל הפקודות למעט j כל הפקודות למעט j משתמשות כל הפקודות למעט

#### שלבי ביצוע הוראת מכונה:

- .PC- הבאת פקודה מזיכרוו הפקודות עייפ הכתובת הנמצא ב-Fetch (1
- . פענוח הפקודה וקריאת האוגרים הנחוצים (אפס, אחד או שניים) ממקבץ האוגרים Decode (2
  - .ALU חישוב התוצאה או הכתובת הרצויה Execute (3
    - : השתמש במידת הצורך Memory Memory - Memory
      - א. טעינה לזיכרון (Store) א
      - ב. קריאה מהזיכרון (Load)
  - . בצע במידת האוגר במקבץ האוגר במידת במידת Write Back  $\sigma$


#### רכיבים בסיסיים למימוש נתיב נתונים:

- 1) זיכרוו פקודות
- 2) זיכרון נתונים
- מונה פקודות PC (3
  - 4) מקבץ אוגרים
- (ALU) יחידה אריתמטית לוגית (5



#### שלב הבאת פקודות:

- 1) קריאת פקודה מזיכרון הפקודות
- .עדכון PC לכתובת הפקודה הבאה.




מתואר בתרשים זה מנגנון קריאת הפקודות. PC הוא אוגר המכיל את הכתובת שך הפקודה שמתבצעת במחזור השעון הנוכחי. ערכו של PC נכנס אל רכיב הזיכרון Instruction Memory שמוציא את הפקודה במחזור השעון הנוכחית. גודל כל פקודה במעבד MIPS היא 32 סיביות, כלומר 4 בתים. המחבר ADD בתרשים מחבר את הערך הקבוע 4 (בבתים) לערך שנמצא באוגר PC ומחזיר אותו אל האוגר PC. כלומר מקדם את הפקודה לפקודה הבאה.

#### : הערות

- (1) מכיוון ש-PC מעודכן בכל פעימת שעון אין צורך באות כתיבה מיוחד (אפשור Linabled).
  - . היות וקוראים מזיכרון הפקודות בכל פעימת שעון אין צורת באות כתיבה מיוחד.

#### שלב הפענוח:

העברת שדה ה-opcode ושדה ה-function של הפקודה ליחידות הבקרה. כמו כן בשלב זה יש קריאה של שני אוגרים ממקבץ האוגרים כאשר הכתובות המתאימות נמצאות בשדות המתאימים בפקודה.



#### קידוד הפקודות:

כל הפקודות בנות 32 סיביות, כלומר 4 בתים. כל סוג מגדיר את החלוקה הפנימית בתוך אותך 32 סיביות. ישנן שלושה סוגי פקודות:

- .(Register Instructions) פקודות הקשורות בקשורות R-Type (1
  - .(Immediate) פקודות הקשורות למסי מידיים I-type (2
  - .(Jumps) פקודות הקשורות לקפיצות בזיכרון J-type

שדה ה-opcode) סף קבוע בגודלו ונמצא תמיד. הוא חיוני כדי לדעת מהו סוג הפקודה וכיצד לבצע את החלוקה הפנימית השונה בין פורמט לפורמט.

#### <u>פקודות מסוג R</u>:

שדה ה-op תמיד שווה 0 ואילו שדה ה-func אומר מהי הפקודה. שדות ה-rt וה-tr עבור אוגרי המקור ושדה ה-op אומר שדה ה-shamt (shift amount) עבור אוגר המטרה. שדה ה-tr מיועד לפקודת הזזת סיביות שמאלה או ימינה.


func \$rd, \$rs, \$rt

Opcode = 0 6 bit	Rs 5 bit	Rt 5 bit	Rd 5 bit	Shift n (shift amount) 5 bit	Func 6 bit
31-26	25-21	20-16	15-11	10-6	5-0

### : דוגמאות

Operation	Syntax	The Action	# Function
add	add \$1,\$2,\$3	\$1=\$2+\$3	32
sub	sub \$1,\$2,\$3	\$1=\$2-\$3	34
and	and \$1,\$2,\$3	\$1=\$2&\$3	36
or	or \$1,\$2,\$3	\$1=\$2 \$3	37
nor	nor \$1,\$2,\$3	\$1=~\$2   \$3	39
slt	slt \$1,\$2,\$3	If (\$s2<\$s3) s\$1=1 else \$s1=0	42

#### : ביצוע הפקודות



.RegWrite היות ולא כל הפקודות מבצעות כתיבה למקבץ האוגרים יש צורך באות אפשור לכתיבה הנקרא

#### : מבנה הפקודה

- ו) סיביות 5-0 מכילות את הפעולה של R-type.
- (אנו לא ניישם את האופציה הזאת) shift- מכילות את האופציה הזאת)
- Write Register סיביות 15-11 מכילות את מספרו של אוגר rd. סיביות אלו יחוברו אל הכניסה 15-11 מכילות את מספרו של אוגר ה- ברכיב אוסף האוגרים. זהו האוגר שאליו תכתב תוצאת פעולת ה-ALU. את תוצאת פעולת ה- Write Data ברכיב אוסף האוגרים. נשים לב כי גם בפקודת lw ש כתיבה לאוגרים מהזיכרון ועל כן יש להוסיף לפני הכניסה מרבב שבוחר את הערך הנכון. המרבב יודע איזה ערך יהיה זמין על פי ההחלטה של הבקרה הראשית.
- סיביות 20-16 מכילות את מספרו של אוגר rt וסיביות 1rt סיביות את מספרו של אוגר 2.01 מכילות את מספרו של אוגר 2.01 מכילות את את מסי האוגרים לכניסות Read Register 1,2 בהתאמה. נשים לב גם כאן לסתירה בין הצורך של פקודת של פקודת lw ה-R-type מחבר את rs מחבר את Read Register 1,2 אשר מכילות את של פקודת הזיכרון ואילו ב-R-type היא מחברת את rs עם rs ועל כן יש גם כאן צורך במרבב שערכו יבחר עייי הבקרה הראשית.
  - 5) סיביות 31-26 מכילות את ה-opcode שבמקרה זה הינו 0.


#### בקודות מסוג I-type:

- עבור  ${
  m r}$ ר שדה ה-rs שדה בפקודות עם שדה ופקודות עם שדה בפקודות אדה ה-rs שדה ה-Immediate בפקודות אוגר הבסיס ושדה ה-rt אוגר המטרה.
  - 2) בפקודות store שדה ה-rs עבור אוגר הבסיס ושדה ה-rt מכיל את הערך לאחסון בזיכרון.
- ל- בפקודות branch שדות rt ו-rs הן עבור אוגרי המקור והקבוע מקודד את כתובת הקפיצה ביחס ל-pc.

#### פקודות lw?

#### lw \$rt,add(\$rs)

Opcode = 35	Rs	Rt	address
6 bit	5 bit	5 bit	
31-26	25-21	20-16	15-0



\$rt=MEM(add+\$rs): הפקודה בעצם מבצעת את הפעולה הבאה

אוגר rt מקבל את ערך המילה המתחילה בכתובת address+\$rs. כדי לבצע את חישוב כתובת המידע שדה הל address עובר הרחבת סימו ל-32 סיביות.

#### : מבנה הפקודה


- rs מחבר את ערך אוגר באוגר ה-15-0 מכילות את ההיסט מן הכתובת שנמצאת באוגר ה-15 מכילות את ההיסט מן הכתובת שנמצאת באוגר Address של רכיב לסיביות שדה ה-Address של רכיב זיכרון המידע.

  - Read Register 1 סיביות אלו מחוברות לכניסה rs. סיביות אלו מחפרו של אוגר של אוגר של אוגר של אוגר מספרו של אוגר של אוגר של רכיב אוסף האוגרים.
    - 4) סיביות 31-26 מכילות את ה-opcode שבמקרה זה שווה ל-35.

#### :SW פקודות

### sw \$rt,add(\$rs)

Opcode = 43 6 bit	Rs 5 bit	Rt 5 bit	address
31-26	25-21	20-16	15-0



MEM(add+\$rs)=\$rt : הפקודה בעצם מבצעת את הפעולה הבאה

המילה בזיכרון בכתובת address+\$rs תקבל את ערך האוגר \$rt תקבל את ערך האוגרים). כדי לבצע את חישוב כתובת המידע שדה ה-address עובר הרחבת סימן ל-32 סיביות.


#### : מבנה הפקודה

הפקודה דומה מאוד לפקודת lw אך במקום לקרוא נתון מהזיכרון ולכתוב אותו באוסף האוגרים היא קוראת נתון מאוסף האוגרים וכותבת אותו לזיכרון. הנתון הנקרא מאוסף האוגרים מגיע מאוגר rt ולכן צויכרון. Write Data באוסף האוגרים מחוברת לכניסה Read Data 2 בציאה

#### : branch פקודות

#### beq \$rs,\$rt,address

Opcode = 4	Rs	Rt	Address / Immediate
6 bit	5 bit	5 bit	16 bit
31-26	25-21	20-16	15-0



זוהי קפיצה יחסית, מותנת (פקודות הסתעפות) אשר חיונית למימוש משפטי תנאי, לולאות וניתוב בקרת התוכנית. קיימת פקודה bne הפועלת בלוגיקה הפוכה כאשר branch אינו שווה.

.if (rs==rt) go to pc+4+4\*address : הפקודה בעצם מבצעת את הפעולה

<u>הערה:</u> כאשר אנו מתכנתים הפקודה branch מכוונת לתווית (Label) אותה המהדר מתרגם לערך מספרי. מבחינת החומרה בשדה address תמיד יושב מספר.

והדלקת הי-Branch פועלת עייי ביצוע השוואה ב- $\mathrm{ALU}$  של שני האוגרים שנקראו ממקבץ האוגרים והדלקת . עייי הוספת PC איי הוספת (Branch Target) איי הוספת מכן חישוב מכן מעודכן. לאחר מכן במידת במידת במידת ל

#### מבנה הפקודה:


- 1) סיביות 15-0 מכילות את מסי הפקודות שאנו רוצים לקפוץ. נרחיב את מסי הסיביות ל-32 עייי הרחבת סימן. מכיוון שזהו ערך מסי שיש לקפוץ ולא מסי בתים נכפיל ב-4 ערך זה ונקבל את מסי הבתים שיש לקפוץ. ההכפלה נעשית עייי רכיב 2 shift left. את הערד המוכפל נחבר לתוצאה שהתקבלה מן המחבר של PC+4 וכך נקבל את כתובת שאליה נקפוץ אם התנאי יתקיים.
  - .rs סיביות 20-16 מכילות את מספרו של אוגר rt וסיביות בסיביות את מספרו של אוגר Read Data 1,2 בהתאמה וביציאה נקבל Read Register 1,2 מחבר את האוגרים לכניסה .ALU-בהתאמה. נחסר ערך אוגר rs מערך אוגר rt בהתאמה. נחסר ערך אוגר
    - סיביות 31-26 מכילות את ה-opcode שבמקרה זה הינו 4.

#### <u>פקודות מסוג i :</u>

פקודת jump היא קפיצה אבסולוטית ללא תנאים. היא מבצעת קפיצה לכתובת התווית.

### i label

Opcode = 2	Address
6 bit	26 bit
31-26	25-0



הפקודה מבוצעת עייי החלפת 28 הסיביות הנמוכות של PC ב-26 סיביות הנמוכות של הפקודה מוזזות שתי סיביות שמאלה וייגניבתיי 4 סיביות מ-PC+4.

#### : מבנה הפקודה

גודל כתובת בפקודה j הוא 26 סיביות. כדי להשלים את 6 הסיביות החסרות מתבצעות שתי פעולות משני צידי המסי המקורי בן 26 הסיביות.

- א. מצד ימין של המסי מוסיפים באופן קבוע שני אפסים (רכיב 2 Shift Left). כלומר מכפילים את המסי ב-100 בבסיס בינארי שהוא 4 בבסיס דצימאלי. ההכפלה נועדה כדי לוודא שהקפיצות של פקודה j יהיו כפולה של 4 בלבד.
- ב. מצד שמאל של המס׳ מעתיקים את ארבע הסיביות של PC+4 הנוכחי. העתקת הסיביות מגבילה את היכולת לקפוץ לכתובות רחוקות. ארבע הסיביות הגבוהות מחלקות את הזיכרון ל-16 חלקים ובגלל שאנו משתמשים באותן 4 סיביות בדיוק אנו נשאר באותו חלק ולא נוכל לעבור לחלק אחר מ-16 החלקים הקיימים.

#### הרכבת נתיב נתונים משותף:

חיבור נתיבי הנתונים השונים יעשה עייי הוספת מרבבים וקווי בקרה. כל הפעולות באפשרויות נכנסות : בפעימת שעון אחת ולכן


- ניתן להשתמש בכל רכיב רק פעם אחת בכל פקודה, כך שחלק מהרכיבים משוכפל.
- נרבב (mux) את הכניסה לרכיבים משותפים כאשר קווי הבקרה יבחרו את הכניסה המתאימה.
- קווי בקרה לכתיבה יהיו עבור מקבץ האוגרים וזיכרון הנתונים (כאשר הכתיבה עצמה מבוצעת בסוף שעון).
  - . הפקודה עם נתיב הנתונים עם הזמן הארוך ביותר קובעת את תדר השעון

כלומר בכל מקום בו יש סתירה בין צרכים של פקודות שונות ישנו מרבב שייפ החלטת הבקרה הראשית מחליט איזה מידע להעביר ואיזה מידע להשמיט.

### בקרה משנית – בקרת ALU:

בוחרים מה יעשה ה-ALU כתלות בערכי השדות Op, Func בוחרים מה יעשה

#### מבנה הבקרה הראשית:



- מקבל ALU- מקבל ALU- בכל מחזור שעון. ה-ALU מקבל ארבעה קווים שקובעים את פעולותיו.
  - על פי הפקודות שפותחו עד כה יש בעקרון שלוש אפשרויות לפעולה של ALU.
    - (lw / sw) א. בצע חיבור
      - ב. בצע חיסור (beg)
    - .R-type של פקודת שכתוב בשדה func ג. בצע את מה שכתוב בשדה
      - נקרא לאפשרויות אלו מALUOp ונמנה את ערכן: (3
        - א. 00 עבור חיבור
        - ב. 01 עבור חיסור
        - func ג. 10 עבור
- 4) על פי ערכי ALUOp של פקודת שדה func של פקודת אריכה להיות פעולת ה- ALUOp על פי ערכי מופקים מערכי ה-opcode מופקים מערכי ה-ALUOp בכל פקודה. ה-ALUOp מופקים מערכי ה-הראשית. הבקרה המשנית לוקחת את שתי הסיביות של ה-ALUOp ואת ששת הסיביות של שדה ה-func ועייי פונקציה בוליאנית הופכת אותם ל-4 סיביות הנכנסות ל-ALU

Instruction	Op	Funct	(ALUOp)	ALU ctrl	Function
lw	35	-	00	010	ADD
sw	43	-	00	010	ADD
beq	4	-	01	110	SUB
addu	0	33	10	010	ADD
sub	0	34	10	110	SUB
and	0	36	10	000	AND
or	0	37	10	001	OR
slt	0	42	10	111	SLT

### בקרה ראשית:

- 1) בחירת הפעולות לביצוע ברכיבים השונים.
- בקרה על זרימת הנתונים (שליטה במרבבים)


הבקר הראשי משתמש רק בערכי השדה opcode לקביעת כל הבוררים

Instruction	RegDst	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch	ALUOpl	ALUOp0	Jump
R-Type	1	0	0	1	0	0	0	1	0	0
lw	0	1	1	1	1	0	0	0	0	0
sw	X	1	X	0	0	1	0	0	0	0
beq	X	0	X	0	0	0	1	0	1	0
J	X	X	X	0	0	0	X	X	X	1
addi	0	1	0	1	0	0	0	0	0	0

#### <u>קווי הבקרה:</u>


שם האות	תוצאה כאשר 0	תוצאה כאשר 1
MemRead	כלום	המידע ב-Data Memory הנמצא ב- Read מושמים ביציאה read address Data. כלומר האם ייקרא נתון מהזיכרון במחזור שעון הנוכחי.
MemWrite	כלום	המידע ב-Data Memory הנמצא ב- מוחלף עייי הערכים write address מוחלף עייי הערכים בכניסת Write Data. כלומר האם ייכתב נתון לזיכרון במחזור השעון הנוכחי.
ALUSrc	המחובר השני של ה-ALU מגיע מהאוגר rt	המחובר השני של ה-ALU מגיע מ-16 הסיביות הנמוכות של הפקודה (כלומר שדה ה-address)
RegDst	Register Write אוגר היעד של rt הינו אוגר	הינו Register Write אוגר היעד של אוגר אוגר
RegWrite	כלום במקרה זה אין משמעות לערכים בקו RegDst ובקו	האוגר שניתן עייי מסי Write Register נכתב לתוך הערך שנמצא בכניסת ערוד הערך שנמצא בכניסת Write Data הנוכחי ייכתב אוגר כלשהו.
PCSrc תלוי גם בקו Zero היוצא מה-ALU.	ה-PC מתקדם רגיל. כלומר מקבל את הערך PC+4	ה-PC מקבל את הערך של תוצאת החישוב של ה-branch target.
MemtoReg	Register הערך שמוזן לכניסת	Register Write הערך המוזן לכניסת
דלוק RegWrite דלוק Branch	אניע מה-ALU. מגיע מה-Branch לא מתקיים חישוב	Data Memory-מגיע מה מתקיים חישוב
ALUOpo, ALUOp1		מונקיים ווישוב ומומונו קובע את פעולת ה
Jump	לא מבוצעת קפיצה והחלטה היא בידי בקרת Branch.	מתקיים קפיצה ויילקח הכתובת מהפקודה כולל הכפלה ב-4 וגניבת סיביות מ-4+PC

### מימוש הבקר הראשי:



#### יתרונות וחסרונות המעבד החד מחזורי:

ביצועים נמוכים בגלל שיש להתאים את זמן המחזור לפקודה האיטית ביותר (במקרה שלנו פקודת lw אך קיימות פקודות מורכבות יותר כמו כפל בנקי צפה).



- 2) היות בכל רכיב ניתן להשתמש פעם אחת במהלך פעימת שעון יש צורך בשכפול רכיבי חומרה.
  - 3) מודל פשוט וקל להבנה וללימוד.

#### הערכת ביצוע מעבד חד מחזורי:

ה-CPI במעבד חד מחזורי הוא קבוע 1. IC קבוע לכל ייצוג של מעבד שכן ה-ISA במעבד חד מחזורי הוא קבוע 1. תלוי ב-CCT.

#### : דוגמא

I-type	stage1	stage2	stage3	stage4	stage5	total (ns)
R - type	I-fetch	regs	ALU	regs		38
Load	I-fetch	regs	ALU	mem	regs	48
Store	I-fetch	regs	ALU	mem		39
Branch	I-fetch	regs	ALU			29
Jump	I-fetch					9

table assumes ALU, Adders - 10ns; Memory - 10ns; register file - 9ns

I-type	%
Loads	22
Stores	11
R-type	49
Branch	16
Jump	2

: מכאן ש-CPU Time ממוצע הוא

$$0.49 * 28n + 0.22 * 48n + 0.11 * 39n + 0.16 * 29n + 0.2 * 9n = 38,29 [ns]$$


אולם בגלל שאנו מדברים על מעבד חד מחזורי אנו צריכים לקחת בחשבון את זמן הריצה הארוך ביותר  $slowdown = \frac{48}{38.29} = 25.36\%$ : ומכאן שהאטת המערכת ומכאן

#### : הערות

- 1) ניתן לראות שאנו מייצרים שעון מאוד איטי בגלל פקודה אחת ארוכה. זהו ניצול בלתי יעיל של יכולות המעבד.
  - 2) בעיית מחזור השעון הארוכה היא הבעיה המרכזית שבגינה המודל של מעבד חד מחזורי אינו מיושם במציאות.
- 3) חלוק הזיכרון לזיכרון פקודות וזיכרון נתונים הוא גם בעיה. במעבד הרב מחזורי כל פקודה תתבצע במסי מחזורים ולכן נוכל לגשת לאותו הזיכרון במחזור אחד לקריאת פקודה ומחזור אחר לקריאת הנתון מה שלא ניתן לבצע במעבד חד מחזורי.
  - עצמו כבר יודע לבצע פעולת (Adders) בעיה נוספת היא שיבוץ מחברים (4 עמור ה-ALU) בעיה נוספת איא שיבוץ מחברים (4 חיבור. כלומר חומרה מיותרת.

### מבנה המעבד החד מחזורי הכולל:

#### **FALUOP**




#### :(Multicycle Processor) מעבד רב מחזורי

באופן כללי המבנה דומה מאוד למעבד חד מחזורי אולם הפקודות מבוצעות ב-5 שלבים (5 מחזורי שעון).

#### יתרונות וחסרונות של מעבד רב מחזורי:

- 1) ביצוע הפקודות מחולק למסי שלבים
- 2) בכל מחזור שעון נבצע רק שלב 1 בלבד
- מסי משתנה של מחזורים לביצוע כל פקודה (3
  - יותר מהיר מאשר מחשב בעל מחזור יחיד (4
- 5) ניתן להשתמש מחדש ביחידות פונקציונאליות (בשלבים בהן אינן עסוקות בתפקידן היימקורייי)
- 6) נזדקק לבקר FSM (מכונת מצבים) וזאת בניגוד לבקר צירופי שהספיק למחשב בעל מחזור יחיד.

#### מבנה עקרוני של מסלול הנתונים:



#### תמצית השינויים במסלול הנתונים:


- : חסכון בחומרה
- א. זיכרון משותף לנתונים ופקודות
- אריתמטיקה, כתובות נתונים, כתובות קפיצה והגדלת PC). ALU החישובים נעשים בשלבים שונים.
  - : מחיר בחומרה אוגרים (רגיסטרים) חדשים לטובת ערכי ביניים
    - א. אוגר הפקודה (IR) אוגר הפקודה
    - ב. אוגר הזיכרון Memory Data Register (MDR)
      - ג. אוגרי A,B בכניסות ל-ALU
      - ALUOut ביציאה מה-ALUOut ד. אוגר
        - ה. תוספת בוררים (Mux)

#### סוגי אוגרים:

האוגרים מחולקים לשני סוגים עיקריים:

- : אוגרים המכילים קו אפשור כתיבה / קריאה ומכילים נתונים ליותר מפעימת שעות אחת
  - א. מקבץ האוגרים
    - PC .a
    - IR .م
  - (2) אוגרים המתעדכנים בכל פעימת שעון (אוגרים אלו שקופים ברמת המתכנת)
    - MDR .א
      - В .2
      - κ. Α
    - ALUOut .ד

#### מסלול הנתונים המלא:



#### חמשת מחזורי השעון:

שני המחזורים הראשונים זהים לכלל הפקודות.

### :Fetch – מחזור שעון ראשון

זהו שלב הבאת הפקודה שה-PC מצביע עליה מזיכרון הפקודות. בשלב זה מתרחשים הפעולות הבאות:

- IR=Memory[PC] (1
  - PC=PC+4 (2

כלומר עבודת המעבד בשלב זה היא כדלהלן:

- 1) קריאת הפקודה החדשה מהזיכרון (הפקודה נקראת מהזיכרון שמשמש הן לפקודות והן לנתונים ונמצאת בכתובת PC).
  - הפקודה נשמרת באוגר IR על מנת שניתן יהיה להשתמש בנתונים שבתוך הפקודה במשך כל מחזורי השעון שבהם הפקודה מתבצעת.
    - PC מקודם ב-4 כך שיהיה מוכן להצביע על הפקודה הבאה בתור לביצוע.

#### :Decode – מחזור שעון שני

זהו שלב פענוח הפקודה וקריאת שני אוגרים (כאשר השימוש בהם יהיה בהתאם לפקודה). כמו כן בשלב זה מבוצע חישוב ספקולטיבי של כתובת היעד של קפיצה מותנית.

- A = Reg[IR[25...21]] (1
- B = Reg[IR[20...16]] (2)
- ALUOut=PC+(signextended(IR[15...0])<<2) (3

#### כלומר עבודת המעבד בשלב זה היא כדלהלן:

- אשר נמצא בסיביות rs, rt קריאת אוגרים מי הוא אוגר השעון הקודם בסיביות .rs, rt קריאת אוגרים 21-25 של הפקודה ומי הו אוגר rt שנמצא בסיביות 16-20 של הפקודה.
  - נפנה אל מקבץ האוגרים לקבלת ערכי האוגרים הללו.
- חישוב ספקולטיבי של כתובת יעד של קפיצה מותנית (במקרה ולא מתבצעת פקודת beg נתעלם מחישוב הכתובת):
- א. מחברים ב-16 ALU סיביות נמוכות של הפקודה בתוספת 2 אפסים מימין והרחבת סימן ל-32 סיביות עם ה-PC.
  - ב. התוצאה נשמרת ב-ALUOut.
  - pc+4+4\*address : כלומר חישוב הכתובת

#### : הערות

- במחזור שעון זה הבקרה מזהה את הפקודה ולכן רק במחזור השעון השלישי נדע להבחין בין הפקודות.
  - מהערה ראשונה נובע שמחזור שעון זה ניתן לבצע פעולות שמאפשרות ליעל עבודת פקודות עתידיות.
- j ובפקודת tr איננו מתעניינים באוגר lw לפעמים (בפקי lw בפקודת מיותרת לפעמים ובפקודת אוגרים יכולה להיות מיותרת לפעמים איננו מתעניינים כלל באוגרים rs, rt).

#### :Execute – מחזור שעוו שלישי

במחזור שעון זה מבוצעות פעולות ה- $\mathrm{ALU}$ . במחזור שעון זה הבקרה כבר יודעת מהי הפקודה המבוצעת ולכן יש הבדל בין הפעולות המבוצעות עבור הפקודות השונות:

- על האוגרים את מבצע את הפעולה (R-Type) ALU פקודות את בצע את הערוב- (ALUout=A op B : (R-Type) ALU .ALUOut-והתוצאה נשמרת B-ו A
  - בה ALUOut=A+signextend(IR[15...0]) : Load / Store חישוב כתובת זיכרון עבור פקודות עם הפקודה עם הפקודה את הכתובת היכרון. כלומר מחבר את 16 הסיביות הנמוכות של הפקודה עם  ${
    m ALU}$ הרחבת סימן ל-32 סיביות עם אוגר A.
  - את ערך ALU- השלמת השלמת הפיצה (A=B) then PC=ALUOut : השלמת הפיצה מותנית beq תועתק ל-PC. זהו מחזור שעון אחרון בפקודות ALUOut
- 2 ביצוע קפיצה בלתי מותנית: [C=PC[31...28]] (IR[25...0]<<2). בפקודת מוסיפים מימין PC אפסים, סיביות 0-25 מהפקודה וארבע סיביות הגבוהות מאוגר PC. ערך זה נכתב לאוגר הערה: נשים לב כי זו פעולה מאוד קצרה ומחזור שעון שלם הוא זמן רב מדי, אולם לא ניתן לחבר את הפעולה עם מחזור השעון השני כיוון שבמחזור השעון השני אנו לא יודעים את סוג הפקודה המבוצעת.

#### :Memory – מחזור שעון רביעי

#### במחזור שעון זה מבוצעת גישה לזיכרון.

- בפקודה זו נקרא הערך מהזיכרון, מכתובת MDR=Memory[ALUout] : Load בפקודה הנמצאת ב-ALUOut, ונכתב באוגר
- פקודת Memory[ALUout]=B : Store בפקודה זו נקרא הערך שנמצא באוגר B ונכתב לזיכרון בכתובת הנמצאת ב-ALUOut. זהו מחזור השעון האחרון בפקודת Store.
- סיום בקודה מסוג זה נלקח הערך...Reg[IR[15...11]] = ALUout : (R-Type) ALU שחושב במחזור השלישי ונשמר באוגר ALUOut. ערך זה נכתב לתוך אוגר rd במקבץ האוגרים. והו מחזור השעון האחרון בפקודת R-Type.

### :Write-Back – מחזור שעון חמישי

הערך Reg[IR[20...16]]=MDR : Load במחזור האוגרים למקבץ האוגרים למקבץ האוגרים. שנמצא באוגר MDR נכתב אל אוגר rt במקבץ האוגרים. מחזור שעון חמישי קיים רק בפקודות מחזור השעון האחרון בפקודות אלו. הערה: פקודת Load אורך מחזור שעון אחד יותר מאשר פקודת מכיוון שבמחזור השעון השני קראנו את אוגר rt לפני שידענו באיזו פקודה מדובר וכך נחסך מחזור .Store שעון אחד מפקודת

#### טבלת סיכום מחזורי השעון והפעולות המבוצעות בהן:

Step name	Action for R-type instructions	Action for memory-reference instructions	Action for branches	Action for jumps
Instruction fetch	IR = Memory[PC] PC = PC + 4			
Instruction decode/register fetch	A = Reg [IR[25-21]] B = Reg [IR[20-16]] ALUOut = PC + (sign-extend (IR[15-0]) << 2)			
Execution, address computation, branch/ jump completion	ALUOut = A op B	ALUOut = A + sign-extend (IR[15-0])	if (A ==B) then PC = ALUOut	PC = PC [31-28] II (IR[25-0]<<2)
Memory access or R-type completion	Reg [IR[15-11]] = ALUOut	Load: MDR = Memory[ALUOut] or Store: Memory [ALUOut] = B		
Memory read completion		Load: Reg[IR[20-16]] = MDR		

### קווי הבקרה במעבד הרב מחזורי:

במעבד רב מחזורי הבקרה הראשית מושפעת לא רק מה-Opcode אלא בנוסף גם באיזה מחזור שעון בתוך הפקודה הנוכחית הפקודה נמצאת. את קווי הבקרה נחלק לארבע קבוצות:

- 1) קווי מקבץ האוגרים
  - קווי ה-ALU (2
    - PC-קווי ה
  - 4) קווי הזיכרון

### :קווי מקבץ האוגרים

ערכים אותם מקבל	מה עושה	קו הבקרה
R- כתוב באוגר rd במחזור שעון רביעי של פקודת $-1$		
Туре	האם לכתוב לאוגר rt או לכתוב	RegDst
.lw במחזור שעון חמישי של פקודת rt כתוב באוגר – 0	יואט פכונוב פאוגו זדאו פכונוב לאוגר rd.	אוגר יעד
בכל שאר מחזורי השעון של הפקודות השונות אין כתיבה	.10 1/11(2)	אוגו יעו
לאף אוגר ולכן אין חשיבות איזה ערך יקבל הקו.		
ובמחזור R-Type במחזור שעון רביעי של פקודת $-1$		
שעון חמישי של פקודת Load.	האם במחזור השעון הנוכחי	RegWrite
0 – בכל שאר מחזורי השעון.	ייכתב אוגר כלשהו.	כתיבה לאוגר
אם קו זה מכובה (0) אז אין משמעות לערכים בקו	ייכונב אוגו כלשווו.	בוניבוו לאוגו
.MemtoReg ובקו RegDst		
במחזור שעון רביעי $ m ALU$ במחזור שעון ביעי – 0	בהנחה ש-RegWrite דלוק	
.R-Type של	בחנוחו ש-Keg WIRLe מהיכן יילקח המידע שייכתב	MemtoReg
1 – המקור הוא הזיכרון במחזור שעון חמישי של פקודת	מוזיכן יילקודדומידע שייכונב לאוגר במחזור השעון הנוכחי –	מזיכרון לאוגר
Load	לאוגו במוווד וושעון וזמכות – מהזיכרון או מתוצאת חישוב	
בכל שאר מחזורי השעון של הפקודות השונות אין כתיבה	בוואכו ון או מונובאונ ווישוב ALU.	
לאף אוגר ולכן אין חשיבות איזה ערך יקבל הקו.	.ALU	

#### 34 נכתב עייי אלעד לנדר

### :ALU-ה קווי

ערכים אותם מקבל	מה עושה	קו הבקרה
ס – מדובר ב-PC במחזור שעון ראשון של כל פקודה כדי – 0		
לחשב PC=PC+4 ובמחזור שעון שני של כל פקודה כדי		
לחשב כתובת צפויה לקפיצה אם יתברר שהפקודה היא beq.		
במחזור השעון השלישי של פקודות rs – מדובר באוגר		
בדי לחשב כתובת בזיכרון. במחזור השעון Load / Store	האם הכניסה הראשונה של ה-	ALUSrcA
השלישי של פקודות R-Type כדי לבצע פעולות אריתמטיות	.rs או PC תהיה ALU	A מקור
מערך rt כדי לחסר ערך אוגר beq ובמחזור שעון שלישי של		
אוגר rs.		
בכל שאר מחזורי השעון של הפקודות השונות אין שימוש ב-		
ולכן אין חשיבות איזה ערך יקבל הקו.		
סס – הכניסה תקבל את rt במחזור השעון השלישי של		
פקודות R-Type כדי לבצע פעולות אריתמטיות ובמחזור		
.rs מ-rt כדי לחסר ערך אוגר beq השעון השלישי של	-האם הכניסה השנייה של ה	
01 – הכניסה תקבל את הקבוע 4 במחזור השעון הראשון של	רואם רוכניטוד רושנייוו של רו- ALU תהיה rt, קבוע 4, 16	
כל פקודה כדי לחשב PC=PC+4.	סיביות נמוכות של הפקודה סיביות נמוכות של הפקודה	ALUSrcB
10 – יקבל 16 סיביות נמוכות של הפקודה מורחבות סימן ל-	סיביוונ נמוכות של הפקודה מוכפלות ב-4 ומורחבות סימן או	ALUSICB מקור B
Store / Load סיביות במחזור השעון השלישי של פקודות	16 סיביות נמוכות של הפקודה	ביקוו ם
כדי לחשב כתובת בזיכרון.	טו טיביות נמוכות של הבקודה מורחבות סימן.	
11 – יקבל 16 סיביות נמוכות של הפקודה מוכפלות ב-4	בווד וובווניסיכון.	
ומורחבות סימן ל-32 סיביות במחזור השעון השני של כל		
פקודה כדי לחשב כתובת צפויה לקפיצה.		
00 – פעולת חיבור במחזור השעון הראשון של כל פקודה כדי		
לחשב PC=PC+4, במחזור השעון השני של כל פקודה כדי		
לחשב כתובת צפויה לקפיצה ובמחזור השלישי של פקודות		
Load / Store כדי לחשב כתובת בזיכרון.		ALUOp
סדי לחסר את beq בעולת חיסור במחזור השעון של – 01	קובע לבקרה המשנית (בקרת	בקרה משנית
.rs מערך אוגר rt הערך של אוגר	איזו פעולה לבצע. (ALU	
10 – בחירת פעולה המופיעה בשדה function במחזור השעון		
השלישי של פקודות R-Type.		
הבקרה המשנית של המעבד החד מחזורי זהה לחלוטין		
לבקרה המשנית של המעבד הרב מחזורי.		

## :PC-קווי ה

ערכים אותם מקבל	מה עושה	קו הבקרה
.00 – יקבל PC+4 במחזור השעון הראשון של כל פקודה		
במחזור השלישי – 01 – יקבל את הערך הנמצא ב-ALUOut	האם PC יקודם ב-4, יקבל	
של פקודת beq בה מעבירים את הערך שנמצא ב-	רואם או לקודם ביד, יקבל כתובת שחושבה עבור beq או	PCSource
. אל ה-PC אם ערכי אוגרים rs, rt אל ה-PC אל ה-ALUOut	כתובת שחושבה עבור j.	מקור ה-PC
10 – יקבל את הכתובת שחושבה עבור פקודת j במחזור	כונובונ שו וושבוו עבוו ן.	
השעון השלישי של פקודה זו.		
1 – יש כתיבה במחזור השעון הראשון של כל פקודה כדי		
.j ובמחזור השלישי של פקודת PC לקדם את		PCWrite PC-כתיבה ל
בכל שאר מחזורי השעון של הפקודות השונות אין כתיבה	.PC האם תהיה כתיבה לאוגר	
ל-PC ולכן יקבל ערך 0.	וואם ונוייון כוניבון לאוגו ביו	
גם אם קו זה מכובה תתכן כתיבה לאוגר PC אם גם קו		
PCWriteCond וגם קו Zero מה-ALU דלוקים.		
כדי לכתוב את הערך beq במחזור השעון השלישי של – 1		
שנמצא ב-ALUOut ב-PC אם גֿם קו Zero דלוק.		
PCWrite ו-PC – ככל מחזורי השעון בהם אין כתיבה ל-PC ו	כתיבה לאוגר PC בתנאי שקו	<b>PCWriteCond</b>
קיבל ערך 0.	כוניבון כאוגו C בונגאי שקו Zero מה-LU דלוק.	beq האם יש
לקו זה יש משמעות רק אם קו PCWrite מכובה. אם	ו און און און און.	ocq o ditii
PCWrite דלוק תהיה כתיבה ללא התחשבות בתנאי של קו		
.Zero		

# 35 נכתב עייי אלעד לנדר

#### קווי הזיכרון:

ערכים אותם מקבל	מה עושה	קו הבקרה
0 – יקבל פקודה במחזור השעון הראשון של כל פקודה כדי		
לקרוא את הפקודה החדשה.		
Load יקבל נתון במחזור השעון הרביעי של פקודות – 1	האם ייקרא מהזיכרון פקודה	IorD
בכל שאר מחזורי השעון לא קוראים מהזיכרון דבר ולכן	רואם ייקו א מודאיכו זן פקודדו או נתון.	
אין משמעות לערך הקו.	או נונון.	זיכרון או נתון
הכתובות של הפקודות נמצאות ב-PC ואילו הכתובת של		
הנתונים מחשובות תוך כדי פעולת Load.		
1 – במחזור הראשון של כל פקודה כדי לקרוא את הפקודה		
החדשה ובמחזור הרביעי של פקודת Load.	האם ייקרא נתון מהזיכרון	MemRead
בכל שאר מחזורי השעון של הפקודות השונות אין קריאה	במחזור שעון נוכחי.	קריאה מזיכרון
מהזיכרון ולכן יקבל את הערך 0.		
Store במחזור השעון הרביעי של פקודות – 1	האם ייכתב נתון לזיכרון	MemWrite
בכל שאר מחזורי השעון של הפקודות אין כתיבה לזיכרון	רואם ייכונב נונון כזיכו ון במחזור שעון הנוכחי.	כתיבה לזיכרון
ולכן הקו יקבל ערך 0.	בכווווו שעון וונוכווי.	בוניבוו לאכו ון
1 – במחזור השעון הראשון של כל פקודה כדי לכתוב את		
הפקודה החדשה.	האם לכתוב את הנתון שיוצא	IRWrite
בכל שאר מחזורי השעון של כל הפקודות אסור לשנות את	מהזיכרון ל-IR.	כתיבה ל-IR
ערך IR ולכן קו זה יקבל את הערך 0.		

#### הערכת ביצועי מעבד רב מחזורי:

במחשב בעל ריבוי מחזורים CPI תלוי בסוג הפקודה.

- שעון 5 : Load (1
- 4: Store (2
- שעון 4 : R-Type (ALU) (3
  - 3 : Branch (4
    - . מחזורי שעון 3 : Jump (5

יהיה לפי פילוג הפקודות: CPI-

CPI = Load% \* 5 + Store% \* 4 + ALU% \* 4 + Branch% \* 3 + Jump% \* 3

מחשב בעל ריבוי מחזורים יהיה מהיר יותר ממחשב חד מחזורי אם הזמן הממוצע של ביצוע הפקודה הינו


 $T_{MC} < rac{T_{SC}}{5}$  . אידיאלית מהיר יותר פי 5 את הביצוע לחמישה חלקים השעון אמור להיות מהיר פי 5 אידיאלית

אולם קשה לחלק באופן מאוזן שכן השלב האיטי ביותר מכתיב את זמן המחזור. כמו כן הוספת אוגרים בין השלבים מוסיפה גם כן תקורת זמן מסוימת.


עייפ חלוקה של הפקודות כפי שראינו בעבר : CPI = 5. במקרה הגרוע כפי שראינו בעבר כל הפקודות עייפ חלוקה של הפקודות כפי .  $\frac{5}{4.02} = 1.24$ : טועל כן במקרה האידיאלי השיפור המקסימלי במהירות הביצוע הינו (בעלות 5 מחזורים) ועל כן במקרה האידיאלי השיפור המקסימלי

#### מבנה הבקרה הראשית:

כמו שאמרנו בתחילה הבקרה הראשית היא מכונת מצבים. ניתן לייצג אותה באופן הבא:



#### : ייצוג נוסף



#### מבנה:

- : כניסות (1
- Opcode א. 6 סיביות שדה
- 4 סיביות משתני המצב
- סהייכ 10 סיביות,  $2^{10} = 1024$  מילים.
  - : יציאות (2
  - א. 16 אותות בקרה
  - 4 סיביות המצב הבא
  - סהייכ 20 סיביות למילה
- 1024 \* 20 = 20 בגודל ROM מימוש: עייי (3

#### :ROM הקטנת

לצורך הקטנת ה-ROM נפצל אותו ל-2 טבלאות:

- $2^4 * 16 = 256 \ bits$ : רק 4 סיביות מצב קובעות 16 יציאות בקרה (1
  - - ROM סהייכ 4.3 Kbits סהייכ (3

### מימוש יעיל יותר של מכונת המצבים:


: מימוש מכונת המצבים עייי ROM אינו יעיל כיוון ש

- 1) מכיל את כל הצירופים האפשריים של סיביות הבקרה וקוד המצב הבא
  - במקרים רבים ידוע בדיוק מהו המצב הבא
  - במקרים רבים המצב הבא הוא פשוט הכתובת הבאה ב-ROM

### : דרכים ליעילות

- לא מלא ROM- כאשר ה-PLA (Programmable Logic Array) ניתן להשתמש בשערים או
- לקבוע האן AddrCtl ונוסיף קו בקרה ROM לקבוע הכתובת הכאה ל-1) למקרים של הכתובת לבחה (2) להשתמש בתוצאת המונה.

### :PLA-החצגה של בקרה ראשית כ-



. אערים אייי (כניסות+יציאות)X(מכפלות). כלומר 17 א (20 + 10) קבע עייי (כניסות+יציאות)

### : יעיל כיוון ש PLA

- ו) יש שיתוף של מכפלות
- 2) מכיל רק לוגיקה שמייצרת יציאות פעילות
  - Don't Care מנצל ערכי

.PLAs ניתן לצמצם עייי פיצול לשני

#### צנרת (Pipeline):

#### הגדרות:

### :Throughput

תפוקה – קצב הייצור או הקצב שבו ניתן לעבד משהו. זהו כמות המידע שמיוצר עייי מעבד (פלט) בזמן מסוים. בצנרת המשמעות כמות הפקודות המסתיימות בצנרת בזמן מסוים.

#### :Latencty

זהו הזמן שלוקח לפקודה מסוימת להתבצע. כלומר הזמן שלוקח בין מתי שהפקודה מונפקת ולבין הזמן שהיא מסתיימת.


#### עקרון הצנרת:

הרעיון בהצגרה הוא שלא צריך לחכות עד שפקודת מכונה תסתיים אלא אפשר להתחיל את הפקודה הבאה כבר לאחר ביצוע שלב אחד של הפקודה הקודמת. באופן כללי אם כל פקודה מורכבת מחמישה שלבים אחרי סיום השלב הראשון של פקודה מסוימת אפשר להתחיל בביצוע פקודה חדשה. אחרי שהשלב השני של הפקודה הסתיים (שלב ראשון של הפקודה השנייה) ניתן להתחיל פקודה נוספת ובכל זמן נתון יכולות להתבצע חמש פקודות כאשר כל אחת נמצאת בשלב אחר של הביצוע. כלומר צנרת משפרת ביצועים כאשר היא נמצא במצב רוויה. שיפור הביצועים הוא שיפור בתפוקה של המעבד.

#### מבנה הצנרת:


מסלול הנתונים כפי שהכרנו אותו במעבד חד מחזורי מחולק לחמישה שלבים. כל שלב הוא זמן מחזור שעון אחד. הקווים השחורים מעבירים מידע ממחזור שעון מוקדם אל מחזור שעון מאוחר יותר או לרכיב אחר באותו מחזור שעון. החיצים הכתומים מעבירים מידע אל מחזור שעון מוקדם יותר. כלומר מעבירים מידע לרכיב שכבר ביצע פעולה. חיצים אלו מצביעים לנו אם כן על הסיכונים. להלן השלבים:

- IR זהו השלב בו נקראת הפקודה מהזיכרון אל אוגר Instruction Fetch (1
- . והוקרא ממקבץ Instruction Decoding זהו השלב בו מפוענח Opcode של פקודת המכונה הנקרא כמו כן מחושבת כתובת צפויה לקפיצה.
  - את הפעולה הספציפית מבצע את העולה ה-Execution ביצוע בו -LU מבצע את הפעולה הספציפית שלב הביצוע פו (3 המכונה.
    - .lw, sw זהו השלב בו נעשית פניה לזיכרון הראשי בפוקדות Memory Access
- R-Type זהו השלב בו נכתב ערך לאחד מן האוגרים במקבץ האוגרים בפקודות Write Back ופקודות lw.



חלוקת מסלול הנתונים לחמישה שלבים הופכת אותו למעבד מרובה מחזורים. CPI=5, רק פקודה אחת מתבצעת בכל רגע. זהו בזבוז ולכן נשתמש בעיקרון הצנרת. 5 פקודות שונות מתבצעות בו זמנית כאשר כל פקודה בשלב אחר.

#### ביצוע פקודות בטור (חד מחזורי) בהשוואה להצנרה:



נשים לב כי זמן מחזור בהצנרה הוא קבוע גם אם שלב מסוים הוא קצר יותר. למרות זאת בגלל שאנו מריצים מסי פקודות במקביל אנו מקבלים תפוקה טובה יותר וזמן ביצוע קצר יותר (כמובן רק כאשר הצנרת ברוויה – כלומר מלאה).

#### :CPI-ו השהיה ו

#### : ביצוע פקודה בודדת

זמן המחזור נקבע עייי הפקודה האיטית ביותר (עייפ התרשים מעלה [ps] lw 800. השהיה היא של מחזור .1.25 [GHz] אחד. מקסימאלי ותדר שעון ותדר שעון 1 הוא CPI אחד.

### : Pipeline ביצוע


זמן מחזור נקבע עייי התחנה האיטית ביותר (בדוגמא: [ps] . השהיה זהו עומק הצנרת, כלומר 5 .5 [GHz] גם כאן הוא 1 ותדר השעון המקסימאלי (בPI-  $^{\circ}$  .6 (1000 [ps]).

מכאן נקבל כי עבור מסי רב של פקודות נקבל Speedup=4.

### יתרונות הצנרת ב-MIPS:

- כל הפקודות באורך זהה של 32 סיביות (Fetch בשלב הראשון ו-Decode בשלב השני).
  - שלושה סוגי פקודות עם סימטריה בין כל הסוגים.
- (ביצוע) Execute- מה שמאפשר שימוש sw או lw או בשלב ה-Execute גישה לזיכרון נעשית רק בפקודות לחישוב כתובות.
- כל פקודה ב-MIPS כותבת במקסימום תוצאה בודד ומבצעת אותה בסוף ה-MIPS (בשלב ה-(4 .(WB-1 Mem

#### אוגרי צנרת:



כדי לשמר את הנתונים שמופקים בכל מחזור שעון הוספו בתרשים מסעיף יימבנה הצנרתיי אוגרים שמטרתם לשמור את הנתונים בשביל מחזורי השעון המאוחרים יותר. אוגרים אלו מסומנים בצבע כתום והם נקראים ע"פ שני מחזורי השעון ביניהם הם נמצאים. האוגר נכתב לאחר מחזור שעון ראשון ולפני מחזור שעון שני.

אוגרי הצנרת צריכים להכיל את כל המידע שיכול להיות רלוונטי לנתיב הנתונים עבור השלבים הבאים בביצוע הפקודה.

- .PC+4 סיביות המכילות 32 סיביות של תוכן הפקודה (IR) סיביות של 32 סיביות של אוגר (- 32 סיביות של אוגר (- 32 סיביות של אוגר (- 32 סיביות של אוגר
  - PC+4, \$rs, \$rt, sign extend immediate : אוגר 128 ID/IX אוגר (2
    - branch target, zero, ALU result, \$rt : סיביות המכילות 97 EX/MEM
      - Read Data, ALU Result : סיביות המכילות 64 MEM/WB

הערה: הגדלים כאן אינם כוללים סיביות בקרה וסיביות הרחבה נוספות שנכיר בהמשך.

#### חמשת השלבים של lw:

#### :Fetch

- הפקודה נקראית מהזיכרון באמצעות הכתובת הרשומה ב-PC ונשמרת באוגר IF/ID.
- אותה ויצטרכו אותה IF/ID אבור שעון המחזור הבא. כתובת את נשמרת גם באוגר PC=PC+4לפקודת beg למשל. המחשב בשלב זה אינו יודע את סוג הפקודה ולכן הוא מעביר כל מידע שהוא חושב שיהיה נחוץ במחזורים הבאים.

#### :Decode

- הרחבה ל-32 סיביות של שדה ה-immediate מספק 16 סיביות מספק 16 סיביות של שדה ה-13 אוגר (11וכן מעביר את מספרי שני האוגרים שיש לקרוא.
- שאנו חושבים שיהיה נחוץ בעתיד.

#### :Execute

- $\mathrm{ID}/\mathrm{EX}$  אוגר 1 וערך המסי המידי שהורחב ל-32 סיביות מאוגר 1 וערך המסי
  - מבוצע חיבור של הערכים ב-ALU.
  - תוצאת החישוב נשמרת באוגר EX/MEM. (3

## :Memory

- 1) המידע נקרא מהזיכרון באמצעות הכתובת הנמצאת באוגר EX/MEM ושחושבה בשלב הקודם.
  - .MEM/WB המידע נשמר באוגר

#### :Write Back

- .MEM/WB המידע נקרא מאוגר (1
  - .2) המידע נכתב למקבץ האוגרים.

### חמשת השלבים של sw:

#### :Fetch

- .IF/ID ונשמרת באוגר PC- הפקודה נקראת מהזיכרון באמצעות הכתובת הרשומה
- אותה ויצטרכו אותה IF/ID עבור אוגר אול הבא. כתובת את נשמרת הבא רבור שעון המחזור הבא. כתובת הבא לפקודת beq למשל. המחשב בשלב זה אינו יודע את סוג הפקודה ולכן הוא מעביר כל מידע שהוא חושב שיהיה נחוץ במחזורים הבאים.

#### :Decode

- בפקודה אשר עוברות הרחבה ל-32 סיביות של שדה ה-immediate בפקודה אשר עוברות הרחבה ל-32 סיביות IF/IDוכן מעביר את מספרי שני האוגרים שיש לקרוא.
- מידע את כאן נעביר את כל ה-PC+4 שחושב במחזור הקודם. גם כאן נעביר את כל המידע מידע זה נשמר לאוגר שאנו חושבים שיהיה נחוץ בעתיד.

#### :Execute

ו) הכתובת הרלוונטית נשמרת באוגר EX/MEM.

### :Memory

- 1) המידע נקרא מהזיכרון באמצעות הכתובת הנמצאת באוגר EX/MEM ושפוענחה בשלב שתיים.
  - . המידע נשמר בזיכרון הראשי.

#### :Write Back

.sw בשלב זה לא קורה דבר עבור פקודה מסוג (1

### העברת מידע באוגרי הצנרת:

ישנם מסי מקרים בהם נוצר נתון במחזור שעון מוקדם אך הצורך להשתמש בו יהיה לאו דווקא במחזור השעון העוקב. שלושת המקרים הבולטים הם:

- קריאת פקודת מכונה במחזור הראשון ושימוש בחלקיה השונים במחזורי שעון שונים.
- המשתמשת בזהות האוגר  ${
  m rt}$  במחזור השעון החמישי למרות שהנתון כבר קיים לאחר ו ${
  m lw}$ ביצוע מחזור השעון הראשון.
  - במחזור השעון שני אך כתיבתו לזיכרון נעשית רק במחזור השעון sw פקי sw פקי הרביעי.
  - את ההיסט לערך האשון אך פקי beq שמירת ההאשון האשון האשון האשון המחושב במחזור השעון אד פקי שמירת אברת המחושב במחזור השעון הראשון אד פקי במחזור השעון השלישי.

### תצוגה גראפית של הצנרת:


היות ובצנרת מבוצעות במקביל מס׳ פקודות יש צורך בהצגה גראפית על מנת לפשט את התמונה:

- (Multiple Clock Cycle Pipeline Diagrams) תרשימים המציגים מסי פעימות שעון
  - א. הצגה עייפ תצורת המשאב המייצג את השלב
    - ב. הצגה מסורתית עייפ שם השלב
      - ג. הצגה עייי החלפת צירים
- (Single Clock Cycle Pipeline Diagrams) תרשימים המציגים פעימת שעון בודדת (2

בשימוש בהצגה של מס׳ פעימות שעון ניתן לראות ראיה בפרספקטיבה רחבה של זמנים את מצב הצנרת מה שיאפשר להבחין בסיכוני הצנרת בצורה ברורה יותר. בהצגה של פעימת שעון בודדת נשתמש כאשר נרצה להציג את המתרחש בפעימת שעוו מסוימת בצורה יותר מפורטת.


43 נכתב עייי אלעד לנדר

### חתך בהצגה של הרכיבה בכל שלב והתקדמות הפקודות בזמן:



### חתך מסורתי ע"פ התקדמות הפקודה בזמן:


נשתמש בשיטה זו כדי לפתור שאלות ביתר נוחות.



### חתכים לפי השינוי במשאב / הרכיב בזמן:

Sample Program	Time: Stage	t1	t2	t3	t4	t5	t6	t7	t8
I1: ADD R4,R3,R2	IF:	I1	12	13	<b>I4</b>	15	16	17	18
I2: AND R6,R5,R4	ID:		I1	12	13	<b>I4</b>	15	16	17
I3: SUB R1,R9,R8	EX:			I1	12	13	14	15	16
<pre>I4: XOR R3,R2,R1</pre>	MEM:				I1	12	13	I4	15
I5: OR R7,R6,R5	WB:		Dim	. II		I1	12	13	14
				eline, full"					

#### בקרת המעבד:



### קווי הבקרה:

Instruction	Execution / Address Calculation stage control lines			Memory Access stage control lines			Write Back stage control lines		
instruction	Reg Dst	ALU Op1	ALU Op0	ALU Src	Branch	Mem Read	Mem Write	Reg Write	MemtoReg
R-Type	1	1	0	0	0	0	0	1	0
lw	0	0	0	1	0	1	0	1	1
SW	X	0	0	1	0	0	1	0	X
beq	X	0	1	0	1	0	0	0	X
addi	0	0	0	1	0	0	0	1	0

### אופן עבודת הבקרה:

נתעלם כרגע מהסיכונים בצנרת. ערך כל קווי הבקרה נקבע במחזור השעון השני והם נכתבים אל אוגר .ID/EX

- ${
  m ID/EX}$  ערכים שיש צורך בהם במחזור השעון השלישי ייקראו ערכים במחזור (1
- ערכים שיש צורך בהם במחזור השעון הרביעי או החמישי יועברו במחזור השעון השלישי לאוגר (2 .EX/MEM
  - ערכים שיש צורך בהם במחזור השעון החמישי ימשיכו במחזור השעון הרביעי אל אוגר (3 .MEM/WB

זהו אותו מנגנון העברה שראינו עבור נתונים שנוצרים במחזור שעון מוקדם וצריכים לעבור אל מחזור שעון מאוחר יותר, לאו דווקא העוקב.

#### סיכונים בצנרת:


#### סוגי סיכונים:

- (אוגר לרוב) עייי שתי פקודות (Structural Hazards) ניסיון לגשת לאותו משאב (אוגר לרוב) עייי שתי פקודות שונות באותו הזמן. דוגמא: במחזור שעון הראשון בכל הפקודות מבוצע חישוב של PC=PC+4 שונות באותו הזמן. משתמשת במחזור השעון השלישי ב-ALU כדי לחשב את התוצאה R-Type מיי ה-ALU. את ולכן נצטרך להכפיל את יכול לעשות שתי פעולות בעת ובעונה אחת ולכן נצטרך להכפיל את ALU-. rt- וtsהחומרה במקרים אלו או לשנות את מחזור השעון בו משתמשים ברכיב המבוקש בחלק מן הפקודות. אנו לא נתעסק בסיכון זה כיוון שה-MIPS נבנה מלכתחילה לעבוד עם צנרת ולכן הבעיה לא קיימת בו.
- סיכוני נתונים (Data Hazards) ניסיון להשתמש במידע לפני שהוא מוכן. כלומר האופרטורים של הפקודה עדיין בשימוש עייי הפקודה הקודמת. במילים אחרות ניתן גם לומר שזהו נתון שערכו עדיין לא נכתב למקבץ האוגרים או לזיכרון הפקודות. במקרה זה עלינו ליצור מסלול העברה קדימה (Forwarding). ייתכן גם שערך הנתון עדיין לא קיים בצנרת ולכן במצב כזה נצטרך גם
- סיכוני בקרה (Control Hazards) הניסיון להחליט לגבי תוכנית את נתיב זרימת המידע שלה (3 לפני שהתנאי להערכת הנתיב מוערך וה-PC החדש מחושב (כלומר בפקודות branch). הפקודות j ו-beg משנות את בקרת התכנית לכתובת אחרת אך עד שהן לא מתבצעות המעבד לא יודע מהי הכתובת. יתר על כן beg לא תמיד מעבירה את בקרת התוכנית. במקרים אלו לא נדע אילו פקודות צריכות להיכנס לתוך הצנרת משום שאיננו יודעים תמיד האם תהיה קפיצה או לא וגם אם אכן תהיה קפיצה הכתובת לא מתקבל מיד.


בסיכונים בצנרת ניתן תמיד לטפל עייי המתנה. כלומר השתלת בועות בצנרת.

#### דוגמא לסיכון נתונים:

ישנן תוכניות בהן כותבים לתוך אוגר מסוים ובפקודה שלאחר מכן רוצים להוציא את הנתון מתוך האוגר. במעבד עם צנרת זו בעיה. הכתיבות לאוגר נעשות רק במחזור השעון החמישי בעוד שקריאות מהאוגר נעשות במחזור השעון השני. לכן כשמנסים להוציא את הנתון מהאוגר הוא עדיין לא נמצא שם. בתרשים מחליפה את ערך אוגר 10 ל-20-. מופיע רצף פקודות המשתמשות באוגר \$2. עייפ השורה הראשונה sub מחליפה את ערך אוגר 10 החלפה זאת נכנסת לתוקף רק במחזור השעון החמישי ולכן רק פקודת sw תתבצע באופן תקין.




#### טיפול בסיכונים ע"י nop:



זהו יצירת השהיה ברמת התוכנה כדי לטפל בסיכוני מידע. במקרה של קריאה וכתיבה באותו מחזור שעון לאותו אוגר ניתן לוותר על nop אחד. זה נקרא חציית מקבץ האוגרים. במקרה זה בחצי השעון הראשון נכתב לאוגר ובחצי השני נקרא ממנו. יש לשים לב שחציית מקבץ האוגרים היא רק כאשר יש הפרש של שתי פקודות.

### טיפול בסיכונים ע"י מנגנון העברה קדימה (Forwarding):


נשים לב כי הערך שצריך להיכתב לאוגר קיים כבר באוגרי הצנרת אחרי שעברנו את ה-ALU ומי שצריך אותו זה אותו ALU במחזור שעון הבא או במחזור שעון מאוחר יותר. לכן במקרים בהם לא נספיק לכתוב אותו זה אותו לשנו העברה קדימה. כלומר נעביר את ערך האוגר ישירות ל-ALU. כאשר הנתון לאוגר ולקרוא ממנו נעשה העברה קדימה. כלומר מקבץ האוגרים זהו המצב בו נעשה העברה קדימה וניתן לראות זאת בתרשים.



### :Forwarding מקרים של

העברה קדימה מבוצעת במחזור השעון השלישי, כלומר בשלב ה-Execute. המקרים בהם מבוצעת העברה

- ישל הפקודה שווה ל- $\mathrm{ID}/\mathrm{EX.rs}$  של הפקודה של rd- במקרה במקרה ID/EX.rs העוכחית (שנמצאת בשלב הפענוח) אנו נשתמש בערך של ה-ALUOut של הפקודה הקודמת ולא .(GPR – General Purpose Register) בערך של האוגר הכללי
- יה במקרה ש-rdים במקרה במקרה ש-rdים במקרה במקרה ש-ID/EX.rs=MEM/WB.rd (2 אנו הקודמת ולא ALUOut- אנו נשתמש בערך של הפקודה הקודמת ולא בערד האוגר הכללי.
  - .ID/EX.rt=MEM/WB.rd- ול-ID/EX.rt=EX/MEM.rd באופן זהה לאותם מצבים בהם



#### :תנאים לביצוע העברה קדימה

: (מעביר קדימה מפקודה קודמת) EX/MEM Hazard (1

if (EX/MEM.RegWrite and (EX/MEM. Rd != 0) and (EX/MEM. Rd=ID/EX.Rs))

ForwardA=10⇒

if (EX/MEM.RegWrite and (EX/MEM. Rt !=0) and (EX/MEM. Rt=ID/EX.Rs))

ForwardB=10⇒

: (מעביר קדימה משתי פקודות אחורה) MEM/WB Hazard (2

if (MEM/WB.RegWrite and (Mem/WB.Rd!=0) and (EX/MEM.Rd!=ID/EX.Rs) and (MEM/WB.Rd=ID/EX.Rs))

ForwardA=01⇒

if (MEM/WB.RegWrite and (Mem/WB.Rt !=0) and (EX/MEM.Rt != ID/EX.Rs) and (MEM/WB.Rt=ID/EX.Rs))

ForwardB=01⇒

התנאי הבולט הוא לצורך טיפול בסיכון כפול (Double Hazard). כלומר אם יש סיכון מהפקודה הקודמת ומהפקודה הקודמת אליה אנו נבחר את המידע מהפקודה האחרונה בלבד שכן הוא הכי מעודכן.

: הסבר קצר

אם אחד התנאים של נתון יותר עדכני אכן מתקיים צריך שיתקיימו עוד שני תנאים כדי שתהיה הצדקה : להפעלת מנגנון העברה קדימה

- וקו בקרה RegWrite יהיה דולק. rd שתהיה כתיבה לאוגר
  - \$0 שהכתיבה לא תהיה לאוגר (2

#### <u>עבודת יחידת העברה קדימה:</u>


נשים לב כי יחידה זו מקבלת מספרי אוגרים ובודקת אם קיימים בצנרת.

- בודקים האם אנו קוראים מאוגר שעדיין לא עודכן. במידה ועדיין לא עודכן בשלבים הבאים.
- או מאוגר (MEM בשלב) EX/MEM או מאוגר הצנרת האיכול להיות מאוגר העביר קדימה יכול להיות מאוגר הצנרת הצנרת MEM/WB (בשלב WB).
  - קו בקרה RegWrite מציין לנו האם אנו כותבים לאוגר. (3
    - rt-i rs אנו צריכים להעביר קדימה את ערכי אוגרי (4
  - כתיבה לאוגר 0\$ אסור שתהיה מועברת קדימה, היא אינה חוקית ערך האוגר תמיד 0.
- .EX/MEM- אם אנו יכולים להעביר משני אוגרי הצנרת אז נבחר בערך החדש ביותר שנמצא ב-6)

#### מקרה מיוחד – פקודת lw:

. פקי  $\mathrm{lw}$  מביאה נתון מהזיכרון אל תוך אוגר. הנתון מגיע אל אוגרי הצנרת רק אחרי מחזור שעון רביעי קריאת האוגרים בפקודת המכונה העוקבת לפקודת lw נעשית במחזור השעון השני ולכן אם הפקודה העוקבת משתמשת באוגר ש-lw צריכה לכתוב לתוכו אנו בבעיה. לא ניתן לעשות העברה קדימה כי הנתון עדיין לא קיים באוגרי הצנרת. מקרה כזה ניתן לפתור ע"י שתי דרכים:

- גורמת אחרת שמשבץ פקודה אחרת שלא גורמת (sll \$0,\$0,0) nop או עייי אופטימייזר שמשבץ פקודה אחרת שלא גורמת לסיכון נתונים.
  - ברמת החומרה עייי המעבד שיבצע השהיה (stall).




### יחידת איתור סיכונים (HDU-Hazard Detection Unit):

ההשהיה בחומרה נעשית במעבד עיי HDU לאחר שהוא מזהה מקרה סיכון נתונים. היחידה מבצעת את הפעולות הבאות:

- ל- וכך היא למעשה הופכת את הפקודה ל- ID/EX נתינת ערך אפס לכל קווי הבקרה שיוכנסו לאוגר
- שמירת הערך באוגר הצנרת עוד פעם שהפקודה היושבת שם תבוצע עוד פעם (מאחר ולא  $\operatorname{IF/ID}$  שמירת הערך באוגר הצנרת IF/IDwrite מתנו לפקודה להגיע ל-ID/EX אלא החלפנו אותה ב-nop). זה מבוצע עייי קו הבקרה IF/ID $\times$ אשר לא מאפשר כתיבה לאוגר.
  - צריכה שוב HDU ביינות ועייי הקפאה את ביצענו שוב את ביצענו שוב את ביצענות וועיי הקפאה של IF/ID.PCwrite ישמר וואת עייי קו Fetch לבצע את הפקודה שהייתה בשלב. Fetch לבצע את הפקודה שהייתה בשלב

לא התקדם PC- ממעבד מפסיק מחזור שעון אחד. מקרה זה נקרא בועה בצנרת. כמו כן מכיוון ש במחזור השעון של ההשהיה הפקודה העוקבת לפקי  $\operatorname{lw}$  מבצעת שוב את מחזור השעון השני והפקודה שאחריה שוב מבצעת את מחזור השעון הראשון. במקרה זה גם לאחר ההשהיה יש צורך ביחידת העברה קדימה.


49 נכתב עייי אלעד לנדר



<u>: HDU תנאים לעבודת</u>


if (ID/EX.MemRd) and (ID/EX.Rt==IF/ID.Rs) or (ID/EX.Rt==IF/ID.Rt) Stall  $\Rightarrow$ 

### :Forwarding-ו HDU רמונה מסכמת של טיפול בסיכונים ע"י



#### 50 נכתב עייי אלעד לנדר

#### :(Control Hazards – Branch) סיכוני בקרה



סיכוני בקרה מתרחשים כאשר במקום מסוים בתוכנית יש קפיצה לכתובת אחרת. פקודות המכונה שנמצאות אחר פקודת הקפיצה לעיתים אינן אמורות להתבצע בשלב זה. הקפיצה עצמה נעשית רק במחזור שעון רביעי של פקודת branch ולכן פקודות שבאות לאחר branch יספיקו להיכנס לצנרת. פקודות אלו מיותרות ואסור לבצען במקרה של קפיצה. בעיה זו ניתן לפתור עייי השתלת nop 3 לאחר כל פקודת ללא קשר אם תילקח או לא ובכך להימנע מהכנסת פקודות מיותרות לצנרת. בפתרון חומרתי בשונה מסיכוני נתונים עיכוב בביצוע הפקודה אינו מספק ויש לבטל את ביצוע פקודות המכונה המיותרות שהמעבד התחיל לבצע. תהליך זה נקרא שטיפה (flush).

בשטיפה אנו דואגים שה- $\operatorname{PC}$  ימשיך להתקדם אך פקודות המכונה שהחלו להתבצע לא תכתבנה לשום אוגר או זיכרון. הפקודות המיותרות יתקדמו בצנרת אך לא יגרמו לשינויים.

#### מסקנה מהתהליך:

במידה שהקפיצה תעשה רק במחזור השעון הרביעי יש צורך לבטל שלוש פקודות מכונה. כל פקודה מבוטלת מעכבת את הצנרת במחזור שעון אחד. כדי ליעל אנו צריכים להקדים את הקפיצה למחזור שעון מוקדם יותר כך נוכל לבטל פחות פקודות ולשפר את ביצועי המעבד.


### : ID לשלב branch לשלב

נזיז את הקפיצה לסוף המחזור השעון השני. לצורך זה נקדים את הפעולות ש-beq מבצעת במחזור :השלישי

- חישוב כתובת קפיצה צפויה (הזזת המחבר לשלב השני וחיווטו ל-IF/ID). חישוב הכתובת וגם ערך PC+4 הערך וו ${
  m F/ID}$  הערך אפשרית מכיוון שבתחילת המחזור השני כבר קיימים באוגר ההיסט הנדרש. יש להזיז את המחבר (Adder) שמצבע את החיבור כך שהכניסות שלו יהיו מחוברות אל אוגר IF/ID במקום אוגר מחוברות אל אוגר
- בדיקה האם יש צורך בקפיצה (הוספת חומרה חדשה פשוטה וזריזה). הבדיקה מבוצעת במקור ב-. ולכו לא ניתן להזיזו  $\mathrm{lw}$ , sw. R-Type ולכו השלישי של הפקודות השעוו השלישי למחזור השעוו השלישי אל והוא נידרש נצטרך אם כן להוסיף במחזור השעון השני חומרה חדשה שיודעת לבדוק האם שני מסי הם

כלומר צמצמנו את הבעיה ל-nop בודד מה שמשאיר לנקות פקודה אחת שנמצאת במחזור הראשון. רק יש לשים לב כי ההשוואה במחזור השני מייצרת data hazard חדש כבר במחזור השני. יכול להיות שההשוואה הנדרשת עייי beq היא בין אוגרים שערך מעודכן שלהם נמצא בצנרת ויש להעבירם קדימה. נשים לב כי לא וכן יש צורד ALU- ניתן להשתמש במנגנון העברה קדימה שאנו מכירים שכן הנתונים הועברו משם ל להעביר את הנתונים לחומרה החדשה (גם נשים לב בין ה-ALU שנמצא במחזור השלישי לבין החומרה להעביר את הנתונים לחומרה החדשה שנמצאת במחזור השני). במקרה זה ישנם שני מצבים שיש להתייחס אליהם:

- יש צורך beg אוואה של פקודת  $\operatorname{lw}$  קודמת שכותבת אל תוך האוגר שאיתו נעשית ההשוואה של להשהות את הצנרת לשני מחזורי שעון ולאר רק מחזור שעון אחד כפי שהיה במקרה של סיכוני נתונים ל-ALU ואז להעביר קדימה את הנתונים.
- במקרה של פקודה קודמת מסוג R-Type שכותבת אל תוך האוגר שאיתו נעשית ההשוואה של beq יהיה צורך להשהות את הצנרת מחזור שעון אחד ואז להעביר קדימה את תוצאת החישוב של ה-ALU וזאת בשונה במקרה של סיכוני נתונים ל-ALU שהספיק מנגנון העברה קדימה בלבד.



#### : Branch Delay Slot

היא שאם אנו מבצעים Branch כל פקודה שבאה אחריו אינה מתבצעת Branch ההגדרה המקורית של

ההגדרה החדשה היא שגם אם מתבצע branch וגם אם לא הפקודה הראשונה שבאה אחריו מבוצעת תמיד (היא נקראת Branch Delay Slot) ובאחריות המהדר (לרוב) או המתכנת לקבוע פקודה מתאימה. זוהי בעצם מוסכמה של תוכנה עם החומרה.

### יתרונות וחסרונות:


- .Branch Delay Slot-במקרה הגרוע ביותר אנו שותלים (1
- במקרה הטוב אנו מוצאים פקודה שיכולה להיכנס ב-Branch Delay Slot ושאינה משנה את זרימת התוכנית.
  - א. שינוי סדר פקודות זוהי דרך מוכרת לשיפור ביצועים.
- הקומפיילר (המהדר) צריך להיות מספיק טוב כדי למצוא פקודות כאלו. לרוב מציאת .nop הפקודה המתאימה קוראת 50% מהזמן ואם לא מושם
  - .Delay Slot גם בעלות j
  - פקודות lw גם בעלות Delay Slot גם בעלות lw פקודות

#### :Branch Delay Slots תומון

בהנחה שאופן העבודה הינו Delay Slot אזי למהדר יש אופטימייזר המחפש את הפקודה המתאימה לביצוע Delay Slot. תהליך זה של שיכתוב התכנית ביחס לקובץ המקור נקרא תזמון (Scheduling).

- הא beg מקרה -A זוו מקרה הפשוט ביותר בו נמצאה פקודה שאינה תלויה בהחלטת (1 .Instruction Count (IC) ומקטינה Delay Slot- ממלאת את
- ולכן מצא פקודה למילוי שברוב המקרים ה-branch taken ולכן מצא פקודה למילוי שברוב המקרים  $-\,\mathrm{B}$ (2 מהפקודות שבאות לאחריו. במקרה זה יכול להיווצר הגדלה של IC.
- ולכן מצא פקודה למילוי branch not taken במקרים שברוב החליט שברוב החליט בקודה למילוי  $\mathrm{C}$ שהיא הפקודה שלאחר branch. במקרה זה יכול להיווצר הגדלה של

- .taken / not taken אנו מניחים כי במקרים B.C המהדר יודע לקבוע בצורה מובהקת
- לא תגרום לטעות לוגית (sub \$t4, \$t5, %t6) כי שהפקודה למילוי  $\mathrm{B}_{\mathrm{c}}\mathrm{C}$  במקרים במקרים בתוכנית אם תבוצע בניתוב בקרה הפוך מהחזוי.



שיטת חיזוי סטאטית עבור צנרת עמוקה (Static Branch Prediction for Deeper Piplines):

: taken / not taken : branch פותרת סיכוני בקרה עייי הנחת תוצאת

- שבהן התנאי (Top of the Loop) שבהן ענילה עבור לולאות עליונות Predict Not Taken (1 נמצא בראשית הלולאה. במקרה זה היא יוצרת השהיית קפיצה.
  - Predict Taken במקרה זה החיזוי הינו תמיד Predict Taken במקרה זה החיזוי הינו תמיד (בהנחה ש-beq בשלב השני).

הערה: ככל שה-branch penalty גדל (עבור צנרות עמוקות יותר) חיזוי סטאטי יפגע בביצועים. הפתרון הוא עייי הוספת חומרה שתנסה לחזות בצורה דינאמית.

### : (Dynamic Branch Prediction) שיטת חיזוי דינאמית

הרעיון בחיזוי דינאמי הינו לקבל את ההחלטה האם לבצע קפיצה בזמן ריצת התוכנית על סמך נתונים המתקבלים בזמן הריצה. עד עתה הנחנו כי הקפיצה אינו מתבצעת. אם טעינו ואכן התבצעה קפיצה השגיאה תוקנה עייי ביטול הפקודה שנכנסה לצנרת. במקרה של חיזוי דינאמי אנו נניח שאכו מתבצעת קפיצה ורק אם היא לא מתבצעת נבטל את הפקודה שנכנסה לצנרת. ההנחה היא שבדרך כלל התנהגות של פקודת branch חוזרת על עצמה, או שפקודת שפקודת branch מסוימת גורמת כמעט תמיד לקפיצה או שפקודת branch מסוימת כמעט ולא תגרום לקפיצה בתוכנית מסוימת.

### : Branch History Table (BHT)

ומכיל ביט שמועבר לשלב IP שמתייחס לביטים הנמוכים של ומכיל שמועבר לשלב II אחר שמצא בשלב דוו שמרייחס לביטים הנמוכים של תמצאנה החיזוי שבוצע. סיביות החיזוי לא בפעם האחרונה שבוצע. סיביות החיזוי המצאנה branch אוגר צנרת ווגר שבוצע. סיביות אם ה בזיכרון קטן שנקרא טבלת חיזוי קפיצות BHT. (ניתן גם למקם בשלב השני והוא כולל עמודת כתובת יעד ועמודת היסטוריה). הערות

- 1) סיבית החיזוי יכולה לחזות לא נכון אם בגלל שהפעם קרה הפוך מפעם קודמת או אם הסיביות הנמוכות של פקודת branch זה דומות לפקודת branch הומות לפקודת branch הנמוכות של פקודת אלא על יעילות הביצוע. החלטות branch נעשות במחזור השעון השני לאחר שהפקודה שהובאה היא אכן branch ולאחר שנבדק סיבית החיזוי.
- אם החיזוי שגוי אז יישטף הפקודה הלא מתאימה בצנרת, הצנרת תאותחל עם הפקודה הנכונה וסיבית החיזוי תתהפך. כלומר אם נטעה המחיר הוא בועות בצנרת.

#### דיוק חיזוי של סיבית בודדת:


- .branch not taken סיבית חיזוי בודדת תהיה שגויה פעמיים אם
- א. מניחים כי סיבית חיזוי היא 0 ובקרת הלולאה היא בתחתית הלולאה.
  - ב. בפעם הראשונה בלולאה סיבית החיזוי טועה והופכת את ערכה ל-1.
  - כל עוד ה-branch taken החיזוי נכון (כלומר כל עוד אנחנו בלולאה).
- ד. ביציאה מהלולאה סיבית החיזוי שוב טועה שכן עכשיו branch not taken ומשנה את ערכה חזרה ל-0.
  - 2) אם כן באופן סטטיסטי כאשר נבצע את הלולאה 10 פעמים יש לנו דיוק חיזוי של 80% עבור branch שמתרחש 90% מהזמן.

#### דיוק חיזוי של 2 סיביות:


- 1) שיטה זו מביאה לנו דיוק של 90% מאחר שהחיזוי צריך להיות שגוי פעמיים לפני שמשנים את ערך הסיביות.
  - . הטבלה שומרת גם את המצב הראשוני של מכונת המצבים.

#### : הסבר


אם פקי branch בדרך כלל קופצת ובמקרה אחד לא הייתה קפיצה, הניחוש עדיין ימשיך להיות קפיצה. רק שתי פעמים רצופות בהן branch not taken יגרמו לחומרה לשנות את הניחוש ל-not taken. אותו רעיון תקף גם למצב ההפוך.



: Branch Target Buffer (BTB)



זהו סוג של זיכון מטמון ששומר בנוסף להיסטוריית החיזוי גם את כתובת הקפיצה, בזמן שזיכרון הפקודות מושך את הפקודה הבאה, כך שבמידה ופקודת ה-branch כבר נמצאת בטבלה ניתן לעדכן כבר בשלב ההבאה את הכתובת החזויה של PC.



## נכתב עייי אלעד לנדר

PC ומבצע עדכון ומבצע במחזור הראשון ומבצע עדכון branch תרשים זה מבוסס על ביצוע ותרשים הרביעי. .(not taken-) במידה ויש לו את הנתונים הדרושים (במידה ועדיין אין נלקח PC+4, ניתן לראות זאת ב :המידע הרלוונטי

- PC+4 (1
- Target Address (2
- Prediction History (3
- Prediction Decision (4

מועבר במורד אוגרי הצנרת עד ליחידת עדכון החיזוי MDU (Mispredict Detection Unit). יחידה זו בודקת האם הפקודה אשר מבוצעת במקביל להתקדמות המידע אכן התנהגה בהתאם לחיזוי כאשר במידה והייתה טעות דואגת לבצע flush לשלושת השלבים הקודמים ולהופכם לבועות, זאת בנוסף להכנסת ערך יה אחר BTB. במקרה וה לאחר BTB. גם פקודת  ${
m id}$  מעודכנת ב-BTB ובמקרה  ${
m id}$ שהפקודה מבוצעת פעם אחת יש למעשה חיזוי וודאי של 100% (בהנחה ש-branch target address מכיל את כל הסיביות).

#### שכלול יכולות החיזוי:

ככל שהצנרת עמוקה יותר והבדיקה של נכונות החיזוי נמצאת בשלב מתקדם בצנרת כך הקנס על טעות בחיזוי גדל. לכן לא מסתפקים בהיסטוריה של 2 סיביות ומשקים מאמצים רבים בשיפור יכולות חיזוי:

- חיזוי ע"י התאמה (Correlating Predictor) בנוסף להתנהגות של branch ספציפי נשמר גם מידע על ההתנהגות הכללית של פקודות הקפיצה המותנית בתכנית ומידע זה משוכלל עם ההתנהגות המקומית.
- הינה הנקטת הינה Tournament Branch Predictor בזמן ריצה להשוות בין מסי טכניקות חיזוי ולבחור עבור כל פקודת branch את זו הטובה יותר.

### : סיכום סיכונים

- : סיכוני נתונים (1
- א. העברה קדימה מפקודה קודמת
- העברה קדימה משתי פקודות אחורה
- העברה קדימה של אוגר GPR ישקוףיי משלוש פקודות אחורה
- אנו משהים את הצינור עייי nop אנו לאחר (lw אהרים אל ניתן להעביר קדימה (לאחר אוו משהים את הצינור עייי פעולת IF/ID ו-PC מחזור שעון אחד.
  - : סיכוני בקרה
  - אנו שוטפים את הפקודה שבאה לאחריו (נמצא ב-IF/ID). א. אם branch taken אנו שוטפים את הפקודה
    - branch חיזוי
      - : הערות (3
- אין flush. למהדר יש את האופציה לבחור פקודות מתאימות שיגיעו א. במעבד .Branch Delay Slot לאחר ה-branch. כלומר עובדים בשיטת.
- ב. במעבד MIPS אין השהיות lw. במקרה זה פעולת המהדר נקראת

#### שיפורים נוספים בצנרת:

- . Superpipelining מבצעים יותר מ-5 שלבים של צנרת. Superpipelining
- במקום בועות משנים את סדר ביצוע הפקודות כדי למלא Dynamic Pipline Scheduling מרווחים אם ניתן.
  - החומרה. במקביל. כלומר הכפלת החומרה. Superscalar

#### מנגנון הפסיקה / חריגה:

#### הגדרות:

. חריגה: זהו אירוע בלתי צפוי הקורה במעבד – Exception

בקרת הזרימה אשר מגיע מחוץ למעבד. - Interrupts – פשיקה: זהו אירוע הגורם לשינוי בלתי מתוכנן בבקרת הזרימה אשר מגיע מחוץ למעבד.

מוסכמה ב-MIPS שהמושג חריגה כולל את כל האירועים ומושג הפסיקה מתייחס רק לאירועים חיצוניים.

#### ההבדל בין פסיקה וחריגה:

טרמינולוגיה ב-MIPS	מהיכן נובע	סוג האירוע
פסיקה	חיצוני	בקשת של קלט ופלט
חריגה	פנימי	Arithmetic Overflow
חריגה	פנימי	שימוש בפקודה לא מוגדרת
חריגה או פסיקה	פנימי או חיצוני	בעיות בחומרה

### רכיב הטיפול בחריגים:

- רכיב הטיפול בחריגים נותן מענה הן לחריגות הנגרמות משגיאות פנימיות תוך כדי ביצוע פקודות והו לפסיקות חיצוניות הנגרמות מרכיבי קלט פלט.
- את כסprocessor 0 ונקרא מה-CPU שתפקידו להקליט את ,MIPS במעבד השנו רכיב אשר הינו חלק מה-לרט את החריגות והפסיקות.
  - .coprocessor ס-יודעת ליישם חלק מאוגרי ה-MARS (3

#### :coprocessor 0 אוגרי

שימוש	מס׳ אוגר	שם
כתובת של זיכרון שבה התקיימה שגיאה	8	BadVAddr
ביטים של mask ו-enable עבור פסיקות.	12	Status
ביטים עובר סוג חריגות ופסיקות בתור.	13	Cause
כתובת הפקודה אשר גרמה לשגיאה.	14	EPC


#### טיפול בחריגות:

יהו חלק תוכנתי אשר רץ כתוצאה :Interrupt handler (ISR – Interrupt Service Routine) מפסיקה או חריגה.

ישנן שתי דרכים לטפל בחריגות:

- עובד MIPS אוגר המספק מידע לגבי אילו חריגות ופסיקות נמצאות המספק Cause Register עובד בשיטה זו.
  - המפריע המעבד לתהליך המפריע שכווין את המעבד לתהליך המפריע Vectored Interrupts זוהי טכניקה בה אורם לריצת התוכנית.

### :Status Register-מבנה ה-Status Register




צבור ביטים עבור (Level) המשמשות לתיאור הרמה (8-15 המשמשות ליאור הרמה (1-2 ביטים עבור 1-3 ביטים עבור רמת תוכנה ו-4 ביטים עבור רמות חומרה.

י0י (ליבה) או במצב שתמש י1י: User Mode מצב המעבד – האם עובד במצב User Mode

Exception Level: מוגדרת כאשר ישנה חריגה. מטרתם למנוע הפרעה לרכיב הטיפול בחריגים.

מאפשר פסיקות: Interrupt Enable

### :Cause Register-מבנה ה-Cause Register



.(unsigned) 2-6 סיביות 2-6: Exception Code Pending Interrupts: סיביות פסיקה. Pending Interrupts

Code	Name	Description
0	INT	Interrupt
4	ADDRL	Load from an illegal address
5	ADDRS	Store to an illegal address
6	IBUS	Bus error on instruction fetch
7	DBUS	Bus error on data reference
8	SYSCALL	syscall instruction executed
9	BKPT	break instruction executed
10	RI	Reserved instruction
12	OVF	Arithmetic overflow

a. Codes from 1 to 3 are reserved for virtual memory, (TLB exceptions), 11 is used to indicate that a particular coprocessor is missing, and codes above 12 are used for floating point exceptions or are reserved.


### רכיב הטיפול בחריגות ופסיקות:

- 1) חריגות ופסיקות גורמות ל-MIPS לקפוץ לכתובת 0x80000180 (בליבה -Kernel) אשר נקראת .Exception Handler
- קוד זה מאבחן את סיבת החריגה או הפסיקה וקופץ לנקודה המתאימה במערכת ההפעלה (2 (לנקודה שבה מערכת ההפעלה מטפלת בכך). מערכת ההפעלה פועלת עייי הפסקת התהליך הגורם לפסיקה או לחריגה או עייי ביצוע פעולות מתאימות.

### מנגנון הפסיקה או חריגה במעבד רב מחזורי:

אנו נבחן שני סוגי פסיקות או חריגות:

- (1) פקודה לא מוגדרת (Opcode לא קיים)
- (גלישה בפעולת חיבור חיסור) Arithmetic Overflow
  - .4-ב שאינה מתחלקת ב-lw / sw פקודה (3



כאשר מתבצעת חריגה יש להפסיק את ביצוע התוכנית ולקפוץ לקוד של מערכת ההפעלה המטפל בחריגות. קוד זה נמצא באופן קבוע בכתובת 0x80000180. בנוסף יש להודיע למערכת ההפעלה את סיבת הקפיצה אליה. כדי לידע את מערכת ההפעלה בסיבת הקפיצה נוסיף אוגר בשם Cause שזהו מטרתו.

אוגר בעקבות יני כאשר החריגה נוצרה בעקבות Opcode מקבל יני כאשר החריגה נוצרה בעקבות: כאשר החריגה נוצרה בעקבות גלישה של חיבור או חיסור.

בתרשים נוסף גם אוגר EPC. תפקידו של אוגר זה לשמור את הפקודה בה הופסקה התוכנית זאת מכיוון שינן מערכות הפעלה שמניחות כי במקרים מסוימים אפשר יהיה לתקן את התקלה ולחזור ולהריץ את התוכנית מהמקום שהופסקה.

אוגר PC מחובר ל-ALU: מחובר ל-ALU מכיוון שבמקרה של חריגה ה-ALU מחסר 4 מאוגר PC לפני כתיבה ל-EPC אוגר כדי שכשהמעבד יחזור אל התכנית שהופסקה הוא יבצע שוב את הפקודה שלא הצליח לבצע בפעם הקודמת.


#### קווי בקרה שנוספו:

- .Cause קובע האם תהיה כתיבה לאוגר CauseWrite (1
  - EPCWrite קובע האם תהיה כתיבה לאוגר
- באוגר (גלישה) או את הקבוע (גלישה) או Opcode) קובע את הקבוע (גלישה) או את הקבוע IntCause (3 .Cause

### : PCSource קו בקרה

נוסף מקרה רביעי. הערך 11 ייצג את הקבוע 0x80000180 המייצג את כתובת הפונקציה של מערכת ההפעלה המטפל בחריגות.

#### שינוי מכוות המצבים:



#### : 10 מצב

זהו המצב בו זוהתה פקודה בלתי מוגדרת. קווי הבקרה גורמים למעבד לכתוב סיבת חריגה '0' ב-Cause, לשחזר את כתובת הפקודה שחרגה ולכתובה ב-EPC ולקפוץ למערכת ההפעלה. ממצב 10 עוברים לפקודה הראשונה בפונקציה של מערכת ההפעלה ולכן עוברים למצב 0. זיהוי פקודה בלתי חוקי יכול להתבצע רק לאחר קריאת ה-Opcode כלומר רק במצב 1.

#### : 11 מצב

זהו המצב בו זוהתה גלישה בפעולת חיבור או חיסור. קווי הבקרה גורמים למעבד לכתוב סיבת חריגה  $^{1}$ י ב-Cause, לשחזר את כתובת הפקודה שחרגה ולכתובה ב-EPC ולקפוץ למערכת ההפעלה. בדומה למצב 10 גם ממצב 11 עוברים לפקודה הראשונה בפונקציה של מערכת ההפעלה ולכן עוברים למצב  $^{0}$ . גלישה יכולה להתרחש רק תוכך כדי ביצוע R-Type, אחרי שה- $^{0}$  גמר לבצע את פעולתו כלומר רק במצב  $^{0}$ .

#### : 12 מצב

זהו המצב שמטפל בחריגה עקב כתובת לא חוקית בזיכרון ב- $\mathrm{kw}$  (כתובת שלא מתחלקת ב-4). היא מתבצעת במצב 2 של מכונת המצבים בעת חישוב הכתובת ב- $\mathrm{ALU}$ . נבחין בגלישה כאשר שתי הסיביות מתבצעת במצב 2 של מכונת המצבים בעת חישוב הכתובת ב- $\mathrm{PC}$  (שמור ערך זה במוכות בתוצאת ה- $\mathrm{Exception}$  אינן 00. ממצב זה נעבור למצב 12. במצב זה נדאג ל- $\mathrm{Exception}$  נתעד את סיבת פסיקה (נניח 2) ולעדכן את  $\mathrm{PC}$  בכתובת ה- $\mathrm{Exception}$  (אופציה 3 ב- $\mathrm{Exception}$ ). נגדיל את מרבב Cause שיכלול את הערך 2 (קו הבוררים עכשיו הוא 2 סיביות).

#### מנגנון הפסיקה או חריגה במעבד צנרת:

במעבד צנרת חריגות ופסיקות זהו רק סוג אחר של מנגנון לשליטה בסיכונים (Control Hazard). מנגנון זה : פועל במקרים הבאים

- גלישה עקב חיבור או חיסור (1
- 2) ביצוע של פקודה לא חוקית
- בקשה של אמצעי קלט או פלט
- שירות או תהליך של מערכת ההפעלה
  - 5) תקלה חומרתית


על הצנרת להפסיק את הפקודה הפוגעת תוך כדי ביצועה, לאפשר לכל הפקודות הקודמות לסיים, לנקות את כל הפקודות שבאוח אחרי הפקודה הפוגעת, הגדרת אוגר שישמור את סיבת ההפרעה, שמירה של כתובת הפקודה הבעייתית וקפיצה לכתובת ידועה מראש שמטפלת בשגיאות מסוג זה. מערכת ההפעלה היא המטפלת בשגיאות.

#### מיקום השגיאה בצנרת:

סינכרוני?	שלב	סיבה
כן	EX	גלישה עקב חיבור חיסור
כן	ID	פקודה לא חוקית
כן	IF, MEM	תקלה בזיכרון (או במיפוי)
לא	any	רכיב קלט / פלט
לא	any	תקלה חומרתית

יש לשים לב כי יכול להיווצר מצב של ריבוי חריגות ופסיקות בו זמנית במחזור שעון בודד.

#### טיפול במס׳ חריגות במקביל:




מכיוון שחריגות יכולות להיווצר במחזורי שעון שונים, לעיתים יכול להיווצר מצב בו שתי חריגות מגיעות בעת ובעונה אחת משתי פקודות מכונה שנמצאות בצנרת. במקרה כזה צריך ליצור מנגנון עדיפויות בין החריגות. מעבד MIPS במקרה זה מעדיף את החריגה שנגרמה עקב הפקודה המוקדמת ביותר שנכנסה אל הצנרת. כמובן קיימים מעבדים אחרים שמיישמים מנגנוני עדיפות אחרים.

### תוספות ל-MIPS לצורך טיפול בחריגות:

- . אוגר Cause רכיב חומרתי שתפקידו לשמור את סיבת השגיאה.
- .Cause קו בקרה שמטרתו לסמן לבקר שיש לרשום לאוגר Cause Write
- . אוגר EPC רכיב חומרתי שמטרתו לשמור את כתובת הפקודה הבעייתית.
  - .EPC קו בקרה שמטרתו לסמן לבקר שיש לרשום EPCWrite
- הוספת אופציה לבורר של PC המאפשר לקפוץ לכתובת המטפלת בחריגות (כתובת 0x80000180).
  - 6) קווי בקרה שמטרתן לרוקן את הפקודה הפוגעת וכל הפקודות שבאות אחריה.

#### גלישה אריתמטית בצנרת:




אם מתרחשת חריגה עקב גלישה (Overflow) בצנרת היא תתרחש במחזור השעון השלישי. לאחר זיהוי החריגה נשתמש באותה שיטה בה השתמשנו עבור פקודת beq : איפוס קווי הבקרה ע"י יחידת control. את הפקודה שבשלב ID ושתמש במרבב שקיים ונוסיף לפניו הפקודה שבשלב IP נשתמש במרבב שקיים ונוסיף לפניו שער OR אליו ייכנס אות בקרה ID.Flush בנוסף לאות המגיע מה-HDU. בשלב EX נוסף קו בקרה שער SEX ונוספו שני מרבבים חדשים שבוחרים בין אותות הבקרה הקיימים ובין האות 0. כדי לעבור לקטע קוד של מערכת ההפעלה המטפל בחריגות ל-PC מוכנס דרך המרבב כתובת הפקודה הראשונה של של מערכת ההפעלה (0x8000180). לבסוף אוגר Cause מתעדכן בסיבה או מס' החריגה ואוגר EPC מקבל את כתובת הפקודה הבאה ולכן את כתובת הפקודה הבאה ולכן הפרוצדורה של החריגה תוריד 4 מהערך הנשמר).

### ריגה עקב כתובת לא חוקית בזיכרון פק' lw / sw:

זיהוי הבעיה יהיה בשלב המחזור השלישי באותו אופן כמו במעבד רב מחזורי. תוצאת ה-ALU שלא מתחלקת ב-4. יש להוסיף על זיהוי זה את קווי הבקרה MemRead, MemWrite. במידה ויש זיהוי של מתחלקת ב-4. יש להוסיף על זיהוי זה את קווי הבקרה EPC+4 את PC+4 את כתובת להכניס ל-Cause את מסי הפסיקה, לשמור ב-EPC את PC+4 ולדאוג להעביר ל-Exception Handler במקביל יש לבצע שטיפה לשלבים PC+4. למעשה למעט שינוי המסי ב-Cause שאר הפעולות של הזיהוי הינן כמו בגלישה אריתמטית שגם מזוהה בשלב זה (תרשים 4.66 כמו באריתמטי).

#### היררכיות זיכרון:

היום קיים פעם בין מהירות המעבד למהירות זיכרון DRAM. נשאלת השאלה כיצד אם כן ניתן לטפל בין המעבד לבין ה- (Cache) בין המעבד לבין ומהיר שנקרא זיכרון מטמון .DRAM



#### מתו RAM!

Data Base-הוא זיכרון שמאפשר להגיע לכל נקודה ב-RAM (Random Access Memory) אוטומטי ומידי. ה-RAM מחזיק חלקי מידע קריטיים על תוכנות שרצות לטובת העברתם למעבד. הוא חייב לקבל זרם חשמל רציף. אם נפסק הזרם כל המידע נעלם (כלומר זהו זיכרון לטווח קצר).

#### טכנולוגיות RAM עיקריות:

ככל שהזיכרונות מהירים יותר הם יקרים יותר עבור כל סיבית. כמו כן זיכרונות איטיים בדייכ קטנים בגודל שטח עבור כל סיבית.

ישנן שני סוגי RAM עיקריים כאשר ההבדל בניהן טמון באופן אחסון הביטים:

- הוא DRAM- שומר מטען ודורש טרנזיסטור בודד לכל סיבית Static RAM (SRAM) אינו דורש ריענון ולכן קצב העבודה שלו מהיר יותר. החיסרון הוא נפח אחסון קטן. משמש בעיקר כזיכרון מטמון למעבד.
- בוסס על יכולתו של קבל לשמור מטען. דורש ריענון. הריענון הוא Dynamic RAM (DRAM) מקיו המילה "דינאמי". הוא דורש רק טרנזיסטור אחד לכל סיבית, הוא מכיל נפח אחסון גדול אך הוא מהיר פחות מ-SRAM.

Memory Technology	Typical Access Time	\$ Per Gbyte
SRAM	0.5-1.5 ns	2000\$-5000\$
DRAM	50-70 ns	20\$-70\$
Magnetic Disk	5-20 million ns	0.2\$-2\$

#### צקרון הלוקאליות:


תוכנות ניגשות לחלק קטן ממרחב הכתובות שלהן בכל רגע נתון ועל כן עקרון הלוקאליות מדבר על שני : מרחבים

- לוקאליות בזמן (Temporal Locality) פריטים שניגשו אליהן לאחרונה הם בעלי סבירות גבוהה שייגשו אליהם שוב בקרוב (לדוגמא פקודות בלולאה).
  - ליהם שניגשו אליהם (Spatial Locality) פריטים אשר נמצאים בסמוך לפריטים שניגשו אליהם לאחרונה הם בסבירות גבוהה שייגשו אליהם בקרוב (לדוגמא מערך מידע).


### :(Cache Memory) זיכרון מטמון

זיכרון מטמון הוא זיכרון מהיר שמטרתו לשפר את מהירות הגישה הממוצעת לזיכרון איטי. זיכרון המטמון מבוסס על עקרון הלוקאליות. מבחינת ארכיטקטורת מחשב כמעט כל דבר הוא זיכרון מחשב:

- 1) אוגרים הם מטמון על משתנים
- מטמון רמה ראשונה הוא מטמון על מטמון רמה שנייה
  - מטמון רמה שנייה הוא מטמון על זיכרון ראשי
  - זיכרון ראשי הוא מטמון על כונו (זיכרון וירטואלי)



#### היררכיה של הזיכרון (Memory Hierarchy):



היררכיה זיכרון גורסת כי הזיכרון המהיר ביותר, שהינו גם הקטן ביותר, הוא הקרוב ביותר למעבד ונעשה בו שימוש ברוב הזמן בעוד זיכרון איטי וגדול יותר נמצא רחוק מהמעבד ותפקידו לתת תחושת אשליה שיש לנו זיכרון רב וזול.

#### מונחים מרכזיים בזיכרון מטמון:

Hit – חיפוש מוצלח של מידע בזיכרון המטמון. אם המידע קיים אנו ממשיכים בביצוע התוכנית.

Miss – חיפוש לא מוצלח של מידע בזיכרון המטמון. אם המידע לא מאוחסן שם אנו צריכים לבקש את המידע מזיכרון איטי יותר שנמצא ברמה מעל בהיררכיה. עד אז עלינו לעקב את הצנרת.

Block אודל המידע שנטענת לזיכרון המטמון כאשר מתקיים Miss. הגודל המינימאלי של Block - זהן יחידת המידע שנטענת הוא מילה בודדת.

miss אחוז הפעמים שהתקבל – miss ברמת היררכיה מסוימת של זיכרון.

Hit Time – הזמן שנדרש לגשת לרמת זיכרון מסוימת בהיררכיה כולל הזמן הלוקח להחליט אם מדובר ב-.miss או hit

שולוקח למשוך Block לתוך רמת זיכרון מסוימת בהיררכיה מרמה גבוהה יותר – Miss Penalty כולל הזמן שלוקח לגשת אל ה-Block, להעביר אותו מרמה לרמה ולהזין אותו לרמה שחוותה את ה-miss

### :Cache Miss אוני

- לטפל ניתן עובדה ולא ניתן Compulsory נובע מגישה ראשונית ל-Block. נקרא ניתן לטפל Compulsory נובע מגישה לדוגמא בהפעלת מחשב). ב-miss מסוג זה (לדוגמא בהפעלת מחשב).
  - הפתרון Capacity הכיל את כל הבלוקים שתוכנית ניגשת אליהם. הפתרון החידי הוא הגדלת זיכרון המטמון.
  - מקומות שונים בזיכרון ממופים לאותו מקום בזיכרון המטמון. הפתרון Conflict (Collision) מקומות שונים בזיכרון ממופים לאותו מקום בזיכרון המטמון. הפתרון המטמון אסוציאטיבי.
  - ליבה כל ליבה Coherence אי תקפות של המידע או חוסר בהירות. לדוגמא שבמעבד מרובה ליבות כל ליבה רוצה לעדכן את אותו אזור בזיכרון באותו הזמן.

### :(Direct Mapped Cache) מיפוי ישיר

#### :Tag שדה

מציין את המידע. אנו משווים בין שדה ה-Tag בכתובת לבין שדה ה-Tag במיפוי.

### :(n) Index שדה

שדה את מציין את השורה שבו המידע נשמר. שדה אה הוא בעל ח סיביות. מציין את כמות השורות שבו המידע נשמר. שדה הוא בעל ח במיפוי.

### :(m) Block Offset שדה

שדה זה מציין את כמות המילים בכל שורה.  $2^m$  סיביות מציין את כמות המילים (רוחב המיפוי). במקרה ושדה זה קיים שורך ב-mux כדי לקבוע איזו לאיזו מילה מתייחסים וממנה שולפים את המידע.

#### :Valid שדה


מציין אם המידע קיים (כלומר האם ניגשנו אליו כבר). בהתחלה השדה Valid תמיד יהיה 0 ( מציין אם המידע קיים (כלומר האם ניגשנו אליו כבר). (Compulsory וכאשר ימופה מידע בפעם הראשונה שדה ה-Valid

#### :Byte Offset שדה

תמיד 2 סיביות נמוכות ביותר. ברוב המקרים ערכן יהיה 00. בשדה זה לא נוגעים, הוא קבוע. כאשר נתון לנו כתובת בבתים לנו כתובת במילים אז נתעלם ממנו ואת הכתובת בבינארי נתחיל מ-Index. במידה ונתון לנו כתובת בבתים מתחילים את הכתובת בבינארי מ-Offset כאשר משנים את שתי הסיביות הנמוכות ל-00.

#### :Data שדה

זהו השדה המכיל את המידע בפועל.




### טיפול בכתיבה:

### :Write Through

כל דבר שנכתב, נכתב גם לזיכרון המטמון וגם לזיכרון הראשי. כתיבה לזיכרון מטמון נעשית כיוון שאנו עובדים לפי עקרון הלוקאליות בזמן. אם הרגע כתבנו, כנראה שבקרוב נצטרך את זה.

### :Write Buffer-שימוש ב-

מכיוון שכתיבה לזיכרון האיטי יותר לוקחת הרבה זמן נשתמש לרוב במתווך בין זיכרון המטמון לזיכרון מראשי הנקרא Buffer. הוא מקבל את נתוני הכתיבה ולאט לאט כותב לזיכרון (הוא מטפטף את המידע לאט, לאט בין הרמות השונות של הזיכרון עד לזיכרון הראשי). אם ה-Buffer מתמלא יש לעצור את המעבד.



### אופן העבודה ומבנה:

- .Buffer המעבד כותב את המידע לזיכרון המטמון ול-
- אחראי על כתיבת התוכן של ה-Buffer לזיכרון (Memory Controller) בקר הזיכרון
- המידע שישמר און זה המידע שישמר .FIFO (First In First Out) עובד בשיטת Buffer. (3
  - של Buffer-ה (4 לרוב מכיל 4 ערכים.

### :Write Back

דרך נוספת היא להעתיק זיכרון המטמון לזיכרון הראשי רק כאשר מחליפים בלוק. שיטה זאת היא רלוונטית בעיקר עבור בלוקים גדולים. בשיטה זו כאשר יש כתיבת מידע נעדכן רק את הבלוק בזיכרון ונעקוב האם כל בלוק "מלוכלך" (Dirty). כלומר האם בוצע שינוי. כאשר בלוק "מלוכלך" מוחלף (בעל Dirty Bit מבוצע כתיבה חזרה לזיכרון. ניתן לשלב שיטה זו עם Write Buffer כדי לאפשר החלפת בלוק שיש לקרוא קודם.


### הפרדה של בין זיכרון מטמון לפקודות וזיכרון מטמון למידע:

לרוב קיים זיכרון מטמון אחד עבור פקודות ואחד עבור מידע. שימוש בזיכרון מטמון אחד בעבור הפקודות והמידע יכול לתת לנו גמישות מסוימת כי לעיתים יהיה לנו יותר מקום למידע אך היתרון של שני זיכרונות מטמון שונים הוא שרוחב הפס שלנו גדול פי שתיים. כלומר אנו יכולים לקרוא את הפקודה וגם את המידע באותו זמן (פי 2 יותר מהיר).

#### : נקראים גם

- מטמון המידע D-Cache (1
- בטמון הפקודות I-Cache (2


### :Miss Rate לבין Block היחס בין גודל



כאשר אנו מגדילים את גודל ה-Block, ה-Miss Rate קטן. במיוחד עבור פקודות (Instructions). למרות זאת במקרה שנשאיר את גודל זיכרון המטמון כמו שהוא נגיע למצב בו יש מעט בלוקים כך שאנו צריכים לאת במקרה שנשאיר את גודל זיכרון המטמון כמו שהוא נגיע למצב בו יש מעט בלוקים כך שאנו צריכים להחליף אותם כל הזמן ועייי כך אנו מפסידים את היתרון של לוקאליות מה שיוביל להגדלת ה-Miss Rate.

### <u>נודל ה-Block וקריאה:</u>

כאשר יש לנו יותר ממילה אחת ממופת בבלוק אנו צריכים לחכות זמן רב יותר לקריאה של כל הבלוק. ישנן טכניקות להתחלת כתיבה לזיכרון מטמון במהירות האפשרית. דרך נוספת היא לתכנן את הזיכרון כך שהקריאה תהיה מהירה יותר, במיוחד קריאה של נתונים עוקבים. קריאה זו נעשית ע״י קריאה של מס׳ מילים במקביל.



### סיכום גדלי זיכרון:

- :) גודל זיכרון מטמון
- $2^{n+m}$  : א. במילים
- $2^{n+m+2}$  : ב.
- $2^{n+m+2+3}$ : ג. סיביות
  - $2^{32}$ : גודל זיכרון ראשי גודל (2
- $2^{tag}=2^{30-n-m}$  : פי כמה גדול זיכרון ראשי ממטמון פי כמה (3

#### מציאת מיפוי בלוק:

ניתן גם עייי המרה לבינארי ולפי השדות.

- 1) נתונה כתובת (בעשרוני).
- (m) נתון לנו גודל בלוק בבייטים (2
- 3) נחלק את הכתובת במסי הבייטים ונקבל את כתובת הבלוק (שורת הבלוק).
- נחלק את כתובת הבלוק שהתקבלה בכמות הבלוקים (מס $^{\prime}$  השורות) הקיימים. השארית היא מס $^{\prime}$  הבלוק שאליו מופה הכתובת.

 $Block\ index = (Block\ address)\ modulo\ (\#Blocks\ in\ cahce)$ 

#### שיקולים בגודל בלוק:

- במרחב Miss Rate במרחב יותר מקטינים בלוקים גדולים יותר מקטינים (1
- Miss Rate  $\Leftarrow$  יותר תחרות בניהם  $\Rightarrow$  פחות בלוקים בלוקים בלוקים בלוקים בלוקים בניהם יותר (2
- 2) בלוקים גדולים מוביל גם ל-Miss Penalty גדול יותר. זמן החיפוש ארוך יותר. הדבר יכול לפגוע בלוקים גדולים מוביל גם ל-Miss Rate. אתחול מוקדם ומילים קריטיות קודם יכול לעזור.

#### מיפוי כתובת בזיכרון ראשי:

ניתן גם עייי המרה לבינארי ולפי השדות.

- .offset חלוקה בגודל בלוק של כתובת נתונה השארית היא
  - $AB \mod 2^n = index$  (2)
    - $AB \ div \ 2^n = tag$  (3)

### יחס דחיסה ונצילות (הערכים הם בביטים):


יחס דחיסה = 
$$\frac{valid + tag + data\_size}{data\_size}$$

נצילות זה <del>יחס דחיסה</del>


#### :הקטנת ה-Miss Rate ע"י מיפוי אסוציאטיבי

שיטה זאת נעשית ע"י מתן גמישות לזיכרון המטמון בשמירת המידע. עד עכשיו אפשרנו לבלוק זיכרון להיות להיות ממופה לבלוק בודד בזיכרון המטמון. הגמישות היא האפשרות לתת לכל בלוק בזיכרון להיות ממופה לכל אחד מהבלוקים בזיכרון המטמון. בצורה זו אנו שומרים על בלוק של הזיכרון התכוף ביותר שבמיפוי ישיר היה "מתחרה" על המקום שלו. שיטה זו נקראת זיכרון מטמון אסוציאטיבי (Fully המקום). (Associative Cache).


### :4-Way Associative Cache



### :2-Way Associative Cache



### :Fully Associative Cache



#### :הסבר

במימוש אסוציאטיבי ההשוואות נעשות במקביל. העלאת דרגת האסוציאטיביות מקטינה בדייכ את שיעור ההחטאה אך עלולה להגדיל את זמן הפגיעה עקב הוספה וסיבוך חומרה.

בזיכרון מטמון אסוציאטיבי יש לנו שתי אפשרויות להחלפת בלוקים:

- ו) רנדומאלי (Random) החלפת בלוק תעשה באופן שרירותי.
- הוא זה הכי הרבה ומן הוא הכי בו שימוש LRU (Least Recently Used Block) (2 שיוחלף.

#### <u>: הערות</u>

- יותר Random-ל LRU ככל שהזיכרון גדול יותר כך ההבדל בין (1
  - 2) יש סכמות החלפה נוספות.

### שיקולים ברמות זיכרון מטמון (Multilevel Cache):

- . זיכרון מטמון ראשי מתמקד ב-Hit Time מינימאלי.
- . איכרון ראשי לזיכרון בגישה לזיכרון מוך באישה Miss Rate- מתמקד 2 מתמקד (2

#### התוצאה של שיקולים אלו:

- ון. ביכרונות המטמון. L-1 Cache לרוב קטן מרוב זיכרונות המטמון.
- L-2 Cache קטן יותר מגודל בלוק של L-1 Cache גודל בלוק של L-1 Cache גודל בלוק של

#### הערכת ביצועי זיכרון:

.Buffer Stall הם והים ושאין Read, Write Penalties

.AMAT=Average Memory Access Time

$$Miss\ Penalty = \frac{Main\ Memory\ Access\ Time}{CCT}\ [cycles]$$

 $Effective\ CPI = CPI + (Miss\ Rate\ per\ Instruction)\%*(Miss\ Penalty)$ 

$$\begin{split} \textit{Memory Stall} &= \frac{\textit{Memomry Accesses}}{\textit{Program}} * \textit{Miss Rate} * \textit{Miss Penalty} \\ &= \frac{\textit{Instructions}}{\textit{Program}} * \frac{\textit{Misses}}{\textit{Instructions}} * \textit{Miss Penalty} \end{split}$$

$$AMAT = Hit Time + (Miss Rate) * (Miss Penalty)$$

### :Multilevel-ביצועי זיכרון ב

: כאשר נתון מודל זיכרון מטמון בעל רמות שונות (כאן נתייחס ל-2 רמות ועוד זיכרון ראשי) אז

$$AMAT = Hit Time_{L1} + Miss Rate_{L1} * [Hit Time_{L2} + (Miss Rate_{L2} * Hit Rate_{L3})]$$

### :סיכום

- ותר משמעות. Miss Penalty אי יותר משמעות. (1
- בזיכרון. (Stall) הקטנת CPI הבסיס מגדיל את הזמן בו נהיה במצב של תקיעה (Stall) בזיכרון.

#### הרחבה על מעבדים מתקדמים:

- : Miss מעבדים מסוימים יכולים לבצע פקודות במהלך
- א. הנתון שמחכה לכתיבה נשאר ביחידת ה-Store/Load.
- ב. פקודות לא עצמאיות מחכות בתחנות המתנה בעוד פקודות עצמאיות ממשיכות.
  - 2) השפעת ה-Miss תלויה בזרימת המידע של התוכנית.
    - א. קשה יותר לנתח את ההשפעה.
    - ב. משתמשים במערכות סימולציה.

### <u>תכנות:</u>

#### מבנה תוכנית:

####Data Segment#####

.data

##### Code Segment####

.text

.global main

main: #main program entry

li \$v0, 10 # Exit Program

syscall #Execute

.Data	מגדיר את חלק המידע של התוכנית. בחלק זה נגדיר את המשנים של התוכנית.
.Text	בחלק זה אנו מגדירים את חלק הקוד של התוכנית.
.Global	מגדיר סמל כגלובאלי. מאפשר להגדיר נקודת ייחוס מקבצים אחרים. אנו תמיד נגיר את
.Global	פרוצדורת main כ-global.

### הגדרת משתנים ומחרוזות (יבוצע מתחת ל-data):

באמצעותו ניתן להגדיר שם (label) למידע מסוים.

[שם]: .(directive-מידע התחלתי, [anitializer], ...

שומר ערכים בגודל 8 סיביות (בית)	.Byte
שומר ערכים כ-16 סיביות (כחצי מילה – 2 בתים)	.Half
שומר ערכים כ-32 סיביות (מילה – 4 בתים)	.Word
הגדרת מחרוזת ASCII	.ASCII
הגדרת מחרוזת ASCII כאשר בסוף המחרוזת מושם null (כמו ב-C)	.ASCIIZ
הגדרת מקום בזיכרון בגודל n בתים	.Space n

### אותיות חשובות במחרוזות:

שורה חדשה –  $\n$  (1

tab - t (2

-מרכאות (3

### מבנה פקודות:

### פקודות מסוג R:

שדה המקור עבור אוגרי המקור ושדה ה-func אומר אוגרי המקור ושדה הר-op תמיד שווה  $\sigma$  ואילו שדה ה-func אומר אומר שדה מיד שווה  $\sigma$ rd עבור אוגר המטרה. שדה ה-(shift amount) מיועד לפקודת הזזת סיביות שמאלה או ימינה.

### func \$rd, \$rs, \$rt

Opcode = 0 6 bit	Rs 5 bit	Rt 5 bit	Rd 5 bit	Shift n (shift amount) 5 bit	Func 6 bit
31-26	25-21	20-16	15-11	10-6	5-0

#### : דוגמאות

Operation	Syntax	The Action	# Function
add	add \$1,\$2,\$3	\$1=\$2+\$3	32
sub	sub \$1,\$2,\$3	\$1=\$2-\$3	34
and	and \$1,\$2,\$3	\$1=\$2&\$3	36
or	or \$1,\$2,\$3	\$1=\$2 \$3	37
nor	nor \$1,\$2,\$3	\$1=~\$2   \$3	39
slt	slt \$1,\$2,\$3	If (\$s2<\$s3) s\$1=1 else \$s1=0	42

### :I-type פקודות מסוג

- עבור rt-ה ופקודות load ופקודות עם שדה ו-rs שדה ה-rs הינו עבור האוגר הבסיס ושדה ה-rt עבור אוגר המטרה.
  - בפקודות store שדה ה-rs עבור אוגר הבסיס ושדה ה-rt מכיל את הערך לאחסון בזיכרון.
- ל- rs אדות branch שדות rt וור אוגרי המקור והקבוע מקודד את כתובת הקפיצה ביחס ל-

#### : lw פקודות

### lw \$rt,add(\$rs)

Opcode = 35	Rs	Rt	address
6 bit	5 bit	5 bit	
31-26	25-21	20-16	15-0

### : SW פקודות

### sw \$rt,add(\$rs)

Opcode = 43	Rs	Rt	address
6 bit	5 bit	5 bit	
31-26	25-21	20-16	15-0

### : branch פקודות

### beq \$rs,\$rt,address

Opcode = 4	Rs	Rt	Address / Immediate
6 bit	5 bit	5 bit	16 bit
31-26	25-21	20-16	15-0

### פקודות מסוג j:

פקודת jump היא קפיצה אבסולוטית ללא תנאים. היא מבצעת קפיצה לכתובת התווית.

### j label

Opcode = 2 6 bit	Address 26 bit
31-26	25-0

### :Syscall

: Syscall אפשרות קריאה למערכת הפעלה (בעיקר לפעולות קלט / פלט). עבודה עם

- li \$vo ,n : מעלים לאוגר syscall את ערך א <math>vo (1
  - syscall- ערכים בהתאם \$a0, \$a1 (2
    - וו. אפעלת פקודת syscall עייי כתיבת פקודה זו.

Service	\$v0	Arguments / Result	
Print Integer	1	\$a0 = integer value to print	
Print Float	2	\$f12 = float value to print	
Print Double	3	\$f12 = double value to print	
Print String	4	\$a0 = address of null-terminated string	
Read Integer	5	\$v0 = integer read	
Read Float	6	\$f0 = float read	
Read Double	7	\$f0 = double read	
Read String	8	\$a0 = address of input buffer	
		\$a1 = maximum number of characters to read	
Exit Program	10		
Print Char	11	\$a0 = character to print Supported by MARS	
Read Char	12	\$a0 = character read	

# 71 נכתב עייי אלעד לנדר

### <u>טריקים של ביטים:</u>

.not עם 1 זה XORI

srl מחלק בחזקות של 2

sll מכפיל בחזקות של 2

כדי לדעת מסי זוגיים נספור את סיביות האפס של המסי הזוגיים andi עם 1.

-0x30 אווי שלו התווי שלו מסי שלם לייצוג התווי