FedeCappe95 / CIC-filter-VHDL Public

Notifications You must be signed in to change notification settings
Fork 0
Star 1

Progetto universitario. Realizzazione in VHDL, test e sintesi con Xilinx Vivado per FPGA di un CIC filter.

1 star 0 forks Branches Tags Activity

Notifications

Name		Name	Last commit message	Last commit date
Latest commit History 4 Commits
Scripts		Scripts
Sources		Sources
Documentazione.pdf		Documentazione.pdf
README.md		README.md
Traccia.pdf		Traccia.pdf

Repository files navigation

CIC-filter-VHDL

Vedi Documentazione.pdf Progetto universitario. Realizzazione in VHDL, test e sintesi con Xilinx Vivado per FPGA di un CIC filter.

About

Progetto universitario. Realizzazione in VHDL, test e sintesi con Xilinx Vivado per FPGA di un CIC filter.

hardware vhdl hardware-designs hardware-acceleration

Report repository

Languages