


+ Capítulo 4


Estructura y función del procesador

Organizacion del procesador


Requisitos del procesador:



- El procesador lee una instrucción de la memoria (registro, caché, memoria principal)
- Interpret instruction
 - La instrucción se decodifica para determinar qué acción se requiere
- Fetch data
 - La ejecución de una instrucción puede requerir la lectura de datos de la memoria o un módulo de E / S
- Process data
 - La ejecución de una instrucción puede requerir realizar alguna operación aritmética o lógica en los datos
- Write data
 - Los resultados de una ejecución pueden requerir la escritura de datos en la memoria o un módulo de E / S
- Para hacer estas cosas, el procesador necesita almacenar algunos datos temporalmente y, por lo tanto, necesita una pequeña memoria interna.



El CPU con el bus del sistema



Estructura interna del CPU

Organización de los Registros

- Dentro del procesador hay un conjunto de registros que funcionan como un nivel de memoria por encima de la memoria principal y la memoria caché en la jerarquía
- Los registros en el procesador realizan dos funciones:


Registros visibles por el usuario

 Permite que el programador de lenguaje máquina o ensamblador minimice las referencias de memoria principal optimizando el uso de los registros

Registros de control y estado

 Utilizado por la unidad de control para controlar el funcionamiento del procesador y por programas privilegiados de sistema operativo para controlar la ejecución de programas

Registros visibles por el usuario



Categorias:

- General purpose
 - Puede ser asignado a una variedad de funciones por el programador
- Data
 - Puede usarse solo para guardar datos y no puede emplearse en el cálculo de una dirección de operando
- Address
 - Puede ser también de propósito general o estar dedicado a un modo de direccionamiento particular
 - Ejemplos: punteros de segmento, registros de índice, puntero de pila
- Condition codes
 - · Conocidos como banderas
 - Bits establecidos por el hardware del procesador como resultado de las operaciones.

Tabla 4.1 Códigos de condición

V e:	ntajas	Desventajas							
 2. 3. 	Debido a que se establecen mediante instrucciones aritméticas y de movimiento de datos normales, reducen el número de instrucciones COMPARE y TEST necesarias. Las instrucciones condicionales, como BRANCH, se simplifican en relación con las instrucciones compuestas, como TEST AND BRANCH. Los códigos de condición facilitan bifurcaciones de múltiples vías. Ej. una	2. \$	Añaden complejidad, tanto al hardware como al software. Los bits de código de condición a menudo se modifican de diferentes maneras mediante instrucciones diferentes, lo que dificulta la vida tanto para el microprogramador como para el que escribe el compilador. Son irregulares; por lo general, no forman parte de la ruta principal de datos, por lo que requieren conexiones de hardware						
4.	instrucción TEST puede ir seguida de dos saltos, uno en menor o igual a cero y otro en mayor que cero. Los códigos de condición se pueden guardar en la pila durante las llamadas de subrutina junto con otra información de registro.	3. (i	adicionales. Con frecuencia, se debe agregar instrucciones especiales para situaciones especiales, como la verificación de bits, el control de bucle y las operaciones de semáforo atómico. En una implementación canalizada, los códigos de condición requieren una sincronización especial para evitar						

conflictos


Registros de control y estado

Cuatro registros son esenciales para la ejecución de la instrucción:


- Program counter (PC)
 - Contiene la dirección de una instrucción para ser buscada.
- Instruction register (IR)
 - Contiene la instrucción más reciente obtenida.
- Memory address register (MAR)
 - Contiene la dirección de una ubicación en memoria.
- Memory buffer register (MBR)
 - Contiene una palabra de datos para escribir en la memoria o la última palabra leída



⁺ Program Status Word (PSW)




Registro o conjunto de registros que contienen información de estado.




Los campos comunes incluyen:


- Sign
- · Zero
- Carry
- Equal
- Overflow
- Interrupt Enable/Disable
- Supervisor




registros de microprocesadores

Ciclo de Incluye las siguientes etapas: instrucción **Fetch** Execute Interrupt Si las interrupciones están habilitadas y se ha Leer las siguientes Interpretar el código de producido una instrucciones de la operación y realizar la interrupción, guarda el operación indicada. memoria en el procesador estado del proceso actual y atiende la interrupción.







Bus

MBR = Memory buffer register

MAR = Memory address register


IR = Instruction register

PC = Program counter


Flujo de datos, ciclo de recuperación

Bus

Bus





Flujo de datos, ciclo indirecto




Estrategia de canalizacion (pipelining - entubamiento)

Similar al uso de una línea de ensamblaje en una planta de fabricación. Para aplicar este concepto a la ejecución de instrucciones, debemos reconocer que una instrucción tiene varias etapas.





(a) Simplified view



(b) Expanded view

Canalización de instrucciones de dos etapas

+ Etapas adicionales

- Fetch instruction (FI)
 - Lee la siguiente instrucción esperada en un búfer
- Decode instruction (DI)
 - Determina el opcode y los especificadores de operandos.
- Calculate operands (CO)
 - Calcula la dirección efectiva de cada operando fuente
 - Esto puede implicar desplazamiento, registro indirecto, indirecto u otras formas de cálculo de direcciones.

- Fetch operands (FO)
 - Obtiene cada operando de la memoria
 - Los operandos en los registros no necesitan ser recuperados
- Execute instruction (EI)
 - Realiza la operación indicada y almacena el resultado, si lo hubiera, en la ubicación de operando de destino especificada
- Write operand (WO)
 - Almacena el resultado en la memoria.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14
Instruction 1	FI	DI	СО	FO	EI	wo								
Instruction 2		FI	DI	СО	FO	EI	wo							
Instruction 3			FI	DI	CO	FO	EI	wo						
Instruction 4				FI	DI	СО	FO	EI	wo					
Instruction 5					FI	DI	CO	FO	EI	wo				
Instruction 6						FI	DI	СО	FO	EI	wo			
Instruction 7							FI	DI	СО	FO	EI	wo		
Instruction 8								FI	DI	СО	FO	EI	wo	
Instruction 9									FI	DI	СО	FO	EI	wo


Time


Diagrama de tiempo para la operación de instrucciones canalizadas

	2.4		Tim	e		Branch Penalty								
	1	2	3	4	5	6	7	8	9	10	11	12	13	14
Instruction 1	FI	DI	CO	FO	EI	wo								
Instruction 2		FI	DI	CO	FO	EI	wo							
Instruction 3			FI	DI	СО	FO	EI	wo						
Instruction 4				FI	DI	СО	FO							
Instruction 5					FI	DI	CO							
Instruction 6						FI	DI							
Instruction 7							FI							
Instruction 15								FI	DI	CO	FO	EI	wo	
Instruction 16									FI	DI	CO	FO	EI	wo


Efecto de una rama condicional en la operación de instrucciones canalizadas

Canalización de instrucciones de CPU en seis etapas





Una representación de canalización alternativa



Factores de aceleración con la canalización de instrucciones

Peligros de la canalización

17/06/2019

Ocurre cuando la tubería, o alguna parte de la tubería, debe detenerse porque las condiciones no permiten la ejecución continua

Hay tres tipos de peligros:


Recurso

Datos


Control

También se conoce como una burbuja de tubería






(a) Five-stage pipeline, ideal case



(b) I1 source operand in memory

Ejemplo de riesgo de recursos



Ejemplo de peligro de datos

Tipos de riesgo de datos

- Leer después de escribir (RAW), o verdadera dependencia (Read after write)
 - Una instrucción modifica un registro o ubicación de memoria.
 - La siguiente instrucción lee los datos en la memoria o la ubicación del registro
 - El peligro ocurre si la lectura tiene lugar antes de que se complete la operación de escritura
- Escribir después de leer (WAR), o antidependencia. (Write after read)
 - Una instrucción lee un registro o ubicación de memoria
 - La instrucción sucesiva escribe a la ubicación
 - El peligro se produce si la operación de escritura se completa antes de que tenga lugar la operación de lectura
- Escritura tras escritura (WAW), o dependencia de salida (Write after write)
 - Dos instrucciones ambas escriben en el mismo lugar.
 - El peligro ocurre si las operaciones de escritura tienen lugar en el orden inverso a la secuencia deseada

Peligro de control

- También conocido como un riesgo de rama
- Ocurre cuando la canalización toma la decisión equivocada sobre una predicción de ramificación
 - Coloca instrucciones en la canalización que debe ser descartada posteriormente
- Tratamiento de las ramificaciones:
 - Múltiples flujos
 - Tomar previamente el objetivo de la ramificaci
 - Búfer de bucle
 - Predicción de ramificación
 - Ramificación retrasada



Múltiples flujos

Una canalización simple sufre una penalización por una instrucción de bifurcación porque debe elegir una de las dos instrucciones a continuación y puede tomar la decisión equivocada.

Enfoque de fuerza bruta: replicar las partes iniciales de la canalización y permitir que la canalización obtenga ambas instrucciones, haciendo uso de dos flujos

Inconvenientes:

- Con múltiples tuberías hay demoras de contención para el acceso a los registros y a la memoria
- Las instrucciones adicionales de la bifurcación pueden ingresar a la canalización antes de que se resuelva la decisión original

Tomar previamente el objetivo de la ramificación

- Cuando se reconoce una rama condicional, el destino de la rama se recupera previamente, además de la instrucción que sigue a la rama
- El destino se guarda hasta que se ejecuta la instrucción de bifurcación.
- Si se toma la bifurcación, el objetivo ya ha sido pre-recuperado
- La IBM 360/91 utiliza este enfoque






Buffer de bucle

■ Pequeña memoria de velocidad muy alta, mantenida por la etapa de obtención de instrucciones de canalización. Contiene las n instrucciones más recientes recuperadas, en secuencia


Beneficios:

- Las instrucciones estarán disponibles sin el tiempo habitual de acceso a la memoria.
- Si se produce una derivación a un objetivo solo unas pocas ubicaciones antes de la dirección de la instrucción de derivación, el objetivo ya estará en el búfer

 Brance
- Esta estrategia es particularmente adecuada para tratar con bucles.
- En principio similar a un caché dedicado a las instrucciones.
 - Diferencias
 - El búfer de bucle solo retiene instrucciones en secuencia
 - Es mucho más pequeño en tamaño y por lo tanto más bajo en costo



Predicción de ramificación



- 1. Nunca se tomará
- 2. Siempre se tomará
- 3. Mediante opcode
- 1. Switch Toma/no tomar
- 2. Tabla histórica de rama:

- Estos enfoques son estáticos.
- No dependen del historial de ejecución hasta el momento de la instrucción de rama condicional
 - Estos enfoques son dinámicos.
- Dependen del historial de ejecución.






Figure 14.18 Branch Prediction Flow Chart

Figure 14.19 Branch Prediction State Diagram



Tratamiento de bifurcaciones

(a) Predict never taken strategy



(b) Branch history table strategy

Canalización en Intel 80486



Recuperar - Fetch

Objetivo: llenar los buffers de captación previa con datos nuevos tan pronto como el DI haya consumido los datos antiguos.

Funciona independientemente de las otras etapas para mantener los buffers de captación previa llenos



Etapa 1 de decoficación (DI)

Toda la información del opcode y modo de direccionamiento se decodifica

Se pasan 3 bytes de instrucción a la etapa D1 desde los buffers de captación previa El decodificador D1 puede dirigir la etapa D2 para capturar el resto de la instrucción



Etapa 2 de decoficación

Expande cada opcode en señales de control para la ALU

También controla el cálculo de los modos de direccionamiento más complejos.



Ejecución

La etapa incluye operaciones ALU, acceso a caché y actualización de registro



Escribir - Write back

Actualiza los registros y los indicadores de estado modificados durante la etapa de ejecución anterior.


Ejemplo de canalización de instrucción 80486

Fetch	D1	D2	EX	WB			MOV Reg1, Mem1
Contraction of the	Fetch	D1	D2	EX	WB		MOV Reg1, Reg2
		Fetch	D1	D2	EX	WB	MOV Mem2, Reg1

(a) No Data Load Delay in the Pipeline

Fetch	D1	D2	EX	WB		MOV Reg1, Mem1
	Fetch	D1		D2	EX	MOV Reg2, (Reg1)

(b) Pointer Load Delay



(c) Branch Instruction Timing

(a) Integer Unit in 32-bit Mode

Туре	Number	Length (bits)	Purpose
General	8	32	General-purpose user registers
Segment	6	16	Contain segment selectors
EFLAGS	1	32	Status and control bits
Instruction Pointer	1	32	Instruction pointer

(b) Integer Unit in 64-bit Mode

Туре	Number	Length (bits)	Purpose
General	16	32	General-purpose user registers
Segment	6	16	Contain segment selectors
RFLAGS	1	64	Status and control bits
Instruction Pointer	1	64	Instruction pointer

(c) Floating-Point Unit

Туре	Number	Length (bits)	Purpose
Numeric	8	80	Hold floating-point numbers
Control	1	16	Control bits
Status	1	16	Status bits
Tag Word	1	16	Specifies contents of numeric registers
Instruction Pointer	1	48	Points to instruction interrupted by exception
Data Pointer	1	48	Points to operand interrupted by exception

Registros del procesador X86


8 General: se pueden usar para todos los tipos de instrucciones x86

6 de Segmento: contiene selectores de segmento, que se indexan en tablas de segmentos

1 Bandera: EFLAGS contiene códigos de condición y varios bits de modo.

Puntero de instrucción: contiene la dirección de la instrucción actual.

Otros para punto flotante



X ID = Identification flag

X VIP = Virtual interrupt pending

X VIF = Virtual interrupt flag

X AC = Alignment check

X VM = Virtual 8086 mode

XRF = Resume flag

X NT = Nested task flag

X IOPL = I/O privilege level

S OF = Overflow flag

S Indicates a Status Flag C Indicates a Control Flag X Indicates a System Flag Shaded bits are reserved C DF = Direction flag

X IF = Interrupt enable flag

X TF = Trap flag

S SF = Sign flag

SZF = Zero flag

S AF = Auxiliary carry flag

S PF = Parity flag

S CF = Carry flag


Registro EFLAGS x86

Indica el estado del procesador y ayuda a controlar su funcionamiento.

Incluye los seis códigos de condición (acarreo, paridad, auxiliar, cero, signo, desbordamiento), que informan los resultados de una operación de entero.

Además, hay bits en el registro que pueden denominarse bits de control:

Los 4 registros de control x86.



shaded area indicates reserved bits

OSXSAVE	=	XSAVE enable bit	VME	=	Virtual 8086 Mode Extensions
PCIDE	=	Enables process-context identifiers		=	Page-level Cache Disable
FSGSBASE	=	Enables segment base instructions	PWT	=	Page-level Writes Transparent
SMXE	=	Enable Safer mode extensions	PG	=	Paging
VMXE	=	Enable virtual machine extensions	CD	=	Cache Disable
OSXMMEXCPT	+3	Support unmasked SIMD FP exceptions	NW	=	Not Write Through
OSFXSR	=	Support FXSAVE, FXSTOR	AM	=	Alignment Mask
PCE	=	Performance Counter Enable	WP	=8	Write Protect
PGE	=	Page Global Enable	NE	=	Numeric Error
MCE	=	Machine Check Enable	ET	=	Extension Type
PAE	=	Physical Address Extension	TS	=	Task Switched
PSE	=	Page Size Extensions	EM	=	Emulation
DE	=	Debug Extensions	MP	=	Monitor Coprocessor
TSD	=	Time Stamp Disable	PE	=	Protection Enable
PVI	=	Protected Mode Virtual Interrupt		1	

Procesamiento de interrupciones

Interrupciones y excepciones

- Interrupciones
 - Generado por una señal del hardware y puede ocurrir en momentos aleatorios durante la ejecución de un programa
 - Enmascarable
 - No enmascarable
- Excepciones
 - Generado a partir de software y es provocado por la ejecución de una instrucción.
 - Procesador detectado
 - Programado
- Tabla de vectores de interrupción
 - A cada tipo de interrupción se le asigna un número.
 - El número se usa para indexar en la tabla de vectores de interrupción

Vector Number	Description						
0	Divide error; division overflow or division by zero						
4	Debug exception; includes various faults and traps related to debugging						
2	NMI pin interrupt; signal on NMI pin						
3	Breakpoint; caused by INT 3 instruction, which is a 1-byte instruction useful for debugging						
4	INTO-detected overflow; occurs when the processor executes INTO with the OF flag set						
5	BOUND range exceeded; the BOUND instruction compares a register with boundaries stored in memory and generates an interrupt if the contents of the register is out of bounds.						
6	Undefined opcode						
7	Device not available; attempt to use ESC or WAIT instruction fails due to lack of external device						
8	Double fault; two interrupts occur during the same instruction and cannot be handled serially						
9	Reserved						
10	Invalid task state segment; segment describing a requested task is not initialized or not valid						
11	Segment not present; required segment not present						
12	Stack fault; limit of stack segment exceeded or stack segment not present						
13	General protection; protection violation that does not cause another exception (e.g., writing to a read-only segment)						
14	Page fault						
15	Reserved						
16	Floating-point error; generated by a floating-point arithmetic instruction						
17	Alignment check; access to a word stored at an odd byte address or a doubleword stored at an address not a multiple of 4						
18	Machine check; model specific						
19-31	Reserved						
32-255	User interrupt vectors; provided when INTR signal is activated						

Tabla de

vectores de

interrupción

y excepción

x86


Sin sombrear: excepciones Sombreado: interrumpciones

El procesador ARM

ARM es un sistema RISC con los siguientes atributos:

- Arreglo moderado de registros uniformes.
- Un modelo de carga / almacenamiento de procesamiento de datos en el que las operaciones solo se realizan en operandos en registros
- Una instrucción de longitud fija uniforme de 32 bits para el conjunto estándar y 16 bits para un conjunto pequeño de instrucciones
- Unidad lógica aritmética separada (ALU) y unidades de desplazamiento
- Un pequeño número de modos de direccionamiento con todas las direcciones de carga / almacenamiento determinadas a partir de registros y campos de instrucción
- Los modos de direccionamiento de incremento automático y decremento automático se utilizan para mejorar el funcionamiento de los bucles de programa
- La ejecución condicional de las instrucciones minimiza la necesidad de instrucciones de derivación condicionales, lo que mejora la eficiencia de la canalización, ya que se reduce el desalojo de la canalización.

Organización ARM simplificada



Modos de procesador

La arquitectura ARM soporta siete modos de ejecución

La mayoría de las aplicación se ejecutan en modo usuario

 procesador en modo de usuario: El programa en ejecución no puede acceder a los recursos del sistema protegidos ni a cambiar de modo, excepto provocar una excépción 24-06-2019

Los demás seis se conocen como modos privilegiados

 Estos modos se utilizan para ejecutar el software del sistema.

Ventajas de definir modos privilegiados diferentes

- •El sistema operativo puede adaptar el uso del software del sistema a una variedad de circunstancias
- Ciertos registros están dedicados para su uso por cada uno de los modos privilegiados: cambios más rápidos en el contexto

Modos de excepción

Tiene acceso completo a los recursos del sistema y puede cambiar los modos libremente

Se ingresa cuando ocurren excepciones específicas

Exception modes:

- Modo supervisor (SO)
- Modo abortar (fallas Mem)
- Modo indefinido (opcode desc)
- Modo de interrupción rápida (prioritaria, no interrumpible)
- Modo de interrupción (interrumpible por el anterior)

System mode:

- No se ingresa por ninguna excepción y utiliza los mismos registros disponibles en modo Usuario
- Se utiliza para ejecutar ciertas tareas privilegiadas del sistema operativo
- Puede ser interrumpido por cualquiera de las cinco categorías de excepción

Hall to the			IVI odes	7.00					
	Privileged modes								
	Exception modes								
User	System	Supervisor	Abort	Undefined	Interrupt	Fast Interrupt			
R0	R0	R0	R0	R0	R0	R0			
R1	R1	R1	R1	R1	R1	R1			
R2	R2	R2	R2	R2	R2	R2			
R3	R3	R3	R3	R3	R3	R3			
R4	R4	R4	R4	R4	R4	R4			
R5	R5	R5	R5	R5	R5	R5			
R6	R6	R6	R6	R6	R6	R6			
R7	R7	R7	R7	R7	R7	R7			
R8	R8	R8	R8	R8	R8	R8_fiq			
R9	R9	R9	R9	R9	R9	R9_fiq			
R10	R10	R10	R10	R10	R10	R10_fiq			
R11	R11	R11	R11	R11	R11	R11_fiq			
R12	R12	R12	R12	R12	R12	R12_fiq			
R13 (SP)	R13 (SP)	R13_svc	R13_abt	R13_und	R13_irq	R13_fiq			
R14 (LR)	R14 (LR)	R14_svc	R14_abt	R14_und	R14_irq	R14_fiq			
R15 (PC)	R15 (PC)	R15 (PC)	R15 (PC)	R15 (PC)	R15 (PC)	R15 (PC)			

CPSR

SPSR abt

CPSR

SPSR und

CPSR

SPSR irq

CPSR

SPSR fiq

CPSR

© 2016 Pearson Education, Inc..

CPSR

CPSR


SPSR svc

M odes

registros visibles por el usuario para ARM

SP = puntero de pila CPSR = registro de estado del programa actual LR = registro de enlace SPSR = registro de estado del programa guardado PC = contador de programa





SP = puntero de pila CPSR = registro de estado del programa actual LR = registro de enlace SPSR = registro de estado del programa guardado PC = contador de programa

Exception type	M ode	Normal entry address	Description
Reset	Supervisor	0x00000000	Occurs when the system is initialized.
Data abort			Occurs when an invalid memory address has been accessed, such as if there is no physical memory for an address or the correct access permission is lacking.
FIQ (fast interrupt)	FIQ	0x0000001C	Occurs when an external device asserts the FIQ pin on the processor. An interrupt cannot be interrupted except by an FIQ. FIQ is designed to support a data transfer or channel process, and has sufficient private registers to remove the need for register saving in such applications, therefore minimizing the overhead of context switching. A fast interrupt cannot be interrupted.
IRQ (interrupt)	IRQ	0x00000018	Occurs when an external device asserts the IRQ pin on the processor. An interrupt cannot be interrupted except by an FIQ.
Prefetch abort	Abort	0x0000000C	Occurs when an attempt to fetch an instruction results in a memory fault. The exception is raised when the instruction enters the execute stage of the pipeline.
Undefined instructions	Undefined	0x00000004	Occurs when an instruction not in the instruction set reaches the execute stage of the pipeline.
Software interrupt	Supervisor	0x00000008	Generally used to allow user mode programs to call the OS. The user program executes a SWI instruction with an argument that identifies the function the user wishes to perform.

Vector de interrupciones ARM

⁺ Resumen

Capítulo 4

- Organización del procesador
- Organización de registro
 - Registros visibles por el usuario
 - Registros de control y estado.
- Ciclo de instrucción
 - Ciclo indirecto
 - Flujo de datos
- Familia de procesadores x86.
 - Organización de registro
 - Procesamiento de interrupciones

Estructura y función del procesador

- Tubería de instrucciones
 - Estrategia de canalización
 - Rendimiento de la tubería
 - Peligros de la tubería
 - Tratar con las ramas
 - Tubería Intel 80486
- El procesador ARM
 - Organización del procesador
 - Modos de procesador
 - Organización de registro
 - Procesamiento de interrupciones