طراحی پردازنده تک سیکل (Single Cycle)

هدف:

در این آزمایش، به طراحی و مدلسازی یک پردازنده تک سیکل با زبان Verilog میپردازیم. نام این پردازنده FUM-MIPS می باشد.

FUM-MIPS یک پردازنده ۱۶ بیتی بوده که در این پردازنده بانک ثبات شیامل ۸ ثبات ۱۶ بیتی می باشید. معماری مجموعه دستورات (ISA) این پردازنده شبیه به ISA پردازنده MIPS می باشید ولی تفاوتهایی نسبت به آن دارد. طول دستورات در این پردازنده ۱۶ بیتی شمارنده برنامه (PC) به جای اینکه با ۴ جمع شود باید با ۲ جمع شود. PC یک ثبات ۱۶ بیتی می باشد. در این پردازنده سه نوع ماشین کد وجود دارد که عبارتند از: I-Type هی ا-Type و I-Type.

معرفي FUM-MIPS:

۱- دستورات R-Type: دستورات R-Type مانند دستورات R-Type در MIPS در MIPS و یک مقصد دارند. ماشین R-Type و یک مقصد دارند. ماشین کد دستورات R-Type به شکل زیر میباشد. چهار بیت اول (بیتهای ۱۲ الی ۱۵) opcode را مشخص می کند که opcode برای دستورات R-Type صفر ("۰۰۰۰")میباشد. سه بیت بعد (بیتهای ۹ الی ۱۱) شماره ثبات برای مبدأ اول را مشخص می کند. سه بیت بعد (بیتهای ۶ الی ۵) شماره ثبات بوای مبدأ دوم را مشخص می کند. سه بیت بعد (بیتهای ۳ الی ۵) شماره ثبات مقصد را مشخص می کند. مقادیر الی ۵) شماره ثبات مقصد را مشخص می کند و ۳ بیت آخر (بیتهای صفر الی ۲) نوع عملیات را مشخص می کند. مقادیر با بای دستورات star و ۱۹ بیت آخر (بیتهای میکند و ۲ بیت آخر (بیتهای که آمده است.

10-17	11-9	۸-۶	۵-۳	Y-+
۴-bits	۳-bit	۳-bit	۳-bit	۳-bit
opcode	source \	source ۲	destination	function

شكل ۱- قالب دستورات R-Type

function	operation
•••	add
•••	sub
• 1 •	And
•11	Or
1	Xor
1 • 1	Nor
11.	Slt

جدول ۱- مقادیر opcode و function برای دستورات R-Type

١

[\] Instruction Set Architecture

[†] Program Counter

assembly: add reg1, reg7, reg7

semantics: $GPR[reg \] \leftarrow GPR[reg \] + GPR[reg \]$

 $PC \leftarrow PC + Y$

۲- د ستورات ۱-Type: د ستورات ۱-Type مانند د ستورات ۱-Type در MIPS می با شد با این تفاوت که مقدار ۱-Type را مصحص می باشد. کد ماشین دستورات ۱-Type در شکل ۲ آورده شده است. چهار بیت اول (بیتهای ۱۲ الی ۱۵ الی ۱۵ مشخص می کند. سه بیت بعد (بیتهای ۶ الی ۱۸) شماره ثبات را مشخص می کند. سه بیت بعد (بیتهای ۶ الی ۱۸) شماره ثبات دوم را مشخص می کند. ۶ بیت آخر (بیتهای صفر الی ۵) مقدار immediate را مشخص می کند. برای دستورات ثبات دوم را مشخص می کند. ۶ بیت آخر (بیتهای ۱۲ الی ۱۵ مقدار ۱۲ الی ۱۵ مقدار ۱۵ مشخص می کند. سه بیت بعد (بیتهای ۱۹ الی ۱۱ الی ۱۵ مقدار ۱۱ مشخص می کند. سه بیت بعد (بیتهای ۱۹ الی ۱۱ شماره ثبات مقصد را مشخص می کند. ۶ بیت آخر (بیتهای صفر الی ۵) مقدار ۱۵ مشخص می کند. این مقدار ۶ بیتی برای د ستورات subi و immediate و برای د ستورات انجام می شود و برای د ستورات ناجام می شود. مقادیر ۱۶ و به متورات ۱۰ مشخص می کند. این مقدار ۱۶ بیتی تبدیل شده و بعد با محتوای ثبات عملیات انجام می شود. مقادیر ۱۲ و مرای د ستورات ۱۵ مند، در جدول ۲ آمده است.

۵-۰	۸-۶	11-9	12-17
9-bit	۳-bit	۳-bit	۴-bits
Immediate	register۲	register\	opcode

شكل ٢- قالب دستورات I-Type

opcode	Operation
•••1	addi
	andi
11	ori
. ۱	subi

جدول ۲- مقادیر opcode برای دستورات andi ،subi ،addi و ori

assembly: addi Reg \, Reg Y, Imm

semantics: GPR[Reg\] ← GPR[Reg\] +sign-extend(Imm)

PC ← PC +Y

assembly: andi Reg \, Reg Y, Imm

semantics: GPR[Reg\] ← GPR[Reg\] +zero-extend(Imm)

PC ← PC +Y

برای این پردازنده دستورات (Ihw) load (Ihw) و store جزء قالب I-Type حساب می شوند. دستورات Ihw و shw به ترتیب یک داده ۱۶ بیتی را در حافظه می نویسد. در این پردازنده مانند MIPS از آدرس دهی

۱۲ متورات الله ۱۵ متوای ثبات + offset) برای محاسبه آدرس استفاده می شود. برای دستورات lhw چهار بیت اول (بیتهای ۱۲ می displacement الی ۱۵ مورد) و مرتوای می کند. سه بیت بعد (بیتهای ۹ الی ۱۱) شماره ثبات پایه را مشخص می کند. سه بیت بعد (بیتهای ۶ الی ۱۵ مقدار offset را مشخص می کند که باید sign ۶ الی ۱۸ شماره ثبات مقصد را مشخص می کند. ۶ بیت آخر (بیتهای صفر الی ۵) مقدار shw چهار بیت اول (بیتهای ۱۲ الی ۱۵ الی ۱۵ مورد و بعد با ثبات پایه جمع شود و آدرس را تولید کند. برای دستورات shw چهار بیت اول (بیتهای ۱۲ الی ۱۵ الی ۱۵ مورد و بعد با ثبات پایه جمع شود و آدرس را تولید کند. برای شماره ثبات پایه را مشخص می کند. سه بیت بعد (بیتهای ۱۹ الی ۱۱ شماره ثبات پایه را مشخص می کند. که باید sign ۱۸ شماره ثبات مبدأ را مشخص می کند. ۶ بیت آخر (بیتهای صفر الی ۵) مقدار علامت دار می می می کند که باید opcode می شود و آدرس را تولید کند. مقدار علامت دار می می می می اشد. مقادیر opcode برای دستورات sign با shw و در جدول ۳ آمده است.

opcode	Operation
•111	Lhw
1	Shw

جدول ۳- مقادیر opcode برای دستورات lhw و shw

assembly: Ihw reg \,Imm(Reg \,)

semantics: EA ← GPR[Reg[↑]] +sign-extend(imm) GPR[Reg[↑]] ← Memory[EA]

 $PC \leftarrow PC + Y$

assembly: shw reg \, Imm(Reg Y)

semantics: EA \leftarrow GPR[RegY] +sign-extend(imm)

Memory[EA] ← GPR[Reg \]

PC ← PC +Y

برای این پردازنده دستورات پرش (Branch) جزء قالب I-Type حساب می شوند. دستورات پرش محتوای دو ثبات را با یکدیگر مقایسه می کنند و بر اساس نوع مقایسه، اگر نتیجه درست باشد پرش انجام می شود و در غیر اینصورت انجام نمی شود. آدرس پرش به اینصورت محاسبه می شود که مقدار ۶ بیتی sign extend می شود سپس در دو ضرب می گردد و بعد با ۲+۲۲ جمع می شود. نتیجه این جمع آدرس محل پرش را مشخص می کند:

(PC+Y+(sign extend (imm)*Y))

جدول ۴ انواع دستورات پرش و opcode آنها را نشان می دهد.

opcode	instruction	Operation
11	beq	Branch if equal
1.1.	bne	Branch if not equal
1.11	blt	Branch if less than
11	bgt	Branch if greater than

جدول ۴- مقادیر opcode برای دستورات پرش

assembly: beq reg \, reg \, imm

[&]quot; signed

۳- دستورات J-Type در شکل ۳ آورده شده است. در J-Type میباشد. ماشین کد دستورات J-Type در شکل ۳ آورده شده است. در این د ستور ۱۲ بیت پایین د ستور (بیتهای صفر الی ۱۱) در ۲ ضرب می شود (تبدیل به یک مقدار ۱۳ بیتی می شود) و سپس سه بیت بالای PC به ابتدای آن اضافه می شود تا یک مقدار ۱۶ بیتی ایجاد گردد و سپس در PC نوشته می شود. Opcode دستور jmp برابر "۱۱۱۱" میباشد.


assembly: jmp label

semantics: PC \leftarrow PC[\0:\\T] && (instr[\\:\:]) && "\\"


12-17	11-+
۴-bits	۱۲-bit
Opcode (1111)	jump address

شكل ٣- قالب دستورات J-Type


- 1- Register file بلوک دیاگرام این ماژول را نشان می دهد. ورودیهای Register file بلوک دیاگرام این ماژول را نشان می دهد. ورودیهای write register به عبوان سیگنال فعالساز (enable) برای بانک ثبات عمل می کند. این بانک ثبات یک ورودی کلاک هم دارد regwrite به عنوان سیگنال فعالساز (enable) برای بانک ثبات عمل می کند. این بانک ثبات یک ورودی کلاک هم دارد که با لبه بالارونده کلاک عمل می کند. هر گاه سیگنال regwrite در لبه بالارونده کلاک یک باشد عمل نوشتن در ثبات که با لبه بالارونده کلاک عمل می کند. هر گاه سیگنال write data باید یک ورودی ۱۶ بیتی باشد که دادهای را که باید در ثبات نوشته شود مشخص انجام می شود. ورودی های ۱۶ بیتی باشد که دادهای را که باید در ثبات نوشته شود مشخص می کند. خروجیهای ۱۶ بیتی هستند که مقادیر ثباتهای read data۱ را شامل می شوند.
- ۲- ALU result بیتی و خروجی ALU بیتی و خروجی ALU نیز باید ALU بیتی و خروجی ALU تیز باید این ماژول را نشان می دهد. دو ورودی ALU مشخص می کند که ALU چه عملی انجام دهد. خروجی یک بیتی ALU مشخص می کند که ALU چه عملی انجام دهد. خروجی یک بیتی zero اگر یک باشد نشان می دهد که مقدار ALU result صفر می باشد. ALU شما باید بجز خروجی zero باید شامل دو خروجی تک بیتی (less than) و gt (greater than) نیز باشد. اگر اطata بزرگتر باشد خروجی bt باید یک شود.
 یک شود و اگر اطata از کا data کوچکتر باشد خروجی اا باید یک شود.
- ۳- حافظه داده: شکل ۶ بلوک دیاگرام این ماژول را نشان می دهد. ورودی address و write data و خروجی write data مقادیر ۱۶ بیتی میباشند. دو سیگنال ورودی کنترل MemWrite و MemWrite یک بیتی میباشند که اگر یک باشند به ترتیب عمل خواندن از حافظه و نوشتن در حافظه انجام میشود.



شکل ۴- بانک ثبات




شکل ۵– ALU



شكل ۶- حافظه داده

۴- حافظه برنامه: شکل ۷ بلوک دیاگرام این ماژول را نشان می دهد. ورودی address و خروجی instruction مقادیر ۱۶ بیتی دارد .
 بیتی می باشند. برای این پروژه فرض کنید که حافظه حداکثر ۲۵۶ خانه ۱۶ بیتی دارد .




شكل ٧- حافظه برنامه

دانشجویان باید پردازنده تکسیکل را در دو مرحله پیادهسازی کنند.

مرحله اول: در مرحله اول انجام آزمایش دانشجویان باید با استفاده از ماژولهای قسمت اول و اضافه کردن واحد کنترل، PC ماژولهای مورد نیاز، طراحی کل پردازنده را نهایی کنند (پردازنده ای مشابه شکل هشت) تا بتوانند دستورات ذکر شده را اجرا کنند. دانشجویان باید در یک محیط شبیه سازی نشان دهند که پردازنده طراحی شده به درستی تمام دستورات را اجرا می کند.

مرحله دوم: در این مرحله دانشجویان باید برنامهای بنویسند که بتواند در یک آرایه با ۹ عنصر که شامل دادههای ۱۶ بیتی میباشد، بزرگترین و کوچکترین و مدیان اعداد را بدست آورد. نمایش صحت درستی اجرای برنامه بر روی یک محیط شبیهسازی (مانند (Modelsim) باید نمایش داده شود.



شکل ۸- نمای کلی پردازنده