

## طراحی پردازنده تک سیکل (Single Cycle)

هدف:

در این آزمایش، به طراحی و مدل سازی یک پردازنده تک سیکل با زبان Verilog می پردازیم. نام این پردازنده FUM-MIPS می باشد.

FUM-MIPS یک پردازنده ۱۶ بیتی بوده که در این پردازنده بانک ثبات شامل ۸ ثبات ۱۶ بیتی می باشد. معماری مجموعه دستورات<sup>۱</sup> (ISA) این پردازنده شبیه به ISA پردازنده MIPS می باشد ولی تفاوت هایی نسبت به آن دارد. طول دستورات در این پردازنده ۱۶ بیت می باشد. یعنی شمارنده برنامه<sup>۲</sup> (PC) به جای اینکه با ۴ جمع شود باید با ۲ جمع شود. PC یک ثبات ۱۶ بیتی می باشد. در این پردازنده سه نوع ماشین کد وجود دارد که عبارتند از: R-Type، I-Type و J-Type.

معرفی FUM-MIPS:

۱- دستورات R-Type: دستورات R-Type مانند دستورات R-Type در MIPS می باشد. دو source و یک مقصد دارند. ماشین کد دستورات R-Type به شکل زیر می باشد. چهار بیت اول (بیت های ۱۲ الی ۱۵) opcode را مشخص می کند که opcode برای دستورات R-Type صفر ("۰۰۰۰") می باشد. سه بیت بعد (بیت های ۹ الی ۱۱) شماره ثبات برای مبدأ اول را مشخص می کند. سه بیت بعد (بیت های ۶ الی ۸) شماره ثبات برای مبدأ دوم را مشخص می کند. سه بیت بعد (بیت های ۳ الی ۵) شماره ثبات مقصد را مشخص می کند و ۳ بیت آخر (بیت های صفر الی ۲) نوع عملیات را مشخص می کند. مقادیر function برای دستورات add, sub, and, or, xor, nor و slt در جدول یک آمده است.

۱۵-۱۲	۱۱-۹	۸-۶	۵-۳	۲-۰
۴-bits..	۳-bit	۳-bit	۳-bit	۳-bit
opcode	source ۱	source ۲	destination	function

شکل ۱- قالب دستورات R-Type

function	operation
۰۰۰	add
۰۰۱	sub
۰۱۰	And
۰۱۱	Or
۱۰۰	Xor
۱۰۱	Nor
۱۱۰	Slt

جدول ۱- مقادیر opcode و function برای دستورات R-Type

<sup>۱</sup> Instruction Set Architecture

<sup>۲</sup> Program Counter

assembly: add reg<sub>۱</sub>, reg<sub>۲</sub>, reg<sub>۳</sub>  
 semantics:  $GPR[reg_1] \leftarrow GPR[reg_2] + GPR[reg_3]$   
 $PC \leftarrow PC + 2$

۲- د ستورات I-Type: د ستورات I-Type مانند د ستورات I-Type در MIPS می‌باشد با این تفاوت که مقدار ۶ immediate بیتی می‌باشد. کد ماشین دستورات I-Type در شکل ۲ آورده شده است. چهار بیت اول (بیت‌های ۱۲ الی ۱۵) opcode را مشخص می‌کند. سه بیت بعد (بیت‌های ۹ الی ۱۱) شماره ثبات را مشخص می‌کند. سه بیت بعد (بیت‌های ۶ الی ۸) شماره ثبات دوم را مشخص می‌کند. ۶ بیت آخر (بیت‌های صفر الی ۵) مقدار immediate را مشخص می‌کند. برای دستورات addi, subi, ori و andi چهار بیت اول (بیت‌های ۱۲ الی ۱۵) opcode را مشخص می‌کند. سه بیت بعد (بیت‌های ۹ الی ۱۱) شماره ثبات مبدأ را مشخص می‌کند. سه بیت بعد (بیت‌های ۶ الی ۸) شماره ثبات مقصد را مشخص می‌کند. ۶ بیت آخر (بیت‌های صفر الی ۵) مقدار immediate را مشخص می‌کند. این مقدار ۶ بیتی برای دستورات addi و subi توسعه علامت (sign extend) می‌شود و برای دستورات ori و andi عمل توسعه با صفر (zero extend) صورت می‌گیرد و به یک مقدار ۱۶ بیتی تبدیل شده و بعد با محتوای ثبات عملیات انجام می‌شود. مقادیر opcode برای دستورات addi, subi, ori و andi در جدول ۲ آمده است.

۱۵-۱۲	۱۱-۹	۸-۶	۵-۰
۴-bits	۳-bit	۳-bit	۶-bit
opcode	register <sub>۱</sub>	register <sub>۲</sub>	Immediate

شکل ۲- قالب دستورات I-Type

opcode	Operation
۰۰۰۱	addi
۰۰۱۰	andi
۰۰۱۱	ori
۰۱۰۰	subi

جدول ۲- مقادیر opcode برای دستورات addi, subi, ori و andi

assembly: addi Reg<sub>۱</sub>, Reg<sub>۲</sub>, Imm  
 semantics:  $GPR[Reg_1] \leftarrow GPR[Reg_2] + \text{sign-extend}(Imm)$   
 $PC \leftarrow PC + 2$

assembly: andi Reg<sub>۱</sub>, Reg<sub>۲</sub>, Imm  
 semantics:  $GPR[Reg_1] \leftarrow GPR[Reg_2] + \text{zero-extend}(Imm)$   
 $PC \leftarrow PC + 2$

برای این پردازنده دستورات load (lhw) و store (shw) جزء قالب I-Type حساب می‌شوند. دستورات lhw و shw به ترتیب یک داده ۱۶ بیتی را از حافظه می‌خواند و یک داده ۱۶ بیتی را در حافظه می‌نویسد. در این پردازنده مانند MIPS از آدرس‌دهی

displacement (محتوای ثبات + offset) برای محاسبه آدرس استفاده می‌شود. برای دستورات lhw چهار بیت اول (بیت‌های ۱۲ الی ۱۵) opcode را مشخص می‌کند. سه بیت بعد (بیت‌های ۹ الی ۱۱) شماره ثبات پایه را مشخص می‌کند. سه بیت بعد (بیت‌های ۶ الی ۸) شماره ثبات مقصد را مشخص می‌کند. ۶ بیت آخر (بیت‌های صفر الی ۵) مقدار offset را مشخص می‌کند که باید sign extend شود و بعد با ثبات پایه جمع شود و آدرس را تولید کند. برای دستورات shw چهار بیت اول (بیت‌های ۱۲ الی ۱۵) opcode را مشخص می‌کند. سه بیت بعد (بیت‌های ۹ الی ۱۱) شماره ثبات پایه را مشخص می‌کند. سه بیت بعد (بیت‌های ۶ الی ۸) شماره ثبات مبدأ را مشخص می‌کند. ۶ بیت آخر (بیت‌های صفر الی ۵) مقدار offset را مشخص می‌کند که باید sign extend شود و بعد با ثبات پایه جمع شود و آدرس را تولید کند. مقدار offset یک مقدار علامت دار<sup>۳</sup> می‌باشد. مقادیر opcode برای دستورات lhw و shw، در جدول ۳ آمده است.

opcode	Operation
۰۱۱۱	Lhw
۱۰۰۰	Shw

جدول ۳- مقادیر opcode برای دستورات lhw و shw

assembly: lhw reg۱, Imm(Reg۲)  
 semantics:  $EA \leftarrow GPR[Reg۲] + \text{sign-extend}(imm)$   
 $GPR[Reg۱] \leftarrow Memory[EA]$   
 $PC \leftarrow PC + ۲$

assembly: shw reg۱, Imm(Reg۲)  
 semantics:  $EA \leftarrow GPR[Reg۲] + \text{sign-extend}(imm)$   
 $Memory[EA] \leftarrow GPR[Reg۱]$   
 $PC \leftarrow PC + ۲$

برای این پردازنده دستورات پرش (Branch) جزء قالب I-Type حساب می‌شوند. دستورات پرش محتوای دو ثبات را با یکدیگر مقایسه می‌کنند و بر اساس نوع مقایسه، اگر نتیجه درست باشد پرش انجام می‌شود و در غیر اینصورت انجام نمی‌شود. آدرس پرش به اینصورت محاسبه می‌شود که مقدار ۶ بیتی immediate به مقدار ۱۶ بیتی sign extend می‌شود سپس در دو ضرب می‌گردد و بعد با  $PC+۲$  جمع می‌شود. نتیجه این جمع آدرس محل پرش را مشخص می‌کند:

$$(PC+۲+(\text{sign extend}(imm)*۲))$$

جدول ۴ انواع دستورات پرش و opcode آنها را نشان می‌دهد.

opcode	instruction	Operation
۱۰۰۱	beq	Branch if equal
۱۰۱۰	bne	Branch if not equal
۱۰۱۱	blt	Branch if less than
۱۱۰۰	bgt	Branch if greater than

جدول ۴- مقادیر opcode برای دستورات پرش

assembly: beq reg۱, reg۲, imm

<sup>۳</sup> signed

```

semantics: if GPR[reg1] == GPR[reg2] then
    PC ← PC + 2 + (sign-extend(imm)*2)
else
    PC ← PC + 2

```

۳- دستورات J-Type: دستور jmp از نوع J-Type می‌باشد. ماشین کد دستورات J-Type در شکل ۳ آورده شده است. در این دستور ۱۲ بیت پایین دستور (بیت‌های صفر الی ۱۱) در ۲ ضرب می‌شود (تبدیل به یک مقدار ۱۳ بیتی می‌شود) و سپس سه بیت بالای PC به ابتدای آن اضافه می‌شود تا یک مقدار ۱۶ بیتی ایجاد گردد و سپس در PC نوشته می‌شود. Opcode دستور jmp برابر "۱۱۱۱" می‌باشد.

```

assembly: jmp label
semantics: PC ← PC[15:13] && (instr[11:0]) && "."

```


۱۵-۱۲	۱۱-۰
۴-bits	۱۲-bit
Opcode (۱۱۱۱)	jump address

شکل ۳- قالب دستورات J-Type


۱- Register file: شکل ۴ بلوک دیاگرام این ماژول را نشان می‌دهد. ورودی‌های read register<sub>۱</sub>، read register<sub>۲</sub> و write register سه بیتی می‌باشند که آدرس‌های ثبات‌های خوانده شده و نوشته شده را مشخص می‌کنند. ورودی regwrite به عنوان سیگنال فعالساز (enable) برای بانک ثبات عمل می‌کند. این بانک ثبات یک ورودی کلاک هم دارد که با لبه بالارونده کلاک عمل می‌کند. هرگاه سیگنال regwrite در لبه بالارونده کلاک یک باشد عمل نوشتن در ثبات انجام می‌شود. ورودی write data باید یک ورودی ۱۶ بیتی باشد که داده‌ای را که باید در ثبات نوشته شود مشخص می‌کند. خروجی‌های read data<sub>۱</sub> و read data<sub>۲</sub> خروجی‌های ۱۶ بیتی هستند که مقادیر ثبات‌های read register<sub>۱</sub> و read register<sub>۲</sub> را شامل می‌شوند.

۲- ALU: شکل ۵ بلوک دیاگرام این ماژول را نشان می‌دهد. دو ورودی ALU باید ۱۶ بیتی و خروجی ALU result نیز باید ۱۶ بیتی باشند. ورودی چهاربیتی ALU operation مشخص می‌کند که ALU چه عملی انجام دهد. خروجی یک بیتی zero اگر یک باشد نشان می‌دهد که مقدار ALU result صفر می‌باشد. ALU شما باید بجز خروجی zero باید شامل دو خروجی تک بیتی lt (less than) و gt (greater than) نیز باشد. اگر data<sub>۱</sub> از data<sub>۲</sub> بزرگتر باشد خروجی gt باید یک شود و اگر data<sub>۱</sub> از data<sub>۲</sub> کوچکتر باشد خروجی lt باید یک شود.


۳- حافظه داده: شکل ۶ بلوک دیاگرام این ماژول را نشان می‌دهد. ورودی address و write data و خروجی read data مقادیر ۱۶ بیتی می‌باشند. دو سیگنال ورودی کنترل MemRead و MemWrite یک بیتی می‌باشند که اگر یک باشند به ترتیب عمل خواندن از حافظه و نوشتن در حافظه انجام می‌شود.



شكل ٤- بانك ثبات




شكل ٥- ALU



شكل ٦- حافظه داده

۴- حافظه برنامه: شکل ۷ بلوک دیاگرام این ماژول را نشان می دهد. ورودی address و خروجی instruction مقادیر ۱۶ بیتی می باشند. برای این پروژه فرض کنید که حافظه حداکثر ۲۵۶ خانه ۱۶ بیتی دارد .



شکل ۷- حافظه برنامه

دانشجویان باید پردازنده تک سیکل را در دو مرحله پیاده سازی کنند.

**مرحله اول:** در مرحله اول انجام آزمایش دانشجویان باید با استفاده از ماژول های قسمت اول و اضافه کردن واحد کنترل، PC و ماژول های مورد نیاز، طراحی کل پردازنده را نهایی کنند (پردازنده ای مشابه شکل هشت) تا بتوانند دستورات ذکر شده را اجرا کنند. دانشجویان باید در یک محیط شبیه سازی نشان دهند که پردازنده طراحی شده به درستی تمام دستورات را اجرا می کند.

**مرحله دوم:** در این مرحله دانشجویان باید برنامه ای بنویسند که بتواند در یک آرایه با ۹ عنصر که شامل داده های ۱۶ بیتی می باشد، بزرگترین و کوچکترین و مدیان اعداد را بدست آورد. نمایش صحت درستی اجرای برنامه بر روی یک محیط شبیه سازی (مانند Modelsim) باید نمایش داده شود.

