

CEEL - ISSN 2596-2221

Universidade Federal de Uberlândia 25 a 29 de novembro de 2019



FUNDAMENTOS FÍSICO-QUÍMICOS E MATEMÁTICOS DE UM MEMRISTOR

Nome Autor Apresentador^{*1}, Nome do Segundo Autor^{†1}, Nome do Terceiro Autor ^{‡1} e Nome do Autor Orientador^{§2}

¹FEELT - Universidade Federal de Uberlândia ²FEELT - Professor Adjunto - Universidade Federal de Uberlândia

Resumo - Um estudo sobre o comportamento do quarto elemento de circuito fundamental idealizado por Leon Chua em 1971 e implementado primeiramente pela equipe da HP Labs liderada por R. Stanley Williams em 2008 é apresentado. Chamado de memristor, o novo elemento de circuito passivo de duplo terminal relaciona as variáveis de carga $q(t) = \int_{-\infty}^t i(\tau) \, d\tau$ e fluxo $\varphi(t) = \int_{-\infty}^t v(\tau) \, d\tau$ e comporta-se como um resistor não-linear com memória. Sua propriedade peculiar advém da capacidade do material de manter seu último estado, e permite aplicações em diversos contextos, como em memórias ReRam e computação neuromórfica.

Palavras-Chave - Aplicações, Físico-Químico, Matemática, Memristor.

PHYSICOCHEMICAL AND MATHEMATICAL FOUNDATIONS OF A MEMRISTOR

Abstract - A study of the behavior of the fourth fundamental circuit element devised by Leon Chua in 1971 and first implemented by the *HP Labs* team led by R. Stanley Williams in 2008 is presented. Called *memristor*, the new two-terminal passive circuit element lists the variables of charge $q(t) = \int_{-\infty}^t i(\tau) d\tau$ and flux $\varphi(t) = \int_{-\infty}^t v(\tau) d\tau$ and behaves like a nonlinear resistor with memory. Its peculiar property comes from the material's ability to maintain its last state, and allows applications in various contexts, such as ReRam memories and neuromorphic computing.

 ${\it Keywords}$ - Applications, Mathematics, Memristor, Physicochemical.

I. INTRODUÇÃO

A teoria de circuitos elétricos, há 150 anos, abrangia basicamente três componentes passivos fundamentais: o capacitor (1745), o resistor (1827) e o indutor (1831). No entanto, em

1971, o professor phD da Universidade da Califórnia, Leon Chua, apresentou novas considerações a partir da análise das possíveis combinações entre as quatro variáveis fundamentais de circuitos: corrente elétrica i, tensão elétrica v, carga elétrica q e fluxo magnético φ – sendo as duas últimas descritas como integrais no tempo da corrente, $q(t) = \int_{-\infty}^t i(\tau) d\tau$, e da tensão, $\varphi(t) = \int_{-\infty}^t v(\tau) d\tau$, respectivamente.

Chua observou que o capacitor é definido pela relação entre carga q(t) e tensão v(t) via qd=Cdv. Similarmente, o resistor pela relação entre corrente i(t) e tensão v(t) via dv=Rdi, e o indutor pela relação entre fluxo magnético $\varphi(t)$ e corrente i(t) via $d\varphi(t)=Ldi$. Teria-se então que a combinação das quatro variáveis fundamentais de circuitos resultaria em somente três componentes fundamentais. Desse modo, baseando-se no argumento da simetria, o estudioso postulou que haveria um elemento de circuito faltante, capaz de associar a carga q(t) e o fluxo magnético $\varphi(t)$, o que o levou, em 1971, a publicar um artigo no qual idealiza o novo componente, definido pela relação $d\varphi=Mdq$ e que denominou memristor, uma contração de memory resistor [1].

Portanto, considerado como o quarto elemento fundamental dos circuitos eletrônicos, ao lado do capacitor, resistor e indutor, o *memristor* destaca-se por apresentar uma propriedade peculiar, cuja explanação e abordagem teórica é tratada adiante. É definido, assim como um resistor, como um componente eletrônico passivo de duplo terminal, utilizado para limitar a corrente em um circuito e dissipar energia térmica, com o diferencial de que, para o *memristor*, essa limitação, chamada de resistência ou impedância, alterar-se conforme a quantidade de carga elétrica que flui em si e mantém o valor da última resistência obtida até a aplicação de nova carga.

Apesar da proposta teórica do *memristor* ter sido apresentada por Chua em 1971, sua primeira implementação prática ocorreu apenas em 2008, nos *Laboratórios da Hewllet-Packard (HP)*, graças à equipe liderada pelo físico-químico Dr. Richard Stanley Williams, que desenvolveu em escala nanométrica linhas de memristores com base no dióxido de titânio (*TiO*₂) [2]. A demora deve-se, principalmente, à dificuldade

^{*}apresentador@ufu.br

[†]segundoautor@ufu.br

[‡]terceiroautor@ufu.br

[§]orientador@ufu.br

em encontrar materiais capazes de conferir a propriedade de reter memória ao dispositivo eletrônico e que satisfizessem a base teórica apresentada por Chua [1]. Dessa forma, o componente recentemente sintetizado contém a propriedade da nãovolatilidade, que, aliada a possibilidade de ser trabalhado em escala nanométrica, o torna promissor em aplicações e garante sua contribuição na validação da Lei de Moore.

Pissardini [3] atenta para aplicações de memelementos na elaboração de novas arquiteturas computacionais, que, corroborado pelos ideais da Arquitetura de Von Neumann, são capazes de realizar tarefas específicas. Essa abordagem tem sido conhecida como memcomputação, que, ao contrário dos modelos convencionais, propõe que seja possível processar e armazenar dados no mesmo dispositivo (elemento físico), o qual seria o memristor em si. Prezioso et al. [4] propõe que existem também aplicações de memristores e de memelementos nas chamadas redes neurais, as quais são sistemas que se baseiam em princípios de Inteligência Artificial, podendo aprender e reconhecer padrões, e que podem ser aprimoradas com o uso da memresistência devido ao caráter de não-volatilidade dos memristores. Dong et al. [5], em seu artigo acerca de circuitos lógicos, analisam a importância de memristores para otimizar seu funcionamento, devido à característica não linear que possuem.

Sob essa perspectiva, a temática deste artigo basear-se-á na descrição detalhada desse novo componente, nos âmbito físico, químico e matemático, com intuito de compreender como o mecanismo interno converge para as propriedades impostas, por Chua, a um dispositivo *memristor*. É de interesse ainda discutir acerca das aplicabilidades do dispositivo, para assim poder expor o impacto de sua descoberta na teoria de circuitos e importância para o crescimento tecnológico.

Na Seção 1 são apresentadas as características estruturais, físico-químicas, de um *memristor*, com ênfase para o modelo da *HP Labs*. Para, na Seção III, analisá-lo matematicamente e, assim, provar a natureza de suas propriedades e peculiaridades a partir do equaciomento e disposição de gráficos. Além disso, a Seção IV apresenta simulações computacionais no ambiente *MATLAB* que exemplificam suas características marcantes. Finalmente, na Seção V, é explicitada algumas de suas aplicações e recentes estudos.

II. CARACTERÍSTICAS ESTRUTURAIS DE UM MEMRISTOR

Dispositivos de resistência variável baseados em óxidos possuem vasta aplicabilidade, devido à capacidade de reter memória, pois admitem características de alta velocidade, alta densidade e operação em baixa energia, assim como a nãovolatilidade. Desse modo, os materiais óxidos são ideiais para implementar o conceito de um *memristor*, sendo recentemente utilizados para esse fim os óxidos de titânio e tântalo (TiO_x, TaO_x) [6].

Para analisar o funcionamento de um memristor, é interessante compreender o dispositivo *crossbarlatch*, estudado em 2006 pela *HP Labs*, que posteriormente passou a ser conhecido como o próprio memristor. O crossbarlatch era uma espécie de sanduíche, possuindo partes externas constituídas por

Platina (Pt), com espessura cerca de 3 nanômetros, e uma camada intermediária isolante subdividida em duas partes, uma formada de óxido de titânio (TiO_2), conhecida como parte pura ou não dopada, e outra pela mesma substânca porém deficiente em oxigênio (TiO_{2-x}), conhecida como parte dopada [7]. Nesse sentido, o funcionamento molecular de um memristor é baseado no movimento de íons livres, no meio dielétrico (óxido), o que torna possível o comportamento memristivo, pois cria mudanças locais na condutividade a partir da modelagem de filamentos condutores entre os eletrodos.

Esses filamentos condutores entre os eletrodos no meio inicialmente dielétrico são resultantes de um processo conhecido como *eletroformação*, do inglês *electroforming*, que consiste na aplicação de uma tensão elétrica suficientemente alta, ou seja um valor limite de tensão, entre os dois eletrodos por um período de tempo suficiente para a formação de um canal condutivo local no meio isolante, o que significa o rompimento de sua rigidez dielétrica. Ademais, esses valores limite de tensão e de tempo necessários para a formação do canal condutivo dependem dos materiais que constituem os dielétricos e os eletrodos, além da estrutura geométrica do dispositivo [8].




Figura 1: (a) Distribuição de vacâncias de oxigênio na camada intermediária de um memristor. (b) Aplicando-se tensão positiva os íons livres são repelidos. (c) Aplicando-se tensão negativa os íons livres são atraídos.

Devido à flexibilidade de variação de valores de resistência, ao memristor podem ser atribuídos *status* como "OFF", quando a parte não-dopada é dominante portanto o estado é de alta resistência; "ON", quando a parte dopada é dominante portanto há baixa resistência, e ainda estados intermediários. Assim, pode armazenar dados na forma binária e multinível, como representado na Figura 1(a). As nanopartículas utilizadas na dopagem possuem carga +2 (vacâncias de oxigênio) e percebe-se uma proporção igualitária entre parte dopada e não dopada para o memristor nesse estado.

Observa-se ainda que, a partir de um estado inicial qualuer como o da Figura 1(a), ao se aplicar uma tensão elétrica positiva no terminal dopado, as lacunas (vacâncias de oxigênio), que comportam-se como cargas positivas, migram para o lado oposto, ou seja, cargas negativas se deslocam para a parte dopada. Dessa forma, a espessura da camada intermediária nãodopada diminui, ao mesmo tempo que a espessura da camada dopada e de maior condutividade aumenta, o que resulta na diminuição do valor da resistência do dispositivo. Tal estado do memristor é conhecido como "ON", ou de baixa resistência, e

é ilustrado na Figura 1(b). Por outro lado, ao se aplicar uma tensão negativa no terminal dopado, as lacunas são atraídas, ou seja, a espessura da camada intermediária não-dopada aumenta, ao mesmo tempo que a espessura da camada de maior condutividade diminui, causando um aumento no valor da resistência do memristor. Tal estado, ilustrado na Figura 1(c), é conhecido como "OFF", ou de alta resistência.

Assim, o princípio básico do funcionamento de um memristor consiste basicamente na redistribuição das lacuna sob a influência de uma tensão elétrica aplicada e, quando cessada, as camadas pura e dopada permanecem como no último estado atingido, dessa forma memorizam o último valor de resistência alcançado, e esse processo é facilitado por ocorrer em escala nanométrica.

III. FUNDAMENTOS MATEMÁTICOS

O memristor, a princípio, em 1971, foi definido por Chua [1] como elemento de circuito de duplo-terminal caracterizado pela relação do tipo $g(\varphi,q)=0$. Diz-se que um memristor é controlado por carga se a relação entre fluxo e carga é expressa como uma função de carga elétrica q, e diz-se que é controlado por fluxo se é expressa em função do fluxo φ . Para um memristor controlado por carga tem-se a Equação (1) e derivando-se ambos os termos consegue-se a Equação (2).

$$\varphi = f(q) \tag{1}$$

$$\frac{d\varphi}{dt} = \frac{df(q)}{dq} \frac{dq}{dt} \tag{2}$$

Sabendo-se ainda que $v(t) = \frac{d\varphi}{dt}$ e $i(t) = \frac{dq}{dt}$ descrevem, respectivamente, a tensão e corrente elétrica no memristor, reescreve-se a Equação (2) como na Equação (4)

$$v(t) = M(q) i(t)$$
 (3)

onde

$$M(q) = \frac{df(q)}{dq} \tag{4}$$

M é chamada de *memristência*, e é mensurada na mesma unidade que a resistência ($Ohms - \Omega$). A memristência, definida pela Equação (4), define uma relação linear entre tensão e corrente, enquanto a carga for constante. Logo, se M é constante, o memristor comporta-se como um resistor.

Para um memristor controlado por fluxo tem-se a Equação (5) e derivando-se ambos os termos, a Equação (6).

$$q = f(\boldsymbol{\varphi}) \tag{5}$$

$$\frac{dq}{dt} = \frac{df(\varphi)}{d\varphi} \frac{d\varphi}{dt} \tag{6}$$

Reescrevendo a Equação (6) utilizando-se as definições de tensão e corrente tem-se a Equação (7).




Figura 2: Variáveis de estado do memristor: w é o comprimento da parte dopada e D de toda a camada intermediária [9].

$$i(t) = W(\varphi) \ v(t) \tag{7}$$

onde

$$W(\varphi) = \frac{df(\varphi)}{d\varphi} \tag{8}$$

Nesse caso, W, na Equação (8), é chamado de *memductân-cia* e tem mesma unidade da condutância (*Siemens - S*).

Entretanto, em especial para o memristor controlado por por carga, as relações das Equações (3) e (4) não abrangem a interação física do componente que proporciona a propriedade de memória ao dispositivo, o que levou Chua juntamente com seu então aluno de graduação Kang, em 1976, a reconhecer que, enfaticamente, o *memristor* seria um componente passivo com *estado*, ou seja, cuja propriedade de memória é definida por uma ou mais *variáveis de estado*. Diante disso, a equipe *HP Labs* conseguiu modelar matematicamente um memristor, essencialmente, a partir das equações propostas por Chua e Kang [10] para sistemas memristivos em (9) e (10).

$$v = M(w, i)i \tag{9}$$

$$\frac{dw}{dt} = f(w, i) \tag{10}$$

Assim, a definição matemática rigorosa revela que, conforme a Equação (9), a *memristência M* depende do estado do dispositivo, que por sua vez, conforme a Equação (10), varia com o tempo como integral da função contínua de corrente f. Uma representação física da variável de estado w é ilustrada na Figura 2, a qual descreve o memristor como associação de duas resistências em série, R_{ON} e R_{OFF} . Nessa Figura é representado, em especial, o primeiro modelo publicado pela equipe da HP Labs [2], no qual o transporte dos portadores de carga ocorre pelo *Modelo de Deriva Linear*, que será explicado a seguir utilizando parâmetros padrão como base, de acordo com solução proposta pela HP, para as simulações da Seção IV.

Para o *Modelo de Deriva Linear*, é primeiramente suposto um campo elétrico uniforme através do dispositivo. Portanto existe uma relação linear entre a velocidade de derivadifusão e o campo elétrico líquido. Assim, a memristência M(w) define-se como na Equação (11) e a relação geral para o movimento das nanopartículas positivas que era dado como $v_D=\mu E$ será como na Equação (12), sendo a mobilidade $\mu_D\sim 10^{-10}cm^2/V.s$, o comprimento do memristor utilizado $D\sim 10nm$, $R_{ON}\sim 100\Omega$, $R_{OFF}\sim 16K\Omega$ e portanto $\Delta R=(R_{OFF}-R_{ON})\approx R_{OFF}$ para a modelagem nos parâmetros do memristor sintetizado pela HP.

$$M(w) = \frac{w}{D}R_{ON} + \left(1 - \frac{w}{D}\right)R_{OFF} \tag{11}$$

$$\frac{dw}{dt} = v_D = \frac{\mu_D R_{ON}}{D} i(t) \tag{12}$$

Integrando-se a Equação (12) e depois dividindo seus termos por D tem-se a Equação (13). A partir dela, reescreve-se na Equação (14), pois tem-se que $Q_D = D^2/\mu_D R_{ON}$ é a carga necessária para mover a deriva de $w(t_0)$, onde $w \to 0$, para $w(t_D)$, onde $w \to D$.

$$\frac{w(t)}{D} = \frac{w_0}{D} + \frac{\mu_D R_{OFF}}{D^2} q(t)$$
 (13)

$$\frac{w(t)}{D} = \frac{w_0}{D} + \frac{q(t)}{Q_D} \tag{14}$$

Ainda é possível estabelecer uma variável de estado x(t) = w(t)/D, e assim reescrever a Equação (14) como em (15) e a Equação (11) como em (16).

$$x(t) = x(t_0) + \frac{q(t)}{Q_D}$$
 (15)

$$M(t) = R_{ON} x(t) + R_{OFF} (1 - x(t))$$
 (16)

Em t_0 , define-se ainda M_0 , dado pela Equação (17), em que $r = R_{OFF}/R_{ON}$. Logo, substituindo (15) em (11) tem-se (18) ou (19), já que para $R_{OFF} \gg R_{ON}$, tem-se que $M_0 \approx R_{OFF}$.

$$M_0 = R_{ON}(x(t_0) + r(1 - x(t_0)))$$
(17)

$$M(q) = M_0 - \Delta R \left(\frac{q(t)}{Q_D}\right) \tag{18}$$

$$M(q) = R_{OFF} \left(1 - \frac{q(t)}{Q_D} \right) \tag{19}$$

Subsituindo (18) em (3) tem-se que a tensão v(t) é dada pela Equação (20) e integrando no tempo, sabendo que $\varphi(t) = \int_{-\infty}^t v(\tau) d\tau$ e $M(q) = d\varphi/dq$, consegue-se definir q(t) como na Equação (21), a partir das raízes da equação quadrática resultante.

$$v(t) = \left(M_0 - \Delta R\left(\frac{q(t)}{Q_D}\right)\right) \frac{dq}{dt} = \frac{d}{dt} \left(M_0 q - \frac{\Delta R q^2(t)}{2Q_D}\right) \tag{20}$$

$$q(t) = \frac{Q_D M_0}{\Delta R} \left(1 \pm \sqrt{1 - \frac{2\Delta R}{Q_D M_0^2} \varphi(t)} \right)$$
 (21)

Utilizando-se novamente que $\Delta R \approx M_0 \approx R_{OFF}$, a Equação (21) resulta na (22).

$$q(t) = Q_D \left(1 - \sqrt{1 - \frac{2}{Q_D R_{OFF}} \varphi(t)} \right)$$
 (22)

Tem-se ainda que (22) em (15) resulta no estado interno do memristor definido como em (23). Constata-se ainda que (22) em (19) resulta em (24).

$$x(t) = 1 - \sqrt{1 - \frac{2\mu_D}{rD^2}\varphi(t)}$$
 (23)

$$M(q) = R_{OFF} \left(\sqrt{1 - \frac{2\mu_D}{r D^2} \varphi(t)} \right)$$
 (24)

Portanto a corrente i(t) é descrita como na Equação (25).

$$i(t) = \frac{v(t)}{R_{OFF} \left(\sqrt{1 - \frac{2\mu_D}{r D^2} \varphi(t)} \right)}$$
 (25)

Verifica-se que a Equação (24) mostra a relação inversoquadrado entre a memristência M e a espessura do TiO_2 , D. Assim, para menores valores de D, a memória apresenta características melhoradas. Portanto, a memristência torna-se mais importante para a compreensão do porquê das dimensões dos dispositivos eletrônicos estarem diminuido para a escala nanométrica.

IV. SIMULAÇÕES

O memristor possui características marcantes que serão interpretadas graficamente via programação *MATLAB* a partir das Equações (22), (23) e (25). Considere um memristor com mobilidade $\mu_D \sim 10^{-10} \, cm^2/V.s$, comprimento $D \sim 10 nm$, e resistências do estado ON e OFF como $R_{ON} \sim 100\Omega$ e $R_{OFF} \sim 16 K\Omega$, respectivamente. Como $\varphi(t) = \int_{-\infty}^{t} v(\tau) \, d\tau$, tem-se que para uma tensão senoidal do tipo $v(t) = v_0 \cdot sin(\omega t)$ o fluxo é descrito pela Equação (26), em que v_0 é a amplitude da tensão de entrada e ω a frequência em rad/s.

$$\varphi(t) = \frac{v_0 (1 - \cos(\omega t))}{\omega} \tag{26}$$

Sabendo-se que a potência em elementos passivos p(t) deve ser sempre positiva para qualquer tempo t e que a potência instantânea dissipada por um memristor define-se pela Equação (27), é preciso que a memristência M(q) seja não-negativa, isto é $M(q) \geq 0$. Graficamente na Figura 3a, M(q) é a inclinação da curva φ -q, que será, portanto, sempre monótona crescente [1].

$$p(t) = v(t)i(t) = M(q(t))[i(t)]^2$$
 (27)




Figura 3: (a) Curva φ-q

V. APLICAÇÕES

B. Circuitos híbridos CMOS

A. Mémorias ReRam

A Memória Resistiva de Acesso Randômico (ReRAM), assim como a memória de acesso aleatório magnéticas (MRAM), mantêm os dados na falta de energia, essa propriedade deve-se especialmente pela presença do memristor em seus chips, que altera sua resistência à passagem da corrente elétrica em resposta a variações na sua tensão de alimentação. Essa tecnologia assemelha ao uso de transistores nas memórias Flash, com a diferença de as células de memória ReRAM poderem ser muito menores, consumir menos energia elétrica e ter desempenho para leitura e escrita de dados próximos aos de módulos da Memória de Acesso Randômico Dinâmica (DRAM)[13], que diferentemente da memória ReRAM (que armazena os dados como resistência), essa armazena os dados como carga elétrica. O reRAM, portanto, tem o potencial de ser extremamente denso, de baixa potência, com alta resistência, tornando-se uma tecnologia atraente para armazenamento secundário e níveis de memória de classe de armazenamento [14]. Segundo a HP, dispositivos contendo memristores oferecem em média algo em torno de 20GB por centímetro quadrado, o dobro da capacidade projetada para as memórias flash [15]. Dispositivos memresistivos podem mudar o paradigma padrão da computação ao permitir que cálculos sejam executados nos chips onde a informação está armazenada [15]. Além disso, essa tecnologia é passível de utilização em todo o tipo de dispositivo, desde celulares e MP3 players, que primariamente utilizam memórias flash NAND, como SSD (solid state disk), as memórias flash e DRAM.

Os circuitos híbridos combinam flexibilidade, confiabilidade e alta funcionalidade do subsistema CMOS com alta densidade de filme fino em nanoescala dispositivos de comutação de resistência operando em diferentes princípios. Dispositivos memristivos não são componentes ativos, isto é, não o equivalente do transistor CMOS, uma vez que eles não podem fornecer energia para um circuito. A solução para esse problema é complementar matrizes de crossbar de dispositivos memristivos com um substrato CMOS convencional que fornece sinalização de restauração e ganho, mas é muito menos densa. [16][17].

A Figura 4 mostra um exemplo de tais circuitos, conhecido como CMOL (Dispositivos híbridos Cmos + MOLecular). A combinação de circuitos CMOS e memristores não só tem um potencial para prolongar a lei de Moore para memórias digitais e circuitos lógicos booleanos reconfiguráveis, mas também podem reviver o campo da computação neuromórfica artificial.




Figura 4: Circuito híbrido tridimensional de CMOS / memristor com interface de área distribuída. (a) Ilustração em corte do circuito mostrando quatro camadas da barra transversal (M = 4), (b) um zoom da estrutura da barra transversal com vários pinos adjuntos para mostrar que qualquer nanodispositivo pode ser endereçado através do par de pinos apropriado (por exemplo, pinos 1 e 2 para a direita dos dois dispositivos mostrados, e pinos 1 e 2 'para o dispositivo esquerdo), (c) diagrama de circuito equivalente da camada CMOS para o arranjo de células primitivas N = 5, e (d) diagrama de circuito equivalente da matriz de barra virtual para o caso N = 5, M = 2 e r = 3.

1) Memórias digitais

A aplicação mais simples do circuito híbrido descrito é incorporado à memórias autônomas com sua estrutura de matriz simples. Em tais circuitos, cada dispositivo iria desempenhar o papel de um único (ou múltiplo) bit de memória, enquanto o subsistema CMOS pode ser usado para codificação, descodificação, condução de linha, detecção e entrada/saída funções [18][19] .A arquitetura de nível superior das memórias CMOL é semelhante às tradicionais, enquanto no nível de bloco dois pares de decodificadores é necessário (em vez dos dois habituais) para facilitar o acesso de um par de pinos de forma independente. A célula CMOS, neste caso, tem a estrutura mais simples e consiste de apenas dois transistores de passagem. Até agora apenas memórias de barra cruzada relativamente pequenas foram demonstradas experimentalmente sem integração com CMOS. O maior desafio é a exigência de alto rendimento de dispositivos memristivos. Resultados de simulações mostraram que, para obter uma vantagem de densidade de ordem de magnitude da transferência para memórias híbridas, a fração de dispositivo de bit único tem que estar abaixo de 1%, mesmo quando usando códigos de correção de erro BCH relativamente poderosos [20]. No entanto, é natural esperar um progresso rápido nas memórias CMOS devido a perspectivas de dimensionamento de densidade muito atraentes que podem se aproximar cem terabit por centímetro quadrado a longo prazo [21].

2) Redes Neuromórficas Artificiais

Finalmente, a tecnologia de circuitos híbridos é ajustada para fornecer uma grande conectividade (alguns milhares) entre pequenas células de circuito CMOS (escala de 100 portas) através de ligações "memristor de nanofios nanofios". Isso permite construir redes neuromórficas de larga escala com bom custo-benefício. Em várias famílias de arquiteturas de redes neuromórficas que mapeiam exclusivamente a topologia do CMOL [18][22][23], os corpos celulares neurais são relativamente esparsos e implementa-

dos no subsistema CMOS.

"Axônios" e "dendritos" são implementados como nanofios mutuamente perpendiculares da barra transversal CMOL, enquanto as "sinapses" que controlam o acoplamento entre os axônios e os dendritos (e, portanto, entre as células neurais) são baseadas em dispositivos memristivos. Resultados preliminares indicam que redes neurais baseadas em CMOL podem ser eficientemente usadas para processamento avançado de informação, incluindo reconhecimento e classificação de padrões[23], executar eficientemente tarefas de córtex visual humano, como filtragem espacial auto-organizada [22] e, como uma questão de princípio, habilitar a complexidade do cérebro humano com um circuito de CMOL em "wafer-scale" [18].

VI. CONCLUSÕES

REFERÊNCIAS

- [1] L. Chua, "Memristor the missing circuit element", in *IEEE Transactions on circuit theory*, VOL. CT-18, NO. 5, Setembro 1971.
- [2] D.B. Strukov, G.S. Snider, D.R. Stewart, R.S Williams, "The missing memristor found", *Nature*, 2008, 1 May 2008, vol. 453, pp. 80-83.
- [3] R. S. Pissardini, "MEMCOMPUTAÇÃO: CARACTE-RÍSTICAS E APLICAÇÕES EM COMPUTAÇÃO PA-RALELA", Escola Politécnica da Universidade de São Paulo, Departamento de Engenharia de Transportes, Laboratório de Topografia e Geodesia.
- [4] M. Prezioso, F. Merrikh-Bayat, B. D. Hoskins, G. C. Adam, K. K. Likharev, D. B. StrukovTraining, "Training and operation of anintegrated neuromorphic network based on metal-oxide memristors", Department of Electrical and Computer Engineering, University of California at Santa Barbara, Santa Barbara, California 93106, USA. Department of Physics and Astronomy, Stony Brook University, Stony Brook, New York 11794, USA.
- [5] Z. Dong, D. Qi, Y. He, Z. Xu, X. Hu, S. Duan, "Easily Cascaded Memristor-CMOS Hybrid Circuit for High-Efficiency Boolean Logic Implementation", School of Computer and Information Science, College of Electronics and Information Engineering, Southwest University, Chongqing 400715, P. R. China.
- [6] J. P. Strachan, A. C. Torrezan, F. Miao, M. D. Pickett, J. J. Yang; W. Yi, G. M. Ribeiro, R. S. Williams, "STATE DYNAMICS AND MODELING OF TANTALUM OXIDE MEMRISTORS", Disponível em: https://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=6542012. Acesso em ago. 2019.
- [7] F.S.Barachati, "ESTUDO E PREPARAÇÃO DE MEMO-RISTORES PARA SUA APLICAÇÃO EM DISPOSITI-VOS ELETRÔNICOS". Escola de Engenharia de São Carlos, da Universidade de São Paulo.

- [8] United States Patent; Patent No: US 9035272 B2. "NANOPARTICLE-BASED MEMRIS-TOR STRUCTURE". Disponível em: https: //patentimages.storage.googleapis.com/0e/ 70/e0/6b8926f49e7cd8/US9035272.pdf. Acesso em ago. 2019.
- [9] Y. Yang, W. Lu, "Nanoscale resistive switching devices: mechanisms and modeling", in *Nanoscale*, 2013, Vol. 5, 10076-10092, *The Royal Society of Chemistry*, 10.1039/C3NR03472K. Disponível em: http://dx.doi.org/10.1039/C3NR03472K. Acesso em ago. 2019.
- [10] L. Chua, S. M. Kang, "Memristive devices and systems", in *Proceedings IEEE*, 1976, vol. CT-18, no. 5, pp. 507-519.
- [11] Y. N. Joglekar, S. J. Wolf, "The elusive memristor: properties of basic electrical circuits", Department of Physics, Indiana University Purdue, 2009.
- [12] K. Kekur, "A Study of the Memristor, the Fourth Circuit Element", B.E., Visvesvaraya Technological University, 2007.
- [13] E. Alecrim, "Os primeiros chips ReRAM fabricados em larga escala chegarão em breve", 2013. Disponível em: https://tecnoblog.net/136874/primeiros-chips-reram-em-larga-escala/. Acesso em ago. 2019.
- [14] M. Ramadan, N. Wainstein, R. Ginosar, S. Kvatinsky, "Adaptive programming in multi-level cell ReRAM", Microelectronics Journal, Volume 90, 2019.
- [15] A. Martins, "ReRAM: A próxima geração de memórias e CPU's", 2010. Disponível em: https://brainstormdeti.wordpress.com/2010/09/15/reram-%E2%80%

- 93-a-proxima-geracao-de-memorias-e-cpu% E2%80%99s/. Acesso em ago.2019
- [16] K.K. Likharev, "Electronics below 10 nm," in: Nano and Giga Challenges in Microelectronics, J. Greer et al., Eds., Amsterdam: Elsevier), pp. 27-68, 2003.
- [17] D. J. Frank, D. J. Frank, R. H. Dennard, E. Nowak, P. M. Solomon, Y. Taur, and H. S. P. Wong, "Device scaling limits of Si MOSFETs and their application dependencies," Proc. IEEE, vol. 89(3), pp. 259–288, 2001.
- [18] K. K. Likharev and D. B. Strukov, "CMOL: Devices, circuits, and architectures," in Introducing Molecular Electronics, G. Cuniberti, G. Fagas, and K. Richter, Eds. Berlin: Springer, pp. 447-478, 2005.
- [19] D. B. Strukov and R. S. Williams, "Four-dimensional address topology for circuits with stacked multilayer crossbar arrays," PNAS, 2009, in print.
- [20] Y. Chen, G.-Y. Jung, D. A. A. Ohlberg, X. Li, D. R. Stewart, J. O. Jeppesen, K. A. Nielsen, J. F. Stoddart, and R. S. Williams, "Nanoscale molecular-switch crossbar circuits," Nanotechnology, vol. 14, pp. 462-468, 2003.
- [21] D. B. Strukov and R. S. Williams, "Four-dimensional address topology for circuits with stacked multilayer crossbar arrays," PNAS, 2009, in print.
- [22] G. Snider, "Self-organized computation with unreliable, memristive nanodevices," Nanotechnology, vol. 18, pp. 365202, 2007.
- [23] K.K. Likharev, A. Mayr, I. Muckra, and Ö. Türel, "CrossNets: HighPerformance Neuromorphic Architectures for CMOL Circuits", Ann. New York Acad. Sci., vol 1006, pp. 146-163, 2009