Simulation Assignment 1

מגישים:

208128611	ליאם קושרובסקי
207289349	יאיר ברמן

$2 \rightarrow$ בורר 1 – 2.1

:z ויציאה sel d_1 , d_0 ניסות, לפי כניסות הבורר, לפי לתיאור הבורר, לפי כניסות

d ₀	d ₁	sel	Z
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

כדי לכתוב ביטוי מינימלי ל-z כפונקציה של הכניסות, נציג ראשית מפת קרנו של הפונקציה:

d ₀ ,d ₁ sel	00	01	11	10
0			1	1
1		1	1	

לכן נסיק שהביטוי המינימלי של z כפונקציה של הכניסות הוא:

$$z = d_0 \overline{sel} + d_1 sel$$

כעת נפתח את הביטוי לטובת מימוש בעזרת שערי הספרייה הנתונים:

נוכל לממש שער not באופן הבא:

$$a NAND a = \bar{a}$$

מתקיים, לפי דה מורגן:

$$d_0 \ NAND \ \overline{sel} = \overline{d_0 \cdot \overline{sel}} = \overline{d_0} + sel$$

$$(\overline{d_0} + sel) \ NAND \ (\overline{d_0} + sel) \ = \ \overline{\overline{d_0} + sel} = d_0 \cdot \overline{sel}$$

ובאופן דומה:

$$d_1 \ NAND \ sel \ = \ \overline{d_1 \cdot sel} = \overline{d_1} + \overline{sel}$$

$$(\overline{d_1} + \overline{sel}) \ NAND \ (\overline{d_1} + \overline{sel}) \ = \ \overline{\overline{d_1} + \overline{sel}} \ = \ d_1 \cdot sel$$


לכן את הביטוי ל-z נוכל להציג באופן הבא:

$$z = \big((sel\ NAND\ sel)\ NAND\ d_0\big)\ NAND\ \big((sel\ NAND\ sel)\ NAND\ d_0\big)$$

$$OR$$

$$\big((d_1\ NAND\ sel)\ NAND\ (d_1\ NAND\ sel)\big)$$

כעת נציג שרטוט התכן הלוגי לפי הביטוי שקיבלנו:



לצורך חישוב ההשהיות, השלמנו את טבלת ההשהיות הנתונה בתרגיל:

	T _{pdLH}	T _{pdHL}
NAND	10	8
OR	1	2
XNOR	8	6

וטבלת ההשהיות המתאימה למימוש הבורר:

Path	d ₀	d ₁	sel	T _{pd}
$d_0 \to g_1 \to g_2 \to g_6 \to z$	$0 \rightarrow 1$	0	0	19
$d_0 \to g_1 \to g_2 \to g_6 \to z$	1 → 0	0	0	20
$d_0 \to g_1 \to g_2 \to g_6 \to z$	$0 \rightarrow 1$	1	0	19
$d_0 \to g_1 \to g_2 \to g_6 \to z$	1 → 0	1	0	20
$d_1 \to g_3 \to g_5 \to g_6 \to z$	0	$0 \rightarrow 1$	1	19
$d_1 \to g_3 \to g_5 \to g_6 \to z$	0	$1 \rightarrow 0$	1	20
$d_1 \to g_3 \to g_5 \to g_6 \to z$	1	$0 \rightarrow 1$	1	19
$d_1 \to g_3 \to g_5 \to g_6 \to z$	1	1 → 0	1	20
$sel \rightarrow g_3 \rightarrow g_5 \rightarrow g_6 \rightarrow z$	0	1	$0 \rightarrow 1$	19
$sel \rightarrow g_3 \rightarrow g_5 \rightarrow g_6 \rightarrow z$	0	1	1 → 0	20
$sel \rightarrow g_4 \rightarrow g_1 \rightarrow g_2 \rightarrow g_6 \rightarrow z$	1	0	$0 \rightarrow 1$	28
$sel \rightarrow g_4 \rightarrow g_1 \rightarrow g_2 \rightarrow g_6 \rightarrow z$	1	0	$1 \rightarrow 0$	29


השורות שלא מצוינות בטבלה לא גורמות לשינוי קבוע ביציאה z ולכן הושמטו מהחישוב.

$4 \rightarrow 1$ בורר – 2.2

החל מסעיף זה, נשתמש בטבלת ההשהיות הבאה:

	T _{pdLH}	T _{pdHL}
NAND	10	10
OR	2	2
XNOR	8	8

נציג מימוש לבורר $1 {\leftarrow} 1$ באמצעות בורר $1 {\leftarrow} 2$ שמימשנו:



טבלת ההשהיות המתאימה לבורר:

 d_0 נבחר את כל הכניסות ב-0, ונשנה את ערכו של

d ₀	d ₁	d ₂	d ₃	sel	T _{pd}
$0 \rightarrow 1$	0	0	0	00	44
1 → 0	0	0	0	00	44

0 מיציאת m_3 וו- m_1 מיציאת m_3 שגרר מעבר של הבוררים m_1 וו- m_3 מיציאת 1 של 22. לכן ההשהיה ליציאת 1. לפי טבלת ההשהיות לרכיב 2 m_3 של 22. לכן ההשהיה ליציאת 1. לפי טבלת ההשהיות לרכיב 2 m_3 של 2 m_3 של m_3 של m_3 של m_3 של m_3 של m_4 ליציאת 1. לבי מינוי בליטה הראשונה, בוצע שינוי בכיסה m_3 של m_3 של m_3 של m_4 שינוי בכיסה m_3 של m_4 של m_5 של m

בשורה השנייה, השינוי בכניסה d_0 גרר לשינוי של הבוררים m_1 ו- m_3 מיציאת 1 ליציאת 0. גם שינויים אלה לוקחים כל אחד T_{pd} של 22. לכן ההשהיה הכוללת היא T_{pd} -44.

Full Added/Subtractor - 2.3

הביטוי שפיתחנו עבור S:


S = a x n o r b x n o r c i n

:cout הביטוי עבור

$$cout = \overline{b \cdot cin} \cdot \overline{(b + cin)(a \ xnor \ a_ns)}$$

לפי ביטויים אלו פיתחנו את הרכיב, באמצעות 7 שערים לוגיים:

Full Adder / Subtractor



טבלת ההשהיות המתאימה לרכיב FAS:

נחשב את ההשהיות המקסימליות מהכניסות a ns ,Cin ,B ,A ליציאות s ו-Cout:

Α	В	Cin	a_ns	S	Cout	T_{pd}
$0 \rightarrow 1$	0	0	1	$0 \rightarrow 1$	Х	16
0 → 1	1	0	1	Х	0 → 1	28
0	$0 \rightarrow 1$	0	0	$0 \rightarrow 1$	Х	16
0	$0 \rightarrow 1$	0	0	Х	$0 \rightarrow 1$	22
0	0	$0 \rightarrow 1$	0	$0 \rightarrow 1$	Х	8
0	0	$0 \rightarrow 1$	0	Х	$0 \rightarrow 1$	22
Х	Х	Х	0 ↔ 1	אין שינוי	Х	0
1	1	0	$0 \rightarrow 1$	Х	0 → 1	28


נשים לב שההשהיה המקסימלית האפשרית מתקבלת במעבר מהכניסה A ליציאה Cout או משינוי a_ns משינוי a_ns מ-0 ל-1 גורר a_ns ליציאה Cin=0 ,B=1 ,A=1 ו-5. לכן השהיה הכוללת היא 8+10+10=28.

בנוסף, שינוי הכניסה a_ns לא משפיע כלל על היציאה s, מכיוון שבשרטוט התכן הלוגי אין מסלול בין a_ns בנוסף, שינוי הכניסה a_ns ליציאה s. כמו כן, בביטוי שפיתחנו ל-s לא מופיעה הכניסה a_ns

<u>ALU 1bit - 2.4</u>

מימוש רכיב ALU עם כניסות data עם כניסות

1 bit ALU



טבלת ההשהיות המתאימה לרכיב ALU-1bit:

נחשב את ההשהיות המקסימליות מהכניסות Op1 ,Op0 ,Cin ,B ,A ליציאות s ו-Cout:

Α	В	Cin	Op[1]	Op[0]	S	Cout	T _{pd}
1 → 0	1	0	0	1	0 → 1	Х	62
0 → 1	1	0	0	1	Х	0 → 1	28
1	1 → 0	0	0	1	$0 \rightarrow 1$	Х	62
0	$1 \rightarrow 0$	0	0	1	Х	1 → 0	22
1	1	$0 \rightarrow 1$	1	1	$0 \rightarrow 1$	Х	52
0	0	$0 \rightarrow 1$	1	1	Х	0 → 1	22
1	0	0	$0 \rightarrow 1$	0	$0 \rightarrow 1$	Χ	44
Х	Х	Х	0 ↔ 1	Х	Х	אין שינוי	0
1	0	0	0	$0 \rightarrow 1$	$0 \rightarrow 1$	Х	22
1	1	0	0	$0 \rightarrow 1$	Х	1 → 0	38


נשים לב שההשהיה המירבית מתקבלת, לדוגמה, בשורה הראשונה בטבלה: Cin=0 ,B=1, Cin=0. B=1. Op=01, Cin=0. השינוי הנגרם מהורדת הכניסה A מ-1 ל-0 גורם לעליית היציאה s ל-1 בהשהיה של 62ps.

השהיה זו מתקבלת מהמסלול הארוך ביותר בין A ל-s: שער XNOR עם השהיה של 8ps, שער NAND עם השהיה של 10ps, עם השהיה של 10ps, ולאחר מכן השהיה של הבורר 1<-4 של 44ps כפי שחושבה בסעיפים הקודמים. לכן: 8ps+10+44=62ps.

בנוסף, נשים לב כי ל-MSB של Op, כלומר Op[1] אין השפעה על היציאה Cout. ניתן לראות בשרטוט התכן שאכן אין חיבור בין הכניסה Op[1] ליציאה Cout.

ALU 64bit - 2.5

מימוש רכיב ALU עם כניסות ברוחב 64 סיביות:



חישוב ההשהיה המקסימלית:

ההשהיה המקסימלית ברכיב תתקבל משינוי הכניסה [0]op מ-1 ל-0, ועד ליציאה s63.

נבחר את המצב הקבוע לשאר הכניסות:

$$a = 64'b111 \dots 1$$

 $b = 64'b000 \dots 0$
 $cin = 1$
 $op[1] = 1$
 $op[0] = 1 \rightarrow 0$

נצפה שברכיב ALU-1bit הראשון תתרחש השהייה של שינוי op[0] ליציאה ALU-1bit, שנמשכת 38ps כפי שחושבה בסעיפים הקודמים.

ב-62 רכיבי ה-ALU-1bit הבאים תתרחש השהייה של שינוי cin ליציאה ALU-1bit, שנמשכת 22ps בכל רכיב.


ברכיב ALU-1bit האחרון תתרחש השהייה של שינוי cin ליציאה ALU-1bit, שנמשכת

ובסך הכל, ההשהיה תמשך 1454ps.

<u>mux4_test חלק רטוב – 3.3</u>

בדומה לחישוב התיאורטי, נבחר את הכניסות sel=00 ,d3=0 ,d2=0 ,d1=0, נשנה את ערך הכניסה בדומה לחישוב התיאורטי, נבחר את הכניסות 44ps ... נצפה להשהיה של 44ps... מ-0 ל-1, ולאחר מכן מ-1 ל-0, ונביט בשינוי המתרחש ביציאה z. נצפה להשהיה של 44ps.

דיאגרמת הגלים שקיבלנו:




הסבר: בכתיבת ה-testbench אתחלנו את הכניסות כנדרש ואפשרנו לסימולציה לרוץ כ-50ps עד בכתיבת ה-testbench אתחלנו את הכניסה d0 ל-1. ניתן לראות שכעבור 44ps היציאה להתייצבות היציאות. לאחר מכן, העלנו את הכניסה 100ps ל-1. ניתן לראות שוב לראות עלתה ל-1 (בזמן 94ps מתחילת ההרצה). בזמן 100ps מתחילת ההרצה).

תוצאות אלו תואמות את החישובים התיאורטיים שביצענו.

<u>fas_test חלק רטוב – 3.5</u>

a_ns לקבלת ההשהיה המקסימלית, נבחר את הכניסות B=1 ,A=1, נשנה את ערך הכניסה a_ns לקבלת ההשהיה המקסימלית, נבחר את הכניסות Cin=0 ,B=1 ,A=1. לפי החישובים התיאורטיים, מ-0 ל-1, ולאחר מכן מ-1 ל-0, ונביט בשינוי המתרחש ביציאה Cout. לפי החישובים התיאורטיים, נצפה להשהיה של 28ps.

דיאגרמת הגלים שקיבלנו:



בכתיבת ה-testbench, אתחלנו את הכניסות כנדרש ואפשרנו לסימולציה לפעול כ-50ps עד להתייצבות היציאות. לאחר מכן העלנו את הכניסה a_ns, ואכן כעבור 78ps) מתחילת ההרצה) היציאה Cout עלתה ל-1.

0-טירדה ל-Cout מתחילת ההרצה, הורדנו את a_ns ל-0, וכעבור מחילת ההרצה, הורדנו את 100ps מתחילת ההרצה) מתחילת ההרצה) ממחילת ההרצה)

תוצאות אלו תואמות את החישובים התיאורטיים שביצענו.

alu64bit_test חלק רטוב – 3.8

לקבלת ההשהיה המקסימלית, נציב את הערכים הבאים:

a[0..63]=1, b[0..63]=0, cin=1, op[1]=1, op[0]=1

אפשרנו למערכת להתייצב במשך 2000ps, ולאחר זמן זה הורדנו את [0] ל-0. ניתן לראות בדיאגרמת הגלים שהביט האחרון ביציאה s השתנה בזמן 3454ps, כלומר בהשהיה של 1454ps משינוי הכניסה, בהתאם לחישובים התיאורטיים שביצענו.

