## 南京邮电大学 2021/2022 学年 第 2 学期


## 《 数字电路与逻辑设计 A 》期末试卷 B

院(系)		班级				学号			姓名			
题号	_	=	E	四	五	六	七	八	九	总	分	
得分												
1	1, B, C) =) 示电路中 2管 C 电路, 和"四台	月样精度 (+ B +  = ABC -  。 中,	时,N 村,N 村 一 一 + AC + 二 1,B=0 出 F= 1.6V, n	制小数 可 <u></u> 可 + <i>E</i> 的 一 BC, 可 等 转	(0. 8593 型 MOS 反 函数 以 Y(A, 空管 平果 u, =	管 F = B, C) = , T <sub>P1</sub> ; 4.2V, ; (字量分)	Σ 管 采 別 B	原间等效	女为开关	ŧ	· 偶函	
0.01V,则当 8. 衡量 A/D												
9. ROM 和 F	LA 在结									PLA É	的与阵	
10. 某 64K× 11. HDL 是利 。							` _		以及	各器	件间	
12. 区分数字 13. 在数字系 14. 在数字系	2. 区分数字系统和 74161 这样芯片的标志是							和算法流程图。				
15. 在数字系表达式。		• · · -	以采用	毎态一ク	个触发器	器方案,	从		中导出	空制者	器的逻辑	

得 分

二、(10 分)采用卡诺图化简下面的逻辑函数(请完成图 2 的卡诺图,没有过程不得分)。

 $F = \overline{BCD} + \overline{ABCD} + \overline{ABCD} + \overline{BCD}$ , 约束条件: AD + BC = 0.




F=\_\_\_\_

图 2


得 分

三、 $(6 \, \mathcal{G})$  在图 3-1 所示电路中,输入信号为图 3-2 所示信号。设 Q、Q 初始状态为 1,试写出各触发器的次态方程并画出输出端 Q、Q 的波形。




得 分

四、(6分)试用图 4 所示的 74153 加上若干门电路设计一个一位全减器。其中 A、B、C、 $F_1$ 、 $F_2$ 分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位(要求列出真值表,画出完整的电路设计图)。(6分)




得 分

五、(10分) 试分析如图 5 所示的同步计数器电路,请给出次态方程,画出状态转移图并说明电路有无自启动性。。



得 分

六、(10 分) 试只用一片全加器 74283 (如图 6 所示)设计一个组合逻辑电路,将  $(ABCD)_{2421800}$  转换为  $(Y_8Y_2Y_1Y_2)_{8421800}$  (可添加门电路)。



得 分

七、 $(15\, 
Delta)$  74161、7485、反相器 G1 构成的时序电路如下图 7-1 所示,试写出 74161 输出端的状态转移表、 $\frak{7}$ 74153 输出端的序列 Z。若 7485 损坏,现提供与非门 G2 替换 7485、G1,试设计电路,恢复该时序电路的功能,简要描述设计过程 并将电路图 7-2 画完整。





图 7-1

得 分

ROM 实现该电路。(1)列出真值表;(2) 在图 8 上画出阵列图。



得 分

九、(12分)如图 9 所示 ASM 图:

- (1) 该图共有 种状态;
- (2) 设当前状态处于 S<sub>0</sub>状态,则:

当 A=0, C=1 时进入\_\_\_状态; 当\_\_\_或者\_时进入

S2状态; 当 时进入 S1状态;

(3) Qi=1 这个赋值操作发生在什么时候?




图 9

当下一个时钟有效边沿到达,系统离开S1状态,进入下一个状态时, $Q_1$ 赋值1。