

数字电路与逻辑设计B

第八讲

南京邮电大学

电子与光学工程学院

臧裕斌

3.2 常用中规模集成组合逻辑电路

一、编码器

1. 二进制编码器

(1) 8—3线普通编码器

(2) 8—3线优先编码器74148

2. 二—十进制优先编码器74147

二、译码器

1.二进制译码器

(1) 2—4 线译码器

2.二—十进制译码器

3.数字显示译码器

(1) 七段数码管

(2) 数字显示译码器7448

三、数据选择器

1. 四选一数据选择器
2. 八选一数据选择器
3. 用数据选择器设计组合逻辑电路

四、数据比较器

1. 四位并行数据比较器7485
2. 数据比较器的扩展

五、全加器

1. 四位串行进位全加器
2. 四位超前进位全加器
3. 全加器的应用举例

作业

二、译码器

1. 二进制译码器
2. 二一十进制译码器
3. 数字显示译码器


1.二进制译码器


(1) 2-4 线译码器

表 3.2.4 2—4 线译码器的功能表

使能 输入	输 入		输 出			
\overline{EN}	A_1	A_0	\overline{Y}_0	\overline{Y}_1	\overline{Y}_2	\overline{Y}_3
1	\emptyset	\emptyset	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

● $\overline{EN}=0$ 时，器件工作，以输入的一组二进制数对应的十进制数为下标的输出端被选中（输出0，低电平有效）





器件工作

$$\overline{Y}_0(A_1, A_0) = \overline{\overline{A_1} \overline{A_0}} = \overline{m_0}$$

$$\overline{Y}_2(A_1, A_0) = \overline{\overline{A_1} \overline{A_0}} = \overline{m_2}$$

$$\overline{Y}_1(A_1, A_0) = \overline{\overline{A_1} A_0} = \overline{m_1}$$

$$\overline{Y}_3(A_1, A_0) = \overline{A_1 \overline{A_0}} = \overline{m_3}$$

器件不工作

$$\overline{EN}=1, \quad \overline{Y}_i=1 \quad (i=0,1,2,3)$$

器件工作

$$\overline{EN}=0, \quad \overline{Y}_i(A_1, A_0) = \overline{m_i} \quad (i=0,1,2,3)$$

(2) 双2-4 线译码器74139




图 3.2.6 双2-4线译码器74139的简化逻辑符号

2. 二-十进制译码器

(1) 8421BCD码译码器7442





图 3.2.7 8421BCD码译码器7442的简化逻辑符号


表 3.2.5 7442译码器的功能表

输 入				输 出									
A_3	A_2	A_1	A_0	\overline{Y}_0	\overline{Y}_1	\overline{Y}_2	\overline{Y}_3	\overline{Y}_4	\overline{Y}_5	\overline{Y}_6	\overline{Y}_7	\overline{Y}_8	\overline{Y}_9
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	1	1	0	1



续表 3.2.5 7442译码器的功能表

输 入				输 出									
A_3	A_2	A_1	A_0	\overline{Y}_0	\overline{Y}_1	\overline{Y}_2	\overline{Y}_3	\overline{Y}_4	\overline{Y}_5	\overline{Y}_6	\overline{Y}_7	\overline{Y}_8	\overline{Y}_9
1	0	0	1	1	1	1	1	1	1	1	1	1	0
1	0	1	0	1	1	1	1	1	1	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	1	1	1
1	1	0	0	1	1	1	1	1	1	1	1	1	1
1	1	0	1	1	1	1	1	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1



(2) 其他译码器：余三码译码器**7443**、余三格雷BCD码译码器**7444**、....

2.关于二进制译码器的说法，正确的是____。

☒ A 若代码输入端为3个，则译码输出端为8个。


☐ B 若代码输入端为4个，则译码输出端为10个。

☐ C 器件不工作时，译码输出端的值为任意值。




☒ D 器件工作时，选中的输出端可以规定为0也可以规定为1。

提交

3. 数字显示译码器



(1) 七段数码管



(a) 外形图

(b) 等效电路

图 3.2.14 C-391E





图 3.2.16 0~15十六个字符显示



(2) 数字显示译码器7448



7448简化符号


表 3.2.8 7448功能表

十进制 数 或 功 能	输 入				\overline{BI} / \overline{RBO}	输 出							说明		
	\overline{LT}	\overline{RBI}	A_3	A_2		A_1	A_0	Y_a	Y_b	Y_c	Y_d	Y_e		Y_f	Y_g
0	1	1	0	0	0	0	1	1	1	1	1	1	0	译 码 显 示	
1	1	\emptyset	0	0	0	1	1	0	1	1	0	0	0		0
2	1	\emptyset	0	0	1	0	1	1	1	0	1	1	0		1
3	1	\emptyset	0	0	1	1	1	1	1	1	0	0	1		
4	1	\emptyset	0	1	0	0	1	0	1	1	0	0	1		1
5	1	\emptyset	0	1	0	1	1	1	0	1	1	0	1		1
6	1	\emptyset	0	1	1	0	1	0	0	1	1	1	1		1
7	1	\emptyset	0	1	1	1	1	1	1	1	0	0	0		0
8	1	\emptyset	1	0	0	0	1	1	1	1	1	1	1		1
9	1	\emptyset	1	0	0	1	1	1	1	1	0	0	1		1



续表

十进制 数 或 功 能	输 入				$\overline{BI} / \overline{RBO}$	输 出							说明		
	\overline{LT}	\overline{RBI}	A_3	A_2		A_1	A_0	Y_a	Y_b	Y_c	Y_d	Y_e		Y_f	Y_g
10	1	\emptyset	1	0	1	0	1	0	0	0	1	1	0	1	译 码 显 示
11	1	\emptyset	1	0	1	1	1	0	0	1	1	0	0	1	
12	1	\emptyset	1	1	0	0	1	0	1	0	0	0	1	1	
13	1	\emptyset	1	1	0	1	1	1	0	0	1	0	1	1	
14	1	\emptyset	1	1	1	0	1	0	0	0	1	1	1	1	
15	1	\emptyset	1	1	1	1	1	0	0	0	0	0	0	0	
$\overline{BI}=0$	\emptyset	\emptyset	\emptyset	\emptyset	\emptyset	\emptyset	0	0	0	0	0	0	0	0	熄灭
$\overline{LT}=0$	0	\emptyset	\emptyset	\emptyset	\emptyset	\emptyset	1	1	1	1	1	1	1	1	测试
$\overline{RBI}=0$	1	0	0	0	0	0	0	0	0	0	0	0	0	0	灭零







图 3.2.18 用7448驱动BS201A的连接方法



三、数据选择器

- 1.四选一数据选择器
- 2.八选一数据选择器
- 3.数据选择器的应用

数据选择器又称**多路选择器**(Multiplexer, 简称MUX)。每次在地址输入的控制下，从多路输入数据中选择一路输出。




图 3.2.20 数据分配器和数据选择器示意图

1. 四选一数据选择器






图3.2.21 (b)简化符号

表 3.2.9 四选一MUX的功能表


使能 输入	输 入	输 出
\overline{EN}	$A_1 A_0$	Y
1	$\emptyset \ \emptyset$	0
0	0 0	D_0
0	0 1	D_1
0	1 0	D_2
0	1 1	D_3




$\overline{EN}=0$ 时，器件工作，算出 输入的一组自然二进制代码对应的十进制数，以此数作为下标的 D 端被选中。



四选一MUX的卡诺图





$$\overline{EN} = 1$$

$$Y = 0$$

$$\overline{EN} = 0$$

$$\begin{aligned}
 Y &= \overline{A_1} \overline{A_0} D_0 + \overline{A_1} A_0 D_1 \\
 &\quad + A_1 \overline{A_0} D_2 + A_1 A_0 D_3 \\
 &= \sum_{i=0}^3 m_i D_i
 \end{aligned}$$

m_i 为 A_1, A_0 构成的最小项

四选一MUX的逻辑表达式

例：双路四选一数据选择器74153





图 3.2.22 74153的简化逻辑符号


1.若四选一数据选择器构成电路如下，分析函数 F 的功能。

- ☐ A 与逻辑
- ☐ B 或逻辑
- ☒ C 同或逻辑
- ☐ D 异或逻辑




提交

2. 八选一数据选择器75151



使能输入	输 入	输 出
\overline{EN}	$A_2 \ A_1 \ A_0$	Y
1	$\emptyset \ \emptyset \ \emptyset$	0
0	0 0 0	D_0
0	0 0 1	D_1
0	0 1 0	D_2
0	0 1 1	D_3
0	1 0 0	D_4
0	1 0 1	D_5
0	1 1 0	D_6
0	1 1 1	D_7



$$\overline{EN} = 1 \quad Y = 0$$

$$\overline{EN} = 0 \quad Y = \sum_{i=0}^7 m_i D_i$$

m_i 为 A_2, A_1, A_0 构成的最小项

3.用数据选择器的应用

例1：用**74151**设计函数 $F = AB + A\bar{C}$ 。

接法一： A、B、C分别接 A_2 、 A_1 、 A_0 ：

		A_1A_0			
		00	01	11	10
A_2	0	D_0	D_1	D_3	D_2
	1	D_4	D_5	D_7	D_6

Y

		BC			
		00	01	11	10
A	0	0	0	0	0
	1	1	0	1	1

F

令 $D_0 = D_1 = D_2 = D_3 = D_5 = 0$ ， $D_4 = D_6 = D_7 = 1$ ，则
 $Y = F$ ，相应的电路图如下所示。




图 3.2.28 (a)

例1：用**74151**设计函数 $F = AB + A\bar{C}$ 。

接法二： A、B、C分别接 A_0 、 A_1 、 A_2 ：

		A_1A_0			
		00	01	11	10
A_2	0	D_0	D_1	D_3	D_2
	1	D_4	D_5	D_7	D_6

Y

		BA			
		00	01	11	10
C	0	0	1	1	0
	1	0	0	1	0

F

令 $D_0=D_2=D_4=D_5=D_6=0$ ， $D_1=D_3=D_7=1$ ，则
 $Y=F$ ，相应的电路图如下所示。




图 3.2.28 (b)

例2：用一片**74153**设计一个一位全加器。

解：1/2 74153和一位全加器 的卡诺图分别如下

		A_0	
		0	1
A_1	0	D_0	D_1
	1	D_2	D_3

		$B_i C_{i-1}$			
		00	01	11	10
A_i	0	0	1	0	1
	1	1	0	1	0

S_i

		$B_i C_{i-1}$			
		00	01	11	10
A_i	0	0	0	1	0
	1	0	1	1	1

C_i

		$B_i C_{i-1}$			
		00	01	11	10
A_i	0	0	1	0	1
	1	1	0	1	0

S_i

降1维



		B_i	
		0	1
A_i	0	C_{i-1}	\bar{C}_{i-1}
	1	\bar{C}_{i-1}	C_{i-1}

S_i


$A_i B_i = \mathbf{00}$ 时, $S_i = ?$ $S_i = \bar{C}_{i-1} \cdot 0 + C_{i-1} \cdot 1 = C_{i-1}$

		$B_i C_{i-1}$			
		00	01	11	10
A_i	0	0	1	0	1
	1	1	0	1	0

记图变量乘对应小方格的值
然后相加

A_i		$B_i C_{i-1}$			
		00	01	11	10
0		0	0	1	0
1		0	1	1	1


C_i

降1维


A_i		B_i	
		0	1
0		0	C_{i-1}
1		C_{i-1}	1


C_i

将 A_i 、 B_i 分别接 A_1 、 A_0 ，则 S_i 的 $D_0 = D_3 = C_{i-1}$ ， $D_1 = D_2 = \overline{C_{i-1}}$ ； C_i 的 $D_0 = 0$ ， $D_1 = D_2 = C_{i-1}$ ， $D_3 = 1$ ，电路如下所示。



2.对于八选一数据选择器74151，说法正确的是___。

- ☐ A 可以实现4变量逻辑函数
- ☐ B 可以实现3变量逻辑函数
- ☐ C 可以实现2变量逻辑函数
- ☐ D 可以实现1变量逻辑函数



提交

用数据选择器设计组合逻辑电路的步骤

- (1) 降维（可选）；
- (2) 比较；
- (3) 画逻辑图。

例 分别用一片**74151**和 $\frac{1}{2}$ **74153**

$$\text{实现 } F = \bar{A}\bar{B}\bar{C} + \bar{A}BC + AB\bar{D} + A\bar{B}D + AC\bar{D}$$

解：这是一个四变量函数，对其**一次降维**后可用**74151**实现，**两次降维**后可用 $\frac{1}{2}$ **74153**实现。

(1) 一次降维，用**74151**实现

CD		AB			
		00	01	11	10
A	0	1	1		
	1			1	1
	1	1			1
	0		1	1	1

降1维

BC		A			
		00	01	11	10
A	0	1	0	1	0
	1	D	1	\bar{D}	\bar{D}


A ₁ A ₀		A ₂			
		00	01	11	10
A ₂	0	D ₀	D ₁	D ₃	D ₂
	1	D ₄	D ₅	D ₇	D ₆

例 分别用一片**74151**和 $\frac{1}{2}$ **74153**

$$\text{实现 } F = \bar{A}\bar{B}\bar{C} + \bar{A}BC + AB\bar{D} + A\bar{B}D + AC\bar{D}$$

将A、B、C 分别接74151的 A_2 、 A_1 、 A_0

$$D_0=D_3=D_5=1, D_1=D_2=0, D_4=D, D_6=D_7=\bar{D}$$



例 分别用一片**74151**和 $\frac{1}{2}$ **74153**

$$\text{实现 } F = \bar{A}\bar{B}\bar{C} + \bar{A}BC + AB\bar{D} + A\bar{B}D + AC\bar{D}$$

解：这是一个四变量函数，对其**一次降维**后可用**74151**实现，**两次降维**后可用 $\frac{1}{2}$ **74153**实现。

(2) 两次降维，用74153实现

		CD			
		00	01	11	10
AB	00	1	1		
	01			1	1
	11	1			1
	10		1	1	1

降2维

		B	
		0	1
A	0	\bar{C}	C
	1	C+D	\bar{D}

		A ₀	
		0	1
A ₁	0	D ₀	D ₁
	1	D ₂	D ₃

例 分别用一片**74151**和**1/2 74153**

实现 $F = \bar{A}\bar{B}\bar{C} + \bar{A}BC + AB\bar{D} + A\bar{B}D + AC\bar{D}$

$D_0 = \bar{C}$, $D_1 = C$, $D_2 = C + D$, $D_3 = \bar{D}$

将A、B分别接1/2 74153的A₁、A₀

