## 南京邮电大学 2023/2024 学年 第 2 学期

## 《 数字电路与逻辑设计 A 》期末试卷 A


	院(系)	班级	学号	姓名
--	------	----	----	----

题号	_	11	Щ	四	五	六	七	八	九	总分
得分										

得 分

- 一、填空题(每空1分,共25分)
- 1. (215.625)<sub>10</sub>=(\_ 11010111.101\_\_)<sub>2</sub>=(\_ D7.A \_)<sub>16</sub> 。
- 2. (569)10=(1100 1101 1010 )余3循环码。
- 3. 若 $F(A,B,C) = \sum (3,4,6)$ ,则 $F'(A,B,C) = \sum (0,2,5,6,7)$ 。
- 4. 如图 1 所示门电路,MOSFET 工作在导通或截止状态,当输入端 A、B 中有一个或一个以上为低电平"0"时,与低电平相连的  $T_P$  管 <u>导通</u>, $T_N$  管 <u>截止</u>,  $\phi$ + $V_{DD}$

使输出 F 为<u>高</u>电平; 只有当两个输入端均为高电平"1"时, $T_{p_1}$ 、 $T_{p_2}$  均<u>截止</u>, $T_{N_1}$ 、 $T_{N_2}$  都<u>导通</u>,输出 F 为<u>低</u>电平。



6. A/D 转换器中,若 $\Delta$ 是量化单位,当采用"舍尾"方法划分量

化电平时,最大量化误差为 1  $\Delta$ ;而采用"四舍五入"方法划分

量化电平,则最大量化误差为  $\frac{1}{2}$   $\Delta$  。





图 1

- 7. 逐次逼近式 ADC,转换位数为 n,则转换时间为(n+1) T<sub>cp</sub>。
- 8. 已知 4 位倒 T 型 DAC, 输入数字量为 (1101) 2, UREF=8V, R<sub>F</sub>=R, 则输出模拟量 u<sub>o</sub>=6.5 V。
- 9. 与 PLA 的与阵列、或阵列都可编程不同, PROM 的与阵列 <u>固定(或不可编程)</u>,或阵列可编程。
- 10. 将8k×8位 ROM 扩展为16k×16位 ROM, 需要4 片8k×8位 ROM。
- 11.用 Verilog 门原语表达图 2 所示电路,对应语句是 and (out, in1, in2) 。 in1 \_\_\_\_\_ ou
- 12. 模块是 Veri log 的基本描述单位,用于描述某个设计的功能 图 2 或结构及其与其它模块通信的外部接口,包括数据流方式、<u>行为方式</u>、<u>结构方式</u>及上述方式的混合。
- 13. 数据处理器和 控制器 是数字系统中最基本的两大部件。

14. ASM 图是硬件算法的符号表示法,它由<u>状态框</u>、<u>条件框</u>和<u>判断框</u>这三个基本符号组成。

得 分




-----卡诺图 8 分


 $F = A\overline{C} + \overline{BD}$ -----2 分

得 分

三、 $(6\, \%)$  D 触发器组成的电路、输入波形分别如图所示。若电路初态为 0, 试画出 Q 端波形。(必须写出激励、次态方程)。



答:




波形 4分


$$D = \overline{A \cdot Q^n} = \begin{cases} 1, A = 0 \\ \overline{Q^n}, A = 1 \end{cases}$$

$$Q^{n+1} = D = [D = \overline{A \cdot Q^n}]CP \uparrow = \begin{cases} 1, A = 0 \\ \overline{Q^n}, A = 1 \end{cases} CP \uparrow$$
1 分

得 分

四、(8分)分析图 5 电路的逻辑功能,改用两片 74151 实现,要求:(1)写出两个输出函数的最小项表达式(2)画出相应的电路。注意: A 权重最高, C 权重最低。





每图2分

得 分

五、 $(8\, \%)$  设计一个组合逻辑电路,设输入信号 ABC 为三位二进制数,判断该数 (1) 是否能被 3 整除,若能,则输出 F1=1; (2) 是否是质数,若是,则输出 F2=1。要求: (1) 列真值表。(2) 写出 F1 和 F2 的最简与或表达式。(不需要画电路图)

答:


Α	В	С	F1	F2
0	0	0	1	0
0	0	1	0	0
0	1	0	0	1
0	1	1	1	1
1	0	0	0	0
1	0	1	0	1
1	1	0	1	0
1	1	1	0	1

$$F_1 = \overline{A}\overline{B}\overline{C} + \overline{A}BC + AB\overline{C} - - - 2$$
  
$$F_2 = \overline{A}B + AC - - - 2$$


F1、F2中错1个扣1分,扣完2分为止,F1、F2的公式2+2分表格2+2分

得分\_

六、 $(12\, 
m 分)$  两片 74161 级联电路如图 6 所示,要求采用反馈置零法设计模长为  $(197)_{10}$  的计数器,试完成该电路设计(可添加必要的门电路)。



答:



数据端 4 分,置数端设计 7 分,清零端 1 分。

得 分

七、 $(13 \, \text{分})$  电路如图 7 所示,请(1) 列出 74194 的状态转移表,(2) 写出输出端  $Q_3$  产生的序列信号?


答: 1、状态转移表(11分)

$Q_0$	$Q_1$	$Q_2$	$Q_3$	
0	0	0	0	
1	0	0	0	$\leftarrow$
0	1	0	0	
1	0	1	0	
1	1	0	1	
1	1	1	0	
0	1	1	1	
1	0	1	1	
0	1	0	1	
0	0	1	0	
0	0	0	1	


Q<sub>3</sub>端产生的序列信号: 0001011101 (2分)

得 分

八、(6分)用D触发器和PROM实现的同步加法计数器的状态转移表如图8所示, 试将下列电路图补充完整。



答:



D1 绘制正确得 2 分, D2 绘制正确得 2 分, D3 绘制正确得 2 分。

得 分

九、 $(12 \, f)$  某数字系统的 ASM 图如图 9 所示,若采用 DFF、每态一个触发器的方法实现该系统的控制器,试写出控制器输出的控制信号和 D 触发器激励函数的




图 9