

数字电路与逻辑设计B

第十三讲




南京邮电大学

电子与光学工程学院


臧裕斌

4.5 触发器应用举例


1. 消抖动开关



触点在闭合和断开瞬间会产生接触不稳定



【再讨论】为何引入触发器？



原来功能


按键断开 LED熄灭

按键闭合 LED点亮



改进功能

按一次，LED在点亮与熄灭状态循环

2. 单脉冲发生器



3. 分频器




4. 6Verilog描述触发器

一、行为建模描述DFF

1. 没有异步清零端DFF

```
//D flip-flop without reset  
module DFF (Q, D, CLK);  
output Q;  
input D, CLK;  
reg Q;  
always @(posedge CLK )  
begin  
  Q <= D;  
end  
endmodule
```



2. 有异步清零端DFF

//D flip-flop with asynchronous reset (V2001,V2005)

```
module DFF (output reg Q, input D, CLK, RST);
```

```
always @ (posedge CLK , negedge RST)
```


```
begin
```

```
if (!RST) Q <= 1'b0; //same as: if (RST == 0)
```

```
else Q <= D;
```


```
end
```

```
endmodule
```



3. 有异步清零、置位端DFF

```
module dff_rs_async(clk,r,s,d,q);  
input clk,r,s,d;  
output q;  
reg q;  
always@(posedge clk or posedge r or posedge s)  
begin  
  if(r) q<=1'b0;  
  else if(s) q<=1'b1;  
  else q<=d;  
end  
endmodule
```



应用题

1.试用基本SRFF设计一个两组数字式抢答器。

作业题


4.1

4.5

4.8

应用题

试用基本SRFF设计一个两组数字式抢答器。



K_2	K_1	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	1	1
0	1	0	0	1	0
1	0	0	0	0	1
1	1	0	0	0	0
x	x	0	1	0	1
x	x	1	0	1	0
x	x	1	1	1	1

$Q_2^n Q_1^n$

$K_2 K_1$ \	00	01	11	10
00	1	0	1	1
01	1	0	1	1
11	0	0	1	1
10	0	0	1	1


The Karnaugh map for Q_2^{n+1} is a 4x4 grid. The columns are labeled 00, 01, 11, 10 and the rows are labeled 00, 01, 11, 10. The values in the cells are: (00,00)=1, (01,00)=0, (11,00)=1, (10,00)=1; (00,01)=1, (01,01)=0, (11,01)=1, (10,01)=1; (00,11)=0, (01,11)=0, (11,11)=1, (10,11)=1; (00,10)=0, (01,10)=0, (11,10)=1, (10,10)=1. There are two groupings: a blue grouping covering the first two columns (00, 01) for rows 00 and 01, and a red grouping covering the last two columns (11, 10) for rows 00, 01, 11, and 10.

$$\bar{S}_{D2} = K_2 + Q_1^n, \bar{R}_{D2} = 1$$

$$\bar{S}_{D1} = K_1 + Q_2^n, \bar{R}_{D1} = 1$$

$$Q_2^{n+1} = \bar{K}_2 \bar{Q}_1^n + Q_2^n = \bar{\bar{S}}_{D2} + \bar{R}_{D2} Q_2^n$$

$$Q_1^{n+1} = \bar{K}_1 \bar{Q}_2^n + Q_1^n = \bar{\bar{S}}_{D1} + \bar{R}_{D1} Q_1^n$$



第5章 时序逻辑电路

5.1 概述

一、组合电路

1. 结构特点
2. 功能特点

二、时序电路

- | | |
|---------|---------|
| 1. 结构特点 | 3. 工作描述 |
| 2. 功能特点 | 4. 分类 |

5.2 寄存器和移存器

一、寄存器

- 1.概念
- 2.输入输出方式
- 3.电路实例

二、移存器

- 1.功能
- 2.分类
- 3.MSI移位寄存器74194（双向）

第5章 时序逻辑电路

5.1 概述

一、组合电路

1. 结构特点

(1) 电路由逻辑门构成，不含记忆元件

(2) 输入信号是单向传输的，电路中不含反馈

2. 功能特点

无记忆功能

二、时序电路




图5.1.1时序电路的结构框图

1. 结构特点

(1) 电路由组合电路和存储电路构成，含记忆元件

(2) 电路中含有从输出到输入的反馈


2. 功能特点

有记忆功能

例：对JKFF，当 $J=K=1$ 时： $Q^{n+1}=?$

$$Q^n=0, Q^{n+1}=1; Q^n=1, Q^{n+1}=0$$

3. 工作描述



(1) 激励方程 $W = F[X, Q]$


(2) 状态方程 $Q^{n+1} = G[W, Q^n]$

(3) 输出方程 $Z = H[X, Q]$


(4) 时钟方程

4. 分类

(1)按 Z 与 X 是否有关



摩尔 (Moore) 型电路



米勒 (Mealy) 型电路

图5.1.2 时序逻辑电路的细化结构

(2) 按存储器的状态变化是否同时进行

同步时序电路

➤ 只有一个时钟信号

➤ 采用同步（时钟）触发器

异步时序电路

电位异步时序电路


➤ 无时钟信号

➤ 采用异步（基本）触发器

脉冲异步时序电路

➤ 多个时钟信号

➤ 采用同步（时钟）触发器



5.2 寄存器和移存器

一、寄存器


1. 概念

在数字电路中，用来存放一组二进制数据或代码的电路称为寄存器。寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。

指令寄存器（**IR**） 地址寄存器（**AR**）

数据寄存器（**DR**） 累加寄存器（**AC**）

2. 电路实例



二、移存器

1. 功能：暂存、移位

1	0	0	0
Q_3	Q_2	Q_1	Q_0

“**移位**”：将寄存器所存信息，在移位脉冲的作用下，向左或向右移动。


2. 输入输出方式

●并行方式

每一位信息对应一个输入端(或输出端),
在时钟脉冲作用下, 各位**同时**输入(或输出)

●串行方式

只有一个输入端(或输出端),
在时钟脉冲作用下, 信息**逐位**输入(或输出)




PATA (Parallel ATA)硬盘&SATA(Serial ATA)硬盘




3. 分类

①根据移位方向


- 单向
- 双向



(a)







(b)




(c)

②根据输入、输出方式



例1 四位串入并出右移移存器。



$$Q_0^{n+1} = D_I, Q_1^{n+1} = Q_0^n, Q_2^{n+1} = Q_1^n, Q_3^{n+1} = Q_2^n$$


1.若4位移存器的初始状态为 $Q_3Q_2Q_1Q_0=1001$, $D_3=1$, 右移 ($Q_3 \rightarrow Q_2 \rightarrow Q_1 \rightarrow Q_0$) 2位后的状态为 $Q_3Q_2Q_1Q_0=$ __。

- ☐ A 0111
- ☒ B 1110
- ☐ C 1100
- ☐ D 0011


提交

4. MSI移位寄存器74194（双向）

1) 逻辑图




74194 简化符号



74194引脚图

2) 功能表




$$\begin{matrix} & & Q_0 & Q_1 & Q_2 & Q_3 \\ t_n & D_{SR} & Q_0^n & Q_1^n & Q_2^n & Q_3^n \\ t_{n+1} & D_{SR} & Q_0^n & Q_1^n & Q_2^n & Q_3^n \end{matrix}$$

功能	\overline{CR}	M_0	M_1	CP	D_{SR}	D_{SL}	D_0	D_1	D_2	D_3	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}
清除	0	×	×	×	×	×	×	×	×	×	0	0	0	0
并入	1	1	1	↑	×	×	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3
保持	1	×	×	0	×	×	×	×	×	×	Q_0^n	Q_1^n	Q_2^n	Q_3^n
	1	0	0	×	×	×	×	×	×	×				
右移	1	1	0	↑	1	×	×	×	×	×	1	Q_0^n	Q_1^n	Q_2^n
	1	1	0	↑	0	×	×	×	×	×	0	Q_0^n	Q_1^n	Q_2^n
左移	1	0	1	↑	×	1	×	×	×	×	Q_1^n	Q_2^n	Q_3^n	1
	1	0	1	↑	×	0	×	×	×	×	Q_1^n	Q_2^n	Q_3^n	0


3)应用举例

可以实现
串入串出
串入并出
并入并出
并入串出




2. 下图所示电路的状态转移关系为 $Q_0Q_1Q_2Q_3 = \underline{\hspace{2cm}}$ 。

- ☒ A $1000 \rightarrow 0100 \rightarrow 0010 \rightarrow 0001$
- ☐ B $1000 \rightarrow 0001 \rightarrow 0010 \rightarrow 0100$
- ☐ C $1000 \rightarrow 1100 \rightarrow 1110 \rightarrow 1111$
- ☐ D $1000 \rightarrow 0001 \rightarrow 0011 \rightarrow 0111$



提交




1111 → 0111 → 0011 → 0001

↑

↓

1110 ← 1100 ← 1000 ← 0000



0

15

