Проектирование модулей приемника и передатчика (RX, TX) (и устройств на их основе) интерфейса UART на языке описания аппаратуры Verilog HDL под микросхему Altera MAX2.

Universal Asynchronous Receiver- Transmitter (UART) – последовательный интерфейс передачи данных, предназначенный для организации связи между цифровыми устройствами. Данные по нему передаются от одного устройства другому по одной физической линии.

Передача данных в UART осуществляется по одному биту в равные промежутки времени (тайм-слоты). Этот временной промежуток определяется скоростью передачи данных UART, эта скорость измеряется в *бодах* (бит в секунду). Для возможных скоростей существует дискретный стандартный ряд.

Табл	тица	1. Ста	ндарт	гизова	нные	скорост	и перед	ачи дан	ных по п	ротоколу	UART.
300	600	1200	2400	4800	9600	19200	38400	57600	115200	230400	И т.д.

Длительность бита T и скорость передачи данных S связаны выражением: T=1/S.

Помимо информационных бит, в элементарной транзакции существуют обязательным образом стартовый и стоповый биты. Принимающее устройство знает об этом, поэтому из информационного потока оно их вырезает. Зачастую элементарная транзакция передается объемом 1 байт, но встречаются и реализации, где передается 5, 6, 7 или 9 информационных бит. Минимальным пакетом являются обособленные стартовым и стоповым битом информационные биты. Некоторые реализации UART используют несколько стоп- битов для повышения степени синхронизации приемника и передатчика. Для приемника второй и последующие стоп- биты представляются задержкой на линии.

Пассивным состоянием линий является логическая 1. Стартовый битлогический 0. Приемник ждет перепада из 1 и 0 и отсчитывает от него временной промежуток в половину длительности бита (до середины стартового бита), если в этот момент все еще 0, то запускается процесс приема посылки с заранее оговоренным объемом. Приемник отсчитывает n+1 битовых длительностей, каждый раз фиксируя значение на шине. Первые п значений являются принятыми данными, а последнее значение-проверочное (стоп-бит). Значение стоп- бита всегда равно 1, если приемник детектирует иное, то UART модуль фиксирует ошибку. Биты синхронизации (старт и стоп биты) занимают определенную часть битового потока, то результирующая скорость пропускная способность UART меньше скорости соединения. Например, для 8 битной посылки без бита четности выходит, что используется 10 тайм-слотов, что соответствует 80% полезного сигнала в занятом пространстве битового потока.

При скорости линии в 9600 бод полезная скорость равняется 7860 бод. Временные диаграммы, иллюстрирующие передачу данных по данному протоколу, представлены ниже.



Рис. 1. Пример передачи конкретного байта через одну шину по протоколу UART.



Рис. 2. Пример передачи байта в общем случае с пояснениями через одну шину по протоколу UART.




Рис. 3. Передача последовательно двух байт через одну шину по протоколу UART.

Легко видеть, что посылка отправляется младшим битом вперед.

Многие реализации UART имеют возможность контроля целостности принятых данных методом контроля битовой четности. Различают контроль на четность, в котором число единичных бит в посылке-четное число, и контроль на нечетность, при котором сумма единичных бит является нечетным числом.

Таблица 2. Примеры формирования битов четности/нечетности.

Данные	Количество единичных бит	Бит четности	Бит нечетности
00000000	0	0	1
10010100	3	1	0
11110000	4	0	1
11001011	5	1	0

При такой договоренности между приемником и передатчиком появляется автоматическая возможность контроля целостности принятого пакета данных.

Параметры приема-передачи через UART записывают коротком виде так, чтобы эта информация одновременно включала число бит в посылке, наличие и тип бита четности, длительность стоп-бита и скорость передачи UART. Примеры записи проиллюстрированы ниже.

Таблица 3. Примеры короткой записи параметров сообщения по UART.

		Dearwhooms			
Короткая	Расшифровка				
запись	Число бит	Наличие и тип	Длительность	Скорость	
	данных в	бита четности	стоп- бита,	передачи по	
	посылке, ед.		тайм-слот(ов)	UART, бод	
9600/8-N-1	8	N (No parity)- без бита	1	9600	
		четности			
19200/8-E-1	8	E (Even parity)- бит	1	19200	
		проверки на четность			
600/8-O-2	8	O (Odd parity)- бит проверки на нечетность	2	600	
2400/5-N-3	5	N	3	2400	
19200/10-E-5	10	Е	5	19200	

Модуль передатчика ТХ на языке Verilog.

Таблица 4. Описание параметров модуля TX.

Параметр	Описание параметра
----------	--------------------

UART_BAUD_RATE	Физическая скорость передачи по UART.
CLOCK_FREQUENCY	Частота входящего тактового сигнала по проводу IN_CLOCK. Минимальное отношение CLOCK_FREQUENCY/UART_BA UD_RATE равно 2.
PARITY	Параметр бита четности. 0-без бита четности. 1- проверка на четность, 2-проверка на нечетность.
CLKS_PER_BIT_LOG_2	Логарифм отношения CLOCK_FREQUENCY*NUMBER _OF_STOP_BITS/UART_BAUD_R ATE, округленный до целого.
NUM_OF_DATA_BITS_IN_PACK	Число информационных бит в пакете данных.
NUM_OF_DATA_BITS_IN_PACK_LOG_2	Логарифм по основанию 2 от числа NUM_OF_DATA_BITS_IN_PACK, округленный до целого.
NUMBER_OF_STOP_BITS	Число стоповых бит в элементарной транзакции.

Таблица 5. Описание входных портов модуля ТХ.

Входные порты	Описание
IN_CLOCK	Входной тактовый сигнал с частотой CLOCK_FREQUENCY.
IN_TX_LAUNCH	Сигнал запуска процесса передачи данных. Если требуется провести один акт передачи, то его длина должна быть больше периода IN_CLOCK, но меньше периода всей посылки.
IN_TX_DATA [NUM_OF_DATA_BITS_IN_PACK-1:0]	Данные, которые будут отправлены после детектирования на шине IN_TX_LAUNCH высокого уровня

сигнала. Имеет размерность NUM_OF_DATA_BITS_IN_PACK.

Таблица 6. Описание выходных модуля ТХ.

Выходные порты	Описание
OUT_TX_ACTIVE	Тип reg. Данный порт содержит информацию об активности шины.
OUT_TX_SERIAL	Тип reg. Порт ТХ, который соединяется с RX портом приемного устройства.
OUT_TX_DONE	Тип reg. Порт, на котором кратковременно появляется высокий уровень сигнала после передачи пакета данных (после завершения элементарной транзакции).

Таблица 7. Описание используемых регистров модуля ТХ.

Используемые регистры	Размерность регистров	Описание регистров
REG_STATE	[2:0]	Регистр, содержащий информацию о текущем состоянии конечного автомата.
REG_CLOCK_COUNT	[CLKS_PER_BIT_LOG_2:0]	Основной счетчик, который формирует тайм-слоты на основании параметров и приходящих импульсов на входной порт IN_CLOCK.
REG_BIT_INDEX	[NUM_OF_DATA_BITS_IN _PACK_LOG_2:0]	Счетчик номера бита во время последовательной передачи данных.
REG_TX_DATA	[NUM_OF_DATA_BITS_IN _PACK-1:0]	Регистр, в котором хранятся данные для последовательной передачи, защелкивающийся при

		детектировании на линии IN_TX_LAUNCH высокого уровня сигнала.
FLAG_DONE_TRANSAC TION	1	Регистр, кратковременно хранящий информацию о том, что транзакция окончена.

Таблица 8. Описание состояний конечного автомата модуля TX.

Таблица 8. Описание состояний конечного автомата модуля ТХ.			
Состояние конечного автомата	Описание состояния		
STATE_WAIT	Состояние ожидания, в котором		
	передатчик ожидает команды передачи		
	данных. Этому состоянию характерно:		
	удержание на шине ТХ логической		
	единицы, OUT_TX_ACTIVE равен нулю.		
	Если это первый такт пребывания в		
	состоянии STATE_WAIT после выхода из		
	предыдущего, то: $OUT_TX_DONE = 1$,		
	OUT_TX_ACTIVE=0,		
	FLAG_DONE TRANSACTION=0. Если это		
	не первый такт, то OUT_TX_DONE		
	сбрасывается в нуль. Таким образом,		
	OUT_TX_DONE после окончания		
	транзакции появляется на один такт		
	IN_CLOCK. При обнаружении на		
	IN_TX_LAUNCH высокого уровня		
	сигнала происходит следующее:		
	1)OUT_TX_ACTIVE<=1		
	2)OUT_TX_SERIAL<=0		
	3)REG_TX_DATA<=IN_TX_DATA		
	4)REG_STATE<=STATE_TX_START_BIT		
	1. На сигнальный порт активности шины		
	ставится сигнал 1, что говорит о ее		
	занятости.		
	2. Шина ТХ притягивается к земле, что		
	означает начало передачи старт-бита.		
	Преждевременная подтяжка этой шины к		
	нулю оправдана необходимостью		
	уменьшения инерции отклика.		

	 3. Происходит защелкивание данных с входной шины IN_TX_DATA во внутренний регистр. 4. Переход конечного автомата в следующее состояние.
STATE_TX_START_BIT	В этом состоянии модуль притягивает шину ТХ к нулю на время длительности одного тайм-слота. Таким образом происходит передача старт-бита. В это состояние автомат входит после детектирования высокого уровня сигнала на IN_LAUNCH еще в состоянии STATE_WAIT. После отсчета необходимого числа тактов основного генератора происходит переход в состояние STATE_TX_DATA_BITS
STATE_TX_DATA_BITS	В этом состоянии происходит передача информационных бит в порядке "младшим битом вперед", а также происходит итерация двух счетчиков: основного счетчика тайм-слота и счетчика битов. Внешним счетчиком является счетчик битов, внутренним — счетчик тайм-слота. На каждый сброс внутреннего счетчика увеличивается на единицу внешний. Параллельно с изменением состояний счетчиков на линии ТХ удерживается текущий бит передаваемых данных. Когда счетчик битов досчитывает до конечного элемента в пакете данных, он сбрасывается и изменяет состояние автомата в зависимости от параметра PARITY. Если транзакция не предусматривает наличие бита четности, то происходит переход в состояние STATE_TX_STOP_BIT, если параметры задают бит четности, то автомат переходит в STATE_PARITY_BIT.
STATE_PARITY_BIT	В данном состоянии на шине ТХ удерживается бит четности/нечетности на основании анализа числа единичных битов в посылке через специальную функцию в течении одного тайм-слота. После этого

	происходит переход в STATE_TX_STOP_BIT.
STATE_TX_STOP_BIT	В этом состоянии на шине ТХ
	удерживается высокий уровень сигнала.
	Время удержания равно
	NUMBER_STOP_BITS * (время одного
	тайм-слота). По истечении времени
	удержания происходит следующее:
	1)FLAG_DONE_TRANSACTION<=1
	2)REG_CLOCK_COUNT<=0
	3)REG_STATE<=STATE_WAIT
	1. В индикатор окончания процесса
	транзакции записывается логическая
	единица.
	2. Сбрасывается счетчик тайм-слота.
	3. Переход автомата в состояние
	STATE_WAIT.

Программный код модуля ТХ

```
module UART FPGA TX
#(
                            UART BAUD RATE
                                                                       =9600;
       parameter
                                                                       =19200;
                            CLOCK FREQUENCY
      parameter
      parameter
                            PARITY
                                                                       =2;
                            CLKS PER BIT LOG 2
                                                                       =5;
      parameter
                            NUM OF DATA BITS IN PACK
                                                                       =8;
      parameter
                            NUM_OF_DATA_BITS_IN_PACK_LOG_2
                                                                       =3;
      parameter
                            NUMBER_STOP_BITS
                                                                       =4
      parameter
         IN_CLOCK,
 input
        IN TX LAUNCH,
 input
 input [NUM_OF_DATA_BITS_IN_PACK-1:0] IN_TX_DATA, output reg_OUT_TX_ACTIVE, output reg_OUT_TX_SERIAL,
 output reg OUT_TX_DONE
 );
parameter CLKS PER BIT
                                    = CLOCK_FREQUENCY/UART_BAUD_RATE;
parameter STATE WAIT
                                    = 3'b000;
parameter STATE TX START BIT
                                    = 3'b001;
parameter STATE TX DATA BITS
                                    = 3'b010;
parameter STATE PARITY BIT
                                    = 3'b101;
parameter STATE_TX_STOP_BIT
                                    = 3'b011;
                                                         REG STATE;
reg [2:0]
reg [CLKS_PER_BIT_LOG_2:0]
                                                         REG_CLOCK_COUNT;
                                                         REG_BIT_INDEX;
reg [NUM OF DATA BITS IN PACK LOG 2:0]
reg [NUM_OF_DATA_BITS_IN_PACK-1:0]
                                                         REG_TX_DATA;
                                                         FLAG_DONE_TRANSACTION;
reg
```

```
initial begin
            REG STATE
                                                      = STATE_WAIT;
            REG_CLOCK_COUNT
                                                      = 0;
            REG BIT INDEX
                                                      = 0;
            REG TX DATA
                                                      = 0;
            FLAG DONE TRANSACTION
                                                      = 0;
            OUT TX ACTIVE
                                                      = 0;
             OUT TX SERIAL
                                                      = 1;
            OUT_TX_DONE
                                                      = 0;
end
always @(posedge IN_CLOCK)
begin
 case (REG STATE)
 STATE_WAIT:
 begin
     if(FLAG DONE TRANSACTION==1)
     begin
            OUT TX DONE
                                               <= 1'b1:
                                               <= 1'b0;
            OUT_TX_ACTIVE
            FLAG DONE TRANSACTION
                                               <=0;
      end
      else
            OUT TX DONE
                                               <= 1'b0;
            OUT TX SERIAL
                                               <= 1'b1;
    if(IN_TX_LAUNCH == 1'b1)
    begin
             OUT TX ACTIVE
                                               \leq 1'b1;
                                               \leq IN_TX_DATA;
            REG_TX_DATA
            REG_STATE
                                               <= STATE TX START BIT;
            OUT_TX_SERIAL
                                               <= 1'b0;
            OUT_TX_DONE
                                               <= 1'b0;
    end
 end
 STATE TX START BIT:
 begin
     if (REG CLOCK COUNT < CLKS PER BIT-2)
             REG CLOCK COUNT <= REG CLOCK COUNT + 1;
      else
      begin
             REG\_CLOCK\_COUNT \le 0;
                                 <= STATE_TX_DATA_BITS;
             REG_STATE
      end
  end
  STATE\_TX\_DATA\_BITS:
  begin
    OUT TX SERIAL <= REG TX DATA[REG BIT INDEX];
    if (REG CLOCK COUNT < CLKS PER BIT-1)
            REG_CLOCK_COUNT <= REG_CLOCK_COUNT + 1;</pre>
    else
    begin
       REG_CLOCK_COUNT <= 0;</pre>
       if (REG BIT INDEX < NUM OF DATA BITS IN PACK-1)
             REG_BIT_INDEX <= REG_BIT_INDEX + 1;</pre>
       else
       begin
             REG BIT INDEX \leq 0;
            if(PARITY==0)
                   REG_STATE <= STATE_TX_STOP_BIT;</pre>
            else
                   REG_STATE <= STATE_PARITY_BIT;</pre>
       end
    end
```

```
end
   STATE PARITY BIT:
   begin
      case(PARITY)
             1: OUT TX SERIAL <= (sum of bits(REG TX DATA)%2==0)? 0:1;
             2: OUT TX SERIAL <= (sum of bits(REG TX DATA)%2==0)? 1:0;
      if (REG CLOCK COUNT < CLKS PER BIT-1)
             REG_CLOCK_COUNT <= REG_CLOCK_COUNT + 1;</pre>
      else
      begin
             REG_CLOCK_COUNT
                                                <= 0;
             REG STATE
                                                <= STATE TX STOP BIT;
      end
   end
   STATE TX_STOP_BIT:
   begin
      OUT TX SERIAL <= 1'b1;
      if (REG CLOCK COUNT < CLKS PER BIT*NUMBER STOP BITS-1)
             REG CLOCK COUNT <= REG CLOCK COUNT + 1;
      else
      begin
             FLAG DONE TRANSACTION
                                                       <=1:
             REG CLOCK COUNT
                                                       <= 0;
             REG STATE
                                                       <= STATE WAIT;
      end
   end
   default:
      REG_STATE <= STATE_WAIT;</pre>
  endcase
end
function sum_of_bits;
             input [NUM OF DATA BITS IN PACK-1:0] value;
             reg[NUM_OF_DATA_BITS_IN_PACK_LOG_2:0] sum=0;
             reg[NUM OF DATA BITS IN PACK LOG 2:0] i;
             for (i=0;i<=NUM OF DATA BITS IN PACK-1;i=i+1)
                    sum=sum+value[i];
             sum of bits=sum;
endfunction
endmodule
```

Полученные результаты при моделировании ТX модуля при разных наборах параметров

Набор параметров (1):

```
parameter PARITY =0
parameter NUM_OF_DATA_BITS_IN_PACK =8
parameter NUMBER_STOP_BITS =1
```

Рис. 4. Отправка байта 01101010 модулем ТХ при наборе параметров (1).




Рис. 5. Отправка байта 11010101 модулем ТХ при наборе параметров (1).

Набор параметров (2):

parameter PARITY	=0
parameter NUM OF DATA BITS IN PACK	=8
parameter NUMBER STOP BITS	=2




Рис. 6. Отправка байта 01101010 модулем ТХ при наборе параметров (2).





Рис. 7. Отправка байта 11010101 модулем ТХ при наборе параметров (2).

Набор параметров (3):






Рис. 8. Отправка байта 01101010 модулем ТХ при наборе параметров (3).





Рис. 9. Отправка байта 11010101 модулем ТХ при наборе параметров (3).

Набор параметров (4):

parameter PARITY	=1
parameter NUM_OF_DATA_BITS_IN_PACK	=8
parameter NUMBER STOP BITS	=1

IN_CLOCK IN_TX_DATA IN_TX_LAUNCH OUT_TX_ACTIVE OUT_TX_DONE OUT_TX_SERIAL Puc. 10.	во во во во во вт	вка байта 01101010 модулем ТХ при наборе параметров (4).
IN_CLOCK IN_TX_DATA IN_TX_LAUNCH OUT_TX_ACTIVE OUT_TX_DONE OUT_TX_SERIAL	B0 B11010101 B0 B0 B0 B1	вка байта 11010101 модулем ТХ при наборе параметров (4).

Набор параметров (5):






Рис. 12. Отправка байта 01101010 модулем ТХ при наборе параметров (5).




Рис. 13. Отправка байта 11010101 модулем ТХ при наборе параметров (5).

Набор параметров (6):






Рис. 14. Отправка байта 01101010 модулем ТХ при наборе параметров (6).




Рис. 15. Отправка байта 11010101 модулем ТХ при наборе параметров (6).

Набор параметров (7):

parameter PARITY	=2
parameter NUM OF DATA BITS IN PACK	=8
parameter NUMBER STOP BITS	=1





Рис. 16. Отправка байта 11010101 модулем ТХ при наборе параметров (7).

Набор параметров (8):







Рис. 17. Отправка байта 01101010 модулем ТХ при наборе параметров (8).

Набор параметров (9):






Рис. 18. Отправка байта 10101010 модулем ТХ при наборе параметров (9).




Рис. 19. Отправка байта 10000101 модулем ТХ при наборе параметров (9).

Набор параметров (10):

parameter PARITY	=0
parameter NUM_OF_DATA_BITS_IN_PACK	=5
parameter NUMBER STOP BITS	=1

N_CLOCK	
Рис. 20. Отправка пакета 01100 модулем ТХ при на	боре параметров (10).
> IN_TX_DATA B 10101	72
OUT_TX_ACTIVE B0 OUT_TX_DONE B0	
Рис. 21. Отправка пакета 10101 модулем ТХ при на	боре параметров (10).
Набор параметров (11):	
parameter PARITY	=0
parameter NUM OF DATA BITS IN PACK	=5
parameter NUMBER STOP BITS	=2
P	-
in_clock	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\
IN_TX_LAUNCH B0 UOT_TX_ACTIVE B0	
UUT_TX_DONE BO CUT_TX_SERIAL B1	
Рис. 22. Отправка пакета 01100 модулем ТХ при на	боре параметров (11).
IN_CLOCK	
Рис. 23. Отправка пакета 10101 модулем ТХ при на	боре параметров (11).
Набор параметров (12):	
parameter PARITY	=1
parameter NUM OF DATA BITS IN PACK	=5
parameter NUMBER STOP BITS	=1
in clock B0	
IN_TX_LAUNCH BO SOUT_TX_ACTIVE BO	
UT_TX_DONE B0 CUT_TX_SERIAL B1	
Рис. 24. Отправка пакета 01100 модулем ТХ при на	боре параметров (12).
■ IN_CLOCK B0	
> IN_TX_DATA B 10101	
OUT_TX_DONE B0 OUT_TX_DONE B0 OUT_TX_SERIAL B1	

Рис. 25. Отправка пакета 10101 модулем ТХ при наборе параметров (12).

Набор параметров (13):


parameter PARITY	=1
parameter NUM OF DATA BITS IN PACK	=5
parameter NUMBER STOP BITS	=2
IN_CLOCK B0 > IN_TX_DATA B01100 IN_TX_LAUNCH B0 OUT_TX_ACTIVE B0 OUT_TX_SERIAL B1 Puc. 26. Отправка пакета 01100 модулем ТХ при наборе пара	
IN_CLOCK B0 IN_TX_DATA B10101 IN_TX_LAUNCH B0 GOUT_TX_ACTIVE B0 OUT_TX_DONE B0 OUT_TX_SERIAL B1 Puc. 27. Отправка пакета 10101 модулем ТХ при наборе пара	
Набор параметров (14):	
parameter PARITY parameter NUM_OF_DATA_BITS_IN_PACK parameter NUMBER_STOP_BITS	=2 =5 =1
IN_CLOCK B0 > IN_TX_DATA B01100 IN_TX_LAUNCH B0 OUT_TX_ACTIVE B0 OUT_TX_DONE B0 OUT_TX_SERIAL B1	
Рис. 28. Отправка пакета 01100 модулем ТХ при наборе пара	метров (14).
IN_CLOCK B0 > IN_TX_DATA B10101 IN_TX_LAUNCH B0 OUT_TX_DONE B0 OUT_TX_SERIAL B1 Puc. 29. Отправка пакета 10101 модулем ТХ при наборе пара	
Набор параметров (15):	
parameter PARITY parameter NUM_OF_DATA_BITS_IN_PACK parameter NUMBER_STOP_BITS	=2 =5 =4
in clock B0 in tx data B01100 in tx data B01100 in tx data B0 out tx done B0 out tx done B0 out tx serial B1	

Рис. 30. Отправка пакета 01100 модулем ТХ при наборе параметров (15).



Рис. 31. Отправка пакета 10101 модулем ТХ при наборе параметров (15).

Набор параметров (16):






Рис. 32. Отправка пакета 0100101110 модулем ТХ при наборе параметров (16).




Рис. 33. Отправка пакета 1011011001 модулем ТХ при наборе параметров (16).

Набор параметров (17):

```
parameter PARITY =0
parameter NUM_OF_DATA_BITS_IN_PACK =10
parameter NUMBER_STOP_BITS =2
```



Рис. 34. Отправка пакета 0100101110 модулем ТХ при наборе параметров (17).

IN CLOCK BO	
> IN_TX_DATA BZZZZZZZZZZ ZZZZZ 1011011001	777777777
▶ IN_TX_LAUNCH B0	<u></u>
S OUT_TX_ACTIVE B0	
SOUT_TX_DONE BO	
S OUT_TX_SERIAL B1	

Рис. 35. Отправка пакета 1011011001 модулем ТХ при наборе параметров (17).

Набор параметров (18):

parameter PARITY	=1
parameter NUM OF DATA BITS IN PACK	=10
parameter NUMBER STOP BITS	=1

in	IN_CLOCK	В0					Щ	$\Box\Box$	П_П	ЛГ	ЦП	П	Ш		ПП	ПГ	டிட	Щ		77	1
-	> IN_TX_DATA	B ZZZZZZZZZZ	(ZZZZZZX	0100101110	 4									77777	77777						÷
in	IN_TX_LAUNCH	B 0																	+++		÷
out	OUT_TX_ACTIVE	B 0		-											#			+++			÷
out	OUT_TX_DONE	B 0								-	-	-				ш	#	#	#	##	έ.
out	OUT_TX_SERIAL	B 1				<u> </u>				-	1										

Рис. 36. Отправка пакета 0100101110 модулем ТХ при наборе параметров (18).

in_	IN_CLOCK	В 0			Ш	Щ	ПП	Ш	Л	П	Ш	ЦΠ	Л	Ш	П	Ш	Л	Ш	Т	ЦП	ПП	Т	Ш	ЦΠ	Ш	┰		Ш	П	Щ	Д	ПТ	Ш	Л	Л
-	> IN_TX_DATA	B ZZZZZZZZZZ	ZZZ	<u>/ZZZ</u>)	-	101	1101	100	1	$+\!\!-\!\!\!-$	4		-		-		-					-			ZZZ	ZZZZ	ZZZ		-		-				-
in_	IN_TX_LAUNCH	B 0	1			ш		Ш	_													ш				_			+		+			-	+
out	OUT_TX_ACTIVE	B 0	1			-																					-		+	₩	-			-	-
out	OUT_TX_DONE	B 0				-	-		-			H	-		#		H		-	4			-		ш	#	느	_	#	Ħ	#	<u> </u>	#	_	=
out	OUT_TX_SERIAL	B 1				-			H			-					- 1			H	H		H		-										

Рис. 37. Отправка пакета 1011011001 модулем ТХ при наборе параметров (18).

Набор параметров (19):





Рис. 38. Отправка пакета 0100101110 модулем ТХ при наборе параметров (19).




Рис. 39. Отправка пакета 1011011001 модулем ТХ при наборе параметров (19).

Посылка нескольких пакетов

Набор параметров (20):






Рис. 40. Отправка пакетов 10101, 01100 и 01010 модулем ТХ при наборе параметров (20).




Рис. 41. Отправка пакетов 10101 и 01100 модулем ТХ при наборе параметров (20).

Набор параметров (21):






Рис. 42. Отправка пакетов 10101, 01100 и 01010 модулем ТХ при наборе параметров (21).

Модуль приемника RX на языке Verilog.

Таблица 9. Описание параметров модуля RX.

таолица у. Описание п	параметрев медунитан.
Параметр	Описание
UART_BAUD_RATE	Битрейт передачи данных по UART.
CLOCK_FREQUENCY	Частота тактового сигнала IN_CLOCK.
PARITY	Характеристика бита четности. 0- отсутствие бита четности, 1-проверка на четность, 2-проверка на нечетность.
CLKS_PER_BIT_LOG_2	Округленный до целого логарифм по основанию 2 отношения CLOCK_FREQUENCY/UART_BAUD_ RATE.
NUM_OF_DATA_BITS_IN_PACK	Число информационных бит в одном пакете.
NUM_OF_DATA_BITS_IN_PACK_LO G_2	Округленный до целого логарифм по основанию 2 числа NUM_OF_DATA_BITS_IN_PACK.

Таблица 10. Описание входных портов модуля RX.

·	 · · · · · · · · · · · · · · · · · · ·
Входной порт	Описание

IN_CLOCK	Входной тактовый сигнал.
IN_RX_SERIAL	Входной сигнал RX.

Таблица 11. Описание выходных портов модуля RX.

Выходной порт	Описание
OUT_RX_DATA_READY	Кратковременный сигнал, объявляющий готовность принятого пакета данных, его [пакет] можно считывать.
OUT_RX_DATA	Параллельный сигнал- пакет принятых данных, который можно считывать по переднему фронту сигнала OUT_RX_DATA_READY.
OUT_RX_ERROR	На этом порту появляется высокий уровень сигнала на несколько тактов основного генератора IN_CLOCK при обнаружении ошибки передачи через бит четности или в случае некорректно принятого стоп бита.

Таблица 12. Описание регистров модуля RX.

Используемые регистры	Описание
REG_CLOCK_COUNT [CLKS_PER_BIT_LOG_2:0]	Счетчик формирования тайм-слотов
REG_BIT_INDEX [NUM_OF_DATA_BITS_IN_PACK_LO G_2:0]	Счетчик номера принимаемого бита
REG_STATE	Регистр, хранящий текущее состояние конечного автомата

Таблица 13. Описание состояний конечного автомата модуля RX.

Состояния конечного автомата	Описание состояния
STATE_WAIT	Состояние ожидания старт-бита от
	передатчика. Линия
	OUT_RX_DATA_READY держится в
	низком состоянии. Линия
	OUT_RX_ERROR тоже притянута к
	нулю. Если детектируется низкий
	уровень сигнала на IN_RX_SERIAL, то
	автомат меняет состояние на

	STATE RX START BIT.
STATE_RX_START_BIT	Происходит умышленное ожидание в течении времени половины периода передачи одного бита, а затем на линии IN_RX_SERIAL проверяется состояние вновь. Если там все еще нуль, то счетчик тайм- слота обнуляется, а автомат переходит в другое состояние, а именно, STATE_RX_DATA_BITS.
STATE_RX_DATA_BITS	Два вложенных счетчика (счетчик тайм-слота и счетчик битов) изменяют свое состояние таким образом, что REG_BIT_INDEX увеличивается на 1, когда REG_CLOCK_COUNT делает полный проход, в конце каждого такого прохода считывается состояние с шины IN_RX_SERIAL и записывается в память. Когда REG_BIT_INDEX доходит до NUM_OF_DATA_BITS_IN_PACK, автомат обнуляет счетчики и в зависимости от значения PARITY совершает переход в другое состояние. Если PARITY==0, то автомат переходит в состояние STATE_RX_STOP_BIT, если же PARITY !=0, то следующее состояние — STATE_RX_PARITY_BIT.
STATE_RX_PARITY_BIT	В данном состоянии автомат проверяет посылку на четность и нечетность. Если четность/ нечетность не соответствует выбранному протоколу передачи, то в REG_RX_ERROR записывается 1.
STATE_RX_STOP_BIT	В данном состоянии автомат проверят стоп бит. Если на шине оказывается не высокий уровень сигнала, то детектируется ошибка, что реализуется через запись в регистр REG_RX_ERROR логической единицы. Если же сигнал на шине высокий, то выполняется переход

автомата в состояние ожидания в связке со стандартными обслуживающими командами.

Описание функции sum_of_bits

Модуль RX содержит функцию подсчета суммы бит в пакете. Его присутствие в модуле упрощает понимание кода, выделяет функциональный блок за рамки поведенческого блока always. Задача функции sum_of_bits состоит в подсчете числа бит в пакете. Это требуется для проверки на четность/нечетность принятого пакета данных. Реализация основана на одном цикле, который делает обход всего принятого регистра как массива битов, попутно суммируя в буффер.

Код функции sum of bits

Код модуля приемника RX на языке Verilog

```
module UART FPGA RX
parameter UART_BAUD_RATE=1,
parameter CLOCK_FREQUENCY=4,
parameter PARITY=2,
parameter CLKS PER BIT LOG 2=5,
parameter NUM OF DATA BITS IN PACK=10,
parameter NUM OF DATA BITS IN PACK LOG 2=3
         IN CLOCK,
 input
         IN_RX_SERIAL,
 output reg OUT_RX_DATA_READY,
 output reg [NUM OF DATA BITS IN PACK-1:0] OUT RX DATA=0,
 output reg OUT_RX_ERROR=0
parameter CLKS PER BIT = CLOCK FREQUENCY/UART BAUD RATE;
parameter STATE WAIT
                        = 3'b000;
```

```
parameter STATE RX START BIT = 3'b001;
parameter STATE_RX_DATA_BITS = 3'b010;/
parameter STATE RX STOP BIT = 3'b011;
parameter STATE_RX_PARITY_BIT= 3'b100;
reg [CLKS PER BIT LOG 2:0]REG CLOCK COUNT
                                                                    = 0:
reg [NUM_OF_DATA_BITS_IN_PACK_LOG_2:0] REG_BIT_INDEX
                                                                    = 0;
reg [2:0] REG_STATE
                                                                    = 0:
always @(posedge IN_CLOCK)
begin
      case (REG_STATE)]
             STATE WAIT:
             begin
                     OUT RX DATA READY
                                                             <= 1'b0;
                     OUT_RX_ERROR
                                                                    <=0;
                     if (IN_RX_SERIAL == 1'b0)
                          REG STATE <= STATE RX START BIT;
             end
             STATE RX START BIT:
             begin
                   if (REG CLOCK COUNT == CLKS PER BIT/2-2)
                   begin
                          if(IN_RX_SERIAL == 1'b0)
                          begin
                                 REG CLOCK COUNT <= 0;
                                 REG_STATE <= STATE_RX_DATA_BITS;</pre>
                          end
                          else
                                 REG STATE <= STATE WAIT;
                   end
                   else REG_CLOCK_COUNT <= REG_CLOCK_COUNT + 1;
             end
            STATE RX DATA BITS:
            begin
                   if (REG CLOCK COUNT < CLKS PER BIT-1)
                           REG CLOCK COUNT <= REG CLOCK COUNT + 1;
                   else
                   begin
                          REG CLOCK COUNT
                                                      <= 0;
                          OUT RX DATA[REG BIT INDEX] <= IN RX SERIAL;
                          if (REG_BIT_INDEX < NUM_OF_DATA_BITS_IN_PACK-1)
                          REG_BIT_INDEX <= REG_BIT_INDEX + 1;</pre>
                          else
                          begin
                                 REG BIT INDEX \leq 0;
                                 if(PARITY!=0)
                                        REG_STATE <= STATE_RX_PARITY_BIT;</pre>
                                 else
                                        REG_STATE <= STATE_RX_STOP_BIT;</pre>
                          end
                   end
            end
             STATE RX PARITY BIT:
            begin
                   if (REG CLOCK COUNT < CLKS PER BIT-1)
                          REG CLOCK COUNT <= REG CLOCK COUNT + 1;
                   else
                   begin
                          REG_CLOCK_COUNT <= 0;</pre>
                          REG STATE <= STATE RX STOP BIT;
                          case(PARITY)
```

```
1:OUT RX ERROR <= ((sum of bits(OUT RX DATA)
+IN_RX_SERIAL)%2==0) ?0:1;
                                  2:OUT RX ERROR<=((sum of bits(OUT RX DATA)
+IN RX SERIAL)%2==0)?1:0;
                           endcase
                     end
              end
             STATE_RX_STOP_BIT:
             begin
                    if (REG_CLOCK_COUNT < CLKS_PER_BIT-1)
                           REG CLOCK COUNT <= REG CLOCK COUNT + 1;
                     else
                    begin
                           if(IN_RX_SERIAL)
                           begin
                                  OUT RX DATA READY
                                                            <= 1'b1;
                                  REG_CLOCK_COUNT
                                                                     <= 0;
                                  REG STATE
                                                                <= STATE WAIT;
                           end
                           else
                           begin
                                  OUT RX ERROR
                                  REG STATE
                                                              <=STATE WAIT;
                                  REG_CLOCK_COUNT
                                                              <=0;
                           end
                    end
             end
             default:
                     REG_STATE <= STATE_WAIT;</pre>
       endcase
end
function [NUM_OF_DATA_BITS_IN_PACK_LOG_2:0] sum_of_bits;
              input [NUM OF DATA BITS IN PACK-1:0] value;
             reg[NUM_OF_DATA_BITS_IN_PACK_LOG_2:0] sum;
             reg[NUM OF DATA BITS IN PACK LOG 2:0] i;
             begin
                    sum=0;
                     for (i=0;i<NUM OF DATA BITS IN PACK;i=i+1)
                           sum=sum+value[i];
                    sum of bits=sum;
              end
endfunction
endmodule
```

Полученные результаты

Набор параметров (22):

```
parameter PARITY=0 parameter NUM OF DATA BITS IN PACK=8
```

Рис. 43. Прием байта 10101101 модулем RX при наборе параметров (22).

<u>in</u> _	IN_CLOCK	B 0	
in_	IN_RX_SERIAL	B 1	
out	OUT ERROR	BO	
out	_		X 00000000 X 00000010 X 00000110 X 00001110 X 00101110 X 10101110
-	OUT_RX_DATA	B 00000000	
out.	OUT_RX_DATA OUT_RX_DATA_READY	B 00000000	

Рис. 44. Прием байта 10101110 модулем RX при наборе параметров (22).

Набор параметров (23): parameter PARITY=1

parameter NUM OF DATA BITS IN PACK=8

IN_CLOCK	В 0		Ш
■ IN_RX_SERIAL	B 1		
SOUT_ERROR	B 0		=
> OUT_RX_DATA	B 00000000	00000000 X 00000001 X 00000101 X 00001101 X 00101101 X 10101101	~
OUT_RX_DATA_READY	BO		+

Рис. 45. Прием байта 10101101 модулем RX при наборе параметров (23).



Рис. 46. Прием байта 10101101 модулем RX при наборе параметров (23). Детектирование ошибки в бите паритета.

IN_CLOCK	BO	
IN_RX_SERIAL	B 1	
SOUT_ERROR	B 0	
> OUT_RX_DATA	B 00000000	X 00000000 X 00000001 X 00000101 X 00100101 X 01100101
SOUT_RX_DATA_READY	B 0	

Рис. 47. Прием байта 01100101 модулем RX при наборе параметров (23). Детектирование ошибки в бите паритета.

Набор параметров (24):

parameter PARITY=2 parameter NUM_OF_DATA_BITS_IN_PACK=8

■ IN_CLOCK	В 0	
IN_RX_SERIAL	B 1	
SOUT_ERROR	BO	
> OUT_RX_DATA	B 00000000	00000000 X 00000001 X 00000101 X 00100101 X 01100101
OUT_RX_DATA_READY	BO	
		7

Рис. 48. Прием байта 01100101 модулем RX при наборе параметров (24). Детектирование ошибки в бите паритета.

■ IN_CLOCK	BO		1 11 1	1 11 11	\sqcup	Цμ		ΙЦЦ	$H \vdash H$	ЦЦ	<u> </u>	ļμļ	1 11 1	7 11	ЦΗ	ЦЦ	Цμ		ļЦ	<u> </u>	ЦΗ	Η <u>Ц</u>		<u> </u>	<u> </u>	\perp	Ц	<u> </u>
IN_RX_SERIAL	B 1		L				L				L					J				14								
OUT_ERROR	BO		_			4				4,4						ш								_	_	_	_	#
> OUT_RX_DATA	В 000	00000	00	2000000)	X_	0	000000	1	X_			000001	101			0010	0101	X				01100	1101				
OUT_RX_DATA	READY BO																								++1	. +++	+++	

Рис. 49. Прием байта 01100101 модулем RX при наборе параметров (24).



Рис. 50. Прием байта 10101101 модулем RX при наборе параметров (24).

Набор параметров (25):

```
parameter PARITY=0 parameter NUM_OF_DATA_BITS_IN_PACK=5
```



Рис. 51. Прием пакета 11001 модулем RX при наборе параметров (25).




Рис. 52. Прием пакета 01101 модулем RX при наборе параметров (25).

Набор параметров (26):

```
parameter PARITY=1 parameter NUM OF DATA BITS IN PACK=5
```

in	IN_CLOCK	во	Ш	T	\Box	$\pi\pi$	ΤП	υг	TT	Ш	$\overline{1}$	ПП	T	ЛЛ	π	Π	 ΤТ	TT	ᇺ	ΠП	T	77	ш	Ш	Ш	T	
in_	IN_RX_SERIAL	B 1			L					-							1		-								
out	OUT_ERROR	B 0																				ш	ш				<u> </u>
cut						00000				X	00010	1 I X I	00110) X	01110	1 I X I					11110						
	> OUT_RX_DATA	B 00000				-								-						$\overline{}$	1111	111					
94	OUT_RX_DATA_ OUT_RX_DATA_READY	B 00000																		П							

Рис. 53. Прием пакета 11110 модулем RX при наборе параметров (26).

IN_CLOCK	ВО	
IN_RX_SERIAL	B 1]
SOUT_ERROR	BO	
> OUT_RX_DATA	B 00000	00000 X 00010 X 00110 X 01110 X 11110
OUT_RX_DATA_READY	BO	1

Рис. 54. Прием пакета 11110 модулем RX при наборе параметров (26). Детектирование ошибки в бите паритета.

IN_CLOCK	ВО .			T						ш	лл				T
■ IN_RX_SERIAL	B 1					1	##			Ш.					
SOUT_ERROR	B 0														_
> OUT_RX_DATA	B 00000		00000			00010		01010	Х		-	11010		+++	
SOUT_RX_DATA_READY	B 0													 	

Рис. 55. Прием пакета 11010 модулем RX при наборе параметров (26).

Набор параметров (27):

parameter PARITY=2 parameter NUM OF DATA BITS IN PACK=5



Рис. 56. Прием пакета 11010 модулем RX при наборе параметров (27).

IN_CLOCK	В 0	<u> EU</u>	Ц	П	ப	Ц	Ш	Ш	Ш	Ш	Ш	Ц	Ц	Ш	П	П	l	\Box	Л	Д	л	л	л	┚	Ц	Ц	П	Ш	ПП	П	Ш	Ц	Ш	Ш	Ш	Ш	_П	л	Л	л	Л	Л	Л	л	┚	ப	Ш	ப	பு	Ш	Д
IN_RX_SERIAL	B 1							1	+	Н	Н	H	Н	H	Н	-				Ţ.	+	H		÷										_					_ [
OUT_ERROR	B 0	+	#	#	#	#	\pm	#	#	Н		Н	Н	н	Н	н	_	\pm	Ħ	#	#	\pm	Н			-	Н			٠,				Ц_					Н		#	#	#	#	#	\pm	#		#	Н	\pm
> OUT_RX_DATA	B 00000	1	+	+	+	+	+	_00	0000)	+	Н	Н	++	H	++	~~	-	+	+	_00	0010	0	÷	-	_,	(010	010	_*	+	Н	Н	-	-	-	-		-	110	10	+	+	+	+	+	+	+	+	Н	H
OUT_RX_DATA_READY	B 0		+	-	+	+	+	+	+	Н	-	н	Н	-	Н	++	-	-	-	+	+	+	-	+	-	Н	++	-	-	-	-	-	-	-	-	-	-	-	Н	-	+	-	+	+	-	+	-	-	+	н	H

Рис. 57. Прием пакета 11010 модулем RX при наборе параметров (27). Детектирование ошибки в бите паритета.



Рис. 58. Прием пакета 11110 модулем RX при наборе параметров (27). Детектирование ошибки в бите паритета.

Набор параметров (28):

```
parameter PARITY=0 parameter NUM_OF_DATA_BITS_IN_PACK=5
```

in	IN_CLOCK	В 0	IН	л	ᆚ	л	л	л	П	Ш	Ц	Ц	ப	л	л	ПГ	பு	щ	Л			н.		Л	Ш	Ш	л	Ш	щ		Ш	Ш	л	Л	Ш	Щ	┸	Л	ПП	Ш	Ш	Ш	\Box	_
-	IN_RX_SERIAL	B 1				ļ	-	-	-	4	Ш			-	н			H		ш			L				-											Ш						
3	OUT_RX_DATA	B 00000	1	-	#	0	1000	0	-	-	_X	#	Н	-	H	0000)1	Н	Н		_X	Н	-	н			-	0100)1	н	н		H	н	ـــــــــــــــــــــــــــــــــــــ		1011	-	4	н	011			
	OUT_RX_DATA_READY	B 0		+	+	++	÷	+	H	-	Н	+	Н	++	H		H	H			+	Н	-		-		+	-	Н	+			H	Н	-	-		-		Н				+
	OUT_RX_ERROR	BO		-	-	+	-	-	-	-	-	+	-	-	++		-		-	-		-	-	-	-		-			-	-			-				-	-	-	-			÷

Рис. 59. Прием пакета 01111 модулем RX при наборе параметров (28). Тест на некорректный стоп-бит.

- IN_CLOCK	B 0	빋	1 1	Ш	Щ	ιЦ	ιЦ	Ц	Ш	Ц	Ц	Ц	Щ	Ц	Ц	Ц	Ц	Ц	Ц	Ш	Ц	Ш	Ш	Ш	Ц	Ш	Ц	Ц	Ц	Ц	Ц	Ц	Ш	Ц_	_	_!!	_	1	<u> </u>	<u> </u>	<u> </u>	<u>l</u>	<u>l</u>	<u> </u>	<u> </u>	1	1	1	<u> </u>
- IN_RX_SERIAL	B 1		ш	ш	L	_	-	-	4	<u></u>	4		4	#	-	н	4	Ц,	ш	ш		4				4	ш		H									ш		4	ш	11	ш	ш	ш		ш	ш	
> OUT_RX_DATA	B 00000	-		+	_00	0000	_	-	-	۲,	++	++	0	0000)1	н	+	사.	<u></u> C)01	01	+	4	011	01	~	-	-	++	-	н	-1	110	1	-	-	-	++	++	λ-	+	+	+	-1	111	1	++	+	++
OUT_RX_DATA_READY	BO	H	-	-	-	-	-	+	-	-	-	+	+	+	+	Н	+	+	+	+	-	-		-	+	н	-	н	H			+	-		-	н	-	н	+	+	+	+	+	+	+	++	Н	+	н
OUT_RX_ERROR	BO	H		+	+	-	+	-	-	+	-	Н	+	+	+	Н	+	+	+	+	+					н	н	Н	н	H	L	Н	Н		-	Н	-	Н	-	+	+	+	+	+	+	-	Н	+	Н
		4 1 1																																															

Рис. 60. Прием пакета 11111 модулем RX при наборе параметров (28). Тест на некорректный стоп-бит.

Набор параметров (29):

parameter PARITY=1
parameter NUM_OF_DATA_BITS_IN_PACK=5



Рис. 61. Прием пакета 11111 модулем RX при наборе параметров (29). Тест на некорректный стоп-бит.

Набор параметров (30):

parameter PARITY=0 parameter NUM OF DATA BITS IN PACK=10

in_	IN_CLOCK	во	
in_	IN_RX_SERIAL	B 1	
<u>sut</u>	OUT_ERROR	B 0	1,
245	OUT_RX_DATA	B 0000000000	(.0000000000 /00000000101/0000000101/0010/0000110101X 00101101011
out	OUT_RX_DATA_READY	B 0	1

Рис. 62. Прием пакета 0010110101 модулем RX при наборе параметров (30).

in	IN_CLOCK	во	
in_	IN_RX_SERIAL	B 1	
gut	OUT_ERROR	B 0	V
345	OUT DV DATA	B 0000000000	(0000000000 \00000\00000\000000000111\00010111X 0010\0000110111X 00101101111
_	OUT_RX_DATA	B 000000000	
gut		B 0	<u> </u>

Рис. 63. Прием пакета 0010110111 модулем RX при наборе параметров (30).

■ IN_CLOCK	В0	
■ IN_RX_SERIAL	B 1	
SOUT_ERROR	B 0	<u> </u>
> OUT_RX_DATA	B 0000000000	0000000000 0000000000000000111001010000011011
SOUT_RX_DATA_READY	B 0	

Рис. 64. Прием пакета 1010110111 модулем RX при наборе параметров (31).

Набор параметров (31):

parameter PARITY=1 parameter NUM OF DATA BITS IN PACK=10

■ IN_CLOCK	B 0	<u>երդո</u> րոր ընդուրանությունը արարարարարարարարարարարարարարարարարարար
IN_RX_SERIAL	B 1	
SOUT_ERROR	B 0	
> OUT_RX_DATA	B 0000000000	
OUT_RX_DATA_READY	B 0	

Рис. 65. Прием пакета 0010110101 модулем RX при наборе параметров (31).

-	IN_CLOCK	B 0	lηυ	nnn	n'nn	nnr	n n	nhh	Π'n	1 N N	inni	nhr	ınn	nnr	ınn	nni	n n	ınn	nhi	hhr	'n'n	nni	ıhh	ıμμ	ΝŅ	hhr	ını	hhh	h'n	UИ	חחח	nnn	nni	ıhh	·hhr	hhr	nnn	ıμμ	ΝŅ	וחר	hhh	ΝŅ	'nΝ
	IN_RX_SERIAL	B 1		L					-	ļ	н	4			-	н	4		ш	н	Н		÷	<u> </u>	_																		
	OUT_ERROR	BO				Щ,	-		Ц,	-		щ	_	Щ,		ш	_	#	ш	ш	н		J		4		ш	н	н	ш		ш	ш	#	#	_	-	н	ш	ш	ш	#	#
5 >	OUT_RX_DATA	B 0000000000	0	0000	0000	<u>o</u> xc	0000	0000	01%	0000	0000	101	000	10 XC	0000	110	101)	\leftarrow		-	-		-	٠.	_	-	-	-	-	001	0110	101		-		-	-	-	-	-	++		+
ut	OUT_RX_DATA_READY	B 0	1	-	-	-	-		+	-	-		-	-	-	-	-	-		-	-	-	-	₩	4	-	H	+	-		-		-	+		+	-	+		-	++	-	

Рис. 66. Прием пакета 0010110101 модулем RX при наборе параметров (31). Детектирование ошибки в бит паритета.

■ IN_CLOCK	B 0	<u> 6000</u> 000000000000000000000000000000000	որդիրորդիրոր
IN_RX_SERIAL	B 1		
S OUT_ERROR	B 0	<u></u>	
> OUT_RX_DATA	B 0000000000	(0000000000 X0000X0000X00000000111X0010X0000110111X 00101101111	
SOUT_RX_DATA_READY	B 0		
		7	

Рис. 67. Прием пакета 0010110111 модулем RX при наборе параметров (31).

Набор параметров (32):

parameter PARITY=2 parameter NUM OF DATA BITS IN PACK=10




Рис. 68. Прием пакета 0010110101 модулем RX при наборе параметров (32). Детектирование ошибки в бите паритета.

in	IN_CLOCK	В0	$\ mnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnn$
in_	IN_RX_SERIAL	B 1	
out.	OUT_ERROR	BO	
gut	> OUT_RX_DATA	B 0000000000	<u>0000000000 \000000000001\00000001\0000001\00000011\000000</u>
_	P OOT_KX_DATA	B 000000000	
gut		B 0	

Рис. 69. Прием пакета 0010110101 модулем RX при наборе параметров (32).



Рис. 70. Прием пакета 0010110111 модулем RX при наборе параметров (32). Детектирование ошибки в бит паритета.

Модуль приемника-передатчика TX_RX на языке Verilog.

В роли законченного функционального узла UART выступают совмещенные приемник и передатчик. Это позволяет завернуть два раздельных модуля в одну абстракцию, упростить работу с UART. Код приемника-передатчика описан ниже. Он содержит описанные ранее порты входа/выхода, регистры, параметры и модули. (Названия могут незначительно отличаться).

```
module UART_TX_RX_MODULE
 parameter UART_BAUD_RATE
                                                          1,
                                                          4,
 parameter CLOCK FREQUENCY
                                                          2,
 parameter PARITY
 parameter NUM_OF_DATA_BITS_IN_PACK
                                                          8,
 parameter NUMBER STOP BITS
                                              IN CLOCK.
 input
 input
                                              IN TX LAUNCH,
 input [NUM OF DATA BITS IN PACK-1:0]
                                              IN TX DATA,
                                              OUT TX ACTIVE,
 output
                                              OUT_TX_DONE,
OUT_TX_STOP_BIT_ACTIVE,
 output
 output
 output
                                              OUT_TX_START_BIT_ACTIVE,
 output
                                              OUT_RX_DATA_READY,
       [NUM OF DATA BITS IN PACK-1:0]
                                              OUT_RX_DATA,
 output
                                              OUT_RX_ERROR,
 output
 input
                                              IN RX_SERIAL,
 output
                                             OUT TX SERIAL
);
      localparam NUM OF DATA BITS IN PACK LOG 2=$clog2(NUM OF DATA BITS IN PACK);
      localparam
CLKS PER BIT LOG 2=$clog2(NUMBER STOP BITS*CLOCK FREQUENCY/UART BAUD RATE);
      UART FPGA TX #(
             .UART BAUD RATE(UART BAUD RATE),
             .CLOCK_FREQUENCY(CLOCK_FREQUENCY),
             .PARITY(PARITY),
             .CLKS_PER_BIT_LOG_2(CLKS_PER_BIT_LOG_2),
             .NUM_OF_DATA_BITS_IN_PACK(NUM_OF_DATA_BITS_IN_PACK),
             . NUM\_OF\_DATA\_BITS\_IN\_PACK\_LOG\_2 (NUM\_OF\_DATA\_BITS\_IN\_PACK\_LOG\_2), \\
             .NUMBER_STOP_BITS(NUMBER_STOP_BITS)
      TX
             .IN CLOCK(IN CLOCK),
             .IN TX LAUNCH(IN TX LAUNCH),
             .IN TX DATA(IN TX DATA),
             OUT TX ACTIVE(OUT TX ACTIVE),
             .OUT TX SERIAL(OUT TX SERIAL),
             .OUT_TX_DONE(OUT_TX_DONE),
             OUT TX STOP BIT ACTIVE(OUT TX STOP BIT ACTIVE),
             OUT TX START BIT ACTIVE(OUT TX START BIT ACTIVE)
      );
      UART FPGA RX #(
             .UART_BAUD_RATE(UART_BAUD_RATE),
             .CLOCK FREQUENCY(CLOCK FREQUENCY),
             .PARITY(PARITY),
             .CLKS PER BIT LOG 2(CLKS PER BIT LOG 2),
             .NUM_OF_DATA_BITS_IN_PACK(NUM_OF_DATA_BITS_IN_PACK),
             .NUM_OF_DATA_BITS_IN_PACK_LOG_2(NUM_OF_DATA_BITS_IN_PACK_LOG_2)
      RX
```

```
.IN_CLOCK(IN_CLOCK),
.IN_RX_SERIAL(IN_RX_SERIAL),
.OUT_RX_DATA_READY(OUT_RX_DATA_READY),
.OUT_RX_DATA(OUT_RX_DATA),
.OUT_RX_ERROR(OUT_RX_ERROR)
);
endmodule
```

Полученные результаты

Для получения объемных и информативных результатов был выбран путь написания тестбенчей под моделирование в среде Modelsim, это позволило смоделировать взаимодействие двух устройств через UART в рамках виртуального модельного стенда. Временные диаграммы находятся во вложениях к КП.

Модуль приемника-передатчика массивов TX_RX на языке Verilog.

Зачастую отправке подлежат сразу несколько (счетное количество) пакетов, было принято решение написать модуль, которые обладает буфером на отправку и прием , гибкость устройства была достигнута за счет глубокой параметризации, в частности, объема буфера. Важно то, что данные хранятся не в RAM, а в специально выделенных регистрах, что позволяет добиться очень высокой скорости взаимодействия.

За отправку и прием пакетов данных в рамках одного модуля отвечают разные подсистемы, развернутые в виде поведенческих конструкций. Важно заметить, что передатчик не обошелся без внедрения в него конечного автомата, а приемник его не содержит.

Передача массива пакетов осуществляется следующим образом. Сперва защелкивается комплексный вектор данных при детектировании на шине LAUNCH высокого уровня сигнала, после чего вектор декомпозируется последовательно, из него вычленяются пакеты данных по мере их отправки и получения от передатчика UART сигнала об окончании передачи и о передачи стоп бита.

Прием данных осуществляется в поведенческом блоке, в список чувствительности которого входят передние фронты OUT_RX_DATA_READY и CLEAR_RX_BUFFER. По переднему фронту первого сигнала происходит инкрементирование счетчика пакетов и запись в выходной комплексный вектор принятого пакета согласно его номеру. По второму фронту идет очистка «буфера» и счетчика пакетов.

Тестирование модуля приемника-передатчика массива проходило через написание тестбенчей, в которых проверялись общие и частные возможности и случаи поведения. Выпуск в виде временных диаграмм и кода программы находится в приложении к КП.