70

```
1
     module UART_TX_RX_MODULE
 2
3
         parameter UART_BAUD_RATE
                                                      9600,//битрейт передачи
 4
5
6
7
8
9
         parameter CLOCK_FREQUENCY
                                                      50000000,//частота тактового сигнала IN_CLOCK
                                                      1,//Параметр бита четности/нечетности
         parameter PARITY
         parameter NUM_OF_DATA_BITS_IN_PACK parameter NUMBER_STOP_BITS
                                                       8,//число информационных бит в пакете
                                                      2//число стоп-битов а пакете
10
         input
                       IN_CLOCK,
                                                                        //тактовый сигнал
11
         input
                       IN_TX_LAUNCH,
                                                                        //сигнальная линия для
     инициализации передачи
12
         input [NUM_OF_DATA_BITS_IN_PACK-1:0] IN_TX_DATA,
                                                                        //вектор данных для передачи при
     следующей транзакции
13
         //данный вектор защелкивается во внутреннем регистре модуля при иниализации передачи.
14
15
                   OUT_TX_ACTIVE,
                                                                        //сигнальная линия активности
         output
     передаточного узла ТХ
16
                   OUT_TX_DONE,
         output
                                                                        //сигнальная линия окончания
     передачи пакета
17
                   OUT_TX_STOP_BIT_ACTIVE,
         output
                                                                        //сигнальная линия передачи стоп
     бита модулем ТХ
18
                   OUT_TX_START_BIT_ACTIVE,
                                                                        //сигнальная линия передачи
         output
     старт бита модулем ТХ output OUT_RX_DATA_READY,
19
                                                                        //сигнальная линия готовности
     данных OUT_RX_DATA приемника
20
         output
                    [NUM_OF_DATA_BITS_IN_PACK-1:0] OUT_RX_DATA,
                                                                       //вектор данных, принятый
     приемником RX
21
                   OUT_RX_ERROR,
                                                                        //сигнальная линия ошибки приема
         output
     последнего пакета
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
         input
                        IN_RX_SERIAL,
                                            //RX
         output
                        OUT_TX_SERIAL
                                            //TX
     );
         localparam NUM_OF_DATA_BITS_IN_PACK_LOG_2=$clog2(NUM_OF_DATA_BITS_IN_PACK)
         localparam CLKS_PER_BIT_LOG_2=$clog2(NUMBER_STOP_BITS*CLOCK_FREQUENCY/UART_BAUD_RATE);
         UART_FPGA_TX #(
             .UART_BAUD_RATE(UART_BAUD_RATE)
             .CLOCK_FREQUENCY(CLOCK_FREQUENCY),
             .PARITY(PARITY),
             .CLKS_PÈR_BIT_LOG_2(CLKS_PER_BIT_LOG_2),
             .NUM_OF_DATA_BITS_IN_PACK(NUM_OF_DATA_BITS_IN_PACK),
37
38
             .NUM_OF_DATA_BITS_IN_PACK_LOG_2(NUM_OF_DATA_BITS_IN_PACK_LOG_2),
.NUMBER_STOP_BITS(NUMBER_STOP_BITS)
39
         TX
(
40
41
             .IN_CLOCK(IN_CLOCK),
42
43
             .IN_TX_LAUNCH(IN_TX_LAUNCH),
44
45
             .IN_TX_DATA(IN_TX_DATA)
             .OUT_TX_ACTIVE(OUT_TX_ACTIVE),
46
             .OUT_TX_SERIAL(OUT_TX_SERIAL),
             .OUT_TX_DONE(OUT_TX_DONE),
.OUT_TX_STOP_BIT_ACTIVE(OUT_TX_STOP_BIT_ACTIVE)
48
             .OUT_TX_START_BIT_ACTIVE(OUT_TX_START_BIT_ACTIVE)
49
50
51
52
53
         );//подключение модуля ТХ
         UART_FPGA_RX #(
             .UART_BAUD_RATE(UART_BAUD_RATE)
54
55
             .CLOCK_FREQUENCY(CLOCK_FREQUENCY),
             .PARITY(PARITY)
            .CLKS_PER_BIT_LOG_2(CLKS_PER_BIT_LOG_2),
.NUM_OF_DATA_BITS_IN_PACK(NUM_OF_DATA_BITS_IN_PACK),
.NUM_OF_DATA_BITS_IN_PACK_LOG_2(NUM_OF_DATA_BITS_IN_PACK_LOG_2)
56
57
58
59
60
         RX
61
62
             .IN_CLOCK(IN_CLOCK),
             .IN_RX_SERIAL(IN_RX_SERIAL)
63
64
             .OUT_RX_DATA_READY(OUT_RX_DATA_READY),
65
             .OUT_RX_DATA(OUT_RX_DATA)
             .OUT_RX_ERROR(OUT_RX_ERROR)
67
         ); //подключение модуля RX
69
     endmodule
```