```
module UART_FPGA_RX
       parameter UART_BAUD_RATE
                                                        =9600,
 4
5
6
7
        //baud
                                                        =50000000,
        parameter CLOCK_FREQUENCY
        //frequency IN_CLOCK
        parameter PARITY
 8
9
        //parameter of parity bit in package
        //PARITY==0
                         package without parity bit
        //PARITY==1
                         package contains parity bit package contains odd bit
10
        //PARITY==2
        parameter NUM_OF_DATA_BITS_IN_PACK
12
                                                        =8,//number of data bits in package
        parameter CLKS_PER_BIT_LOG_2
13
                                                        =$clog2(CLOCK_FREQUENCY/UART_BAUD_RATE),
14
15
        //the number of bits for the register of the main counter
       parameter NUM_OF_DATA_BITS_IN_PACK_LOG_2 =$clog2(N)
//the number of bits for the register of bit counter
                                                        =$clog2(NUM_OF_DATA_BITS_IN_PACK)
16
17
18
         input
19
                                                            IN_CLOCK,
                                                                                //input clock
20
         input
                                                            IN_RX_SERIAL,
                                                                                //UART RX port
                                                            OUT_RX_DATA_READY, // set brifely when a
21
         output reg
     data package is received
22
23
24
25
26
27
28
                       [NUM_OF_DATA_BITS_IN_PACK-1:0]
                                                           OUT_RX_DATA
                                                                                //received data package
         output reg
                                                            OUT_RX_ERROR
                                                                                //read error indicator
         output reg
        localparam CLKS_PER_BIT
                                         = CLOCK_FREQUENCY/UART_BAUD_RATE ;
        //the number of IN_CLOCK cycles of the main generator
        //for the transmission of one data bit
29
        //finit state machine
30
        localparam STATE_WAIT
                                         = 3'b000;//state wait start bit
31
        //состояние ожидания старт-бита на линии
        localparam STATE_RX_START_BIT = 3'b001;//state wait half start bit to chack bus status
     again
33
        //состояние приема старт-бита
34
        localparam STATE_RX_DATA_BITS = 3'b010;//state package read
35
        //состояние считывания информационных битов
36
        localparam STATE_RX_STOP_BIT = 3'b011;//state wait stop bit
37
        //состояние считывания стоп-бита
        localparam STATE_RX_PARITY_BIT= 3'b100;//state wait and check parity bit
38
39
        //состояние считывания бита четности/нечетности
40
        //internal registers//внутренние регистры
41
42
                                                                                //main counter
        reg [CLKS_PER_BIT_LOG_2:0]
                                                           REG_CLOCK_COUNT;
43
        reg [NUM_OF_DATA_BITS_IN_PACK_LOG_2:0]
                                                            REG_BIT_INDEX;
                                                                                //bit index counter
44
        reg [2:0]
                                                           REG_STATE;
                                                                                //this register
     contains FSM state
45
        //определение начальных начальных значений регистров
46
        initial begin
47
            //initial output registers
                                                        =<mark>0</mark>;
48
            OUT_RX_DATA_READY
            OUT_RX_DATA
OUT_RX_ERROR
                                                        =<mark>0</mark>;
49
50
51
52
53
54
55
56
                                                        =<mark>0</mark>;
            //initial internal registers
                                                        =<mark>0</mark>;
            REG_CLOCK_COUNT
            REG_BIT_INDEX
REG_STATE
                                                        =0
                                                        =STATE_WAIT;
       end
57
58
        always @(posedge IN_CLOCK)
        begin
59
            case (REG_STATE)
60
               STATE_WAIT:
61
               begin
62
                                                 <= 1'b0;
                   OUT_RX_DATA_READY
63
                   OUT_RX_ERROR
                                                  <= 0;
                   if (IN_RX_SERIAL == 1'b0)
                                                           // start bit detected//обнаружен старт-бит
64
65
                      REG_STATE <= STATE_RX_START_BIT;</pre>
66
               end
67
                STATE_RX_START_BIT :
68
70
71
72
73
74
75
76
               begin
                   if (REG_CLOCK_COUNT == CLKS_PER_BIT/2-2)
                   Повторное считывание состояние линии для
                   проверки действительности начала передачи.
                   Если на линии все еще низкий уровень сигнала, то
                   приемник продолжает работать в стандартном режиме,
                   тогда автомат переходит в состояние чтения информационных бит.
                   Если на линии высокий сигнал, то оъявляется ошибка инициализации
```

```
транзакции. Приемник переходит в состояние ожидания.
 78
 79
                    begin
 80
                       if
                          (IN_RX_SERIAL == 1'b0)
 81
                          begin
                              REG\_CLOCK\_COUNT <= 0;
 83
                              REG_STATE
                                              <= STATE_RX_DATA_BITS;
 84
                          end
 85
                       else
 86
                              REG_STATE
                                              <= STATE_WAIT;
 87
                    end
 88
                    else REG_CLOCK_COUNT <= REG_CLOCK_COUNT + 1;</pre>
 89
                end
 90
                STATE_RX_DATA_BITS://состояние считывания информационных бит
 91
                begin
 92
                       (REG_CLOCK_COUNT < CLKS_PER_BIT-1)//классический счетчик
 93
                        REG_CLOCK_COUNT <= REG_CLOCK_COUNT + 1;</pre>
 94
                    else
 95
                   begin
 96
                       REG_CLOCK_COUNT
                                                     <= 0;
 97
                       OUT_RX_DATA[REG_BIT_INDEX] <= IN_RX_SERIAL;//считывается очередной бит
 98
                       if (REG_BIT_INDEX < NUM_OF_DATA_BITS_IN_PACK-1)</pre>
 99
                          REG_BIT_INDEX <= REG_BIT_INDEX + 1;</pre>
100
                       else
101
                       begin
102
                          REG_BIT_INDEX <= 0;</pre>
103
                           if(PARITY!=<mark>0</mark>)//следующие состояние зависит от параметра четности
                              REG_STATE
104
                                           <= STATE_RX_PARITY_BIT;
105
106
                              REG_STATE
                                           <= STATE_RX_STOP_BIT;
                       end
                    end
108
109
                end
110
                STATE_RX_PARITY_BIT://чтение бита четности
111
                begin
112
                       (REG_CLOCK_COUNT < CLKS_PER_BIT-1)//классический счетчик
113
                       REG_CLOCK_COUNT <= REG_CLOCK_COUNT + 1;</pre>
                    else
114
115
                   begin
116
                       REG_CLOCK_COUNT <= 0;</pre>
                                    <= STATE_RX_STOP_BIT;
117
                       REG_STATE
                                        //проверка правильности приема пакета по биту четности
118
                       case(PARITY)
119
                           <mark>1</mark>:OUT_RX_ERROR<=((sum_of_bits(OUT_RX_DATA)+IN_RX_SERIAL)%<mark>2==0</mark>)    ?<mark>0:1</mark>;
      //если последний бит-бит четности
120
                           2:OUT_RX_ERROR<=((sum_of_bits(OUT_RX_DATA)+IN_RX_SERIAL)%2==0)?1:0;</pre>
      //если последний бит-бит нечетности
121
                       endcase
122
                    end
123
                end
124
                STATE_RX_STOP_BIT://состояние считывания стоп-бита
125
                begin
                       (REG_CLOCK_COUNT < CLKS_PER_BIT-1)
                       REG_CLOCK_COUNT <= REG_CLOCK_COUNT + 1;</pre>
128
                    else
129
                    begin
                       if(IN_RX_SERIAL)
130
                       begin
132
                           if(!OUT_RX_ERROR)
                                                     <= 1'b1;
133
                              OUT_RX_DATA_READY
134
                          REG_CLOCK_COUNT
                                                     <= 0;//обнуление счетчика
                          REG_STATE
                                                     <= STATE_WAIT;
136
                       end
137
                       else
138
                       begin
                          OUT_RX_ERROR
139
                                                     <=1;//если на линии не высокий сигнал, то ошибка
140
                          REG_STATE
                                                     <=STATE_WAIT;//автомат переходит в состояние
      ожидания
141
                          REG_CLOCK_COUNT
                                                     <=0;//обнуляется счетчик
142
                       end
143
                    end
144
                end
145
                default:
146
                    REG_STATE <= STATE_WAIT;//при аномальном значении REG_STATE переход в
      состояние ожидания
147
             endcase
148
        end
149
        function [NUM_OF_DATA_BITS_IN_PACK_LOG_2:0] sum_of_bits;//функция суммирует биты в
150
        //this function sums the bits in a register
```

```
input [NUM_OF_DATA_BITS_IN_PACK-1:0] value;
reg[NUM_OF_DATA_BITS_IN_PACK_LOG_2:0] sum;
reg[NUM_OF_DATA_BITS_IN_PACK_LOG_2:0] i;
begin
sum=0;
for (i=0;i<NUM_OF_DATA_BITS_IN_PACK;i=i+1)
sum=sum+value[i];
sum_of_bits=sum;
end
endfunction
endmodule</pre>
```