Revision:

```
1
     module UART_TX_RX_MASSIV_MODULE
 2
3
         parameter UART_BAUD_RATE
                                                       9600,//битрейт передачи
 4
         parameter CLOCK_FREQUENCY
                                                       50000000,//частота сигнала IN_CLOCK
 5
         parameter PARITY
                                                        1,//параметр бита четности
                                                    =
         parameter NUM_OF_DATA_BITS_IN_PACK
                                                        8,//кол-во информационных бит в элементарной
      транзакции
 7
                                                       2,//кол-во стоп-битов
         parameter NUMBER_STOP_BITS
 8
                                                       4,//глубина буфера ТХ
         parameter TX_MASSIV_DEEP
                                                    =
         parameter RX_MASSIV_DEEP
                                                       4,//глубина буфера RX
10
         parameter RX_MASSIV_DEEP_LOG_2=$clog2(RX_MASSIV_DEEP),//определение размерности
      соответствующих регистров
11
         parameter TX_MASSIV_DEEP_LOG_2=$clog2(TX_MASSIV_DEEP)
12
13
14
         input IN_CLOCK,//входной тактовый сигнал
15
         input wire [NUM_OF_DATA_BITS_IN_PACK*TX_MASSIV_DEEP-1:0] IN_TX_DATA_MASSIV,//входной
     массив данных для передачи
17
         input [TX_MASSIV_DEEP_LOG_2:0] IN_TX_NUMBER_OF_PACKS_TO_SEND,//число пакетов, которые
     нужно отправить при следующей инициализации транзакции
18
         input IN_TX_LAUNCH,//сигнальная линия инициализации транзакции
19
         output reg OUT_TX_ACTIVE,//сигнальная линия занятости узла TX output reg OUT_TX_DONE,//сигнальная линия окончания передачи модулем TX
20
21
22
23
         input IN_RX_CLEAR_BUFFER,//сигнальная линия для очистки буфера принятых бит. Должен
      быть коротким.
24
         output reg [NUM_OF_DATA_BITS_IN_PACK*RX_MASSIV_DEEP-1:0] OUT_RX_DATA_MASSIV,//выходной
      вектор принятых данных
25
         output reg OUT_RX_ERROR,//сигнальная линия ошибки приема
26
         output reg [RX_MASSIV_DEEP_LOG_2:0] OUT_RX_NUM_OF_DATA_PACKS_READY,//число принятых
     пакетов с момента последней очистки буфера
28
29
                       TX_PORT,//TX
         output
         input
                       RX_PORT//RX
30
31
32
33
34
35
36
37
38
         wire [NUM_OF_DATA_BITS_IN_PACK-1:0] IN_UART_TX_DATA;
         wire [NUM_OF_DATA_BITS_IN_PACK-1:0] OUT_UART_RX_DATA;
         UART_TX_RX_MODULE
         #(
             .UART_BAUD_RATE(UART_BAUD_RATE)
             .CLOCK_FREQUENCY(CLOCK_FREQUENCY),
             .PARITY(PARITY)
39
             .NUM_OF_DATA_BITS_IN_PACK(NUM_OF_DATA_BITS_IN_PACK),
40
             .NUMBER_STOP_BITS(NUMBER_STOP_BITS)
41
42
         UART
43
44
45
             .IN_CLOCK(IN_CLOCK),
             .IN_TX_LAUNCH(IN_UART_TX_LAUNCH),
46
             .IN_TX_DATA(IN_UART_TX_DATA)
47
             .OUT_TX_ACTIVE(OUT_UART_TX_ACTIVE),
             .OUT_TX_DONE(OUT_UART_TX_DONE),
.OUT_TX_STOP_BIT_ACTIVE(OUT_UART_TX_STOP_BIT_ACTIVE),
.OUT_TX_START_BIT_ACTIVE(OUT_UART_TX_START_BIT_ACTIVE),
48
49
50
51
52
53
54
55
             .OUT_RX_DATA_READY(OUT_UART_RX_DATA_READY),
             .OUT_RX_DATA(OUT_UART_RX_DATA)
             .OUT_RX_ERROR(OUT_UART_RX_ERROR),
             .IN_RX_SERIAL(RX_PORT)
             .OUT_TX_SERIAL(TX_PORT)
56
57
         );
//состояния автомата для передачи пакетов
58
                                                    2'b00;
2'b01;
59
         localparam STATE_WAIT
                                                =
         localparam STATE_WRITE_PACKS
60
61
         localparam STATE_WAIT_UART_DONE
62
63
         localparam NUM_OF_DATA_BITS_IN_PACK_LOG_2=$clog2(NUM_OF_DATA_BITS_IN_PACK);
64
65
                           REG_TX_FSM_STATE;//состояние автомата для переачи данных
              [RX_MASSIV_DEEP_LOG_2:0] REG_RX_PACK_COUNT;//счетчик приема пакетов
[TX_MASSIV_DEEP_LOG_2:0] REG_TX_PACK_COUNT;//счетчик отправки пакетов
[NUM_OF_DATA_BITS_IN_PACK*TX_MASSIV_DEEP-1:0] REG_TX_DATA_MASSIV;
[TX_MASSIV_DEEP_LOG_2:0] REG_TX_NUMBER_OF_PACKS_TO_SEND;
66
         reg
         reg
67
68
         reg
         reg
         reg FIRST_CLOCK_AFTER_WRITE_PACK;
         reg [NUM_OF_DATA_BITS_IN_PACK-1:0] REG_UART_TX_DATA;
71
         reg REG_UART_TX_LAUNCH;
```

```
assign IN_UART_TX_DATA=REG_UART_TX_DATA;
 74
          assign IN_UART_TX_LAUNCH=REG_UART_TX_LAUNCH;
 75
          initial begin
 76
             OUT_TX_ACTIVE=0;
             OUT_TX_DONE=0
 78
             REG_TX_FSM_STATE=STATE_WAIT;
 79
             REG_RX_PACK_COUNT=0;
             REG_TX_PACK_COUNT=0;
             FIRST_CLOCK_AFTER_WRITE_PACK=0;
             OUT_RX_NUM_OF_DATA_PACKS_READY=0;
 83
             OUT_RX_ERROR=0;
 84
             OUT_RX_DATA_MASSIV=0;
 85
          end
 86
          always @(posedge IN_CLOCK)
 87
          begin
 88
             case(REG_TX_FSM_STATE)
 89
                STATE_WAIT:
 90
                begin
 91
                    if(FIRST_CLOCK_AFTER_WRITE_PACK)
 92
                    begin
 93
                       FIRST_CLOCK_AFTER_WRITE_PACK<=0;</pre>
 94
                       OUT_TX_DONE<=1;
 95
                    end
 96
                    else
 97
                       OUT_TX_DONE<=0;
 98
                    OUT_TX_ACTIVE<=0;
99
                    REG_TX_PACK_COUNT<=0;</pre>
100
                    if(IN_TX_LAUNCH&&IN_TX_NUMBER_OF_PACKS_TO_SEND!=0)
101
                    begin
102
                       REG_TX_FSM_STATE<=STATE_WRITE_PACKS;</pre>
                       OUT_TX_ACTIVE<=1;
103
104
                       REG_TX_DATA_MASSIV=IN_TX_DATA_MASSIV;
105
                       if(IN_TX_NUMBER_OF_PACKS_TO_SEND>TX_MASSIV_DEEP)
106
                          REG_TX_NUMBER_OF_PACKS_TO_SEND=TX_MASSIV_DEEP;
107
108
                          REG_TX_NUMBER_OF_PACKS_TO_SEND<=IN_TX_NUMBER_OF_PACKS_TO_SEND;
109
                       REG_UART_TX_DATA=IN_TX_DATA_MASSIV[NUM_OF_DATA_BITS_IN_PACK-1:0];
110
                       REG_TX_PACK_COUNT<=0;</pre>
                    end
                end
112
                STATE_WRITE_PACKS:
113
114
                begin
                    if
                       (REG_TX_PACK_COUNT==0)
116
                    begin
                       REG_UART_TX_LAUNCH<=1;</pre>
117
118
                       REG_TX_PACK_COUNT=1;
                    if(OUT_UART_TX_START_BIT_ACTIVE)
120
                       REG_UART_TX_LAUNCH <= 0;
121
122
                    if(REG_TX_PACK_COUNT<=REG_TX_NUMBER_OF_PACKS_TO_SEND)
123
                       begin
124
                          if(OUT_UART_TX_STOP_BIT_ACTIVE)
125
                          begin
126
                                 REG_UART_TX_DATA=sel_part_vector(REG_TX_DATA_MASSIV,
      REG_TX_PACK_COUNT);
127
                                 REG_TX_FSM_STATE<=STATE_WAIT_UART_DONE;</pre>
128
                          end
                       end
129
130
                       else
131
                       begin
                          REG_TX_FSM_STATE<=STATE_WAIT;</pre>
133
                          FIRST_CLOCK_AFTER_WRITE_PACK<=1;</pre>
134
                          REG_UART_TX_LAUNCH<=0;</pre>
135
                       end
136
                end
                STATE_WAIT_UART_DONE:
138
                begin
                    if(!OUT_UART_TX_ACTIVE)
139
140
                    begin
                       if(reg_tx_number_of_packs_to_send!=reg_tx_pack_count)
                          REG_UART_TX_LAUNCH<=1;</pre>
143
                       REG_TX_PACK_COUNT<=REG_TX_PACK_COUNT+1;</pre>
144
                       REG_TX_FSM_STATE<=STATE_WRITE_PACKS;</pre>
145
                    end
146
                end
147
             endcase
          end
148
149
          always@(posedge OUT_UART_RX_DATA_READY or posedge IN_RX_CLEAR_BUFFER)
150
          begin
```

Revision:

```
151
               if(IN_RX_CLEAR_BUFFER)
152
              begin
153
                  OUT_RX_NUM_OF_DATA_PACKS_READY<=0;
154
                  OUT_RX_ERROR<=0;
155
                  OUT_RX_DATA_MASSIV<=0;
156
              end
157
              else
158
              begin
159
                      (OUT_RX_NUM_OF_DATA_PACKS_READY<RX_MASSIV_DEEP)
160
                      OUT_RX_NUM_OF_DATA_PACKS_READY=OUT_RX_NUM_OF_DATA_PACKS_READY+1;
161
162
                      OUT_RX_NUM_OF_DATA_PACKS_READY=1: //для избежания переполнения буфера
163
                  OUT_RX_DATA_MASSIV=ins_pack_in_vector(OUT_RX_DATA_MASSIV,OUT_UART_RX_DATA,
       OUT_RX_NUM_OF_DATA_PACKS_READY-1);
164
                  OUT_RX_ERROR=OUT_UART_RX_ERROR|OUT_RX_ERROR;
165
              end
166
           end
167
           //функция- сепаратор пакета из вектора
           function [NUM_OF_DATA_BITS_IN_PACK-1:0] sel_part_vector;
input [NUM_OF_DATA_BITS_IN_PACK*TX_MASSIV_DEEP-1:0] vector;
input [TX_MASSIV_DEEP_LOG_2:0] index;
168
169
170
              reg [NUM_OF_DATA_BITS_IN_PACK_LOG_2:00] i;
171
               reg [NUM_OF_DATA_BITS_IN_PACK-1:0] buffer;
172
173
              begin
174
                  for(i=0;i<NUM_OF_DATA_BITS_IN_PACK;i=i+1)</pre>
175
                      buffer[i]=vector[i+index*NUM_OF_DATA_BITS_IN_PACK];
176
                  sel_part_vector=buffer;
177
              end
178
           endfunction
179
           //функция- интегратор пакета в вектор
           function [NUM_OF_DATA_BITS_IN_PACK*RX_MASSIV_DEEP-1:0] ins_pack_in_vector;
180
              input [NUM_OF_DATA_BITS_IN_PACK*RX_MASSIV_DEEP-1:0] vector;
input [NUM_OF_DATA_BITS_IN_PACK-1:0] pack;
input [TX_MASSIV_DEEP_LOG_2:0] index;
reg [NUM_OF_DATA_BITS_IN_PACK*RX_MASSIV_DEEP-1:0] vector_buf;
181
182
183
184
185
              reg [NUM_OF_DATA_BITS_IN_PACK_LOG_2:0] i;
186
              begin
187
                  vector_buf=vector;
188
                  for(i=0;i<NUM_OF_DATA_BITS_IN_PACK;i=i+1)</pre>
                      vector_buf[i+index*NUM_OF_DATA_BITS_IN_PACK]=pack[i];
189
190
                  ins_pack_in_vector=vector_buf;
191
              end
192
           endfunction
193
       endmodule
194
```