

```

1  module UART_FPGA_RX
2      #(
3          parameter UART_BAUD_RATE           =9600,
4          //baud
5          parameter CLOCK_FREQUENCY          =50000000,
6          //frequency IN_CLOCK
7          parameter PARITY                   =1,
8          //parameter of parity bit in package
9          //PARITY==0 : package without parity bit
10         //PARITY==1 : package contains parity bit
11         //PARITY==2 : package contains odd bit
12         parameter NUM_OF_DATA_BITS_IN_PACK =8, //number of data bits in package
13         parameter CLKS_PER_BIT_LOG_2       =$clog2(CLOCK_FREQUENCY/UART_BAUD_RATE),
14         //the number of bits for the register of the main counter
15         parameter NUM_OF_DATA_BITS_IN_PACK_LOG_2 = $clog2(NUM_OF_DATA_BITS_IN_PACK)
16         //the number of bits for the register of bit counter
17     )
18     (
19         input          IN_CLOCK,          //input clock
20         input          IN_RX_SERIAL,      //UART RX port
21         output reg     OUT_RX_DATA_READY, //set briefly when a
data package is received
22         output reg     [NUM_OF_DATA_BITS_IN_PACK-1:0] OUT_RX_DATA, //received data package
23         output reg     OUT_RX_ERROR      //read error indicator
24     );
25     localparam CLKS_PER_BIT = CLOCK_FREQUENCY/UART_BAUD_RATE ;
26     //the number of IN_CLOCK cycles of the main generator
27     //for the transmission of one data bit
28
29     //finit state machine
30     localparam STATE_WAIT = 3'b000; //state wait start bit
31     //состояние ожидания старт-бита на линии
32     localparam STATE_RX_START_BIT = 3'b001; //state wait half start bit to chack bus status
again
33     //состояние приема старт-бита
34     localparam STATE_RX_DATA_BITS = 3'b010; //state package read
35     //состояние считывания информационных битов
36     localparam STATE_RX_STOP_BIT = 3'b011; //state wait stop bit
37     //состояние считывания стоп-бита
38     localparam STATE_RX_PARITY_BIT = 3'b100; //state wait and check parity bit
39     //состояние считывания бита четности/нечетности
40     //internal registers//внутренние регистры
41
42     reg [CLKS_PER_BIT_LOG_2:0] REG_CLOCK_COUNT; //main counter
43     reg [NUM_OF_DATA_BITS_IN_PACK_LOG_2:0] REG_BIT_INDEX; //bit index counter
44     reg [2:0] REG_STATE; //this register
contains FSM state
45     //определение начальных значений регистров
46     initial begin
47         //initial output registers
48         OUT_RX_DATA_READY =0;
49         OUT_RX_DATA =0;
50         OUT_RX_ERROR =0;
51         //initial internal registers
52         REG_CLOCK_COUNT =0;
53         REG_BIT_INDEX =0;
54         REG_STATE =STATE_WAIT;
55     end
56
57     always @(posedge IN_CLOCK)
58     begin
59         case (REG_STATE)
60             STATE_WAIT:
61                 begin
62                     OUT_RX_DATA_READY <= 1'b0;
63                     OUT_RX_ERROR <= 0;
64                     if (IN_RX_SERIAL == 1'b0) // start bit detected//обнаружен старт-бит
65                         REG_STATE <= STATE_RX_START_BIT;
66                 end
67             STATE_RX_START_BIT :
68                 begin
69                     if (REG_CLOCK_COUNT == CLKS_PER_BIT/2-2)
70                         /*
71                         Повторное считывание состояние линии для
72                         проверки действительности начала передачи.
73                         Если на линии все еще низкий уровень сигнала, то
74                         приемник продолжает работать в стандартном режиме,
75                         тогда автомат переходит в состояние чтения информационных бит.
76                         Если на линии высокий сигнал, то оъявляется ошибка инициализации

```

```

77      транзакции. Приемник переходит в состояние ожидания.
78      */
79      begin
80          if (IN_RX_SERIAL == 1'b0)
81              begin
82                  REG_CLOCK_COUNT <= 0;
83                  REG_STATE <= STATE_RX_DATA_BITS;
84              end
85          else
86              REG_STATE <= STATE_WAIT;
87          end
88      else REG_CLOCK_COUNT <= REG_CLOCK_COUNT + 1;
89  end
90  STATE_RX_DATA_BITS://состояние считывания информационных бит
91  begin
92      if (REG_CLOCK_COUNT < CLKS_PER_BIT-1)//классический счетчик
93          REG_CLOCK_COUNT <= REG_CLOCK_COUNT + 1;
94      else
95          begin
96              REG_CLOCK_COUNT <= 0;
97              OUT_RX_DATA[REG_BIT_INDEX] <= IN_RX_SERIAL;//считывается очередной бит
98              if (REG_BIT_INDEX < NUM_OF_DATA_BITS_IN_PACK-1)
99                  REG_BIT_INDEX <= REG_BIT_INDEX + 1;
100             else
101                 begin
102                     REG_BIT_INDEX <= 0;
103                     if(PARITY!=0)//следующие состояние зависит от параметра четности
104                         REG_STATE <= STATE_RX_PARITY_BIT;
105                     else
106                         REG_STATE <= STATE_RX_STOP_BIT;
107                 end
108             end
109         end
110     STATE_RX_PARITY_BIT://чтение бита четности
111     begin
112         if (REG_CLOCK_COUNT < CLKS_PER_BIT-1)//классический счетчик
113             REG_CLOCK_COUNT <= REG_CLOCK_COUNT + 1;
114         else
115             begin
116                 REG_CLOCK_COUNT <= 0;
117                 REG_STATE <= STATE_RX_STOP_BIT;
118                 case(PARITY) //проверка правильности приема пакета по биту четности
119                     1:OUT_RX_ERROR<=((sum_of_bits(OUT_RX_DATA)+IN_RX_SERIAL)%2==0) ?0:1;
120                     2:OUT_RX_ERROR<=((sum_of_bits(OUT_RX_DATA)+IN_RX_SERIAL)%2==0)?1:0;
121                     //если последний бит-бит четности
122                     //если последний бит-бит нечетности
123                 endcase
124             end
125         end
126     STATE_RX_STOP_BIT://состояние считывания стоп-бита
127     begin
128         if (REG_CLOCK_COUNT < CLKS_PER_BIT-1)
129             REG_CLOCK_COUNT <= REG_CLOCK_COUNT + 1;
130         else
131             begin
132                 if(IN_RX_SERIAL)
133                     begin
134                         if(!OUT_RX_ERROR)
135                             OUT_RX_DATA_READY <= 1'b1;
136                             REG_CLOCK_COUNT <= 0;//обнуление счетчика
137                             REG_STATE <= STATE_WAIT;
138                         end
139                     else
140                         begin
141                             OUT_RX_ERROR <=1;//если на линии не высокий сигнал, то ошибка
142                             REG_STATE <=STATE_WAIT;//автомат переходит в состояние
143                             ожидания
144                             REG_CLOCK_COUNT <=0;//обнуляется счетчик
145                         end
146                     end
147                 end
148             end
149         default :
150             REG_STATE <= STATE_WAIT;//при аномальном значении REG_STATE переход в
151             состояние ожидания
152         endcase
153     end
154 end
155 function [NUM_OF_DATA_BITS_IN_PACK_LOG_2:0] sum_of_bits;//функция суммирует биты в
156 регистре
157 //this function sums the bits in a register

```

```
151     input [NUM_OF_DATA_BITS_IN_PACK-1:0] value;
152     reg [NUM_OF_DATA_BITS_IN_PACK_LOG_2:0] sum;
153     reg [NUM_OF_DATA_BITS_IN_PACK_LOG_2:0] i;
154     begin
155         sum=0;
156         for (i=0;i<NUM_OF_DATA_BITS_IN_PACK;i=i+1)
157             sum=sum+value[i];
158         sum_of_bits=sum;
159     end
160 endfunction
161 endmodule
```