

دانشگاه صنعتی امیرکبیر (پلیتکنیک تهران) دانشکده برق

# گزارشکار آزمایشگاه مدار منطقی

پروژه درس

نگارش پارسا محمّدی ۹۹۲۳۱۲۱

> استاد درس مهندس مهرابادی

> > تیر ۱۴۰۲

••	:
ست	فهر

٣	ر پروژهر پروژه	اختا	
۶	ئ كد ALU	ئىرىح	نن
٨	نچ	ىت ،	نى

#### ساختار پروژه

در این پروژه یک ALU طبق خواسته صورت پروژه ساخته شده است و در فایل ALU قرار دارد. و همچنین یک تست بنچ برای بررسی درستی عملکرد آن طراحی شده است.

در این پروژه نیاز به استفاده از چندین کد دستور مختلف برای مشخص کردن ورودی و خروجی میباشد. جدول کد ها به صورت زیر می باشند.

Op code	Operation
0000	SUB
0001	AND
0010	ADD
0011	OR
0100	MUL
0101	XOR
0110	Shift Right
0111	Shift Left
1000	Write
1001	Read

با توجه به اینکه این واحد پردازش باید ۱۰ دستور مختلف را پردازش کند به همین منظور از دستورات ۴ بیتی برای مپ کردن اپ کد و عملیات استفاده شده است. و از ۰ شروع شده و تا ۹ می روند.

این کد ها به ورودی ALU داده می شوند تا ALU بدلند در ادامه چه کاری را بر روی ورودی هایش انجام دهد.

code	State
000	Ready
001	In Prosses
010	Writing Process
011	Reading Process
100	In output


جدول بالا کد های متناظر با هر کدام از استیت های قطعه را مشخص می کند چون در صورت پروژه آمده است که این قطعه باید استیت خود را مشخص کند این قطعه نیز در هر استیتی که باشد آن را خروجی می دهد و کاربر را از استیتی که در آن قرار دارد آگاه می کند. خروجی های ۳ بیتی برای مشخص کردن استیت استفاده می شود.

code	Flag
000	None
001	Z(zero)
010	C(carry)
011	N(negative)
100	V(overflow)

جدول بالا فلگ ها را مشخص می کند. با توجه به اینکه این قطعه باید چند فلگ را بعد از انجام محاسبات مشخص کند به همین دلیل جدول بالا طراحی شده است و این قطعه در صورت وقوع هر کدام خروجی متناظر با آن را می دهد. حالت None برای زمانی است که هیچ کدام از فلگ ها فعال نمی باشند.



تصوير RTL ماژول



بخشی از شمای تکنولوژی ماژول

## تشریح کد ALU

```
library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
     use IEEE.SID_LOGIC_UNSIGNED.ALL;
use IEEE.SID_LOGIC_UNSIGNED.ALL;
10
11
12
13
     entity ALU is
14
     generic(DataWidth: integer:= 10); -- Generic allows user to input with any length
15
           Port (
16
                     input1 : in    STD_LOGIC_VECTOR (DataWidth -1 downto 0);
input2 : in    STD_LOGIC_VECTOR (DataWidth -1 downto 0);
operation : in    STD_LOGIC_VECTOR (3 downto 0);
17
18
19
20
                     RST : IN STD_LOGIC;
                                         STD_LOGIC_VECTOR (DataWidth -1 downto 0);
                     scode : out STD_LOGIC_VECTOR (2 downto 0);
flag : out std_logic_vector(2 downto 0)
23
24
25
26
     end ALU;
27
28 architecture Behavioral of ALU is
```

در ابتدا کد بخش اینتیتی کد میباشد و با توجه به خواست پروژه مبنی بر اینکه این قطعه بتواند ورودی با هر تعداد بیت را پردازش کند از generic استفاده شده است که به کاربر اجازه می دهد ورودی را با هر مقدار دلخواه به ماژول بدهد.

در ادامه هم ورودی ها و خروجی های ماژول مشخص شده اند.

```
30 -- Define States
31 type State is (ready, decode, in_process, writing, reading , in_output);
32 signal currentState : State;
33
34
```

در این قسمت همانطور که در صورت پروژه آمده است چندین استیت تعریف شده است که هرکدام وضعیت ماژول را مشخص میکند

- Ready در این استیت ماشین آماده دریافت ورودی های جدید میباشد و ورودی ها را بافر میکند
- Decode در این قسمت آپ کد آنالیز می شود و مشخص می شود که نوع دستور جیست و در ادامه به کدام استیت برود.
  - In\_process در این بخش محاسبات منطقی و ریاضی انجام میشوند

- Writing •
- در این بخش در ورودی در حافظه نوشته می شود
  - Reading •
- در این بخش حافظه خوانده و به خروجی داده میشود
  - In\_OUTPUT •
  - در این استیت حافظه به خروجی داده می شود.

با توجه به اینکه این ماژول حساس به کلاک میباشد یک پروسس برای آن تعرف شده است که به هر بار تغییر کلاک تغییرات اعمال شود این استیت به تغییرات ریست نیز حساس است.

در ادامه چندین متغییر تعرف کرده ام. دو خط اول ریجیستر های ورودی و خروجی را مشخص میکنند و برای مشخص کردن آنها از متغییر استفاده شده است زیرا این متغییر ها میتوانند مقدار ورودی و خروجی ها را در خود ذخیره کنند و از آنها به عنوان بافر استفاده شده است.


```
48
       if (RST = '0') then
           if rising edge(clk) then
51
                 case currentState is
52
53
                       when ready => -- in ready state machine is ready for new inputs ans commands
                          REG1 := input1;
REG2 := input2;
54
55
56
                          currentState <= decode;
57
58
                       when decode => -- in this state machine will figure out what to do
                             if (operation = "1000") then -- checks if is write moode or not
59
                                    scode <= "010";
60
                                    currentState <= writing;
61
62
                             elsif (operation = "1001") then -- checks if is read moode or not
63
                                    scode <= "011";
64
                                    currentState <= reading;
65
66
                             elsif (operation > "1001") then -- if none turn back and resive new comm
67
68
                                    scode <= "000";
                                    currentState <= ready;
69
70
71
                             else -- logical and computional operations
                                    scode <= "001";
72
73
                                    currentState <= in_process;
                             end if :
74
75
```

در ادامه یک ریست آسکرون برای ماژول طراحی شده است و همچنین این ماژول به لبه بالا رونده حساس می باشد.

ادامه توضیحات عملکرد کد در خود کد کامنت شده است.


#### تست بنچ

برای این ماژول یک تست بنچ طراحی شده است که بخش های مختلف آن را تست می کند.



همطور که مشخص است خروجی مجموع دو ورودی می باشد و درست است. همین طور که مشخص است زمانی که ریست شده و از استیت اول شروع به کار می کند.


```
-- AND
input1 <= std_logic_vector(to_unsigned(2,10));
input2 <= std_logic_vector(to_unsigned(1,10));
operation <= "0001";
RST <= '0';
-- OUT = "00000000000"
```



همان طور ملاحظه می شود حاصل ۱ And و ۴ صفر شده است.

```
-- OR
input1 <= "101010101010";
input2 <= "010101010101";
operation <= "0011";
RST <= '0';
-- OUT = "1111111111"

wait for 10 ns;
RST <= '1';
wait for 1 ns;
```



همان طور که مشخص است حاصل or این دو عدد باهم همه بیت هایسش ۱ می شود.


بقیه تست ها هم به همین ترتیب درست اند.

## اضافه کردن بخش امتیازی

در بخش امتیازی یک فایل Top تعریف شده است که هم شامل alu و هم شامل 7segment ها میباشد. و آنها را طبق صورت پروژه به هم وصل میکنیم.

RTLکد تاپ





نقشه RTL مدار هر كدام از ماژول ها در بخش هاى قبل نمايش داده شده است.

از دوتا دیکدر BCD به 7Segment برای ورودی و یکی هم برای خروجی در نظر گرفته شده است طبق خواست صورت یروژه.

```
generic(DataWidth : integer := 10); -- Generic allows user to input with any
    Port (
           input1 : in STD LOGIC VECTOR (DataWidth -1 downto 0);
           input2 : in STD LOGIC VECTOR (DataWidth -1 downto 0);
           operation : in STD LOGIC VECTOR (3 downto 0);
           clk : in STD_LOGIC;
           RST : IN STD LOGIC;
           output : out STD LOGIC VECTOR (DataWidth -1 downto 0);
           scode : out STD LOGIC VECTOR (2 downto 0);
           flag : out std logic vector(2 downto 0);
           -- For seven segments:
           Ail, Ai2, Ao3 : out std_logic:= '0';
           Bil, Bi2, Bo3 : out std logic:= '0';
           Cil, Ci2, Co3 : out std logic:= '0';
           Dil, Di2, Do3 : out std logic:= '0';
           Eil, Ei2, Eo3 : out std logic:= '0';
           Fil, Fi2, Fo3 : out std_logic:= '0';
           Gil, Gi2, Go3 : out std logic:= '0'
end Top;
```

در این پروژه تمام ورودی های مورد نیاز ALU به علاوه خروجی های جدید که برای 7segment است نیز نوشته شده است.

هم کدام از A تا G را برای هر کدام از خروجی ها مینویسیم تا خروجی های دیکدر ها نمایش داده شود.

```
COMPONENT ALU
30
31
           PORT (
32
               input1 : IN std_logic_vector(9 downto 0);
input2 : IN std_logic_vector(9 downto 0);
operation : IN std_logic_vector(3 downto 0);
33
34
                                                                                         ابتدا دیکدر و ALU اضافه مکنیم به صورت کامپوننت
35
36
                clk : IN std_logic;
RST : IN std_logic;
               output : OUT std_logic_vector(9 downto 0);
scode : OUT std_logic_vector(2 downto 0);
flag : OUT std_logic_vector(2 downto 0)
37
38
39
40
           );
END COMPONENT;
41
42
      COMPONENT Decoder
43
44
               B0 : IN std logic;
45
               B1 : IN std_logic;
B2 : IN std_logic;
47
48
                B3 : IN std
                A : OUT std
49
                B : OUT std logic;
                C : OUT std_logic;
51
                D : OUT std logic;
                E : OUT std_logic;
53
                F : OUT std logic:
           END COMPONENT:
```

```
59 signal REG1 : std_logic_vector(DataWidth -1 downto 0);
    signal REG2 : std_logic_vector(DataWidth -l downto 0); -- In this line I have definded two signal as two inpu
   signal OUTREG : std_logic_vector(DataWidth -1 downto 0); -- In this line I have defined one signal as output
61
62
63 begin
64
65 REG1 <= input1;
66
    REG2 <= input2;
67
    output <= OUTREG;
68
69 Inst_ALU: ALU PORT MAP(
70
          input1 => input1,
          input2 => input2,
71
          operation => operation,
72
73
          clk => clk,
          RST => RST,
74
75
          output => OUTREG,
          scode => scode,
76
          flag => flag
78
79
80 inputSeven1: Decoder PORT MAP(
          B0 => REG1(3),
81
          B1 => REG1(2),
82
          B2 => REG1(1),
83
          B3 => REG1(0),
84
          A => Ail,
85
          B => Bil,
86
```

سیگنال های تعریف شده کارایی رجیستر ها را دارد و مقدار ورودی ور خروجی را در خود بافرر می کند. درادامه ماژول ها پورت مپ میشوند.

### تست نچ بخش امتیازی و بررسی 7segment ها

```
124
           wait for clk_period/2;
                                                              تمام بخش های فایل مانند بقیه پروژه می باشد
           clk <= '1';
125
           wait for clk_period/2;
126
        end process;
127
                                                                 در این بخش ورودی مورد نظر داده می شود.
128
129
        -- Stimulus process
130
131
        stim proc: process
                                                              ورودی اول و صفر ۰ و ورودی دوم ۱ میباشید
132
        begin
133
           input1 <= std_logic_vector(to_unsigned(0,10));</pre>
134
                                                             انتظار می رود که دیکدر های ورودی ۰ و ۱ را
           input2 <= std_logic_vector(to_unsigned(1,10));</pre>
135
           operation <= "0010";
136
           RST <= '0';
-- OUT = "0000000001"
137
                                                                                                 نشان بدهند.
139
140
141
           wait;
                                                              و خروجی هم با توجه به اینکه از درستور جمع
142
        end process;
143
144 END;
                                                              استفاده شده است باید ۱ باشد. بعد از شبیه
                                                                                        سازی خواهیم داشت:
```

