"گزارشکار آزمایش ۱"

عنوان) VHDL مقدماتی

مقدمه) توصیف مدارهای پایه آزمایشات و تعریف برخی قطعات.

هدف) استفاده از قطعات تعریف شده برای ساخت نیم جمع کننده و در نهایت ساخت جمع کننده با استفاده از دو نیم جمع کننده.

شرح آزمایش)

الف) OR چهار ورودی:

اولین قدم برای تعریف OR چهار ورودی تعریف OR دو ورودی است:

```
32
     entity or gate is
                                                         به صورت مقابل گیت OR
         Port ( A or : in STD LOGIC;
33
                 B or : in STD LOGIC;
34
                                                       دو ورودی را تعریف میکنیم و
                 out or : out STD LOGIC);
35
36
     end or gate;
                                                         تست بنچ آن ها هم تعریف
37
                                                                       میکنیم:
     architecture Behavioral of or gate is
38
39
40
    begin
41
    out or <= A or or B or;
                                  81
                                         -- Stimulus process
    end Behavioral;
                                         stim proc: process
42
                                  82
                                  83
                                  84
                                            -- hold reset state for 100 ns.
                                          -- wait for 100 ns;
                                  85
                                  86
                                          -- wait for <clock>_period*10;
                                  87
                                  88
                                            -- insert stimulus here
                                  89
                                       A or <='0','1' after 50ns;
                                  90
                                       B or <='0','1' after 100ns;
                                  91
                                  92
                                         end process;
                                  93
                                  94
                                  95 END;
```

حال با استفاده از سه گیت OR دو ورودی گیت OR چهار ورودی را تعریف میکنیم:

```
32 entity or 4 gate is
33
       Port ( A : in STD_LOGIC;
               B : in STD LOGIC;
34
               C : in STD LOGIC;
35
               D : in STD LOGIC;
36
               OUT result : out STD LOGIC);
37
38 end or 4 gate;
40 architecture Behavioral of or 4 gate is
41 component or gate is
        Port ( A or : in STD LOGIC;
42
               B or : in STD LOGIC;
43
               out or : out STD LOGIC);
44
45 end component;
46 signal wl, w2: std logic;
47
48 begin
    instance0 : or_gate port map(A_or=>A, B_or=>B,out_or=>wl);
49
    instancel : or_gate port map(A_or=>C, B_or=>D,out_or=>w2);
51 instance2 : or_gate port map(A_or=>wl, B_or=>w2,out_or=>OUT_result);
52
53 end Behavioral;
```

تست بنچ آن هم به این صورت تعریف میشود:


```
89
       begin
          -- hold reset state for 100 ns.
90
91
            wait for 100 ns;
92 --
           wait for <clock> period*10;
93 ---
94 --
            -- insert stimulus here
95
    A <='0','1' after 50ns;
 96
    B <='0','1' after 100ns;
 97
     C <='0','1' after 150ns;
    D <='0','1' after 200ns;
99
100
          wait;
101
       end process;
102
103 END;
```

همانطور که مشاهده میشود گیت ORچهار ورودی تعریف شده بصورت زیر عمل میکند:



ب) جمع کننده:

برای تعریف جمع کننده باید ابتدا گیت های AND,XORدو ورودی را تعریف کنیم، سپس با استفاده از آنها یک نیم جمع کننده و یک گیت OR تعریف جمع کننده را تکمیل کنیم.



95 END;

۱- تعریف گیت AND دو ورودی:


```
32 entity and gate is
 33 port (
 34 A : in std logic;
 35 B : in std logic;
36 and result : out std logic
 37 );
    end and gate;
 38
39
 40 architecture Behavioral of and gate is
41 begin
 42 and result <= A and B;
 43 end Behavioral;
                                                      تست بنچ:
     begin
83
         -- hold reset state for 100 ns.
84
85
       -- wait for 100 ns;
86
        -- wait for <clock> period*10;
87
88
89
         -- insert stimulus here
     A <='0','1' after 50ns;
90
      B <='0','1' after 100ns;
91
         wait:
92
      end process;
93
94
                                                       عملکرد:
```



۲- تعریف گیت XOR دو ورودی:


```
32 entity xor gate is
33 port (
34 A : in std logic;
35 B : in std logic;
36 xor_result : out std logic
37 );
38 end xor gate;
39
40 architecture Behavioral of xor gate is
41 begin
42 xor result <= A xor B;
43 end Behavioral;
                                                          تست بنچ:
83 begin
        -- hold reset state for 100 ns.
84
     -- wait for 100 ns;
85
86
    -- wait for <clock> period*10;
87
88
        -- insert stimulus here
89
90 A <='0','1' after 50ns;
91 B <='0','1' after 100ns;
92
         wait;
     end process;
93
94
95 END;
```

عملکرد:



٣- نيم جمع کننده :

```
entity HA is
       Port ( inl : in STD LOGIC;
33
              in2 : in STD LOGIC;
34
                                                      in1
              outl : out STD LOGIC;
35
                                                                              out1
              out2 : out STD LOGIC);
36
37
    end HA;
38
   architecture Behavioral of HA is
39
40 component and gate is
41 port (
42 A: in std logic;
                                                                              out2
43 B : in std logic;
   and result : out std logic
44
45 );
46 end component;
47
   component xor gate is
48 port (
49 A : in std logic;
50 B : in std logic;
51
   xor result : out std logic
   );
52
53 end component;
   signal w1, w2: STD LOGIC;
55 begin
56 instanceAnd : and gate port map(A=>in1,B=>in2,and result=>out2);
   instanceXor : xor gate port map(A=>in1,B=>in2,xor result=>out1);
57
58
                                                                          تست بنچ:
                     86
                             begin
59 end Behavioral;
                     87
                                -- hold reset state for 100 ns.
                                 wait for 100 ns;
                     88
                     89 --
                     90
                                 wait for <clock> period*10;
                     91
                     92
                                -- insert stimulus here
                           in1 <='0','1' after 50ns;
                     93
                           in2 <='0','1' after 100ns;
                     94
                     95
                                wait;
                     96
                             end process;
                     97
                     98 END;
                                                                            عملكرد:
```



۴- جمع کننده:

```
32
   entity FA is
                                                                                 Internal signal 0
        Port ( Il : in STD LOGIC;
33
               I2 : in STD LOGIC;
34
                                                             in1
               Cin : in STD LOGIC;
                                                                                 in1
35
                                                                                           out1
               S : out STD LOGIC;
36
               Cout : out STD LOGIC);
37
38
    end FA;
39
                                                                                            out2
    architecture Behavioral of FA is
40
   component HA is
41
        Port ( inl : in STD_LOGIC;
42
               in2 : in STD LOGIC;
43
               out1 : out STD LOGIC;
44
                                                                           Internal_signal 2
               out2 : out STD LOGIC);
45
                                                          Hnternal signal 1 · ·
46 end component;
47 component or gate is
48
        Port ( A or : in STD LOGIC;
               B or : in STD LOGIC;
49
               out or : out STD LOGIC);
50
   end component;
51
52 signal Internal signal0, Internal signal1, Internal signal2: STD LOGIC;
53 begin
54 instanceHAl: HA port map(inl=>I1,in2=>I2,outl=>Internal_signal0,out2=>Internal_signal1);
55 instanceHA2 : HA port map(inl=>Internal_signal0,in2=>Cin,out1=>S,out2=>Internal_signal2);
   instandeOr : or_gate port map(A or=>Internal_signal1, B_or=>Internal_signal2,out_or=>Cout);
57
58
   end Behavioral;
59
                                                                                        تست بنچ:
89
        begin
           -- hold reset state for 100 ns.
 91
            wait for 100 ns;
92
            wait for <clock> period*10;
93
94
           -- insert stimulus here
 95
     Cin<='0';
 96
   I1<='0','1' after 50ns;
 97
   I2<='0','1' after 100ns;
           wait:
 99
100
        end process;
101
102 END;
```

عملكرد:

