"گزارشكار آزمایش ۲"

عنوان) VHDL مقدماتی

مقدمه) توصيف جمع كننده،مقايسه كننده با استفاده ازبرخي قطعات تعريف شده.

هدف)

الف - طراحی مدار مقایسه کننده تک بیتی و استفاده از گیت xor که با گیتهای nand پیاده سازی شده

ب-طراحي مقايسه كننده با استفاده از مالتي پلكسر 4x1 و حداقل تعداد گيت

ج- طراحی دیکودر ۲ به ۴ سپس طراحی یک مالتی پلکسر ۴ به یک با استفاده از دیکودر و حداقل تعداد گیت or و طراحی یک جمع کننده با استفاده از مالتی پلکسر طراحی شده و گیت Nand

شرح آزمایش)

```
الف- طراحي مدار مقايسه كننده تك بيتي:
Port ( A : in STD LOGIC;
```

ابتدا باید گیت XOR را با گیت NAND توصیف کنیم:

خروجی به این صورت خواهد بود:

end xor_gate; architecture Behavioral of xor gate is

B : in STD_LOGIC;

Q : out STD LOGIC);


signal w0,w1,w2: std_logic ;

begin

w0 <= A nand B;w1 <= w0 nand A; w2 <=w0 nand B; q <= w1 nand w2;


entity xor_gate is

end Behavioral;



سپس با استفاده از گیت AND,NOT توصیف را تکمیل میکنیم:

```
entity comparator_lbit is
port (
                                                                                  ► E
A ,B : in std logic ;
E,G,S : out std logic
end comparator lbit;
                                                                                  ► G
architecture Behavioral of comparator 1bit is
component xor gate is
    Port ( A : in STD LOGIC;
           B : in STD LOGIC;
           Q : out STD LOGIC);
end component ;
                                                                                   A<B
signal e0 , not A, not B : std logic;
begin
not A <= not A;
not B <= not B;
instance0: xor_gate port map ( A => A ,B => B, Q => e0);
E <= not e0 ;
G <= not b and A;
S <= not A and B;
                                                              خروجی به این صورت خواهد بود:
end Behavioral;
```




ب- طراحي مقايسه كننده


ابتدا یک مالتی پلکسر 4X1 طراحی میکنیم:


```
entity Mux 4xl is
    Port (input: in STD LOGIC VECTOR (3 downto 0);
          output : out STD LOGIC;
          sel : in STD LOGIC VECTOR (1 downto 0));
end Mux 4x1;
architecture Behavioral of Mux 4xl is
signal sel not :std logic vector(1 downto 0);
signal result :std logic vector(3 downto 0);
begin
sel not(0) <= not sel(0);
sel not(1) <= not sel(1);
result(0) <= sel_not(1) and sel_not(0) and input(0);
result(1) <= sel not(1) and sel(0) and input(1);
result(2) <= sel(1) and sel not(0) and input(2);
result(3) <= sel(1) and sel(0) and input(3);
output <= result(0) or result(1) or result(2) or result(3);
end Behavioral;
```

خروجی ماکس به این صورت خواهد بود:




سپس مدار مدنظر برای توصیف مقایسه کننده را رسم میکنیم:






MUX -> 5,5, A+5,5,B+--



سپس مدار رسم شده را توصیف میکنیم:

```
entity comparator 2bit is
    Port ( al : in STD LOGIC;
           a0 : in STD LOGIC;
          bl : in STD_LOGIC;
b0 : in STD_LOGIC;
           output : out STD LOGIC);
end comparator 2bit;
architecture Behavioral of comparator 2bit is
component Mux 4xl is
   Port ( input : in STD LOGIC VECTOR (3 downto 0);
           output : out STD LOGIC;
           sel : in STD LOGIC VECTOR (1 downto 0));
end component ;
signal and 1 , b0 not : std logic ;
begin
b0 not <= not b0;
and 1 <= a0 and b0 not;
instance0 : Mux_4xl port map( input(0) =>and_1 , input(1) => '0' , input(2) => '1',input(3) =>and_1,
                                 output =>output , sel(0) =>bl , sel(1) =>al );
end Behavioral;
```

خروجی به صورت زیر خواهد بود:



ج-

۱)طراحی مالتی پلکسر 4X1با استفاده از دیکودر2X4:

ابتدا یک دیکودر ۲به ۴ طراحی و توصیف میکنیم:

```
entity Decoder_2x4 is
    Port ( input : in STD_LOGIC_VECTOR (1 downto 0);
        output : out STD_LOGIC_VECTOR (3 downto 0));
end Decoder_2x4;

architecture Behavioral of Decoder_2x4 is
signal w :std_logic_vector (1 downto 0);
begin

w(0) <= not input(0);
w(1) <= not input(1);

output(0) <= w(0) and w(1);
output(1) <= input(0) and w(1);
output(2) <= w(0) and input(1);
output(3) <=input(0) and input(1);
end Behavioral;</pre>
```

نتیجه به صورت زیر خواهد بود:




حال باید مالتی پلکسر چهار به یک را با استفاده از دیکودر طراحی شده توصیف کنیم :

```
entity Mux 4xl byDecoder is
   Port (input : in STD_LOGIC_VECTOR (3 downto 0);
           sel : in STD LOGIC VECTOR (1 downto 0);
           output : out STD LOGIC);
end Mux 4x1 byDecoder;
architecture Behavioral of Mux 4xl byDecoder is
component Decoder 2x4 is
   Port ( input : in STD LOGIC VECTOR (1 downto 0);
           output : out STD_LOGIC_VECTOR (3 downto 0));
end component ;
signal w0, w1, w2, w3, and 0, and 1, and 2, and 3 : std logic ;
instance0 : Decoder_2x4 port map ( input(0) =>sel(0) , input(1) =>sel(1) , output(0) => w0 ,output(1) => w1 ,
                                   output(2) => w2 , output(3) => w3);
     and 0 <= w0 and input(0);
      and 1 <= wl and input(1);
     and 2 <= w2 and input(2);
     and 3 <= w3 and input(3);
     output <= and 1 or and 2 or and 3 or and 0;
end Behavioral;
```

خروجی بصورت زیر خواهد بود:



۲) طراحی جمع کننده با استفاده از دیکودر و گیت NAND



با توجه به مدار بالا ابتدا باید یک دیکودر ۳ به ۸ طراحی کنیم:

```
entity decoder 3to8 is
    Port (input: in STD LOGIC VECTOR (2 downto 0);
           output : out STD LOGIC VECTOR (7 downto 0));
end decoder_3to8;
architecture Behavioral of decoder 3to8 is
signal w :std logic vector (2 downto 0);
begin
  w(0) \le not input(0);
  w(1) <= not input(1);
  w(2) \le not input(2);
  output(0) \le w(0) and w(1) and w(2);
  output(1) <= input(0) and w(1) and w(2);
  output(2) <= w(0) and input(1) and w(2);
  output(3) <=input(0) and input(1) and w(2);
  output(4) \le w(0) and w(1) and input (2);
  output(5) <= input(0) and w(1) and input (2);
  output(6) <= w(0) and input(1) and input (2);
  output(7) <= input(0) and input(1) and input (2);
```

خروجي :

end Behavioral;



سپس با استفاده از دیکودر توصیف شده و گیتNAND جمع کننده را توصیف میکنیم:

```
entity adder is
    Port ( A : in STD_LOGIC;
B : in STD_LOGIC;
            Cin : in STD_LOGIC;
            S : out STD LOGIC;
            Cout : out STD LOGIC);
end adder;
architecture Behavioral of adder is
component decoder_3to8 is
     Port ( input : in STD_LOGIC_VECTOR (2 downto 0);
            output : out STD_LOGIC_VECTOR (7 downto 0));
end component;
signal m : std_logic_vector(7 downto 0);
signal not m : std logic vector (7 downto 0);
signal s0,c0 :std logic ;
instance0 : decoder_3to8 port map (input(0) => A, input(1) =>B , input(2) =>Cin,
  output(0) = > m(0), output(1) = > m(1), output(2) = > m(2), output(3) = > m(3), output(4) = > m(4), output(5) = > m(5), output(6) = > m(6), output(7)
  not_m(0) \le not_m(0);
                           not_m(1) <= not m(1);
  not_m(2) <= not m(2);
                           not_m(3) <= not m(3);
  not m(4) \le not m(4);
                           not m(5) \le not m(5);
  not_m(6) \le not_m(6);
                           not_m(7) \le not_m(7);
  s0 \le not_m(1) and not_m(2) and not_m(4) and not_m(7);
  S <= not s0 ;
  c0 <= not_m(3) and not_m(5) and not_m(6) and not_m(7);
   Cout <= not c0;
```

خروجی نهایی بصورت زیر خواهد بود:

