

# Présentation du projet de sysnum

---

Ryan LAHFA, Constantin GIERCZAK-GALLE, Julien MARQUET, Gabriel DORIATH DÖHLER

# Introduction

---

# Car c'est notre projet !

Le projet se divise en deux sous-projets :

- Le processeur Minecraft avec l'ISA V-RISC-V<sup>1</sup> ;
- Le processeur RISC-V écrit en System Verilog et simulé avec Verilator

---

<sup>1</sup>Invention de cerveaux malades.

- Motivations

# Plan pour Minecraft

- Motivations
- Redstone

# Plan pour Minecraft

- Motivations
- Redstone
- ISA

# Plan pour Minecraft

- Motivations
- Redstone
- ISA
- Détails d'implémentation

- Fonctionnalités principales du processeur : extensions, entrées-sorties



# Plan pour RISC-V

- Fonctionnalités principales du processeur : extensions, entrées-sorties
- Prototypes

- Fonctionnalités principales du processeur : extensions, entrées-sorties
- Prototypes
- Icarus Verilog → Verilator et Verilog → System Verilog

- Fonctionnalités principales du processeur : extensions, entrées-sorties
- Prototypes
- Icarus Verilog → Verilator et Verilog → System Verilog
- Caches, MMU

- Fonctionnalités principales du processeur : extensions, entrées-sorties
- Prototypes
- Icarus Verilog → Verilator et Verilog → System Verilog
- Caches, MMU
- Wishbone

- Fonctionnalités principales du processeur : extensions, entrées-sorties
- Prototypes
- Icarus Verilog → Verilator et Verilog → System Verilog
- Caches, MMU
- Wishbone
- Vérification formelle avec SymbiFlow

- Fonctionnalités principales du processeur : extensions, entrées-sorties
- Prototypes
- Icarus Verilog → Verilator et Verilog → System Verilog
- Caches, MMU
- Wishbone
- Vérification formelle avec SymbiFlow
- Contrôleur VGA

# Minecraft

---

**Minecraft** : circuits logiques avec de la redstone<sup>2</sup>.

---

<sup>2</sup>cf slide suivante



**Minecraft** : circuits logiques avec de la redstone<sup>2</sup>.

Déjà quelques implémentations existantes de CPU plus ou moins complexes.

---

<sup>2</sup>cf slide suivante

**Minecraft** : circuits logiques avec de la redstone<sup>2</sup>.

Déjà quelques implémentations existantes de CPU plus ou moins complexes.

**But** : implémenter un CPU 8-bits simple dans Minecraft ;  
contraintes surtout liées au jeu.

---

<sup>2</sup>cf slide suivante

**Redstone** : poudre qui, placée au sol, forme des fils. Valeurs : 0 ou 1<sup>3</sup>.

---

<sup>3</sup>Subtilité : il y a des histoires de puissance... Out of the scope pour cette présentation

**Redstone** : poudre qui, placée au sol, forme des fils. Valeurs : 0 ou 1<sup>3</sup>.

Un agencement d'éléments (fils de redstone, torches de redstones, blocs, etc.) forme un **circuit logique combinatoire**. Propagation non instantanée : facteur à prendre en compte (naïvement,  $\geq 0.1$  seconde pour qu'un signal parcourt 16 blocs)  $\rightarrow$  limitation en taille.

---

<sup>3</sup>Subtilité : il y a des histoires de puissance... Out of the scope pour cette présentation

**Redstone** : poudre qui, placée au sol, forme des fils. Valeurs : 0 ou 1<sup>3</sup>.

Un agencement d'éléments (fils de redstone, torches de redstones, blocs, etc.) forme un **circuit logique combinatoire**. Propagation non instantanée : facteur à prendre en compte (naïvement,  $\geq 0.1$  seconde pour qu'un signal parcourt 16 blocs)  $\rightarrow$  limitation en taille.

Quelques timings ajustés et des fonctionnalités de Minecraft permettent de faire des latches : sauvegarde de données.

---

<sup>3</sup>Subtilité : il y a des histoires de puissance... Out of the scope pour cette présentation

V-RISC-V = Very Reduced Instruction Set Computer (-V pour le jeu de mot)

Données sur 8 bits, instructions sur 32 bits.

V-RISC-V = Very Reduced Instruction Set Computer (-V pour le jeu de mot)

Données sur 8 bits, instructions sur 32 bits.

- STORE
- LOAD
- ADD
- OR
- XOR
- LOADI
- JMP conditionnel

# ISA : V-RISC-V

V-RISC-V = Very Reduced Instruction Set Computer (-V pour le jeu de mot)

Données sur 8 bits, instructions sur 32 bits.

- STORE
- LOAD
- ADD
- OR
- XOR
- LOADI
- JMP conditionnel

```
| pc : 1 | flag : 2 | or,carry,xor : 3 | read1 : 4 |  
imm : 0:3 | write : 4 | imm : 4:7 | read2 : 4
```



Avec les instructions de base et les registres spéciaux :

- NOP
- SUB
- HALT
- PRINT
- JMP (inconditionnel)
- MOV
- NOT
- CMP

# Registres

16 general purpose registers : %0 to %15.

# Registres

16 general purpose registers : %0 to %15.

Largeur : 8 bits

# Registres

16 general purpose registers : %0 to %15.

Largeur : 8 bits

Registres spéciaux :

- %0 = 0  $\rightarrow$  NOP
- %1 = -1  $\rightarrow$  NOT
- %15 = random(0, 255)



## **Achievements :**

CPU V-RISC-V avec ROM, registres, ALU, instructions arithmétiques et logiques.

---

<sup>4</sup>O : afficheurs 7-segments ; I : sélecteurs à leviers

<sup>5</sup>En fait déjà presque possible...

## **Achievements :**

CPU V-RISC-V avec ROM, registres, ALU, instructions arithmétiques et logiques.

## **TODO :**

RAM, I/O utilisateur<sup>4</sup>, découpage de l'espace mémoire, pipeline<sup>5</sup>

---

<sup>4</sup>O : afficheurs 7-segments ; I : sélecteurs à leviers

<sup>5</sup>En fait déjà presque possible...

## **Le processeur RISC-V (Sakaido, le brillant)**

---



Il s'agit d'un processeur RISC-V qui implémente RV32I<sup>6</sup>.

---

<sup>6</sup>RV32IM était disponible à un moment