# Rapport de projet

Ryan Lahfa, Constantin Gierczak-Galle, Julien Marquet, Gabriel Doriath Döhler

#### Résumé

Nous décrivons la réalisation d'un processeur Minecraft 8-bit ainsi que d'un processeur RISC-V RV32I avec un peu de vérification formelle et de co-simulation.

# Table des matières

. Pro	ocesseur Minecraft
1.1	Introduction et motivations
$\mathbf{Pro}$	ocesseur RISC-V
2.1	Introduction
2.2	Gagner plus en travaillant moins : Pipeline
2.3	De l'art de dire non : Synchronisation avec la mémoire
2.4	De l'art d'exceller à 1, 2, 3, soleil : Mécanismes d'interruptions
2.5	De l'art de mentir vite et bien : Caches L1, MMU et Wish(bone)
	2.5.1 La théorie des caches
	2.5.2 Problèmes rencontrées
	2.5.3 La MMU
2.6	Des ailes d'acier à la brûlure : Verilator et Icarus Verilog
2.7	Retrouver sa patrie : System Verilog
2.8	Parce que prier n'est pas une stratégie : Stratégie de tests et vérification
	2.8.1 Sous Icare
	2.8.2 De la nécessité d'avoir un permis pour torturer
	2.8.3 De la nécessité d'avoir un permis tout court
2.9	Tester c'est tricher : FPGA et déboires
	2.9.1 Vivado c'est non
	2.9.2 Nix c'est oui
	2.9.3 Enter: SymbiFlow, the GCC of FPGA
	2.9.4 Mieux que tester : fuzzer
2.10	L'espoir est la confusion d'un désir pour quelque chose et sa probabilité : FreeRTOS et Linux .
2.10	2.10.1 FreeRTOS
	2.10.2 Linux
2 11	Conclusion et lecons tirées : Que faire la prochaine fois?

# 1 Processeur Minecraft

## 1.1 Introduction et motivations

Minecraft est un jeu vidéo de type "sandbox" formé presqu'uniquement de cubes.

# 2 Processeur RISC-V

# 2.1 Introduction

Nous allons décrire les différents travaux effectués autour du processeur RISC-V.

D'abord, nous allons décrire directement le processeur, puis les mécanismes d'interruptions. Ensuite, nous allons décrire la tentative d'écriture d'un cache L1, d'une MMU tout cela en utilisant une interface Wishbone B4. Puis, nous allons décrire notre transition de Verilog à System Verilog et Icarus Verilog à Verilator. Ensuite, nous expliquerons notre stratégie de tests et de vérification du processeur qui n'a pas été complètement implémenté. Puis, nous expliquerons les (non-)travaux qui ont été fait avec le FPGA et plus généralement notre toolchain

GCC et un peu de Nix. <sup>1</sup> Enfin, nous expliquerons l'état d'avancée en ce qui concerne le fait de faire tourner des systèmes d'exploitations comme FreeRTOS ou Linux. <sup>2</sup>

À chaque fois, nous expliquerons les difficultés rencontrées, les façons de les résoudre ainsi que ce qui n'a pas été fait $^3$ .

# 2.2 Gagner plus en travaillant moins : Pipeline

Ce processeur implémente la pipeline standard en 5 étages :

- Récupération de l'instruction
- Décodage
- Exécution
- Accès mémoire
- Écriture retour

Nous avons choisi d'optimiser la pipeline en mettant en place un système de forwarding entre les étages. Grâce à l'architecture RISC-V, il suffisait d'implémenter le forwarding entre l'étage EXE et les étages MEM et WB : chaque étage déclare l'éventuel registre dans lequel il écrit et les autres obtiennent (grâce à l'unité de forwarding) une vue sur l'état des registres qui correspond à ce que sera l'état des registres après que les étages suivant auront écrit leurs données.

On pourrait éviter de relier l'étage WB à l'unité de forwarding, mais des contraintes techniques liées au timing sur Verilog nous ont poussés à choisir cette stratégie, même si elle implique d'utiliser un peu plus de circuits.

Nous avons implémenté un début de système de prédiction de branche – mais sans aller jusqu'à faire des statistiques à la volée sur l'exécution des programmes. Nous avons décidé de toujours prédire que les branches ne seront pas prises (ce qui était la solution la plus simple). En prévision des cas où nous nous trompons sur ces prédictions, nous avons ajouté dans le processeur un signal KILL qui sert à vider toute la pipeline.

L'ISA RISC-V est conçue pour permettre d'implémenter raisonnablement facilement cette pipeline, nous ne nous sommes donc pas heurtés à de trop gros problèmes  $^4$ .

# 2.3 De l'art de dire non : Synchronisation avec la mémoire

Comme nous voulions avoir un système de mémoire évolué, nous avons dû prévoir les cas où les appels à la mémoire prendraient un temps arbitrairement long.

Pour cela, nous avons un signal STALL qui bloque les étages IF, ID, EXE et MEM dans leur état courant en attendant un signal de type ACK de la part de la mémoire.

Ceci a aussi demandé d'implémenter une petite machine à états dans l'étage MEM:

- Soit on suit une exécution normale
- Soit on est en train d'attendre des données de la mémoire

# 2.4 De l'art d'exceller à 1, 2, 3, soleil : Mécanismes d'interruptions

## 2.5 De l'art de mentir vite et bien : Caches L1, MMU et Wish(bone)

Puisque on nous a dit de pas le faire, nous avons malgré tout essayé, puis c'était très formateur et requis pour Linux.

Nous avons décidé d'opter pour Wishbone B4 : https://cdn.opencores.org/downloads/wbspec\_b4.pdf — une spécification libre de bus, pas trop mal, assez haute performance. Mais il a fallu du temps pour la comprendre.

#### 2.5.1 La théorie des caches

Un cache CPU sert à économiser (beaucoup) de cycles afin de soulager le CPU et l'empêche de bloquer autant que possible.

<sup>&</sup>lt;sup>1</sup>Avouez que vous avez sourit quand vous avez vu que j'ai écrit Nix, je sais.

 $<sup>^2</sup>$ Bon, c'était dur de faire croire qu'on savait manipuler la langue en alternant « ensuite » et « puis ».

<sup>&</sup>lt;sup>3</sup>Et donc ce qui aurait dû être fait, mais qui sera fait pour notre prochaine dream team qui fabriquera un HSM parfait, low-cost pour disrupt le marché et faire des Unicorns.

<sup>&</sup>lt;sup>4</sup>Ce qui ne nous a cependant pas empêchés de passer quelques moments à nous battre contre Verilog pour comprendre comment faire exécuter les opérations logiques dans l'ordre prévu.

Le contexte étant qu'un système mémoire peut prendre jusqu'à 100 ou 250 cycles afin de répondre à une requête donnée, le cache apparaît comme absolument nécessaire.

#### 2.5.1.1 Objectifs Nous voulions donc designer un cache qui remplit plusieurs objectifs :

- On peut, à tout cycle, écrire. Il faut donc mettre à jour le cache aussitôt qu'on écrit pendant qu'on écrit au système mémoire.
- Une lecture à une adresse non cachable va directement au système mémoire.
- Une lecture à une adresse cachable, contenue dans une ligne de cache déjà accédé, se voit donner une réponse instantanément.
- Une lecture à une adresse cachable, contenue dans une ligne de cache non accédé, se voit donner une réponse en deux cycles.
- On veut écrire au système mémoire à une vitesse très grande et ne pas refaire des handshakes Wishbone B4 en permanence, il faut donc un mécanisme de burst.
- On veut rendre le cache configurable pour des bus mémoires de tailles arbitraires pour expérimenter les performances.
- On se contente d'un algorithme de remplacement aléatoire avec un LFSR<sup>5</sup>.
- On se contente d'un tampon pour stocker les écritures lorsqu'on peut pas écrire toute de suite dans le cache, mais on veut quand même rendre visible les données qui sont dans notre tampon si on en a besoin.

**2.5.1.2** Concrètement Nous avons opté pour un « 2-way associative, allocate on write, with pipelined writeback buffer, with random replacement policy, L1 cache ».

En lisant la littérature, il nous apparaissait que 2 tableau d'entrées était suffisant pour assurer une performance décente, et ça ne demande pas plus d'effort que d'en faire N sur le fond, l'allocation en écriture était un objectif, un tampon pipeliné c'était aussi un objectif pour les vitesses.

Nous nous décrirons pas la machine à état précise pour effectuer ces opérations, elle n'existe que dans la tête de l'auteur de façon partielle et ne reflète pas la réalité du problème, qui est plutôt de vivre en coopération avec les autres composants.

#### 2.5.2 Problèmes rencontrées

- Pas de méta-programmation dans System Verilog malgré les structures qui nous font rappelé le bon C qui nous manquait ;
- Deux machines à état : une pour le processeur, une pour le système mémoire, c'est pas évident à coordonner;
- Le processeur écrit trop vite et certaines interfaces étaient burst-friendly et d'autres moins, il n'était pas clair comment arbitrer tout ça facilement sans introduire encore plus de complexité

En somme, beaucoup trop de bugs ont été rencontrés.

#### 2.5.3 La MMU

Dans la foulée, l'auteur a eu une bonne idée qui était, afin de gagner du temps, d'intégrer le support MMU dans le cache L1 directement, i.e. de supporter des adresses virtuelles à charger et des tables de permissions.

Un début d'implémentation vague a été esquissé, perdu dans un stash git. Une autre idée aurait été de l'implémenter en software en C directement quitte à payer les pénalités de performance « juste pour voir », mais l'auteur trouvait ça honteux.

Pas grand chose de plus pourrait être dit sans juste ré-expliquer ce qu'est une MMU.

## 2.6 Des ailes d'acier à la brûlure : Verilator et Icarus Verilog

Au début, nous utilisions Icarus Verilog, qui a permis de rapidement tester notre implémentation.

Mais nous avons rapidement ressenti le besoin de plus instrumenter notre processeur, nous avons donc migré vers Verilator, qui est un compilateur de Verilog vers C++. Grâce à cela, nous avons pu avoir plus de contrôle sur la simulation, en particulier nous sommes en mesure de lire et d'écrire directement la mémoire, ce qui permet d'implémenter des entrées-sorties pour l'utilisateur. En particulier, c'est ce qui nous permet de nous synchroniser au temps réel et d'afficher proprement l'heure.

 $<sup>^5{\</sup>rm Linear}$  Feedback Shift Register.

# 2.7 Retrouver sa patrie: System Verilog

Nous avons aussi migré de Verilog vers System Verilog car nous avions besoin d'un langage plus expressif alors que la complexité du projet augmentait.

Les systèmes de structures et les raffinements sur les définitions des tableaux apportés par System Verilog nous ont facilité grandement facilité la tâche lors de l'écriture du système de mémoire (et surtout du cache L1).

# 2.8 Parce que prier n'est pas une stratégie : Stratégie de tests et vérification

Il était clair que si nous avions implémenté la moindre chose un petit peu complexe et que certains programmes C tournaient avec des sorties raisonnables.

Cela n'apportait aucune garantie de correction de notre processeur. Frustré, nous avons décidé de mettre le paquet.

#### 2.8.1 Sous Icare

Dans un premier temps, nous utilisions essentiellement Icarus Verilog et une raison de la transition, c'était aussi la capacité de contrôler le modèle de co-simulation finement.

Ainsi, sous Icare, il n'y avait pas beaucoup d'espoir de vérifier notre processeur, si ce n'est qu'avec des tests unitaires classiques.

#### 2.8.2 De la nécessité d'avoir un permis pour torturer

#### Attention ce qui suit est presque un mythe, i.e. n'a pas été testé jusqu'au bout.

Sous Verilator, nous avons décidé de forker la batterie de tests de compliance de RISC-V : https://github.com/riscv/riscv-compliance afin de lancer les tests sur notre CPU.

Ces tests ont une couverture relativement complète de l'ISA et permettent d'avoir une bonne idée du niveau d'implémentation obtenu, cependant ils requièrent de coupler nos modèles avec notre processeur car il s'agit de self-test, donc il faut pouvoir récupérer les signatures à la fin afin de les comparer.

Notre implémentation était très proche de celle de ri5cy: https://github.com/riscv/riscv-compliance/blob/master/riscv-target/ri5cy/device/rv32imc/Makefile.include qui recourt à de la simulation en utilisant vsim, nous pouvions remplacer celle-ci par un test-bench bien choisi avec Verilator pour instrumenter la mémoire et récupérer les signatures dont nous avions besoin.

Malheureusement, cela n'a pas été fait jusqu'au bout (comme dit en gras), vous retrouverez un embryon d'adaptation ici : https://github.com/RaitoBezarius/riscv-compliance/commit/15c1e71b280316f0e18a72 fba55bae8fdaa81e99.

Une fois ceci fait, on ajouterait une target test-compliance qui permettait d'assurer les fonctionnalités, ce qui nous paraîtrait nécessaire dans une vraie implémentation.

Et finalement, on aurait ajouté cela dans un CI/CD<sup>6</sup> afin de tester en permanence chaque commit qui pourrait modifier le CPU et s'assurer de ne rien casser, i.e. d'y voir plus clair.

#### 2.8.3 De la nécessité d'avoir un permis tout court

De façon plus générale, il nous paraissait vital au bout d'un moment d'assurer les choses sérieusement et pas juste de croire aveuglément.<sup>7</sup>

Donc, pas le choix, vérification formelle, nous présentons brièvement l'outillage employé.

**2.8.3.1** SymbiYosys SymbiYosys: https://symbiyosys.readthedocs.io/en/latest/index.html est un programme de vérification formelle de designs écrit en (System) Verilog à l'aide de solveurs, il utilise SymbiFlow pour travailler sur les objets du design et en émettre des représentations de SAT/SMT et les donner à des solveurs SMT/SAT afin d'en tirer des résultats et reconstruire les contre exemples ou valider.

Il supporte la vérification bornée (Bounded Model Checking), non-bornée (k-induction), peut générer des cas d'exécution pour des propriétés (i.e. est ce qu'il existe une trace où tel signal est allumé?).

<sup>&</sup>lt;sup>6</sup>Ce qui aurait satisfait aux contraintes de développement moderne de l'énoncé du projet.

<sup>&</sup>lt;sup>7</sup>De toute façon, les processeurs sont le fruit d'un esprit malade.

Dans un futur incertain, il supporterait la vérification d'équivalence formelle (deux représentations de circuit ont le même comportement) et la synthèse réactive (i.e. génération automatique de machine à états depuis des spécifications de haut niveau, type formule de la logique temporelle linéaire).

**2.8.3.2 Bounded Model Checking** On travaille dans un modèle de logique temporelle linéaire et on transforme ça en un problème SAT.

Le problème demeure que l'on peut dérouler seulement à une profondeur finie, tant qu'on ne connaît pas la profondeur maximal requise<sup>8</sup> pour prouver de façon certaine que notre design est valide, nous sommes confrontés à un problème d'équilibre entre augmenter la profondeur et rendre la vérification plus lente.

Nous verrons dans la suite comment lever ce problème conceptuel.

Cela dit, cela fournit des traces contre-exemples et en pratique produit des contre-exemples de 20 à 30 cycles dans certains cas, ce qui est largement plus efficace que de la simulation avec des prints avec des cas manuels!

**2.8.3.3** k-induction Afin de prouver des propositions sur des domaines infinies, on peut recourir à la k-induction.

## Principe:

Supposons que  $P(0), P(1), \dots, P(k-1)$  soit vrai.

Et que pour tout  $n \in \mathbb{N}$ , si  $P(n), P(n+1), \dots, P(n+k-1)$  est vrai, alors P(n+k) est vrai.

L'idée est la suivante, on vérifie nos propriétés dans les états initiaux, puis l'induction prend lieu pour les transitions de la machine à état fini en écrivant les propriétés que l'on veut conserver.

Cependant, on ne peut pas se contenter de raisonner pour seulement un état vrai pour prouver les suivants, il faut supposer n états successifs qui sont vrais pour renforcer l'induction et la rendre plus facilement démontrable, en échange, on prouve qu'on a n états initiaux successifs qui sont vrais.

Des techniques ont été développés pour transformer un tel problème en un problème SAT et de pouvoir montrer que dans ces instances, l'on peut même le résoudre de façon incrémentale! (c.f. Temporal Induction by Incremental SAT Solving par N Eén).

 $\textbf{2.8.3.4} \quad \textbf{V\'erification formelle des block RAM} \quad \text{On retrouve la v\'erification formelle des block RAM ici: https://github.com/RaitoBezarius/sysnum2020/blob/dcache/src/rtl/core/memory/block_ram.sv\#L58}$ 

L'idée étant simple, on veut pouvoir vérifier que le block RAM se comporte bien de façon seule et de façon intégrée, on suppose le bon comportement des frontières, ou on s'assure qu'il est effectivement juste.

Puis, on se donne des adresses aléatoires valides, on y suppose qu'il existe de la données puis on soumet de la requête et on vérifie qu'on obtient les données et que les signaux des interfaces se maintiennent pendant le bon nombre de cycles.

Puis, on donne ça à Symbi Yosys : https://github.com/RaitoBezarius/sysnum2020/blob/dcache/src/rtl/core/core.sby — en paramétrant avec différents solveurs de k-induction et de BMC, et différents paramétrages des block RAM.

Il aurait fallu ajouter une target dans notre Makefile afin de lancer la vérification formelle mais nous lancions la commande à la main, ce qui était suffisant.

**2.8.3.5** Tentative de vérification formelle d'un cache L1 Il aurait fallu vérifier cette abomination : https://github.com/RaitoBezarius/sysnum2020/blob/dcache/src/rtl/core/cache/dcache.sv

Pour l'approcher, même méthodes que le block RAM mais en plus, avec des modèles de co-simulation, on peut torturer le cache et créer des situations d'incohérences observables puis on écrit la propriété nécessaire pour la faire disparaître.

Le souci c'est qu'écrire un cache **et** le vérifier formellement en même temps est très difficile car c'est une cible mouvante en permanence.

 $<sup>^8\</sup>mathrm{Qui}$  existe, puisque tout est relativement fini.

Il faut ou bien choisir d'écrire la spécification au début (donc savoir comment se comporte vraiment un cache) ou bien d'écrire le code (donc savoir comment se comporte vraiment un cache), et dans les deux cas, il y avait trop peu de temps pour le faire.

Techniquement, lancer un test intégré grâce aux block RAM fournit déjà un début de formalisation puisqu'on peut vérifier si le cache L1 utilisent correctement les blocks RAM, i.e. la tag RAM et la data RAM.

#### 2.9 Tester c'est tricher : FPGA et déboires

#### 2.9.1 Vivado c'est non.

OK, Vivado c'est bien si on veut dessiner des designs, mais il ne faut pas oublier une chose, Vivado c'est fait par Xilinx et c'est une boîte qui est là pour vendre des FPGA.

Autrement dit, leur logiciel est une usine à gaz, d'une vingtaine de gigaoctets<sup>9</sup>, comparable à Matlab.

Au delà des oppositions idéologiques concernant le fait que la toolchain ne soit pas open source, l'on remarque plusieurs choses :

- Ce n'est pas efficace, ça n'a pas été conçu pour la productivité;
- Ce n'est pas rapide, l'interface est lourde et lente et ne fonctionne pas très bien sur des window managers de power user;
- L'installation est un processus magique qui écrit partout où ça veut et c'est difficile à packager proprement ;
- Pire: ça optimise mal. oui, le but de Xilinx c'est de vendre des FPGA toujours plus gros, pourquoi ça irait enlever l'AXI slave bridge même si on utilise pas le bloc avec leurs IPs? Idem pour la DDR3, 70% du composant est dans la calibration qui est un processus dont on a besoin seulement une fois au démarrage du système;
- Encore pire : ça échoue à la fin Vivado est conçu pour échouer plus tard et accepte les erreurs, tandis que les outils qu'on a utilisé pendant le projet ont tendance à échouer tôt et à crier au moindre souci, ce qui est plus plaisant d'un point de vue du développement;
- J'ai réussi à créer une alerte de revue manuelle pour les contrôles d'exportations de logiciel américain avec le site de Xilinx et donc je ne pouvais pas télécharger Vivado. :)

Si c'était à refaire? Nous aurions utilisé https://github.com/enjoy-digital/litex directement et https://github.com/m-labs/nmigen, mais c'est pas assez.

#### 2.9.2 Nix c'est oui.

Nous devions parler de toolchain, effectivement, nous avons utilisé GCC, sauf que configurer une toolchain de cross-compilation n'est pas chose aisée, donc nous avons reposé sur 30 lignes très simples de Nix :

```
1 with import <nixpkgs> {
    crossSystem = (import <nixpkgs/lib>).systems.examples.riscv32-embedded // {
2
      platform = {
3
        name = "riscv-soft-float-multiplatform";
4
5
        kernelArch = "risc";
6
        kernelTarget = "vmlinux";
        bfdEmulation = "elf32lriscv";
7
8
        gcc.arch = "rv32im";
9
      };
10
    };
11 };
12
13 let
14
    hostNixpkgs = import <nixpkgs> {};
    elf2hex = hostNixpkgs.stdenv.mkDerivation {
15
      pname = "elf2hex";
16
      version = "1.0.1";
17
      depsBuildBuild = [ stdenv.cc ];
18
      buildInputs = [ hostNixpkgs.python3 ];
19
      configureFlags = "--target=riscv32-none-elf";
20
      src = fetchurl {
21
        url = "https://github.com/sifive/elf2hex/releases/download/v1.0.1/elf2hex-1.0.1.tar.gz";
22
```

<sup>&</sup>lt;sup>9</sup>Espace précieux sur mon SSD d'1 téraoctets

Et voilà, on a Verilator, elf2hex<sup>10</sup> et une toolchain gcc supportant nos usages (i.e. soft floats), ainsi que SymbiYosys, qui est notre outil de vérification formelle.

À noter, compiler GCC pour ces targets peut être ennuyeux, mais grâce à la gentillesse de l'ENS Ulm et du département du DI, nous avons obtenu un accès à Safran 2 qui nous a permis de l'utiliser comme machine de construction Nix pour envoyer tout ça dans un cache, voici une illustration.




Fig. 1 : Un joli cache bien pratique que personne à part Ryan a pu utilisé

Donc, cela ne coûtait virtuellement rien de faire cela.

# 2.9.3 Enter: SymbiFlow, the GCC of FPGA.

OK, il nous faut une toolchain open source, fort heureusement, des gens bien ont inventé SymbiFlow.

Cet outil fournit de bien meilleures performances que Vivado en termes de consommation, en échange d'abandonner tout espoir d'utiliser un IP Vivado-specific.

En revanche, il repose sur une base de données de familles d'appareils supportés, notre Arty S7-50 n'est pas supporté à ce jour.  $^{11}$ 

Nous expliquons comment le supporter au prochain point.

Cet outil nous aurait été bien utile afin de travailler plus vite avec le FPGA.

# 2.9.4 Mieux que tester : fuzzer.

Pour ajouter une nouvelle famille à SymbiFlow, il faut comprendre ce que Vivado fait, pour comprendre ce que Vivado fait, il y a un raccourci.

On se donne un ensemble de designs « discriminants », on les donne à Vivado, on regarde le bitstream résultat et on conclut. Cela forme une base de données de spécimens.

Typiquement ces designs incluent juste une petite pièce d'un appareil : un block RAM par exemple, puis ensuite on fait varier ces designs en faisant varier les paramètres, en changeant des pins, par exemple.

Ensuite, on fait tourner un script TCL dans Vivado pour faire ces changements de paramètres plutôt que de charger N modèles Verilog, on en charge qu'un seul.

Enfin, en observant tous les spécimens, on peut corréler **quel** bit dans quel zone correspond à un choix particulier dans le design.

Ainsi, on peut implémenter la compréhension automatique de la génération de bitstream de Vivado et produire une toolchain qui reproduit avec un niveau de fiabilité extrêmement élevé le comportement de Vivado.

 $<sup>^{10}\</sup>mathrm{Qui}$  est un petit truc pratique de Si<br/>Five pour transformer des ELF en hex que Verilog aime bien.

<sup>&</sup>lt;sup>11</sup>Mais il le sera bientôt. :>




Fig. 2 : La magie du processus de vérification de bitstream

# 2.10 L'espoir est la confusion d'un désir pour quelque chose et sa probabilité : FreeRTOS et Linux

#### 2.10.1 FreeRTOS

Nous avons porté une version de FreeRTOS relativement et raisonnablement utilisable ici : https://github.com/RaitoBezarius/FreeRTOS/commit/127ece8f352b33c0faec46a7a2328e9030f18618

Essentiellement, nous avons adapté le Makefile à notre propre pipeline et on a ajouté les sous-modules récursivement.  $^{12}$ 

Mais comme nous n'avons pas eu le temps de ré-implémenter l'extension M, nous n'avons pas testé l'image engendré.

#### 2.10.2 Linux

Hélas, c'était mort. Effectivement, ceci existe : https://www.kernel.org/doc/Documentation/nommu-mmap.txt mais nous ne trouvions pas cela si intéressant que ça.

D'où la nécessité du cache L1 et de la MMU et des modes privilégiés.

Pire encore, Linux ne requiert pas que RV32IM, mais RV32IMA au moins.

Bien sûr, à ce stade là, nous n'aurions pas été capable de produire une implémentation convenable pour Linux sans tricher beaucoup trop pour avoir quelque chose de pas si intéressant que ça et le temps manquait.

Mais s'il fallait lister ce qu'il manque :

- Cache L1
- MMU
- Ajouter un mode privilégié
- Relier un peu toutes les choses
- Ajouter une fausse extension A en ramenant certaines opérations à des nop parfois et en priant beaucoup
- Implémenter M de façon simple (par exemple, la division avec Barrett!<sup>13</sup>)

C'est-à-dire, pas grand chose, si on se donne un nouveau semestre.

# 2.11 Conclusion et leçons tirées : Que faire la prochaine fois?

Déjà, utiliser LiteX ou nMigen la prochaine fois, travailler avec Verilog uniquement quand cela est extrêmement nécessaire.

Ensuite, mettre en place l'automatisation avec un Makefile le plus tôt possible et toujours automatiser dès le début.

Puis, avoir une personne qui se charge d'écrire une spécification formelle et une autre personne qui implémente, ne pas faire les deux en même temps, c'est trop de charge mentale.

Mais aussi, choisir un FPGA supporté par la toolchain si on est pas prêt à mettre les mains dans le cambouis avec SymbiFlow et le fuzzing automatique.

Enfin, écrire des modèles de cosimulations plus puissant et utiliser Verilator plus.

<sup>12</sup> Ne jamais faire ça sous Git, j'ai dû utilisé de la magie noire pour reset certains états qui n'ont pas été fixés, bref beaucoup de code non fiable dans les sous modules récursifs de Git...

 $<sup>^{13}</sup>$ Toute ressemblance avec un examen existant est fortuit!

Nous tenons à faire remarquer l'existence d'un joli projet : https://github.com/asinghani/pifive-cpu qui a suivi une bonne façon de faire et a abouti à un beau résultat.			