Manual-resumo do PEPE-16

1	Intro	odução	2
2	Reg	istos	2
	2.1	Contador de Programa (PC)	2
	2.2	Registo de Estado (RE)	2
	2.3	Registo SP (Stack Pointer)	3
	2.4	Registo de Ligação (RL)	3
3	Exc	epções	4
4	Con	junto de instruções	5
	4.1	Instruções de dados	5
	4.2	Instruções de controlo de fluxo	6
	4.3	Instruções	7
5	Asp	ectos adicionais do assemblador	15
	5.1	Literais	15
	5.2	Etiquetas	15
	5.3	Diretivas (ou pseudo-instruções)	16

1 Introdução

O módulo PEPE implementa um processador RISC de 16 bits. Este manual é apenas um resumo das suas características.

2 Registos

A tabela seguinte indica quais os registos do PEPE.

Número	Sigla	Nome e descrição				
	PC Contador de Programa (<i>Program Counter</i>)					
0 a 10	R0 a R10	Registos de uso geral				
11	RL ou R11	Registo de Ligação (usado para guardar o PC nas instruções CALLF e RETF, para optimizar as chamadas a rotinas que não chamam outras). Também pode ser usado como registo geral				
12	SP ou R12	Apontador da Pilha (Stack Pointer)				
13	RE ou R13	Registo de Estado (flags)				
14	BTE ou R14	Base da Tabela de Excepções				
15	TEMP ou R15	Registo temporário, usado na implementação de algumas instruções (não usar em programação do utilizador)				

2.1 Contador de Programa (PC)

O Contador de Programa (*Program Counter*, ou PC) não faz parte do banco de 16 registos do PEPE-16, mas é fundamental ao indicar o endereço da instrução a executar.

Normalmente evolui de 2 em 2 (pois cada instrução ocupa dois bytes, sempre em endereços pares), mas saltos, instruções de rotinas (CALL, RET) e interrupções podem ocasionar outras evoluções, de acordo com as regras destas instruções de controlo de fluxo do programa.

2.2 Registo de Estado (RE)

O RE (Registo de Estado), contém os bits de estado e de configuração que interessa salvar (na chamada de rotinas e atendimento de excepções) e repôr (no retorno), com a disposição e significado indicados na figura e tabela seguintes. A operação de *reset* do processador coloca todos os bits do Registo de Estado a 0.

15															0
R1	R0	NP	DE	IE3	IE2	IE1	IE0	ΙE	TD	TV	A	V	С	N	Z

Bit	Sigla	Nome e descrição	Tipo
0	Z	Zero. Este bit é colocado a 1 pelas operações da ALU que produzem zero como resultado.	Estado
1	N	Negativo. Este bit é colocado a 1 pelas operações da ALU que produzem um número negativo (bit de maior peso a 1) como resultado.	Estado
2	С	Transporte (<i>Carry</i>). Este bit é colocado a 1 pelas operações da ALU que geram transporte.	Estado
3	V	Excesso (Overflow). Este bit é colocado a 1 pelas operações da ALU cujo resultado é demasiado grande (em módulo) para ser representado correctamente, seja positivo ou negativo.	Estado
4	А	Bit de estado auxiliar para uso livre pelo utilizador para passar informação entre rotinas, por exemplo. Também pode ser usado na implementação do microcódigo por novas instruções. Existem as instruções JA e JNA	Estado
5	В	Bit de estado auxiliar para uso livre pelo utilizador para passar informação entre rotinas, por exemplo. Também pode ser usado na implementação do microcódigo por novas instruções.	Estado
6	TV	Excepção em caso de excesso (<i>Trap on overflow</i>). Se este bit estiver a 1, é gerada a excepção EXCESSO na instrução que produzir o excesso. Se estiver a 0, o excesso só actualiza o bit V.	Configuração
7	TD	Excepção em caso de divisão por 0 (<i>Trap on DIV0</i>). Se este bit estiver a 1, é gerada a excepção DIV0 numa instrução DIV ou UDIV com quociente 0 (não é gerada a excepção EXCESSO nem o bit V é posto a 1)	Configuração
8	IE	Permissão de Interrupções Externas (<i>Interrupt Enable</i>). Só com este bit a 1 as interrupções externas poderão ser atendidas	Configuração
9	IE0	Permissão da Interrupção Externa 0 (<i>Interrupt Enable</i>). Só com este bit a 1 os pedidos de interrupção no pino INT0 poderão ser atendidos	Configuração
10	IE1	Idem, para a interrupção INT1	Configuração
11	IE2	Idem, para a interrupção INT2	Configuração
12	IE3	Idem, para a interrupção INT3	Configuração
13	DE	Permissão de accessos directos à memória (<i>DMA Enable</i>). Só com este bit a 1 os pedidos de DMA no pino BRQ serão tidos em conta e eventualmente atendidos pelo processador	Configuração
14	NP	Nível de Protecção. 0=Sistema; 1=Utilizador. Define o nível de protecção corrente.	Estado
15,	R	Reservado para utilização futura	A definir

2.3 Registo SP (Stack Pointer)

O registo SP (*Stack Pointer*, ou Apontador da Pilha), contém o índice da última posição ocupada da pilha (topo), que cresce decrementando o SP. As operações de PUSH decrementam o SP de 2 unidades e armazenam um valor na nova posição. As operações de POP fazem a sequência inversa. Por isso, o SP deve ser inicializado com o endereço imediatamente a seguir à zona de memória atribuída à pilha (tem de ser um valor par).

2.4 Registo de Ligação (RL)

O RL (Registo de Ligação) destina-se a guardar o endereço de retorno quando a rotina invocada é terminal, isto é, não invoca outras. No retorno, o PC é actualizado a partir do RL. A vantagem deste esquema é evitar uma operação de escrita em memória, causada

pelo guardar do endereço de retorno na pilha. Realmente, muitas rotinas não chamam outras, e uma simples pilha de uma posição (o RL) em registo é muito mais rápida de aceder do que uma pilha verdadeira em memória. As instruções CALL e RET usam a pilha normalmente. As instruções CALLF e RETF utilizam o RL. Cabe ao compilador (ou ao programador de *assembly*) decidir se usa umas ou outras. Naturalmente, não se pode invocar uma rotina com CALL e retornar com RETF (ou invocar com CALLF e retornar com RET). O RL (ou R11) pode ser usado como um registo de uso geral quando não estiver em uso por um par CALLF-RETF.

3 Excepções

Designam-se por <u>excepções</u> os eventos a que o processador é sensível e que constituem alterações, normalmente pouco frequentes, ao fluxo normal de instruções de um programa.

As excepções podem ter origem externa (correspondentes à activação de pinos externos do processador) ou interna (decorrentes tipicamente de erros na execução das instruções).

Existem alguns pinos do PEPE (INTO a INT3) que originam excepções explicitamente para interromper o fluxo do programa com o fim de lidar com eventos assíncronos ao programa e associados tipicamente com os periféricos. Essas excepções designam-se por interrupções.

A cada excepção está associada uma rotina de tratamento da excepção (ou rotina de serviço da excepção, ou simplesmente rotina de excepção), cujo endereço consta da Tabela de Excepções, que contém uma palavra (o endereço da rotina de tratamento) para cada uma das excepções suportadas pelo processador.

A Tabela de Excepções começa no endereço indicado pelo registo BTE (Base da Tabela de Excepções), que deverá ser previamente inicializado com um valor adequado.

Se várias interrupções sucederem simultaneamente, coloca-se o problema de qual atender primeiro. Nestas circunstâncias, a interrupção 0 é a mais prioritária e a interrupção 3 é a menos prioritária.

Uma interrupção não pode interromper uma rotina de interrupção já em execução, mesmo que de uma interrupção menos prioritária, a menos que essa rotina volte a permitir interrupções (instrução EI) antes de retornar.

A tabela seguinte descreve as excepções mais relevantes que o PEPE suporta.

Número	Excepção	Causa	Ocorre em	Masca rável	Atendimento
0	INT0	O pino INTO do processador é activado (com IE=1, IE0=1).	Qualquer altura	Sim	Após instrução em que ocorre
1	INT1	O pino INT1 do processador é activado (com IE=1, IE1=1).	Qualquer altura	Sim	Após instrução em que ocorre
2	INT2	O pino INT2 do processador é activado (com IE=1, IE2=1).	Qualquer altura	Sim	Após instrução em que ocorre
3	INT3	O pino INT3 do processador é activado (com IE=1, IE3=1).	Qualquer altura	Sim	Após instrução em que ocorre
4	EXCESSO	Uma operação aritmética gera excesso (overflow) se TV=1 no RE	Execução	Sim	Imediato
5	DIV0	Uma operação de divisão falha por o quociente ser zero se TD=1 no RE	Execução	Sim	Imediato
6	COD_INV	A Unidade de Controlo encontra uma combinação inválida de <i>opcode</i> .	Descodifi- cação	Não	Incluído na descodificação da instrução
7	D_DESALINHADO	É feito um acesso de 16 bits à memória (dados) especificando um endereço ímpar	Execução	Não	Imediato
8	I_DESALINHADO	É feita uma busca à memória (fetch) tendo o PC um endereço ímpar	Busca	Não	Encadeado

4 Conjunto de instruções

4.1 Instruções de dados

A tabela seguinte sumariza os modos de endereçamento (formas de obter os operandos).

Modo de endereçamento	Obtenção do operando	Nº de bits na instrução	Exemplos de instruções
Imediato	Constante	4	ADD R1, 3
imediato	(dados)	16	MOV R2, 3456H
Registo	Rs	4	ADD R1, R2
Direto	[Constante]	16	MOV R2, [3456H]
Indireto	[Rs]	4	MOV R1, [R2]
Baseado	[Rs + constante]	4 + 4	MOV R1, [R2+3]
Indexado	[Rs + Ri]	4 + 4	MOV R1, [R2+R3]
Dolotivo	Constante	8	JZ 100H
Relativo	(endereços)	12	CALL 100H
Impliaita	SP, [SP]	0	PUSH, POP
Implícito	SP, [SP], PC	0	RET, CALL

Todas as instruções ocupam 16 bits. As que têm 16 bits de dados são na realidade divididas em duas, cada uma tratando de um dos bytes da constante de 16 bits. Mas isso é tratado internamente, e o programador vê apenas uma instrução (mas que ocupa 2 palavras de 16 bits, ou 4 bytes).

A tabela seguinte descreve as formas de acesso à memória em dados e a sua utilização típica.

	Instrução	Modos de endereçamento	Operação com a memória	Utilização típica
MOV	Rd, [constante]	Direto		
MOV	Rd, [Rs]	Indirecto	Leitura da memória	
MOV	Rd, [Rs + off]	Baseado	(16 bits)	
MOV	Rd, [Rs + Ri]	Indexado		Transferência de
MOV	[constante], Rs	Direto		variáveis (16 bits) entre memória e registos
MOV	[Rd], Rs	Indirecto	Escrita da memória	memona e regisios
MOV	[Rd + off], Rs	Baseado	(16 bits)	
MOV	[Rd + Ri], Rs	Indexado		
MOVB	Rd, [Rs]	Indirecto	Leitura da memória (8 bits)	Processamento de bytes
MOVB	[Rd], Rs	Indirecto	Escrita da memória (8 bits)	individuais (cadeias de caracteres ASCII, por exemplo)
SWAP	Rd, [Rs] ou [Rs], Rd	Indirecto	Troca atómica de dados (16 bits) entre memória e registo. Mesmo com caches, o acesso à memória é forçado	Troca de dados, semáforos
PUSH	Rd	Implícito (SP)	Escrita na pilha	Guardar valores para mais tarde recuperar
POP	Rd	Implícito (SP)	Leitura da pilha	Recuperar valores guardados na pilha

4.2 Instruções de controlo de fluxo

Os aspectos mais importantes a ter em conta à partida são os seguintes:

- O PEPE suporta endereçamento de byte mas os acessos em busca de instrução têm de ser alinhados, pelo que os endereços têm de ser pares (senão é gerada uma excepção quando o acesso for feito). Para aumentar a gama de endereços que é possível atingir a partir das instruções que aceitam um operando imediato, o valor do operando codificado na instrução é entendido pelo PEPE como designando palavras (instruções) e não bytes, pelo que depois, na implementação das instruções, o PEPE multiplica automaticamente o operando por 2 (seja positivo ou negativo) antes de o utilizar no cálculo do endereço destino do salto;
- Todas as instruções de salto e de chamada de rotinas com operando imediato são relativas, isto é, o operando (em complemento para 2) é multiplicado por 2 e somado ao EIS (Endereço da Instrução Seguinte à instrução de salto). Deve-se usar não uma constante numérica mas sim um endereço simbólico, ou etiqueta (label), e o assemblador faz as contas. O assemblador gera um erro caso a constante (8 ou 12 bits, depende da instrução) não seja suficiente para codificar a diferença entre o valor da etiqueta e EIS. Se for o caso, o utilizador deve usar as instruções JUMP e CALL com endereçamento por registo. Estas últimas já têm endereçamento absoluto, isto é, o valor do registo é o novo endereço da instrução a buscar (e não somado com o anterior). Note-se que
 - L1: JMP L1 ; operando imediato \Rightarrow endereçamento relativo resulta num ciclo infinito e o valor do operando codificado na instrução JMP é -1 (o que corresponde a subtrair -2 a EIS).

4.3 Instruções

As instruções sombreadas são reconhecidas pelo assemblador mas na realidade podem ser sintetizadas com recurso a outras, pelo que não gastam codificações de instruções. São oferecidas apenas como notação alternativa para comodidade do programador de linguagem *assembly* e maior clareza dos programas.

As linhas marcadas com "Livre" correspondem às codificações possíveis e ainda não ocupadas.

Os campos marcados com "XXXX" não são relevantes e podem ter qualquer valor (são ignorados pelo PEPE).

Na coluna "Acções" indica-se o significado de cada instrução numa linguagem de transferência de registos (RTL), cujos aspectos essenciais são indicados pela tabela seguinte.

Se o RE for o destino de uma operação, no RE fica exactamente o resultado dessa operação. Neste caso em particular, os bits de estado não são afectados pelo valor do resultado (Z←1 se o resultado for 0000H, por exemplo) como nas outras operações, mas ficam directamente com os bits correspondentes do resultado.

Simbologia	Significado	Exemplo
Ri	Registo principal <i>i</i> (R0 a R15, incluindo RL, SP, RE, BTE e TEMP)	R1
PC	Registo Program Counter. Só usado do lado esquerdo da atribuição.	PC ← expressão
EIS	Endereço da Instrução Seguinte. Não é um registo, mas apenas uma notação que representa o valor do endereço da instrução seguinte (ou seja, é o endereço da instrução corrente acrescido de 2 unidades).	EIS
RER	Registo do Endereço de Retorno (interno ao processador, não acessível em <i>assembly</i>). Contém o endereço de retorno quando se invoca uma rotina ou excepção.	RER
Mw[end]	Célula de memória de 16 bits que ocupa os endereços end e end+1 (end tem de ser par, senão gera uma excepção). O PEPE usa o esquema Big-Endian, o que significa que o byte de menor peso de Mw[end] está no endereço end+1.	Mw[R1+2] Se R1=1000H, o byte de menor peso está em 1003H e o de maior peso em 1002H
Mb[end]	Célula de memória de 8 bits cujo endereço é <i>end</i> (que pode ser par ou ímpar)	Mb[R3+R4]
(i)	Bit i de um registo ou de uma célula de memória	R2(4) Mw[R1](0)
Ra(ij)	Bits i a j (contíguos) do registo Ra ($i >= j$)	R2(73)
<i>bit</i> {n}	Sequência de <i>n</i> bits obtida pela concatenação de n cópias de <i>bit</i> , que é uma referência de um bit (pode ser 0, 1 ou Ra(i))	0{4} equivale a 0000 R1(15){2} equivale a R1(15) R1(15)
dest ← expr	Atribuição do valor de uma expressão (<i>expr</i>) a uma célula de memória ou registo (<i>dest</i>). Um dos operandos da atribuição (expressão ou destino) tem de ser um registo ou um conjunto de bits dentro do processador. O operando da direita é todo calculado primeiro e só depois se destrói o operando da esquerda, colocando lá o resultado de <i>expr. dest</i> e <i>expr</i> têm de ter o mesmo número de bits.	R1 \leftarrow M[R2] M[R0] \leftarrow R4 + R2 R1(70) \leftarrow R2(158)
Z, N, C, V, IE, IE0 a IE4, DE, NP	Bits de estado no RE – Registo de Estado	V ← 0
Expr : acção	Executa a <i>acção</i> se <i>expr</i> for verdadeira (<i>expr</i> tem de ser uma expressão booleana)	((N⊕V)∨Z)=1 : PC ← EIS + 2
\land, \lor, \oplus	E, OU, OU-exclusivo	R1 ← R2 ∧ R3
II	Concatenação de bits (os bits do operando da esquerda ficam à esquerda, ou com maior peso)	R1 ← R2(158) 00H

	Sintaxe em assembly			Campos da ir	nstrução (16 bit	s)		Flags	
Classe			1º opcode (4bits)	2º opcode (4bits)	1º operando (4bits)	2º operando (4bits)	Acções	afectadas	Comentários
	ADD	Rd, Rs		ADD	Rd	Rs	Rd ← Rd + Rs	Z, N, C, V	
	ADD	Rd, k		ADDI	Rd	k	$Rd \leftarrow Rd + k$	Z, N, C, V	k ∈ [-8 +7]
	ADDC	Rd, Rs	İ	ADDC	Rd	Rs	$Rd \leftarrow Rd + Rs + C$	Z, N, C, V	
	SUB	Rd, Rs		SUB	Rd	Rs	$Rd \leftarrow Rd - Rs$	Z, N, C, V	
		Rd, k		SUBI	Rd	k	$Rd \leftarrow Rd - k$	Z, N, C, V	k ∈ [-8 +7]
	SUBB	Rd, Rs	ARITOP	SUBB	Rd	Rs	$Rd \leftarrow Rd - Rs - C$	Z, N, C, V	
		Rd, Rs		CMP	Rd	Rs	(Rd – Rs)	Z, N, C, V	Rd não é alterado
Instruções	CMP	Rd, k		CMPI	Rd	k	(Rd - k)	Z, N, C, V	k ∈ [-8 +7] Rd não é alterado
aritméticas	MUL	Rd, Rs	ARTO	MUL	Rd	Rs	Rd ← Rd * Rs	Z, N, C, V	O registo Rs é alterado
	DIV	Rd, Rs		DIV	Rd	Rs	Rd ← quociente(Rd / Rs)	Z, N, C, V←0	Divisão inteira
	MOD	Rd, Rs		MOD	Rd	Rs	Rd ← resto(Rd / Rs)	Z, N, C, V←0	Resto da divisão inteira
	NEG	Rd		NEG	Rd	xxxx	$Rd \leftarrow -Rd$	Z, N, C, V	Complemento para 2 V←1 se Rd for 8000H
	Livre			·	-				
	Livre								

				Campos da ir	nstrução (16 bit			Flags	
Classe		e em <i>assembly</i>	1º opcode (4bits)	2º opcode (4bits)	1º operando (4bits)	2º operando (4bits)	Acções	afectadas	Comentários
	AND	Rd, Rs		AND	Rd	Rs	$Rd \leftarrow Rd \wedge Rs$	Z, N	
	OR	Rd, Rs		OR	Rd	Rs	$Rd \leftarrow Rd \lor Rs$	Z, N	
	NOT	Rd		NOT	Rd	XXXX	$Rd \leftarrow Rd \oplus FFFFH$	Z, N	Complemento para 1
	XOR	Rd, Rs		XOR	Rd	Rs	$Rd \leftarrow Rd \oplus Rs$	Z, N	
	TEST	Rd, Rs		TEST	Rd	Rs	Rd ∧ Rs	Z, N	Rd não é alterado
	BIT	Rd, n		BIT	Rd	n	Z ← Rd(k) ⊕ 1	Z	Rd não é alterado
	SET	Rd, n		SETBIT	Rd	n	Rd(n) ← 1	Z, N ou outra (se Rd for RE)	n ∈ [0 15] Se Rd=RE, afecta apenas RE(n)
	EI			SETBIT	RE	IE_index	RE(IE_index) ← 1	EI	Enable interrupts
	EI0			SETBIT	RE	IE0_index	RE (IE0_index) ← 1	EI0	Enable interrupt 0
	EI1			SETBIT	RE		RE (IE1_index) ← 1	EI1	Enable interrupt 1
	EI2			SETBIT	RE	IE2_index	RE (IE2_index) ← 1	El2	Enable interrupt 2
	EI3			SETBIT	RE		RE (IE3_index) ← 1	EI3	Enable interrupt 3
Instruções	SETC		BITOP	SETBIT	RE	C_index	RE (C_index) ← 1	С	Set Carry flag
de bit	EDMA			SETBIT	RE	DE_index	RE (DE_index) ← 1	DE	Enable DMA
	CLR	Rd, n		CLRBIT	Rd	n	$Rd(n) \leftarrow 0$	Z, N ou outra (se Rd for RE)	n ∈ [0 15] Se Rd=RE, afecta apenas RE(n)
	DI			CLRBIT	RE		RE (IE_index) ← 0	EI	Disable interrupts
	DI0			CLRBIT	RE		RE (IE0_index) ← 0	EI0	Disable interrupt 0
	DI1			CLRBIT	RE		RE (IE1_index) ← 0	EI1	Disable interrupt 1
	DI2			CLRBIT	RE		RE (IE2_index) ← 0	El2	Disable interrupt 2
	DI3			CLRBIT	RE		RE (IE3_index) ← 0	EI3	Disable interrupt 3
	CLRC			CLRBIT	RE	C_index	RE (C_index) \leftarrow 0	С	Clear Carry flag
	DDMA			CLRBIT	RE	DE_index	RE (DE_index) ← 0	DE	Disable DMA
	CPL	Rd, n		CPLBIT	Rd	n	$Rd(n) \leftarrow Rd(n) \oplus 1$	Z, N ou outra (se Rd for RE)	n ∈ [0 15] Se Rd=RE, afecta apenas RE(n)
	CPLC			CPLBIT	RE	C_index	$RE (C_index) \leftarrow RE(C_index) \oplus 1$	С	Complement Carry flag

				Campos da ir	nstrução (16 bit			Flags	
Classe	Sintax	e em <i>assembly</i>	1º opcode (4bits)	2º opcode (4bits)	1º operando (4bits)	2º operando (4bits)	Acções	afectadas	Comentários
	SHR	Rd, n	BITOP	SHR	Rd		n>0 : C ← Rd(n-1) n>0 : Rd ← 0{n} Rd(15n)	Z, N, C	n ∈ [0 15] Se n=0, actualiza Z e N (C não)
	SHL	Rd, n	BITOI	SHL	Rd	n	n>0 : C ← Rd(15-n+1) n>0 : Rd ← Rd(15-n0) 0{n}	Z, N, C	n ∈ [0 15] Se n=0, actualiza Z e N (C não)
	SHRA	Rd, n		SHRA	Rd		n>0 : C ← Rd(n-1) n>0 : Rd ← Rd(15){n} Rd(15n)	Z, N, C	n ∈ [0 15] Se n=0, actualiza Z e N (C não)
Instruções	SHLA	Rd, n	ARITOP	SHLA	Rd	П	n>0 : C ← Rd(15-n+1) n>0 : Rd ← Rd(15-n0) 0{n}	Z, N, C, V	n ∈ [0 15] Se n=0, actualiza Z e N (C não) V←1 se algum dos bits que sair for diferente do Rd(15) após execução
de bit	ROR	Rd, n		ROR	Rd		$n>0 : C \leftarrow Rd(n-1)$ $n>0 : Rd \leftarrow Rd(n-10) Rd(15n)$	Z, N, C	n ∈ [0 15] Se n=0, actualiza Z e N (C não)
	ROL	Rd, n	BITOP	ROL	Rd	n	n>0 : C ←Rd(15-n+1) n>0 : Rd ← Rd(15-n0) Rd(1515- n+1)	Z, N, C	n ∈ [0 15] Se n=0, actualiza Z e N (C não)
	RORC	Rd, n	БПОР	RORC	Rd	n	n>0 : Rd C ← Rd(n-20) C Rd(15n-1)		n ∈ [0 15] Se n=0, actualiza Z e N (C não)
	ROLC	Rd, n		ROLC	Rd	n	n>0 : C Rd ← Rd(15-n+10) C Rd(1515-n+2)		n ∈ [0 15] Se n=0, actualiza Z e N (C não)
	Livre								
		Rd, [Rs + off]	LDO	Rd	Rs	off/2	$Rd \leftarrow Mw[Rs + off]$	Nenhuma	off ∈ [-16 +14]
		Rd, [Rs]	LDO	Rd	Rs	0000	Rd ← Mw[Rs + 0000]	Nenhuma	
	MOV	Rd, [Rs + Ri]	LDR	Rd	Rs	Ri	$Rd \leftarrow Mw[Rs + Ri]$	Nenhuma	
		[Rd + off], Rs	STO	Rs	Rd	off/2	$Mw[Rd + off] \leftarrow Rs$		off ∈ [-16 +14]
Instruções		[Rd], Rs		Rs	Rd		Mw[Rd + 0000] ← Rs	Nenhuma	
de transferên-		[Rd + Ri], Rs	STR	Rs	Rd	Ri	Mw[Rd + Ri] ← Rs	Nenhuma	
cia de dados		Rd, [Rs]		LDB	Rd	Rs	$Rd \leftarrow 0\{8\} \mid\mid Mb[Rs]$	Nenhuma	
	MOVB	[Rd], Rs	XFER	STB	Rd	Rs	$Mb[Rd] \leftarrow Rs(70)$	Nenhuma	alectado
		Rd, [Rs]		LDP	Rd	Rs	$Rd \leftarrow Mw[Rs]$	Nenhuma	Não usa memória virtual nem
	MOVP	[Rd], Rs		STP	Rd	Rs	Mw[Rd] ← Rs	Nenhuma	caches (para acesso aos periféricos)

	Sintaxe em assembly				nstrução (16 bit			Flags	
Classe			1º opcode (4bits)	2º opcode (4bits)	1º operando (4bits)	2º operando (4bits)	Acções	afectadas	Comentários
	MOV	Rd, k	MOVL	Rd	k		$Rd \leftarrow k(7)\{8\} \mid\mid k$	Nenhuma	k ∈ [-128 +127] k é extendido a 16 bits com sinal
	MOV	Rd, k	MOVH	Rd	k	4	Rd(158) ← k	Nenhuma	k ∈ [0 255] O byte de menor peso não é afectado
	MOV	Rd, [k]	MOVL MOVLD	Rd	k(7. k(15		TEMP \leftarrow k(7){8} k(70) Rd \leftarrow Mw[TEMP]	Nenhuma	
	MOV	[k], Rs	MOVL MOVST	Rs	k(70)		TEMP \leftarrow k(7){8} k(70) Mw[TEMP] \leftarrow Rs	Nenhuma	
	MOV	Rd, k	MOVL	Rd	k		Rd ←k(7){8} k	Nenhuma	Se k ∈ [-128 +127]
		Rd, k	MOVL MOVH	Rd Rd	k(7. k(15	5 8)	Rd \leftarrow k(7){8} k(70) Rd(158) \leftarrow k(158)	Nenhuma	Se k ∈ [-32768129] ou k ∈ [+128 +32767]
		Rd, Rs		MOVRR	Rd	Rs	Rd ← Rs	Nenhuma	
		Ad, Rs		MOVAR	Ad	Rs	Ad ← Rs	Nenhuma	
		Rd, As		MOVRA	Rd	As	Rd ← As	Nenhuma	
Instruções de transferên-	MOV	Rd, USP		MOVRU	Rd	xxxx	Rd ← USP	Nenhuma	O SP lido é o de nível utilizador, independentemente do bit NP do RE
cia de dados		USP, Rs		MOVUR	xxxx	Rs	USP ← Rs	Nenhuma	O SP escrito é o de nível utilizador, independentemente do bit NP do RE
	SWAP	Rd, Rs	XFER	SWAPR	Rd	Rs	$ \begin{array}{l} TEMP \leftarrow Rd \\ Rd \leftarrow Rs \\ Rs \leftarrow TEMP \end{array} $	Nenhuma	
	SWAP	Rd, [Rs] ou [Rs], Rd		SWAPM	Rd	Rs	$ \begin{array}{l} TEMP \leftarrow Mw[Rs] \\ Mw[Rs] \leftarrow Rd \\ Rd \leftarrow TEMP \end{array} $	Nenhuma	Recomeçável sem reposição de estado mesmo que um dos acessos à memória falhe
	PUSH	Rd		PUSH	Rd	xxxx	$ \begin{aligned} Mw[SP-2] \leftarrow Rd \\ SP \leftarrow SP-2 \end{aligned} $	Nenhuma	SP só é actualizado no fim para ser re-executável
	POP	Rd		POP	Rd	xxxx	$Rd \leftarrow Mw[SP]$ $SP \leftarrow SP + 2$	Nenhuma	
	Livre]	_					
	Livre]						
	Livre								

	Sintaxe em assembly		Campos da instrução (16 bits)					Flogo	
Classe			1º opcode (4bits)	2º opcode (4bits)	1º operando (4bits)	2º operando (4bits)	Acções	Flags afectadas	Comentários
Instruções de controlo de fluxo	JZ	etiqueta	COND	JZ	dif =(etique	ta – EIS)/2	Z=1: PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JNZ	etiqueta		JNZ	dif =(etique	ta – EIS)/2	Z=0: PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JN	etiqueta		JN	dif =(etiqueta - EIS)/2		N=1: PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JNN	etiqueta		JNN	dif =(etique	ta – EIS)/2	N=0: PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JP	etiqueta		JP	dif =(etique	ta – EIS)/2	$(N \lor Z)=0$: PC \leftarrow EIS + $(2*dif)$	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JNP	etiqueta		JNP	dif =(etique	ta – EIS)/2	$(N \lor Z)=1: PC \leftarrow EIS + (2*dif)$	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JC	etiqueta		JC	dif =(etique	ta – EIS)/2	C =1: PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JNC	etiqueta		JNC	dif =(etique	ta – EIS)/2	C =0: PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JV	etiqueta		JV	dif =(etique	ta – EIS)/2	V=1: PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JNV	etiqueta		JNV	dif =(etique	ta – EIS)/2	V=0: PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JA	etiqueta		JA	dif =(etique	ta – EIS)/2	A=1 : PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JNA	etiqueta		JNA	dif =(etique	ta – EIS)/2	A=0 : PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JEQ	etiqueta		JZ	dif =(etique	ta – EIS)/2	Z=1: PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JNE	etiqueta		JNZ	dif =(etique	ta – EIS)/2	Z=0: PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JLT	etiqueta		JLT	dif =(etique	ta – EIS)/2	N⊕V =1 : PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JLE	etiqueta		JLE	dif =(etique	ta – EIS)/2	$((N \oplus V) \lor Z) = 1 : PC \leftarrow EIS + (2*dif)$	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JGT	etiqueta		JGT	dif =(etique	ta – EIS)/2	$((N \oplus V) \lor Z) = 0 : PC \leftarrow EIS + (2*dif)$	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]
	JGE	etiqueta		JGE	dif =(etique	ta – EIS)/2	N⊕V =0 : PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS - 256 EIS + 254]

	Sintaxe em assembly		Campos da instrução (16 bits)					Flags	
Classe			1º opcode (4bits)	2º opcode (4bits)	1º operando (4bits)	2º operando (4bits)	Acções	afectadas	Comentários
Instruções de controlo de fluxo	JMP	etiqueta	JMP	- (PC ← EIS + (2*dif)	Nenhuma	etiqueta ∈ [EIS-4096 EIS+4094]
		Rs	CODE	JMPR	XXXX	Rs	PC ← Rs	Nenhuma	
	CALL	etiqueta	CALL	dif =(etiqueta – EIS)/2			$\begin{aligned} & Mw[SP-2] \leftarrow RER \\ & PC \leftarrow EIS + (2^*dif) \\ & SP \leftarrow SP - 2 \end{aligned}$	Nenhuma	etiqueta ∈ [EIS-4096 EIS+4094] SP só é actualizado no fim para ser re-executável
		Rs	CODE	CR	xxxx	Rs	$\begin{array}{l} Mw[SP-2] \leftarrow RER \\ PC \ \leftarrow Rs \\ SP \leftarrow SP \text{-} 2 \end{array}$	Nenhuma	SP só é actualizado no fim para ser re-executável
	CALLF	etiqueta	CALLF	dif	dit =/etiqueta = EIS//2		$RL \leftarrow RER$ PC $\leftarrow EIS + (2*dif)$	Nenhuma	etiqueta ∈ [EIS-4096 EIS+4094]
	OALLI	Rs	<u> </u>	CRF	xxxx	Rs	RL ← RER PC ← Rs	Nenhuma	
	RET			RET	xxxx	xxxx	$PC \leftarrow Mw[SP]$ $SP \leftarrow SP + 2$	Nenhuma	
	RETF			RETF	xxxx	xxxx	PC ← RL	Nenhuma	
	SWE	k	k		k		TEMP \leftarrow RE RE \leftarrow 0 Mw[SP-2] \leftarrow RER Mw[SP-4] \leftarrow TEMP PC \leftarrow Mw[BTE+SWE_index] SP \leftarrow SP - 4	Todas colocadas a zero	SP só é actualizado no fim para ser re-executável k ∈ [0 255] SWE_index é o endereço da excepção SOFTWARE na tabela de excepções. Tem de se usar a pilha de sistema
	RFE		CODE	RFE	xxxx	XXXX	$\begin{tabular}{ll} TEMP \leftarrow Mw[SP] \\ PC \leftarrow Mw[SP+2] \\ SP \leftarrow SP + 4 \\ RE \leftarrow TEMP \end{tabular}$	Todas restaurad as	SP só é actualizado no fim para ser re-executável Tem de se usar a pilha de sistema
	NOP		7	NOP	XXXX	XXXX		Nenhuma	Não faz nada
	Livre]						
	Livre		<u> </u>						
	Livre		4						
	Livre Livre		4						
	Livre		1						
	Livre		1						
	Livre		1						
	Livre								

5 Aspectos adicionais do assemblador

5.1 Literais

Os literais são valores constantes (números ou cadeias de caracteres) podem ser especificados de cinco formas no código *assembly* (as letras podem ser minúsculas ou maiúsculas):

- Valor numérico em binário: para uma constante numérica ser interpretada em binário deve ser terminada com a letra b; são válidos valores entre 0b e 11111111111111b.
- Valor numérico em decimal: qualquer valor inteiro entre -32768 e +32767. Pode opcionalmente ser terminado com a letra d, embora tal seja assumido quando nenhuma outra base for indicada.
- Valor numérico em hexadecimal: para uma constante numérica ser interpretada em hexadecimal deve ser terminada com a letra h; são válidos valores entre 0h e ffffh. As constantes em hexadecimal cujo digito de maior peso é uma letra (a,b,c,d,e ou f) devem ser escritas com um zero antes da letra, de modo a distinguir a constante de uma variável. Assim a constante ffffh deverá ser escrita 0ffffh.
- Caracter alfanumérico: um caracter entre plicas, por exemplo, 'g', é convertido para o seu código ASCII.
- Cadeia de caracteres alfanuméricos: um conjunto de caracteres entre aspas, por exemplo "ola", é convertido para um conjunto de caracteres ASCII.

É de notar que o uso de literais em código *assembly* (ou qualquer outra linguagem de programação) é desaconselhável. Em vez disso, deve-se usar o comando EQU para definir constantes (ver secção seguinte). Esta prática por um lado torna o código mais legível, pois o símbolo associado à constante dá uma pista sobre a acção que se está a tomar, e por outro lado permite uma actualização mais fácil do código, pois constantes que estão associadas não têm que ser alteradas em vários sítios dentro do código, mas simplesmente na linha do comando EQU.

5.2 Etiquetas

Para referenciar uma dada posição de memória, pode-se colocar uma etiqueta (*label*) antes da instrução que vai ficar nessa posição. A etiqueta consiste num nome (conjunto de caracteres alfanuméricos, mais o caracter '_', em que o primeiro não pode ser um algarismo) seguida de ':'. Por exemplo,

AQUI: INC R1

Se agora se quiser efectuar um salto para esta instrução, pode-se usar:

JMP AQUI

em vez de se calcular o endereço em que a instrução INC R1 ficará depois da assemblagem.

5.3 Diretivas (ou pseudo-instruções)

Chamam-se diretivas os comandos reconhecidos pelo assembldorque não são instruções *assembly*, portanto não geram código binário no ficheiro objecto, mas dão indicações importantes.

Nesta secção descrevem-se as diretivas reconhecidas pelo assemblador. Entre chavetas { ... } estão conjuntos que se podem repetir 0 ou mais vezes. Entre parênteses retos [...] estão indicações opcionais.

EQU

Formato: símbolo EQU constante

Função: Permite associar um valor constante a um símbolo.

PLACE

Formato: PLACE endereço

Função: O assemblador usa um contador de endereços interno, que vai incrementando em cada instrução assemblada (assim, determina em que endereço fica cada instrução). O comando PLACE permite especificar no campo *endereço* um novo valor desse contador. Podem existir várias instruções PLACE no mesmo ficheiro *assembly* correspondentes a vários blocos de memória.

WORD

Formato: [etiqueta] WORD constante {, constante}

Função: Permite reservar uma ou mais posições de memória de 16 bits para conter uma ou mais variáveis do programa *assembly*, associando à primeira posição o nome especificado em *etiqueta*. Os campos constantes indicam os valores com que essas posições de memória devem ser inicializadas.

BYTE

Formato: [etiqueta] BYTE constante {, constante}

Função: Coloca em bytes de memória consecutivos cada uma das constantes nele definidas. Se qualquer dessas constantes for uma cadeia de caracteres o código ASCII de cada um deles é colocado sequencialmente na memória. *etiqueta* fica com o endereço do primeiro caracter da primeira constante.

TABLE

Formato: [etiqueta] TABLE constante {, constante}

Função: Reserva o número de posições de memória (de 16 bits) especificadas em cada um dos campos *constante*. *etiqueta* fica com o endereço da primeira posição reservada pela primeira constante.

STACK

Formato: [etiqueta] STACK constante {, constante}

Função: Idêntica à diretiva TABLE exceto que liga um mecanismo de proteção que gera um erro caso uma operação que envolva pilha (CALL, RET, PUSH, POP ou interrupções) tente usar uma zona de memória que não tenha sido reservada com STACK. Recomenda-se o uso de STACK para reservar espaço para a pilha, devendo TABLE ser usada apenas para reservar espaço de dados (a ler e escrever com MOVs).

PROCESS

Formato: PROCESS endereço

Função: Esta diretiva deve preceder o início de uma rotina e destina-se a indicar que um CALL a essa rotina cria um processo executável (que será executado quando chegar a sua vez) em vez de invocar a rotina diretamente. Se a rotina em causa chegar a executar o seu RET, o processo termina. O *endereço* é o valor com que o SP é inicializado quando o processo é iniciado e tem de ser declarado (com STACK) algures no programa. Importante: Cada processo fica com uma cópia independente dos registos, sem interferência dos restantes processos.. Atenção: Cada CALL a esta rotina cria um novo processo.

YIELD

Formato: YIELD

Função: Indica que onde esta diretiva aparece o simulador pode comutar para outro

processo. É fundamental usar um YIELD em ciclos bloqueantes, para não

impedir outros processos de também serem executados.

WAIT

Formato: WAIT

Função: Indica que onde esta diretiva aparece o simulador pode comutar para outro processo, ou adormecer (suspendendo o processamento), caso não haja mais nenhum processo executável. O processador acorda quando houver um acontecimento relevante (interrupção, carregar num botão do teclado, alteração no valor à entrada de um periférico de entrada). Trata-se simplesmente de um mecanismo de otimização, evitando um grande consumo de CPU do computador que está a executar o simulador quando não há acontecimentos relevantes e deve ser usado em vez do YIELD em ciclos potencialmente bloqueantes de utilização intensiva (exemplo: varrimento do teclado).

LOCK

Formato: [etiqueta] WORD constante {, constante}

Função: Idêntica à diretiva WORD, com a diferença de que uma leitura a uma variável destas bloqueia o processo que a faz. Quando um processo escreve num LOCK, liberta (torna executáveis) todos os processos nela bloqueados. É tipicamente usada para as rotinas de interrupção assinalarem aos processos de que uma dada interrupção ocorreu, para que o processo a possa tratar. <u>Atenção</u>: Se mal usados, os LOCKs pode ocasionar um *deadlock* (em que um processo X lê um LOCK A antes de escrever no LOCK B, e um processo Y lê o LOCK B antes de escrever no LOCK A, situação em que ambos ficam bloqueados indefinidamente).