- 1. CPU 有 16 根地址线,8 根数据线。并用 MREQ(低电平有效)作访存控制信号,R/W 作读写命令信号(高电平为读。低电平为写)。市场上现有下列存储芯片: $ROM(2K\times8$ 位, $4K\times4$ 位, $8K\times8$ 位), $RAM(IK\times4$ 位, $2K\times8$ 位, $4K\times8$ 位), $RAM(IK\times4$ 位, $RX\times8$ 位), $RAM(IX\times4$ 位, $RX\times8$ 位, $RX\times8$ 位), $RAM(IX\times4$ 位, $RX\times8$ 位), $RX\times8$ 位), $RX\times8$ 位), $RX\times8$ 位, $RX\times8$ 位), $RX\times8$ 位), $RX\times8$ 位, $RX\times8$ 位), $RX\times8$ 位), $RX\times8$ 位, $RX\times8$ 位), $RX\times8$
- (1) 最小 4K 地址为系统程序区, 4096-12287 地址范围为用户程序区。
- (2) 指出选用的存储芯片类型及数量、并给出每片 RAM 的地址范围。
- (3) 详细画出 CPU 与存储器的连接图。
- (4) 如果运行时发现不论往哪片 RAM 写入数据后,以 2000H 为起始地址的存储芯片都有与其相同的数据,分析故障原因。
- (5) 根据(3) 的连接图, 若出现地址线 A12 与 CPU 断线。并搭接到高电平上, 将出现什么后果?。

解.

(1) 地址空间分配图:

系统程序区 (ROM 共 4KB): 0000H-0FFFH 用户程序区 (RAM 共 8KB): 1000H-2FFFH

(2) 选片: ROM: 选择 4K×4 位芯片 2 片, 位并联


RAM: 选择 4K×8 位芯片 2 片, 字串联 (RAM1 地址范围为: 1000H-1FFFH,

RAM2 地址范围为 2000H-2FFFH)

(3): 各芯片二进制地址分配如下:

A15	A14	A13.	A12	All	A10	A9	A8	A7	A6	A5	A4	A\$	A2-	AI	A0	
0-	0.	0.	0.	0.	0.	0.	0.			0.	0.	ot.	0-	0.	0.	
0.	0.	0.	0.	0.	1.	L	1.	1.	L	L	1.	1.	1-	1.	1.	
0.	0.	0.	1.	0.	0.	_	0.	0.	_	-	_	_	_	0.	0.	ľ
	0.	0.	1.	_		_	1.	0	_	_	=	_	0.	0.	0.	1
-	_	1.		1.		_	1.	1.	_	1.	1.	1.	1.	1.	1.	
	0.	0. 0. 0. 0. 0. 0.	0. 0. 0. 0. 0. 0. 0. 0. 0.	0. 0. 0. 0. 0. 0. 0. 1. 0. 0. 0. 1.	0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0	0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 1. 0. 0. 0. 1. 0. 0. 0. 0. 0. 1. 1. 1. 0. 0. 1. 0. 0.	0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 1. 1. 0. 0. 0. 1. 0. 0. 0. 0. 0. 0. 1. 1. 1. 1. 0. 0. 1. 0. 0. 0. 0.	0. 0.<	0. 0.<	0. 0.<	0. 0.<	0. 0.<	0. 0.<	0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0	0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0. 0	0. 0.<

CPU 和存储器连接逻辑图及片选逻辑如下图所示:



- (4) 如果运行时发现不论往哪片 RAM 写入数据后,以 2000H 为起始地址的存储芯片(RAM2)都有与其相同的数据,则根本的放障原因为:该存储芯片的片选输入端很可能总是处于低电平。假设芯片与译码器本身都是好的,可能的情况有:
 - 1) 该片的 CS 端与 WE 端连错或短路;
 - 2) 该片的 CS 端与 CPU 的 MREO 端错连或短路;
 - 3) 该片的 CS 端与地线错连或短路。
- (5) 如果地址线 A12 与 CPU 断线,并搭接到高电平上,将会出现 A12 恒为"1"的情况。此时存储器只能寻址 A12=1 的地址空间(RAMI),A12=0 的地址空问 (ROM 和 RAM2) 将永远访问不到。若对 A12=0 的地址空间 (ROM 和 RAM2) 选行访问。只能错误地访问到 A12=1 的对应空间(RAM1)中去。
- 2. 设磁盘存储器转速为 6000 转/分,分 10 个扇区,每扇区存储 2KB,主存与磁盘存储器数据传送的宽度为 16 位 (即每次传送 16 位)。假设一条指令最长执行时间是 10us,是否可采用一条指令执行结束时响应 DMA 请求的方案。为什么?若不行,应采取什么方案?

解: 先算出磁盘传送速度, 然后和指令执行速度进行比较得出结论。

磁道容量=2KB×10=20KB

数据传输速率=20KB×6000 转/分

=20KB ×100 转/秒=2000KB/秒

一次传输的传送时间=2B/2000KB/秒≈1us

由上计算知: 1 us<<10us, 所以不能采用一条指令执行结束响应 DMA 请求的方案。 应采取每个 CPU 机器周期未查询及响应 DMA 请求的方案。

- 3. 某计算机字长 20 位,且存储字长等于指令字长,主存容量为 512K 字,采用单字长单地址指令,共有 315 条指令,来用四种寻址方式(立即、直接、基址、相对)、CPU 中有 16 个通用寄存器。
 - (1) 设计指令格式。
 - (2) 该指令直接寻址的最大范围。

解:(1)—地址指令格式为

9	2	4	54
OP ₀	M₽	Rø	A

- OP 操作码字段, 共 9 位, 可反映 315 种操作
- M 寻址方式特征字段, 共 2 位, 可反映 4 种寻址方式;
- R 寄存器地址字段, 共 4 位, 可寻址 16 个通用寄存器。
- A 形式地址字段。共 20-9-2-4=5 位
- (2) 直接寻址的最大范围为 2^5=32

4. 微程序控制器有6个控制字段,分别可以激活9、3、16、4、7、25 种微命令(来用水平型微指令),有3个转移控制状态,微指令格式中的下址字段10位。试分别采用直接编码和字段直接编码方式设计微指令的操作控制字段,设计微指令格式,并计算控存容量。

解: (1) 直接编码

操作控制字段=9+3+16+4+7+25=64位,

判别转移字段: 3+1=4 (增加1不转移情况), 所以用2位



控存容量: 2^10×76 位

(2)

操作控制字段=字段 1 (9+1=10, 4位) +字段 2 (3+1=4, 2位) +字段 3(16+1=17, 5位) +字段 4 (4+1=5, 3位) +字段 5 (7+1=8, 3位) +字段 6 (25+1=26, 5位) =22 位 (各字段增加 1 不操作情况)。

判别转移字段: 3+1=4, 所以用 2位



控存容量: 2^10×34位

5. 一个 16K×16 位的动态 RAM 芯片, 其内部结构排列成 512×512 形式。存取周期为 0.2us。试问采用集中刷新、分散刷新及异步刷新三种方式的刷新问隔各为多少? (设刷新周期为 4ms)

解: (1) 512*0.2us=102.4us<4ms, 所以集中刷新问隔为: 4ms

- (2) 分散用新间隔为: 512 个存取周期(但存取周期为 0.4us), 即 204.8us。
- (3) 4ms/512=7.8us.即每隔 7.8us 刷新一行,但整体异步刷新间隔仍为 4ms。

6. 在一个 64 位的总线系统中,总线的时钟频率为 100MHz,假设总线最短传输周期为 8 个时钟周期,试计算总线的最大数据传输率。若想提高数据传输率,可采取什么措施?

解: 总线宽度 =64位/8=8B

时钟周期=1/100MHz=0.01us

总线最短传输周期 =0.01us×8=0.08us

总线最大数据传输率 = 8B/0.08us=100MB/s

若想提高总线的数据传输率,可提高总线的时钟频率,或减少总线周期中的时钟个数,或增加总线宽度。


7. 设中断屏蔽位"1"对应于开放,"0"对应于屏蔽,某机配有 A、B、C、D 四台设备,硬件己确定的中断响应 优先级按 A—B—C—D 降序排列,(1) 现希望改变中断处理优先级为: A—C—D—B,可采取什么方法实现? (2) 在此处理优先级的基础上,如果所有的中断处理都各需 30us,中断响应和中断返回时间相对中断处理时间少得多。当机器正在运行用户程序时,同时发生第 B、C 级中断请求,过 20us 后,又同时发生第 A、D 级中断请求,试画出程序运行过程示意图。

解: (1) 在中断响应优先级由硬件确定的情况下,可通过改变各中断源的服务程序所对应的中断屏蔽字的方法、设置所需的中断处理优先级、因此、可设置各中断处理程序的中断级屏蔽位如下:


设备	屏蔽字
A	0000
В	1011
C	1000
D	1010

即可实现所需的处理优先级 A—C—D—B。

(2) CPU 运行程序的过程示意图如下图所示:



8.下图为微程序控制器原理图,试分析其工作过程。



解: 启动取指令微程序


(PC→MAR, 读出机器指令→IR, PC 增量, 为下条指令准备地址。

- ① 根据 IR 中的指令码,通过微地址形成电路产生该指令的微程序的起始微地址,并送入 uMAR 中。
- ② uMAR 中的微地址经译码、驱动,从被选的控存单元中取出一条微指令并送入 uIR。
- ③ uIR 中的微指令的操作控制字段经译码或直接产生一组微命令并送往有关的功能部件, 控制其完成所规定的微操作。
- 4) uIR 中微指令的地址控制字段及有关状态条件送往微地址形成电路,产生下条微指令的地址,再去读取并执行下条微指令。如此循环,直到一条机器指令的微程序全部执行完毕。
- 9. 某机字长 16 位,存储器直接寻址空间为 128 字,变址时的位移量为-64~+63,16 个通用奇存器均可作为变址寄存器。设计一套指令系统格式,满足下列寻址类型的要求:
 - (1) 直接寻址的二地址指令3条;
 - (2) 变址寻址的一地址指令 6条;
 - (3) 寄存器寻址的二地址指令 8条;
 - (4) 直接寻址的一地址指令 12条.
 - (5) 零地址指令 32条。

试问还有多少种代码未用? 若安排寄存器寻址的一地址指令,还能容纳多少条?

解

(1) 在直接寻址的二地址指令中,根据题目给出直接寻址空间为 128 字,则每个地址码为 7 位,其格式如图 (a) 所示。3 条这种指令的操作码为 00、01 和 10,剩 11 可作为下一种格式指令的操作码扩展用。



- (2) 在变址寻址的一地址指令中,根据变址时的位移量为- $64\sim+63$,形式地址 A 取 7 位。根据 16 个通用寄存器可作为变址寄存器,取 4 位作为变址寄存器 Rx 的编号。剩下的 5 位可作操作码,其格式如图 (b) 所示。 6 条这种指令的操作码为 $11000\sim11101$ 、 剩下的两个编码 11110 和 11111 可作为扩展用。
- (3) 在寄存器寻址的二地址指令中,两个寄存器地址 Ri 和 Rj 共 8 位,剩下的 8 位可作操作码,比格式(2)的操作码扩展了 3 位,其格式如图(c)所示。8 条这种指令的操作码为 $11110000 \sim 11110111$ 。剩下的 $11111000 \sim 111111111$ 八个编码可作为扩展用。
- (4) 在直接寻址的一地址指令中,除去 7位的地址码外,可有 9 位操作码,比格式(3)的操作码扩展了 1位,与格式(3)剩下的 8 个编码组合,可构成 16 个 9 位编码。以 11111 作为格式(4)指令的操作码特征位,12 条这种指令的操作码为 111110000~111111011,如图(d)所示。剩下的 111111100~111111111 可作为扩展用。
- (5) 在零地址指令中,指令的 16 位都作为操作码,比格式(4)的操作码扩展了 7 位,与上述剩下的 4 个操作码组合后,共可构成 4×27 条指令的操作码。32 条这种指令的操作码可取 11111111000000000~11111111000011111,如图所示。还有 2⁹-32=480 种代码未用,若安排寄存器寻址的一地址指令,除去末 4 位为寄存器地址外,还可容纳 30 条这类指令。

10. 设机器字长为 32 位(含 1 位符号位),若一次移位需 2us,一次加法需 2us 试问原码一位乘、补码一位乘、原码加减交替除和补码加减交替除法最多各需多少时间?

解: 原码一位乘最多需时=2us×31 (加) +2us×31 (移位) =124us 补码一位乘最多需时=2us×32 (加) +2us×32 (移位) =128us 原码加减交替除最多需时=2us×(31+1) (上商) +2us×31 (移位) =126us 补码加减交替除最多需时=2us× (31+1) (上商) +2us×31 (移位) =126us

11.设某机器的主频为 80MHz, 机器周期含 5 个时钟周期,每个指令周期中含 4 个机器周期,求该机的平均指令执行速度为多少 MIPS? 若机器的主频变为 100MHz,每个指令周期中含机器周期数及机器周期含时钟周期数不交,该机的平均指令执行速度又为多少 MIPS?

解: 主频为 80MHz 时, 平均指令执行速度=80M/(5×4)=4MIPS 主频为 100MHz 时, 平均指令执行速度=100M/(5×4)=5MIPS

- 12. 主存容量为 8M 字, Cache 容量为 32K 字, 每字块有 4 个字, 试设计一个二路组相联映射的 Cache 结构。
- (1) 画出主存地址字段中各段的位数;
- (2) 如果 Cache 的存取周期为 10ns, 命中率为 0.9, 希望采用 Cache 后的加速比达到 8, 则主存的存取周期 应达到多少?

解: (1) 主存地址字段格式划分如下:



(2) 已知 Cache 的存取周期 TC=10ns,命中率 H=0.9,设主存的存取周期为 TM,

则有:

S=TM/T=TM/(H.TC+(1-H).TM)=TM/(0.9×10+(1-0.9)×TM)=8,

解得: TM=350ns